CN104425277A - 晶体管的形成方法 - Google Patents
晶体管的形成方法 Download PDFInfo
- Publication number
- CN104425277A CN104425277A CN201310398728.XA CN201310398728A CN104425277A CN 104425277 A CN104425277 A CN 104425277A CN 201310398728 A CN201310398728 A CN 201310398728A CN 104425277 A CN104425277 A CN 104425277A
- Authority
- CN
- China
- Prior art keywords
- semiconductor
- layer
- semiconductor layer
- substrate
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 83
- 239000004065 semiconductor Substances 0.000 claims abstract description 331
- 239000000758 substrate Substances 0.000 claims abstract description 101
- 230000008569 process Effects 0.000 claims abstract description 32
- 230000003647 oxidation Effects 0.000 claims abstract description 25
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 25
- 238000009826 distribution Methods 0.000 claims abstract description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 55
- 239000000463 material Substances 0.000 claims description 42
- 238000002955 isolation Methods 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 27
- 229910052710 silicon Inorganic materials 0.000 claims description 27
- 239000010703 silicon Substances 0.000 claims description 27
- 230000004888 barrier function Effects 0.000 claims description 23
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 19
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 19
- 239000007789 gas Substances 0.000 claims description 18
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 8
- 239000001301 oxygen Substances 0.000 claims description 8
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- 238000001312 dry etching Methods 0.000 claims description 7
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- 239000011521 glass Substances 0.000 claims description 4
- 229910004541 SiN Inorganic materials 0.000 claims description 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 239000012530 fluid Substances 0.000 claims description 3
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 12
- 230000008901 benefit Effects 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 206
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 25
- 239000012212 insulator Substances 0.000 description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 230000007547 defect Effects 0.000 description 4
- 238000000407 epitaxy Methods 0.000 description 4
- 239000012774 insulation material Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000003701 mechanical milling Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- KWYUFKZDYYNOTN-UHFFFAOYSA-M potassium hydroxide Substances [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910001195 gallium oxide Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
Abstract
一种晶体管的形成方法，包括：提供衬底，在所述衬底上形成第一半导体层；在所述第一半导体层上形成第二半导体层；刻蚀部分所述第二半导体层和第一半导体层，形成若干沿第一方向平行分布的半导体图形；去除第二半导体图形底部的第一半导体图形，形成空腔；进行氧化工艺，在所述第二半导体图形的侧壁和底部、以及衬底的表面形成氧化层，所述氧化层填充满空腔；刻蚀部分所述第二半导体图形，将第二半导体图形沿第二方向断开，在第二半导体图形中形成若干沿第二方向平行分布的第二凹槽；在第一凹槽和第二凹槽中填充满绝缘层，绝缘层的表面与第二半导体图形的表面平齐；在断开后的第二半导体图形的表面形成栅极结构。本发明的方法节约了制作成本。
Description
技术领域
本发明涉及半导体制作领域，特别涉及一种晶体管的形成方法。
背景技术
随着半导体器件的元件密度和集成度的提高，晶体管的栅极尺寸也越来越小，而晶体管的栅极尺寸变小会加剧短沟道效应，使晶体管产生漏电流，影响半导体器件的电学性能。
为了克服晶体管的短沟道效应、抑制漏电流，现有技术提出了一种形成于缘体上的晶体管器件，例如全耗尽绝缘体上半导体（FD-SOI，Fully-DepletedSemiconductor On Insulator）晶体管，以及部分全耗尽绝缘体上半导体（PD-SOI，Partly-Depleted Semiconductor On Insulator）晶体管。
图1至图2是现有技术形成绝缘体上晶体管的过程的剖面结构示意图。
请参考图1，提供衬底，所述衬底包括：底层硅层110、位于底层硅层110表面的绝缘层111、以及位于绝缘层111表面的顶层硅层112；在所述顶层硅层112表面形成栅极结构101，所述栅极结构包括：栅介质层、位于栅介质层表面的栅电极层、以及位于栅介质层和栅电极层两侧侧壁上的侧墙。
请参考图2，采用离子注入工艺在栅极结构101两侧的顶层硅层112内形成源区102和漏区103。
在所形成的晶体管工作时，源区102和漏区103之间的底层硅层110内形成沟道区。对于全耗尽绝缘体上半导体晶体管，源区102和漏区103之间的顶层硅层112完全耗尽并形成沟道区；对于部分耗尽绝缘体上半导体晶体管，源区102和漏区103之间的顶层硅层112部分耗尽并形成沟道区。
目前较为成熟的SOI衬底的形成工艺主要有三种，具体为注氧隔离（SIMOX，Separation by Implanted Oxygen）工艺、硅片键合工艺和智能剥离（Smart Cut）工艺，其制作工艺较为复杂，制作成本相对较高，特别是随着超薄绝缘体上硅（ETSOI，Extremely Thin SOI）衬底用于集成电路制造，顶层硅层的厚度均匀性对器件的电学性能具有重要的影响。
发明内容
本发明解决的问题是降低晶体管制作过程中的制作成本。
为解决上述问题，本发明提供一种提供衬底，在所述衬底上形成第一半导体层；在所述第一半导体层上形成第二半导体层，第二半导体层的材料与第一半导体层的材料不相同；刻蚀部分所述第二半导体层和第一半导体层，形成若干沿第一方向平行分布的半导体图形，相邻的半导体图形之间具有第一凹槽，所述半导体图形包括位于衬底上的第一半导体图形和位于第一半导体图形上的第二半导体图形；去除第二半导体图形底部的第一半导体图形，形成空腔；进行氧化工艺，在所述第二半导体图形的侧壁和底部、以及衬底的表面形成氧化层，所述氧化层填充满空腔；刻蚀部分所述第二半导体图形，将第二半导体图形沿第二方向断开，在第二半导体图形中形成若干沿第二方向平行分布的第二凹槽；在第一凹槽和第二凹槽中填充满绝缘层，绝缘层的表面与第二半导体图形的表面平齐；在断开后的第二半导体图形的表面形成栅极结构。
可选的，所述半导体图形的形状过程为：在所述第二半导体层表面形成硬掩膜层，所述硬掩膜层中具有若干沿第一方向平行排布的第一开口；沿第一开口刻蚀所述第二半导体层和第一半导体层，在第二半导体层和第一半导体层中形成若干沿第一方向平行排布的第一凹槽，相邻的第一凹槽之间剩余的第一半导体层为第一半导体图形，相邻的第一凹槽之间剩余的第二半导体层为第二半导体图形，第二半导体图形位于第一半导体图形上，第二半导体图形和第一半导体图形构成半导体图形。
可选的，所述氧化工艺的温度为600～1100摄氏度，采用的气体为氧气或水蒸气。
可选的，所述第一半导体层的厚度为2～50纳米，第二半导体层的厚度为5～50纳米。
可选的，所述第一半导体层或第二半导体层的材料为硅、硅锗、碳化硅或III-V族化合物。
可选的，去除所述第一半导体图形的工艺为各向同性的湿法或干法刻蚀。
可选的，所述第一半导体图形的材料为硅锗时，采用各向同性的干法刻蚀去除所述第一半导体图形，干法刻蚀采用的气体为热的HCl，刻蚀温度为400～800摄氏度，压强为1～200托。
可选的，所述第一半导体图形的材料为硅时，采用各向同性的湿法刻蚀去除所述第一半导体图形，湿法刻蚀采用的溶液为TMAH或KOH。
可选的，所述第一方向垂直于第二方向。
可选的，刻蚀部分所述第二半导体图形，将第二半导体图形沿第二方向断开后，继续刻蚀第二半导体图形底部的氧化层和衬底，使第二凹槽的深度增加，形成的第二凹槽部分位于氧化层中和衬底中。
可选的，所述绝缘层的材料为SiO2、SiN、SiON或SiCN。
可选的，所述绝缘层的形成工艺为流体化学气相沉积工艺、高密度等离子体化学气相沉积工艺、玻璃上旋涂工艺、高纵宽比填沟沉积工艺。
可选的，所述第二半导体图形断开后形成的图形的数量大于等于2。
可选的，所述栅极结构包括位于第二半导体图形上的栅介质层、位于栅介质层上的栅电极、以及位于栅介质层和栅电极的两侧侧壁的侧墙。
可选的，还包括：在栅极结构两侧的第二半导体图形内形成第一晶体管的源/漏区。
可选的，所述衬底、第一半导体层和第二半导体层构成基底，所述基底包括第一区域和第二区域，在第一区域的基底上形成第一半导体图形、第二半导体图形以及位于第二半导体图形上的第一晶体管的栅极结构，在第二区域的基底上形成第二晶体管的栅极结构。
可选的，还包括：在第二半导体图形的侧壁上形成隔离侧墙。
可选的，所述隔离侧墙的材料为氮化硅。
可选的，所述隔离侧墙的形成过程为：采用含氮等离子对第二半导体层的侧壁进行处理，在第二半导体图形的侧壁上形成氮化硅隔离侧墙。
可选的，所述隔离侧墙的形成过程为：形成覆盖所述二半导体层的表面和侧壁、以及第一凹槽底部的氮化硅薄膜；无掩膜刻蚀所述氮化硅薄膜，在第二半导体图形的侧壁上形成氮化硅隔离侧墙。
与现有技术相比，本发明的技术方案具有以下优点：
衬底上形成第一半导体层和第二半导体层，刻蚀第一半导体层和第二半导体层形成半导体图形后，去除第二半导体图形底部的第一半导体图形，形成空腔，然后进行氧化工艺，在所述第二半导体图形的侧壁和底部、以及衬底的表面形成氧化层，所述氧化层填充满空腔，通过氧化工艺形成的氧化层作为第二半导体图形和衬底之间的绝缘层，形成工艺简单，降低可制作成本，并且不会产生孔洞等缺陷。另外，通过刻蚀将第二半导体图形断开，断开后的第二半导体图形之间通过绝缘层隔离，然后在断开后的第二半导体图形上形成栅极结构，提高了器件的集成度。
进一步，所述氧化工艺温度为600～1100摄氏度，采用的气体为氧气或水蒸气，形成氧化层的效率较高，缺陷较少。
进一步，所述第一半导体层的厚度为2纳米～50纳米，所述第一半导体层的厚度较薄，后续形成的空腔的高度也较低，采用氧化工艺在空腔中形成氧化层时，氧化层的形成速率和效率较高，并且对第二半导体图形材料的消耗较少。
进一步，在形成半导体图形后，还可以在第二半导体图形的侧壁上形成隔离侧墙，所述隔离侧墙用于防止后续采用氧化工艺形成氧化层时，第二半导体图形的侧壁的材料不会被消耗形成氧化物，使得第二半导体图形的面积和特征尺寸保持稳定。
进一步，衬底、第一半导体层和第二半导体层构成基底，所述基底可以包括第一区域和第二区域，第一区域的基底后续用于形成绝缘体上半导体衬底，然后再绝缘体上半导体衬底上形成全耗尽或部分全耗尽绝缘体上半导体晶体管（或第一晶体管），第二区域的基底为非绝缘体上半导体衬底，后续在基底的第二区域上形成第二晶体管，因此可以使形成的第一晶体管与第一晶体管具有不同的电学参数，满足工艺多样化的需求。
附图说明
图1～图2为现有技术形成绝缘体上晶体管的过程的剖面结构示意图；
图3～图15为本发明实施例晶体管形成过程的结构示意图。
具体实施方式
现有在制作全耗尽绝缘体上半导体晶体管，以及部分全耗尽绝缘体上半导体晶体管采用SOI衬底作为基底，SOI衬底的制作成本较高，并且现有技术制作的SOI衬底的顶层硅层的厚度均匀性较差。
为此，本发明提供了一种晶体管的形成方法，在衬底上形成第一半导体层和第二半导体层，刻蚀第一半导体层和第二半导体层形成半导体图形后，去除第二半导体图形底部的第一半导体图形，形成空腔，然后进行氧化工艺，在所述第二半导体图形的侧壁和底部、以及衬底的表面形成氧化层，所述氧化层填充满空腔，然后再第二半导体图形的表面形成栅极结构。氧化层作第二半导体图形和衬底之间的绝缘层，通过氧化工艺形成氧化层，工艺简单，第二半导体图形通过沉积工艺控制厚度，厚度的均匀性较好。另外通过刻蚀第二半导体图形，将第二半导体图形断开分立的几个部分，然后再断开后的几个部分上形成分别形成栅极结构，有利于提高器件的集成度。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图3～图15为本发明实施例晶体管形成过程的结构示意图。
首先，请参考图3和图4，图3为图4沿切割线AB方向的剖面结构示意图，提供衬底201，在所述衬底201上形成第一半导体层202；在所述第一半导体层202上形成第二半导体层203，第二半导体层203的材料与第一半导体层202的材料不相同；在所述第二半导体层203表面形成硬掩膜层204，所述硬掩膜层204中具有若干沿第一方向平行排布的第一开口205。
所述衬底201上形成有第一半导体层202和第二半导体层203，衬底201、第一半导体层202和第二半导体层203构成基底，所述基底可以包括第一区域和第二区域，第一区域的基底后续用于形成绝缘体上半导体衬底，然后再绝缘体上半导体衬底上形成全耗尽或部分全耗尽绝缘体上半导体晶体管（或第一晶体管），第二区域的基底为非绝缘体上半导体衬底，后续在基底的第二区域上形成第二晶体管，第一晶体管与第一晶体管具有不同的电学参数，所述电学参数包括：阈值电压不同、击穿电压值、源漏导通电流值等。需要说明的是，后续实施例中仅示出了在基底的第一区域形成绝缘体上半导体衬底，以及在绝缘体上半导体衬底形成第一晶体管的过程。
所述衬底201可以为硅衬底、硅锗衬底、碳化硅衬底、玻璃衬底；所述衬底201还可以为III-V族化合物衬底，例如氮化镓衬底或砷化镓衬底等。本实施例中，所述衬底201为硅衬底。
所述第一半导体层202的材料可以与衬底201的材料相同或不相同，所述第一半导体层202的材料为硅、硅锗、碳化硅或III-V族化合物，本实施例中，为了提高后续去除部分第一半导体层202时的选择性，本实施例中，所述第一半导体层202与衬底201的材料不相同，所述第一半导体层202的材料为硅锗。
所述第一半导体层202的形成工艺为外延工艺，所述第一半导体层202的形成工艺为：温度为500摄氏度～800摄氏度，气压为1托～100托，反应气体包括硅源气体（例如SiH4或SiH2Cl2）、锗源气体（例如GeH4）和H2，所述硅源气体和锗源气体的流量为1标准毫升/分钟～1000标准毫升/分钟，H2的流量为0.1标准升/分钟～1000标准升/分钟。所述第一半导体层202的厚度较薄，后续形成的空腔的高度也较低，采用氧化工艺在空腔中形成氧化层时，氧化层的形成速率和效率较高，并且对第二半导体图形材料的消耗较少。所述第一半导体层202的厚度为2纳米～50纳米，比如可以为5纳米、10纳米、15纳米、20纳米、25纳米、30纳米、35纳米、40纳米、45纳米。
第二半导体层203的材料与第一半导体层202的材料不同，后续去除部分第一半导体层202时，第二半导体层203相对于第一半导体层202之间具有选择性，所述第二半导体层203的材料可以为硅、硅锗、碳化硅或III-V族化合物等，本实施例中，所述第二半导体层203的材料为硅。
所述第二半导体层203的形成工艺为外延工艺，由于第二半导体层203和第一半导体层202为相近的半导体材料，采用外延工艺在第一半导体层202上形成的第二半导体层203具有较好的厚度均匀性，并且通过外延工艺可以形成较薄的第二半导体层203，因而后续刻蚀第二半导体层203形成第二半导体图形也具有较好的厚度均匀性和较薄的厚度。所述第二半导体层203的形成工艺为：温度为500摄氏度～800摄氏度，气压为1托～100托，反应气体包括硅源气体（例如SiH4或SiH2Cl2）和H2，所述硅源气体的流量为1标准毫升/分钟～1000标准毫升/分钟，H2的流量为0.1标准升/分钟～1000标准升/分钟。所述第二半导体层203的厚度为5纳米～50纳米，比如可以为5纳米、10纳米、15纳米、20纳米、25纳米、30纳米、35纳米、40纳米、45纳米，后续经过氧化工艺形成氧化层时，第二半导体层203底部和侧壁的半导体材料会消耗部分，使得第二半导体层203的材料会变薄，变薄后的第二半导体层203的厚度为2～20纳米，以形成超薄的绝缘层上半导体衬底。
所述硬掩膜层204作为后续刻蚀第二半导体层203和第一半导体层202时的掩膜。所述硬掩膜层204可以为单层或多层的堆叠结构，所述硬掩膜层204为单层结构时，硬掩膜层的材料可以为氧化硅、氮化硅或氮氧化硅，本实施例中所述硬掩膜层为单层的氮化硅。所述硬掩膜层204中具有若干沿第一方向（x轴方向）平行排布的第一开口205，后续刻蚀第二半导体层203和第一半导体层202时，可以形成若干沿第一方向（x轴方向）平行排布的半导体图形。所述第一开口205通过在硬掩膜层上形成图形化的光刻胶层，然后以图形化的光刻胶层为掩膜，刻蚀硬掩膜层形成。
在本发明的其他实施例中，所述硬掩膜层可以通过自对准多重图形化掩膜工艺形成，例如自对准双重图形化（Self-aligned Double Patterned，SaDP）工艺、自对准三重图形化（Self-aligned Triple Patterned）工艺、自对准四重图形化（Self-aligned Double Double Patterned，SaDDP）工艺，能够使所形成的掩膜开口的尺寸较小，且相邻掩膜开口之间的距离较小，则后续形成的器件层的宽度尺寸较小，而且相邻器件层之间的距离较小，有利于提高所形成的晶体管的密度。
接着，请参考图5，沿第一开口205刻蚀所述第二半导体层203和第一半导体层202，在第二半导体层203和第一半导体层202中形成若干沿第一方向平行排布的第一凹槽209，相邻的第一凹槽209之间剩余的第一半导体层201为第一半导体图形206，相邻的第一凹槽209之间剩余的第二半导体层203为第二半导体图形207，第二半导体图形207位于第一半导体图形206上，第二半导体图形207和第一半导体图形203构成半导体图形208。
采用各向异性的干法刻蚀工艺沿第一开口205刻蚀所述第二半导体层203和第一半导体层202，本实施例中，采用含氯或含溴等离子体刻蚀所述第二半导体层203和第一半导体层202。
在刻蚀第二半导体层203和第一半导体层202形成第一凹槽209时，所述第一半导体层202可以不刻穿，基底第一凹槽209的底部剩余部分厚度的第一半导体层202，后续可以通过各向同性的刻蚀工艺去除剩余的部分厚度的第一半导体层202。
第一半导体图形206作为牺牲层，后续去除第一半导体图形206，形成空腔，然后在空腔内形成氧化层，使得第一半导体图形206、氧化层和衬底201构成绝缘体上硅半导体衬底。
所述第二半导体图形207作为有源区，后续第二半导体图形207被断开，在断开后的第二半导体图形207上形成栅极结构。第一凹槽209的宽度确定了后续相邻的有源区之间隔离侧墙的宽度，第二半导体图形207的宽度决定了后续第二半导体图形207上形成的栅极结构的宽度。
在本发明的其他实施例中，在形成半导体图形后，还可以在第二半导体图形的侧壁上形成隔离侧墙，所述隔离侧墙用于防止后续采用氧化工艺形成氧化层时，第二半导体图形的侧壁的材料不会被消耗形成氧化物，使得第二半导体图形的面积和特征尺寸保持稳定。当形成隔离侧墙时，此时第一凹槽的底部具有剩余部分厚度或全部厚度的第一半导体层，以防止第一半导体图形侧壁完全被隔离侧墙覆盖，在形成隔离侧墙后，可以继续刻蚀剩余的半导体层，使第一凹槽的深度增大。
所述隔离侧墙的材料可以为氮化硅，氮化硅具有较高的致密性和稳定性，可以很好的隔离氧化工艺是采用的氧气或水蒸气等氧化气体，防止氧气或水蒸气等氧化气体与第二半导体图形侧壁的材料反应，并且氧化硅侧壁的形成工艺较为简单。需要说明的是，所述隔离侧墙
所述隔离侧墙的形成过程为：采用含氮等离子对第二半导体层的侧壁进行处理，在第二半导体图形的侧壁上形成氮化硅隔离侧墙；去除第一凹槽底部的形成的氮化硅层。
在本发明的其他实施例中，所述隔离侧墙的形成过程为：形成覆盖所述二半导体层的表面和侧壁、以及第一凹槽底部的氮化硅薄膜；无掩膜刻蚀所述氮化硅薄膜，在第二半导体图形的侧壁上形成氮化硅隔离侧墙。
接着，请参考图6，去除第二半导体图形207底部的第一半导体图形206（参考图5），形成空腔210。
去除所述第一半导体图形206采用各向同性的湿法刻蚀工艺或干法刻蚀工艺。去除第一半导体图形206后，形成空腔210，空腔的上面为第二半导体图形207，空腔的下面为衬底201，衬底201和第二半导体图形207的材料为含硅或含III族元素的半导体材料，因而后续可以通过氧化工艺形成填充满空腔的氧化层，所述氧化层作为第二半导体图形207与衬底201之间的绝缘层，其形成工艺简单。
本实施例中，所述第一半导体图形206的材料为硅锗，采用热的HCl气体去除所述第一半导体图形206，刻蚀温度为400～800摄氏度，压强为1～200托。由于第二半导体图形207与衬底201的材料与第一半导体图形206的材料不相同，在去除第一半导体图形206时，第一半导体图形206材料相对于第二半导体图形207与衬底201材料具有高的刻蚀选择比，第二半导体图形207与衬底201的刻蚀量很小或忽略不计。
在本发明的其他实施例中，当所述第一半导体图形206的材料为硅时，第二半导体图形207与衬底201材料为硅锗、碳化硅或III-V族化合物时，采用TMAH或KOH刻蚀溶液去除所述第一半导体图形206。
接着，请参考图7和图8，图7为图8沿切割线AB方向的剖面结构示意图，进行氧化工艺，在所述第二半导体图形207的侧壁和底部、以及衬底201的表面形成氧化层211，所述氧化层211填充满空腔210（参考图6）。
所述形成氧化物可以为氧化硅、氧化铟或氧化镓等，本发明实施例中，所述形成的氧化物为氧化硅。
形成氧化层211的工艺为氧化工艺，由于第二半导体图形207和剩余的第二半导体层表面被硬掩膜层204覆盖，因此采用氧化工艺可以选择性的在空腔210内形成氧化层，另外由于空腔210的顶上是被第二半导体图形207和硬掩膜层遮挡，相比于沉淀工艺，采用氧化工艺形成氧化层211，能防止在氧化层中形成孔洞等缺陷。进行氧化工艺时，由于空腔210的高度较小（2～50纳米），空腔210底部暴露的为大面积的衬底201的表面，因此，衬底201提供了形成氧化层211时的大部分的硅或铟或镓的来源。
所述氧化工艺采用的气体为氧气或水蒸气，温度为600～1100摄氏度，形成氧化层211的效率较高，缺陷较少。
本发明的实施例中，通过去除基底的第一区域中的第一半导体图形206，形成空腔210，然后在空腔210中填充氧化层，所述第二半导体图形207、氧化层211和衬底201构成绝缘体上半导体衬底，后续在第二半导体图形上可以形成全耗尽或部分耗尽绝缘体上半导体晶体管（第一晶体管），而基底的第二区域的第一半导体层202和第二半导体层203（图6中未示出）得以暴露，后续可以在基底的第二区域形成第二晶体管，使得绝缘体上半导体衬底制作工艺和晶体管的制作集成，并且可以形成具有不同的电学性能的第一晶体管和第二晶体管，满足集成电路制作工艺的需求。
参考图9，图9为图8沿CD方向的剖面结构示意图，从图9中可以看出，第二半导体图形207下的空腔被氧化层211填充满。
接着，参考图10、图11和图12，图11为图10沿切割线CD方向的剖面结构示意图，图12为图10沿切割线AB方向的剖面结构示意图，刻蚀部分所述硬掩膜层204和第二半导体图形207，将第二半导体图形207（参考图9）沿第二方向断开，在第二半导体图形207中形成若干沿第二方向平行分布的第二凹槽212，第二凹槽212之间为若干断开的第二半导体图形208，。
通过刻蚀，将长条的第二半导体图形207沿第二方向断开，将长条的第二半导体图形207分割成若干断开（或短条）的第二半导体图形208，第二方向与第一方向垂直，本实施例中，所述第二方向为y轴方向。
第二半导体图形207断开后的数量至少大于等于2，后续在每个断开的第二半导体图形208上相应的形成栅极结构，有利于提高晶体管的集成度。
在刻蚀第二半导体图形207时，同时去除第二半导体图形207的沿第二方向两端的部分第二半导体层203，使得形成的断开的第二半导体图形208与周边的第二半导体层203和第一半导体层202分离。
在刻蚀掩膜层204和第二半导体图形207之前，形成覆盖部分硬掩膜层204和氧化硅层211表面的图形化的光刻胶层，然后以图形化的光刻胶层位掩膜，刻蚀所述硬掩膜层204和位于硬掩膜层204底部的第二半导体图形207。
本实施例中，刻蚀部分所述第二半导体图形207，将第二半导体图形207沿第二方向断开后，继续刻蚀第二半导体图形207底部的氧化层211和衬底201，使第二凹槽212的深度增加，形成的第二凹槽212部分位于氧化层中和衬底201中，后续在第二凹槽212中形状绝缘层时，使得相邻的第二半导体图形208之间以及第二半导体图形与外围的有源区之间的电学隔离效果更好。
所述凹槽212位于衬底201中部分的深度为50～1000埃。
在本发明的其他实施例中，所述凹槽212底部只暴露氧化硅层211的表面。
参考图13和图14，在第一凹槽212、第二凹槽209和第一开口205（参考图12）中填充满绝缘层213，绝缘层213的表面与硬掩膜层204的表面平齐。
所述绝缘层213的材料为SiO2、SiN、SiON或SiCN。
形成所述绝缘层213的过程为：采用流体化学气相沉积工艺、高密度等离子体化学气相沉积工艺、玻璃上旋涂工艺或高纵宽比填沟沉积工艺形成覆盖所述硬掩膜层204的绝缘材料层，所述绝缘材料层填充满第一凹槽212、第二凹槽209和第一开口205；然后采用化学机械研磨工艺平坦化所述绝缘材料层，以硬掩膜层204表面停止层，形成绝缘层213。
在本发明的其他实施例中，然后采用化学机械研磨工艺平坦化所述绝缘材料层，以断开的第二半导体图形的表面为停止层，形成绝缘层，绝缘层的表面与第二半导体图形的表面平齐。
最后，请参考图15，去除所述硬掩膜204（参考图4）；在断开后的第二半导体图形208的表面形成第一晶体管的栅极结构214。
所述栅极结构214包括位于第二半导体图形208上的栅介质层、位于栅介质层上的栅电极、以及位于栅介质层和栅电极的两侧侧壁的侧墙。
还包括：在栅极结构214两侧的第二半导体图形208内形成第一晶体管（全耗尽或半耗尽绝缘体上半导体晶体管）的源/漏区。
去除所述硬掩膜层204采用湿法刻蚀或干法刻蚀。去除硬掩膜层204时同时可以刻蚀部分的绝缘层213，使得绝缘层213的顶部表面的高度降低。
在本发明的其他实施例中，在二半导体图形208的表面形成栅极结构214的同时，在基底的第二区域的第二半导体层上形成第二晶体管的第二栅极结构，然后在第二栅极结构两侧的第二半导体层、第一半导体层和衬底内形成源/漏区，或者在第二半导体层内形成源/漏区，或者在第二半导体层和第一半导体层形成源/漏区。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种晶体管的形成方法，其特征在于，包括：
提供衬底，在所述衬底上形成第一半导体层；
在所述第一半导体层上形成第二半导体层，第二半导体层的材料与第一半导体层的材料不相同；
刻蚀部分所述第二半导体层和第一半导体层，形成若干沿第一方向平行分布的半导体图形，相邻的半导体图形之间具有第一凹槽，所述半导体图形包括位于衬底上的第一半导体图形和位于第一半导体图形上的第二半导体图形；
去除第二半导体图形底部的第一半导体图形，形成空腔；
进行氧化工艺，在所述第二半导体图形的侧壁和底部、以及衬底的表面形成氧化层，所述氧化层填充满空腔；
刻蚀部分所述第二半导体图形，将第二半导体图形沿第二方向断开，在第二半导体图形中形成若干沿第二方向平行分布的第二凹槽；
在第一凹槽和第二凹槽中填充满绝缘层，绝缘层的表面与第二半导体图形的表面平齐；
在断开后的第二半导体图形的表面形成第一晶体管的栅极结构。
2.如权利要求1所述的晶体管的形成方法，其特征在于，所述半导体图形的形状过程为：在所述第二半导体层表面形成硬掩膜层，所述硬掩膜层中具有若干沿第一方向平行排布的第一开口；沿第一开口刻蚀所述第二半导体层和第一半导体层，在第二半导体层和第一半导体层中形成若干沿第一方向平行排布的第一凹槽，相邻的第一凹槽之间剩余的第一半导体层为第一半导体图形，相邻的第一凹槽之间剩余的第二半导体层为第二半导体图形，第二半导体图形位于第一半导体图形上，第二半导体图形和第一半导体图形构成半导体图形。
3.如权利要求2所述的晶体管的形成方法，其特征在于，所述氧化工艺的温度为600～1100摄氏度，采用的气体为氧气或水蒸气。
4.如权利要求1所述的晶体管的形成方法，其特征在于，所述第一半导体层的厚度为2～50纳米，第二半导体层的厚度为5～50纳米。
5.如权利要求1所述的晶体管的形成方法，其特征在于，所述第一半导体层或第二半导体层的材料为硅、硅锗、碳化硅或III-V族化合物。
6.如权利要求5所述的晶体管的形成方法，其特征在于，去除所述第一半导体图形的工艺为各向同性的湿法或干法刻蚀。
7.如权利要求6所述的晶体管的形成方法，其特征在于，所述第一半导体图形的材料为硅锗时，采用各向同性的干法刻蚀去除所述第一半导体图形，干法刻蚀采用的气体为热的HCl气体，刻蚀温度为400～800摄氏度，压强为1～200托。
8.如权利要求6所述的晶体管的形成方法，其特征在于，所述第一半导体图形的材料为硅时，采用各向同性的湿法刻蚀去除所述第一半导体图形，湿法刻蚀采用的溶液为TMAH或KOH。
9.如权利要求1所述的晶体管的形成方法，其特征在于，所述第一方向垂直于第二方向。
10.如权利要求1所述的晶体管的形成方法，其特征在于，刻蚀部分所述第二半导体图形，将第二半导体图形沿第二方向断开后，继续刻蚀第二半导体图形底部的氧化层和衬底，使第二凹槽的深度增加，形成的第二凹槽部分位于氧化层中和衬底中。
11.如权利要求1所述的晶体管的形成方法，其特征在于，所述绝缘层的材料为SiO2、SiN、SiON或SiCN。
12.如权利要求1所述的晶体管的形成方法，其特征在于，所述绝缘层的形成工艺为流体化学气相沉积工艺、高密度等离子体化学气相沉积工艺、玻璃上旋涂工艺、高纵宽比填沟沉积工艺。
13.如权利要求1所述的晶体管的形成方法，其特征在于，所述第二半导体图形断开后形成的图形的数量大于等于2。
14.如权利要求1所述的晶体管的形成方法，其特征在于，所述栅极结构包括位于第二半导体图形上的栅介质层、位于栅介质层上的栅电极、以及位于栅介质层和栅电极的两侧侧壁的侧墙。
15.如权利要求14所述的晶体管的形成方法，其特征在于，还包括：在栅极结构两侧的第二半导体图形内形成第一晶体管的源/漏区。
16.如权利要求1所述的晶体管的形成方法，其特征在于，所述衬底、第一半导体层和第二半导体层构成基底，所述基底包括第一区域和第二区域，在第一区域的基底上形成第一半导体图形、第二半导体图形以及位于第二半导体图形上的第一晶体管的栅极结构，在第二区域的基底上形成第二晶体管的栅极结构。
17.如权利要求1所述的晶体管的形成方法，其特征在于，还包括：在第二半导体图形的侧壁上形成隔离侧墙。
18.如权利要求17所述的晶体管的形成方法，其特征在于，所述隔离侧墙的材料为氮化硅。
19.如权利要求18所述的晶体管的形成方法，其特征在于，所述隔离侧墙的形成过程为：采用含氮等离子对第二半导体层的侧壁进行处理，在第二半导体图形的侧壁上形成氮化硅隔离侧墙。
20.如权利要求18所述的晶体管的形成方法，其特征在于，所述隔离侧墙的形成过程为：形成覆盖所述二半导体层的表面和侧壁、以及第一凹槽底部的氮化硅薄膜；无掩膜刻蚀所述氮化硅薄膜，在第二半导体图形的侧壁上形成氮化硅隔离侧墙。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310398728.XA CN104425277B (zh) | 2013-09-04 | 2013-09-04 | 晶体管的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310398728.XA CN104425277B (zh) | 2013-09-04 | 2013-09-04 | 晶体管的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104425277A true CN104425277A (zh) | 2015-03-18 |
| CN104425277B CN104425277B (zh) | 2017-12-29 |
Family
ID=52973947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310398728.XA Active CN104425277B (zh) | 2013-09-04 | 2013-09-04 | 晶体管的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104425277B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107968045A (zh) * | 2016-10-20 | 2018-04-27 | 联华电子股份有限公司 | 蚀刻方法 |
| CN110262190A (zh) * | 2019-06-19 | 2019-09-20 | 武汉新芯集成电路制造有限公司 | 半导体结构及其制作方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050255678A1 (en) * | 2004-05-11 | 2005-11-17 | Seiko Epson Corporation | Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device |
| US20060060921A1 (en) * | 2004-09-22 | 2006-03-23 | Teruo Takizawa | Semiconductor substrate, semiconductor device, method of manufacturing semiconductor substrate, and method of manufacturing semiconductor device |
| CN101213650A (zh) * | 2005-05-03 | 2008-07-02 | Nxp股份有限公司 | 制作半导体器件的方法和通过该方法获得的半导体器件 |
| CN101288180A (zh) * | 2005-06-30 | 2008-10-15 | 飞思卡尔半导体公司 | 半导体结构的形成方法 |
| CN101609842A (zh) * | 2008-06-20 | 2009-12-23 | 台湾积体电路制造股份有限公司 | 半导体装置 |
| CN103258742A (zh) * | 2012-02-21 | 2013-08-21 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
-
2013
- 2013-09-04 CN CN201310398728.XA patent/CN104425277B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050255678A1 (en) * | 2004-05-11 | 2005-11-17 | Seiko Epson Corporation | Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device |
| US20060060921A1 (en) * | 2004-09-22 | 2006-03-23 | Teruo Takizawa | Semiconductor substrate, semiconductor device, method of manufacturing semiconductor substrate, and method of manufacturing semiconductor device |
| CN101213650A (zh) * | 2005-05-03 | 2008-07-02 | Nxp股份有限公司 | 制作半导体器件的方法和通过该方法获得的半导体器件 |
| CN101288180A (zh) * | 2005-06-30 | 2008-10-15 | 飞思卡尔半导体公司 | 半导体结构的形成方法 |
| CN101609842A (zh) * | 2008-06-20 | 2009-12-23 | 台湾积体电路制造股份有限公司 | 半导体装置 |
| CN103258742A (zh) * | 2012-02-21 | 2013-08-21 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107968045A (zh) * | 2016-10-20 | 2018-04-27 | 联华电子股份有限公司 | 蚀刻方法 |
| CN110262190A (zh) * | 2019-06-19 | 2019-09-20 | 武汉新芯集成电路制造有限公司 | 半导体结构及其制作方法 |
| CN110262190B (zh) * | 2019-06-19 | 2023-09-01 | 武汉新芯集成电路制造有限公司 | 半导体结构及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104425277B (zh) | 2017-12-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI509736B (zh) | 半導體結構及其形成方法 | |
| US8836031B2 (en) | Electrical isolation structures for ultra-thin semiconductor-on-insulator devices | |
| CN104103516B (zh) | 浅沟槽隔离结构及其形成方法 | |
| CN103515215B (zh) | 一种鳍式场效应管制作方法 | |
| TW201727830A (zh) | 半導體裝置 | |
| CN104658897A (zh) | 半导体器件的形成方法 | |
| CN104425278B (zh) | 半导体器件及半导体器件的形成方法 | |
| CN203721726U (zh) | 集成电路结构 | |
| US8987070B2 (en) | SOI device with embedded liner in box layer to limit STI recess | |
| CN103515283B (zh) | 半导体器件制造方法 | |
| CN113782441A (zh) | FinFET的制造方法 | |
| CN105097525A (zh) | 半导体器件的形成方法 | |
| CN104425277B (zh) | 晶体管的形成方法 | |
| CN108573862B (zh) | 半导体结构及其形成方法 | |
| CN102790005A (zh) | 一种选择性刻蚀制备全隔离混合晶向soi的方法 | |
| CN112951840B (zh) | 一种三维存储器及其制备方法 | |
| CN108122762B (zh) | 半导体结构及其形成方法 | |
| CN103187449B (zh) | 半导体结构及其形成方法 | |
| TWI518792B (zh) | 半導體製程 | |
| CN109148294B (zh) | 半导体结构及其形成方法 | |
| US7297577B2 (en) | SOI SRAM device structure with increased W and full depletion | |
| CN107978525B (zh) | 半导体结构及其形成方法 | |
| US11798836B2 (en) | Semiconductor isolation structure and method of making the same | |
| CN109148354B (zh) | 半导体结构及其形成方法 | |
| CN113363154B (zh) | 半导体结构的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |