CN103187449B - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN103187449B
CN103187449B CN201110459743.1A CN201110459743A CN103187449B CN 103187449 B CN103187449 B CN 103187449B CN 201110459743 A CN201110459743 A CN 201110459743A CN 103187449 B CN103187449 B CN 103187449B
Authority
CN
China
Prior art keywords
grid structure
etching
connecting line
metal connecting
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110459743.1A
Other languages
English (en)
Other versions
CN103187449A (zh
Inventor
倪景华
李凤莲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201110459743.1A priority Critical patent/CN103187449B/zh
Publication of CN103187449A publication Critical patent/CN103187449A/zh
Application granted granted Critical
Publication of CN103187449B publication Critical patent/CN103187449B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体结构及其形成方法。所述半导体结构的形成方法包括：提供半导体衬底，所述半导体衬底上形成有栅极结构；在所述栅极结构的顶面和侧壁上、以及所述半导体衬底上形成阻挡层；在所述栅极结构两侧的所述阻挡层上形成第一层间介质层；在所述栅极结构两侧形成第一金属连线；去除所述阻挡层，在所述栅极结构两侧形成空气间隙。通过在金属连线之间形成空气间隙，降低了寄生电容，有利于减小RC延迟。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造技术，特别涉及一种具有空气间隙(AirGap)的半导体结构及其形成方法。
背景技术
为了将源/漏极引出，需要在源/漏极上制作金属连线。连线之间的寄生电容(ParasiticCapacitance)不利于降低信号传输RC延迟(ResistanceCapacitanceDelay)，对此，普遍采用的一种方法是通过在金属连线之间形成具有低介电常数(K)的介质层来减小寄生电容。
现有技术中的半导体结构的形成方法包括：
请参考图1，提供半导体衬底100；形成覆盖所述半导体衬底100的栅介质材料层101’；形成覆盖所述栅介质材料层101’的栅电极材料层103’；形成位于所述栅电极材料层103’表面的光刻胶层105，并对所述光刻胶层105进行图形化，定义出栅极结构的形状。
请参考图2，以所述图形化的光刻胶层105为掩膜，刻蚀所述栅电极材料层103’和栅介质材料层101’，形成栅极结构，所述栅极结构包括栅介质层101和栅电极103；在所述半导体衬底100中形成源/漏极(未示出)。
请参考图3，去除所述图形化的光刻胶层，形成覆盖所述栅极结构以及所述半导体衬底100的介质层107。
请参考图4，在所述介质层107中形成分别与所述栅电极103以及所述源/漏极接触的通孔109。
请参考图5，在所述通孔109中填充金属材料，形成金属连线111。
更多形成金属连线的信息请参考申请号为200810035095.5的中国专利申请文件。
然而，随着器件尺寸的变小，金属连线之间的距离也在变小，现有的低K介质层已经不能有效地降低寄生电容，从而不利于减小RC延迟。
因此，需要一种半导体结构及其形成方法，在金属连线之间形成具有更低的K值的结构，从而降低寄生电容，有利于减小RC延迟。
发明内容
本发明解决的问题是提供一种半导体结构及其形成方法，在金属连线之间形成具有更低的K值的结构，从而降低寄生电容，有利于减小RC延迟。
为解决上述问题，本发明的实施例提供一种半导体结构，包括：半导体衬底；栅极结构，位于所述半导体衬底上，所述栅极结构两侧的所述半导体衬底中具有源/漏极；以及金属连线，用于将所述源/漏极引出，其特征在于，引出所述源极或所述漏极的金属连线分别与所述栅极结构之间具有空气间隙。
可选地，所述空气间隙的宽度范围是50埃至200埃。
可选地，所述金属连线的宽度范围是20纳米至150纳米。
为解决上述问题，本发明的实施例还提供一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底上形成有栅极结构；在所述栅极结构的顶面和侧壁上、以及所述半导体衬底上形成阻挡层；在所述栅极结构两侧的所述阻挡层上形成第一层间介质层；在所述栅极结构两侧形成第一金属连线；以及去除所述阻挡层，在所述栅极结构两侧形成空气间隙。
可选地，去除所述阻挡层的工艺包括：利用干法刻蚀去除所述栅极结构顶面及侧壁上的所述阻挡层，所述干法刻蚀工艺对所述阻挡层的刻蚀率相对于对所述栅极结构、所述第一层间介质层或所述半导体衬底的任一刻蚀率的选择比大于等于10。
可选地，所述干法刻蚀工艺采用CH2F2或CH3F等作为刻蚀气体。
可选地，去除所述阻挡层的工艺包括：利用湿法刻蚀去除所述栅极结构顶面及侧壁上，以及所述半导体衬底上的所述阻挡层，所述湿法刻蚀工艺对所述阻挡层的刻蚀率相对于对所述栅极结构、所述第一层间介质层、所述半导体衬底或所述第一金属连线的任一刻蚀率的选择比大于等于10。
可选地，所述湿法刻蚀工艺使用磷酸作为刻蚀剂。
可选地，形成所述第一金属连线的工艺包括：以位于所述半导体衬底上的所述阻挡层作为刻蚀停止层，刻蚀所述第一层间介质层，形成第一通孔；进一步刻蚀所述第一通孔底部的所述阻挡层，直至暴露所述半导体衬底；以及在所述第一通孔中填充金属材料，形成所述第一金属连线。
可选地，利用干法刻蚀形成所述第一通孔，所述干法刻蚀采用CF4、CHF3，、C4F8或C4F6气体作为刻蚀气体，或采用CF4、CHF3、C4F8和C4F6中的任一气体与O2、Ar、CO和He中任一气体的混合气体作为刻蚀气体。
可选地，所述第一金属连线的宽度是20纳米至150纳米。
可选地，所述阻挡层的厚度是50埃至200埃。
可选地，所述半导体结构的形成方法进一步包括：在形成所述空气间隙之后，形成覆盖所述第一层间介质层和所述栅极结构的顶面的第二层间介质层，所述第二层间介质层将所述空气间隙封闭；以及在所述第二层间介质层中形成分别与所述栅极结构和所述第一金属连线连接的第二金属连线。
可选地，形成所述第二金属连线的工艺包括：刻蚀所述第二层间介质层，形成分别位于所述栅极结构和所述第一金属连线上的第二通孔，所述第二通孔的底部分别暴露所述栅极结构和所述第一金属连线；以及在所述第二通孔中填充金属材料，形成所述第二金属连线。
可选地，利用干法刻蚀形成所述第二通孔，所述干法刻蚀采用CF4、CHF3，、C4F8或C4F6气体作为刻蚀气体，或采用CF4、CHF3、C4F8和C4F6中的任一气体与O2、Ar、CO和He中任一气体的混合气体作为刻蚀气体。
可选地，所述第二金属连线的宽度是20纳米至150纳米。
与现有技术相比，本发明具有以下优点：
通过在金属连线之间形成空气间隙，由于空气的K值比现有的介质层的K值低，其相对介电常数仅为1.0，由此降低了寄生电容，有利于减小RC延迟。
进一步地，所述阻挡层既能作为形成所述空气间隙的牺牲层，又能作为形成所述第一通孔时的刻蚀停止层，从而工艺可控性更好。
进一步地，由于先形成了所述第一金属连线，因此，在形成所述第二金属连线时，需要形成的多个第二通孔的深度相接近，使刻蚀工艺更易于控制。而且，由于所述栅极结构的顶面的高度低于所述第一金属连线的顶面，过刻蚀现象一般只会发生在所述第一金属连线中，而不会影响所述栅极结构。
附图说明
图1至图5是现有半导体结构的形成过程的中间结构的剖面结构示意图。
图6是本发明的一个实施例的半导体结构的形成方法的流程示意图。
图7至图13是本发明的一个实施例的半导体结构的形成过程的中间结构的剖面结构示意图。
具体实施方式
本发明的实施例在金属连线之间形成空气间隙，由于空气的K值(介电常数值)比现有的介质层的K值低，其相对介电常数仅为1.0，由此降低了寄生电容，有利于减小RC延迟。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的实施例进行详细的说明。下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其他方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
本发明首先提供一种半导体结构，包括：半导体衬底；栅极结构，位于所述半导体衬底上，所述栅极结构两侧的所述半导体衬底中具有源/漏极；以及金属连线，用于将所述源/漏极引出，其特征在于，引出所述源极或所述漏极的金属连线分别与所述栅极结构之间具有空气间隙。
在本发明的一个实施例中，所述空气间隙的宽度范围是50埃至200埃，所述金属连线的宽度范围是20纳米至150纳米，所述金属连线的材料包括铜或钨。
以下给出形成上述结构的方法实施例。
本发明首先提供一种半导体结构的形成方法。参考图6，该方法包括：
S101：提供半导体衬底，所述半导体衬底上形成有栅极结构；
S102：在所述栅极结构的顶面和侧壁上、以及所述半导体衬底上形成阻挡层；
S103：在所述栅极结构两侧的所述阻挡层上形成第一层间介质层；
S104：在所述栅极结构两侧形成第一金属连线；以及
S105：去除所述阻挡层，在所述栅极结构两侧形成空气间隙。下面结合中间结构的剖面结构示意图图7至图13对本发明实施例的半导体结构的形成方法进行详细说明。
首先，参考图7，执行步骤S101，提供半导体衬底200，所述半导体衬底上形成有栅极结构。
所述栅极结构包括位于所述半导体衬底200上的栅介质层201，以及位于所述栅介质层上的栅电极202。
所述半导体衬底200的材料为常规的半导体材料，如硅、绝缘体上硅、锗硅或其任意组合。位于所述栅极结构两侧的所述半导体衬底200中形成有源/漏极(未示出)。
形成所述栅极结构的方法和所述源/漏极的方法为本领域的技术人员所熟知，在此不再赘述。在本发明的一个实施例中，所述栅介质层201的材料是氧化硅，所述栅电极202的材料是多晶硅。
然后，参考图8，执行步骤S102，在所述栅极结构的顶面和侧壁上、以及所述半导体衬底200上形成阻挡层203。
所述阻挡层203用于定义后续形成的空气间隙的形状以及在后续的刻蚀工艺中提供刻蚀停止层。
所述阻挡层203的形成工艺为沉积工艺，例如物理或化学气相沉积。
在本发明的一个实施例中，所述阻挡层203的材料可以为应力氮化硅，所述阻挡层203的厚度是50埃至200埃。
然后，参考图9，执行步骤S103，在所述栅极结构两侧的所述阻挡层203上形成第一层间介质层204。
所述第一层间介质层204的上表面与所述栅极结构的上表面齐平。
所述第一层间介质层204用于隔离不同的半导体结构和提供机械支撑。
具体形成所述第一层间介质层204包括：采用沉积工艺，例如物理或化学气相沉积，形成覆盖所述半导体衬底200和所述栅极结构的第一层间介质材料层；以及，对所述第一层间介质材料层进行平坦化，比如进行化学机械研磨工艺，直至暴露出所述栅极结构顶面上的所述阻挡层203。
所述第一层间介质层204的材料为常规的低K介质材料，如氧化硅等。
然后，参考图10，执行步骤S104，在所述栅极结构两侧形成第一金属连线205。
所述第一金属连线用于将所述源/漏极引出。
形成所述第一金属连线205的步骤包括：以位于所述半导体衬底200上的所述阻挡层203作为刻蚀停止层，刻蚀所述第一层间介质层204，形成第一通孔(未图示)；然后进一步刻蚀所述第一通孔底部的所述阻挡层203，直至暴露所述半导体衬底200；以及，在所述第一通孔中填充金属材料，形成所述第一金属连线205。
在本发明的一个实施例中，采用干法刻蚀形成所述第一通孔。所述干法刻蚀采用CF4、CHF3，、C4F8或C4F6气体作为刻蚀气体，或采用CF4、CHF3、C4F8和C4F6中的任一气体与O2、Ar、CO和He中任一气体的混合气体作为刻蚀气体；以及在所述通孔中填充金属材料，形成所述金属连线。
在本发明的实施例中，将形成所述第一通孔的工艺分为两步，先以位于所述半导体衬底200上的所述阻挡层20作为刻蚀停止层刻蚀所述第一层间介质层204，再刻蚀所述第一通孔底部的所述阻挡层203直至所述第一通孔的底部与所述半导体衬底200接触。因此，刻蚀工艺的可控性更好，所述第一通孔不会损坏位于所述半导体衬底200中的结构，所述第一金属连线205的尺寸更加精确，因此，所形成的半导体结构的性能更好。
在本发明的一个实施例中，所述第一金属连线205的宽度是20纳米至150纳米。
在本发明的一个实施例中，所述金属材料是铜或钨。
然后，参考图11a，执行步骤S105，去除所述阻挡层203，在所述栅极结构的两侧形成空气间隙206。
在本发明的一个实施例中，利用干法刻蚀去除所述阻挡层203，所述干法刻蚀工艺对所述阻挡层203的刻蚀率比对所述栅极结构、所述第一层间介质层204或所述半导体衬底200的任一刻蚀率要大，比如选择比(即高刻蚀率相对于低刻蚀率的倍数)大于等于10。因此，在刻蚀过程中，所述栅极结构、所述第一层间介质层204和所述半导体衬底200基本未受到损伤。
由于干法刻蚀具有很强的方向性，位于所述栅极结构的顶面及侧壁上的部分的阻挡层被去除了，从而形成所述空气间隙206，而位于所述第一层间介质层204下的部分的阻挡层没有被去除，从而形成如图11所示的结构。
在本发明的一个具体实施例中，所述干法刻蚀工艺采用CH2F2或CH3F等作为刻蚀气体，以得到大于等于10的选择比。
在本发明的又一实施例中，采用湿法刻蚀去除所述阻挡层203，所述湿法刻蚀工艺对所述阻挡层203的刻蚀率比对所述栅极结构、所述第一层间介质层204、所述半导体衬底200或所述第一金属连线205的任一刻蚀率要大，比如选择比大于等于10。因此，所述阻挡层203被全部地去除了(形成的结构如图11b所示)，而所述栅极结构、所述第一层间介质层204、所述半导体衬底200和所述第一金属连线205基本未受到损伤。
在本发明的一个具体实施例中，所述湿法刻蚀工艺使用磷酸作为刻蚀剂。
需要说明的是，在本发明的实施例中，所述栅极结构两侧还形成有位移间隙壁(Off-setSpacers)和侧墙(Sidewalls)，未在图中示出，此处特别说明。
进一步地，可以在所述栅极结构上和所述第一金属连线205上分别形成第二金属连线，以进一步将所述半导体结构的源/漏极和栅极引出。
参考图12，在所述第一层间介质层204、所述栅极结构和所述第一金属连线205上形成第二层间介质层207。
所述第二层间介质层207用于隔离后续形成的第二金属连线并提供机械支撑。
形成所述第二层间介质层207的工艺可以参考形成所述第一层间介质层204的工艺。需要说明的是，在本发明的一个实施例中，由于所述阻挡层203的厚度是50埃至200埃，即所述空气间隙206的宽度是50埃至200埃，因此，常规的沉积工艺无法使得沉积气体进入所述空气间隙206中，从而，所述第二层间介质层207不会形成在所述空气间隙206中。
然后，参考图13，在所述第一金属连线205及所述栅极结构的上分别形成第二金属连线208。
形成所述第二金属连线208的工艺可以参考形成所述第一金属连线205的工艺，包括刻蚀所述第二层间介质层207以形成底部分别与所述第一金属连线205和所述栅电极202接触的第二通孔(未图示)，然后在所述第二通孔中填充金属材料(可以与所述第一金属连线205中的金属材料相同)以形成所述第二金属连线208。
由于先形成了所述第一金属连线205，为形成所述第二金属连线208而需要形成的所述第二通孔的深度相接近，使刻蚀工艺更易于控制，利于形成尺寸更加精确的所述第二金属连线208。而且，由于所述栅极结构的顶面的高度低于所述第一金属连线205的顶面，过刻蚀现象通常只会发生在所述第一金属连线205中，而不会影响所述栅极结构。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (14)

1.一种半导体结构，包括：
半导体衬底；
栅极结构，位于所述半导体衬底上，所述栅极结构两侧的所述半导体衬底中具有源/漏极；
阻挡层，位于所述栅极结构的两侧，并覆盖所述半导体衬底，所述阻挡层为刻蚀停止层；
第一金属连线，用于将所述源/漏极引出，其特征在于，引出所述源极或所述漏极的第一金属连线分别与所述栅极结构之间具有空气间隙；以及
第二金属连线，分别位于所述栅极结构上和所述第一金属连线上，用于进一步将所述源/漏极和栅极引出；
所述第一金属连线先于所述第二金属连线形成；
其中，所述空气间隙是通过去除在所述栅极结构的顶面和侧壁上的所述阻挡层，在所述栅极结构两侧形成的。
2.如权利要求1所述的半导体结构，其特征在于，所述空气间隙的宽度范围是50埃至200埃。
3.如权利要求1所述的半导体结构，其特征在于，所述金属连线的宽度范围是20纳米至150纳米。
4.一种半导体结构的形成方法，包括：
提供半导体衬底，所述半导体衬底上形成有栅极结构；
在所述栅极结构的顶面和侧壁上、以及所述半导体衬底上形成阻挡层；
在所述栅极结构两侧的所述阻挡层上形成第一层间介质层；
以位于所述半导体衬底上的所述阻挡层作为刻蚀停止层，刻蚀所述第一层间介质层，形成第一通孔；
进一步刻蚀所述第一通孔底部的所述阻挡层，直至暴露所述半导体衬底；
在所述第一通孔中填充金属材料，形成位于所述栅极结构两侧第一金属连线；
去除在所述栅极结构的顶面和侧壁上的所述阻挡层，在所述栅极结构两侧形成空气间隙；
形成覆盖所述第一层间介质层和所述栅极结构的顶面的第二层间介质层，所述第二层间介质层将所述空气间隙封闭；以及
在所述第二层间介质层中形成分别与所述栅极结构和所述第一金属连线连接的第二金属连线。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，去除所述阻挡层的工艺包括：利用干法刻蚀去除所述栅极结构顶面及侧壁上的所述阻挡层，所述干法刻蚀工艺对所述阻挡层的刻蚀率相对于对所述栅极结构、所述第一层间介质层或所述半导体衬底的任一刻蚀率的选择比大于等于10。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述干法刻蚀工艺采用CH2F2或CH3F等作为刻蚀气体。
7.如权利要求4所述的半导体结构的形成方法，其特征在于，去除所述阻挡层的工艺包括：利用湿法刻蚀去除所述栅极结构顶面及侧壁上，以及所述半导体衬底上的所述阻挡层，所述湿法刻蚀工艺对所述阻挡层的刻蚀率相对于对所述栅极结构、所述第一层间介质层、所述半导体衬底或所述第一金属连线的任一刻蚀率的选择比大于等于10。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述湿法刻蚀工艺使用磷酸作为刻蚀剂。
9.如权利要求4所述的半导体结构的形成方法，其特征在于，利用干法刻蚀形成所述第一通孔，所述干法刻蚀采用CF4、CHF3,、C4F8或C4F6气体作为刻蚀气体，或采用CF4、CHF3、C4F8和C4F6中的任一气体与O2、Ar、CO和He中任一气体的混合气体作为刻蚀气体。
10.如权利要求4所述的半导体结构的形成方法，其特征在于，所述第一金属连线的宽度是20纳米至150纳米。
11.如权利要求4所述的半导体结构的形成方法，其特征在于，所述阻挡层的厚度是50埃至200埃。
12.如权利要求4所述的半导体结构的形成方法，其特征在于，形成所述第二金属连线的工艺包括：
刻蚀所述第二层间介质层，形成分别位于所述栅极结构和所述第一金属连线上的第二通孔，所述第二通孔的底部分别暴露所述栅极结构和所述第一金属连线；以及
在所述第二通孔中填充金属材料，形成所述第二金属连线。
13.如权利要求12所述的半导体结构的形成方法，其特征在于，利用干法刻蚀形成所述第二通孔，所述干法刻蚀采用CF4、CHF3,、C4F8或C4F6气体作为刻蚀气体，或采用CF4、CHF3、C4F8和C4F6中的任一气体与O2、Ar、CO和He中任一气体的混合气体作为刻蚀气体。
14.如权利要求4所述的半导体结构的形成方法，其特征在于，所述第二金属连线的宽度是20纳米至150纳米。
CN201110459743.1A 2011-12-31 2011-12-31 半导体结构及其形成方法 Active CN103187449B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110459743.1A CN103187449B (zh) 2011-12-31 2011-12-31 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110459743.1A CN103187449B (zh) 2011-12-31 2011-12-31 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN103187449A CN103187449A (zh) 2013-07-03
CN103187449B true CN103187449B (zh) 2016-05-25

Family

ID=48678535

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110459743.1A Active CN103187449B (zh) 2011-12-31 2011-12-31 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN103187449B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103187448B (zh) * 2011-12-31 2016-03-16 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109950668B (zh) * 2019-03-20 2021-07-02 上海华虹宏力半导体制造有限公司 射频开关器件的形成方法及射频开关器件
CN109950301A (zh) * 2019-03-20 2019-06-28 上海华虹宏力半导体制造有限公司 半导体结构的制备方法及半导体结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1203445A (zh) * 1997-06-23 1998-12-30 日本电气株式会社 能减小寄生电容的半导体器件的制造方法
US5914519A (en) * 1997-07-26 1999-06-22 United Microelectronics Corp. Air-gap spacer of a metal-oxide-semiconductor device
US6093612A (en) * 1997-05-24 2000-07-25 Lg Semicon Co., Ltd. Metal oxide silicon field effect transistor (MOSFET) and fabrication method of same
CN103187448A (zh) * 2011-12-31 2013-07-03 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070257323A1 (en) * 2006-05-05 2007-11-08 Taiwan Semiconductor Manufacturing Co., Ltd. Stacked contact structure and method of fabricating the same
US20080040697A1 (en) * 2006-06-21 2008-02-14 International Business Machines Corporation Design Structure Incorporating Semiconductor Device Structures with Voids
JP4501965B2 (ja) * 2006-10-16 2010-07-14 ソニー株式会社 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6093612A (en) * 1997-05-24 2000-07-25 Lg Semicon Co., Ltd. Metal oxide silicon field effect transistor (MOSFET) and fabrication method of same
CN1203445A (zh) * 1997-06-23 1998-12-30 日本电气株式会社 能减小寄生电容的半导体器件的制造方法
US5914519A (en) * 1997-07-26 1999-06-22 United Microelectronics Corp. Air-gap spacer of a metal-oxide-semiconductor device
CN103187448A (zh) * 2011-12-31 2013-07-03 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
CN103187449A (zh) 2013-07-03

Similar Documents

Publication Publication Date Title
US9640441B2 (en) Voids in STI regions for forming bulk FinFETs
TWI724207B (zh) 半導體裝置及其製程
US9245981B2 (en) Dielectric filler fins for planar topography in gate level
CN103578930A (zh) 多重图形化的掩膜层的形成方法、半导体结构
TWI539533B (zh) 半導體裝置及其製造方法
CN103515282A (zh) 一种鳍式场效应晶体管及其形成方法
CN103187449B (zh) 半导体结构及其形成方法
CN103050439B (zh) 互连线结构及互连线结构的形成方法
CN103187448B (zh) 半导体结构及其形成方法
CN105006447A (zh) 半导体器件的制造方法
WO2019007335A1 (zh) 半导体器件及其制备方法
CN102800576A (zh) 图形化膜层的方法、形成栅极、mos晶体管的方法
CN103165518B (zh) 互连结构的制造方法
CN104517888A (zh) 一种制作半导体器件的方法
CN102881693A (zh) 存储器件及其制作方法
WO2022077982A1 (zh) 半导体器件、半导体结构及其形成方法
CN112951840B (zh) 一种三维存储器及其制备方法
CN105097662A (zh) 一种半导体器件及其制造方法、电子装置
CN104576392A (zh) 一种鳍式场效应管的制备方法
CN104425277A (zh) 晶体管的形成方法
CN114446931A (zh) 具有空气间隙的晶体管结构及其制作方法
CN107452680A (zh) 半导体装置及其制造方法
US7678661B2 (en) Method of forming an insulating layer in a semiconductor device
CN105576024A (zh) 半导体结构及其形成方法
CN103187260A (zh) 鳍式场效应晶体管的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant