CN109950668B - 射频开关器件的形成方法及射频开关器件 - Google Patents

射频开关器件的形成方法及射频开关器件 Download PDF

Info

Publication number
CN109950668B
CN109950668B CN201910210572.5A CN201910210572A CN109950668B CN 109950668 B CN109950668 B CN 109950668B CN 201910210572 A CN201910210572 A CN 201910210572A CN 109950668 B CN109950668 B CN 109950668B
Authority
CN
China
Prior art keywords
layer
silicon nitride
forming
dielectric layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910210572.5A
Other languages
English (en)
Other versions
CN109950668A (zh
Inventor
刘张李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201910210572.5A priority Critical patent/CN109950668B/zh
Publication of CN109950668A publication Critical patent/CN109950668A/zh
Application granted granted Critical
Publication of CN109950668B publication Critical patent/CN109950668B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种射频开关器件的形成方法和射频开关器件,在基底上形成栅极结构以及在栅极结构及基底上依次形成刻蚀停止层、第一介电层、氮化硅层和第二介电层后,在所述氮化硅层内形成空气隙,由于所述空气隙相对来说介电常数最低,故所述空气隙的存在,使得最后在所述第二介电层上形成的源金属层和所述栅极结构之间以及在所述第二介电层上形成的漏金属层和所述栅极结构之间的寄生电容最小化,从而减小了关断电容Coff,提升了射频开关器件的性能。

Description

射频开关器件的形成方法及射频开关器件
技术领域
本发明涉及半导体集成电路制造技术领域,特别涉及一种射频开关器件的形成方法及射频开关器件。
背景技术
射频开关器件是一种用于通讯领域信号开关的器件,具有结构简单,使用范围广,成本低,耗电低,易于安装,可靠性极高等优点,可广泛用于载波电话切换,有线电视信号切换,有线电视信号开关等领域,在其工作时,部分区域处于导通状态,部分区域处于关断状态。
品质因子FOM(Figure Of Merit)用于评价场效应管MOSFET的开关性能或工艺能力,它是插损(Insertion Loss)和隔离度(Isolation)的折中,插损用导通电阻Ron表征,隔离度取决于关断电容Coff。一般来说,品质因子FOM越低越好。
对于射频开关器件而言,主要包括源极、漏极和栅极,一般的,漏极和栅极之间会产生寄生电容,同时,源极和栅极之间也会产生寄生电容,寄生电容的存在会导致关断电容Coff增大,从而导致品质因子FOM增大,使得射频开关器件性能变差。
发明内容
本发明的目的在于提供一种射频开关器件的形成方法及射频开关器件,以提升现有射频开关器件的性能。
为解决上述技术问题,本发明提供一种射频开关器件的形成方法,包括:
提供一基底;
在所述基底上形成栅极结构;
形成刻蚀停止层,所述刻蚀停止层覆盖所述栅极结构以及所述基底;
在所述刻蚀停止层上依次形成第一介电层、氮化硅层和第二介电层;
在所述氮化硅层内形成空气隙,所述空气隙贯穿所述氮化硅层;
在所述第二介电层上形成源金属层和漏金属层,所述源金属层和所述漏金属层分别位于所述栅极结构两侧的所述基底的上方。可选的,在所述的射频开关器件的形成方法中,在所述氮化硅层内形成空气隙包括:
对所述第二介电层和所述氮化硅层进行刻蚀并停止在所述第一介电层表面以形成一开口;
对所述开口两侧的所述氮化硅层进行刻蚀并保留部分所述氮化硅层,保留的所述氮化硅层位于所述栅极结构两侧的所述基底的上方;以及,
在所述开口内填充氧化硅以形成所述空气隙。
可选的,在所述的射频开关器件的形成方法中,采用湿法刻蚀对所述开口两侧的所述氮化硅层进行刻蚀。
可选的,在所述的射频开关器件的形成方法中,所述开口对准所述栅极结构。
可选的,在所述的射频开关器件的形成方法中,所述开口的宽度为0.1μm~0.2μm。
可选的,在所述的射频开关器件的形成方法中,所述空气隙的宽度为0.2μm~0.5μm。
可选的,在所述的射频开关器件的形成方法中,形成所述第一介电层之后,所述方法还包括采用化学机械研磨的方法对所述第一介电层进行平坦化处理。
可选的,在所述的射频开关器件的形成方法中,形成所述栅极结构之后,所述方法还包括:通过离子注入工艺在位于所述栅极结构两侧的所述基底内形成源区和漏区。
本发明还提供一种射频开关器件,包括:
基底,所述基底内形成有沟道区以及分别位于所述沟道区两侧的源区和漏区;
栅极结构,所述栅级结构位于所述沟道区的上方;
刻蚀停止层,所述刻蚀停止层覆盖所述栅极结构以及所述基底;
第一介电层、氮化硅层和第二介电层,所述第一介电层、所述氮化硅层和所述第二介电层依次形成于所述刻蚀停止层的上方,所述氮化硅层内形成有空气隙,且所述空气隙贯穿所述氮化硅层;
源金属层和漏金属层,所述源金属层和所述漏金属层形成于所述第二介电层上,且所述源金属层与所述源区对应连接,所述漏金属层与所述漏区对应连接。
可选的,在所述的射频开关器件中,所述栅极结构包括栅介质层、覆盖所述栅介质层的栅电极层以及覆盖所述栅电极层侧壁的侧墙。
在本发明提供的射频开关器件的形成方法和射频开关器件中,在基底上形成栅极结构以及在栅极结构及基底上依次形成刻蚀停止层、第一介电层、氮化硅层和第二介电层后,在所述氮化硅层内形成空气隙,由于所述空气隙相对来说介电常数最低,故所述空气隙的存在,使得最后在所述第二介电层上形成的源金属层和所述栅极结构之间以及在所述第二介电层上形成的漏金属层和所述栅极结构之间的寄生电容最小化,从而减小了关断电容Coff,提升了射频开关器件的性能。
附图说明
图1~图5以及图8是本发明实施例提供的射频开关器件的形成方法各步骤对应的器件结构示意图
图6和图7是本发明实施例中形成空气隙的过程示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的射频开关器件的形成方法及射频开关器件作进一步详细说明。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。此外,附图所展示的结构往往是实际结构的一部分。特别的,各附图需要展示的侧重点不同,有时会采用不同的比例。
本发明实施例提供的射频开关器件的形成方法包括:
步骤S10:提供一基底;
步骤S11:在所述基底上形成栅极结构;
步骤S12:形成刻蚀停止层,所述刻蚀停止层覆盖所述栅极结构以及所述基底;
步骤S13:在所述刻蚀停止层上依次形成第一介电层、氮化硅层和第二介电层;
步骤S14:在所述氮化硅层内形成空气隙,所述空气隙贯穿所述氮化硅层;
步骤S15:在所述第二介电层上形成源金属层和漏金属层,所述源金属层和所述漏金属层分别位于所述栅极结构两侧的所述基底的上方。
与现有技术相比,由于所述空气隙相对来说介电常数最低,故所述空气隙的存在,使所述源金属层和所述栅极结构之间以及所述漏金属层和所述栅极结构之间的寄生电容得以最小化,从而减小了关断电容Coff,提升了射频开关器件的性能。
以下结合附图1~6对本发明实施例提供的射频开关器件的形成方法进行详细描述。
首先,执行步骤S10,请参考图1,提供一基底1,所述基底1可以是半导体衬底,具体可以是单晶硅或者多晶硅,也可以是硅、锗、锗化硅或砷化镓等半导体材料,本实施例中,所述基底1为绝缘体上硅,所述绝缘体上硅包括底衬底11、埋氧层12和顶层硅13,所述埋氧层12覆盖所述底衬底11,所述顶层硅13覆盖所述埋氧层12。所述顶层硅13中形成有阱区,所述阱区通过离子注入形成,所述阱区用以后续形成源区和漏区。
然后,执行步骤S11,请参考图2,在所述基底1形成栅极结构2,形成所述栅极结构2的过程包括:在所述基底1上依次形成栅介质层21、栅电极层22以及侧墙23。
所述侧墙23对所述栅电极层22起到保护作用。所述栅介质层21的材料可为氧化硅,所述栅电极层22的材料可为多晶硅,所述侧墙23的材料可为氧化硅。
此外,形成所述栅极结构后,本步骤还包括:通过离子注入工艺在位于所述栅极结构两侧的所述基底内形成源区131和漏区132,所述源区131和所述漏区132通过沟道区133隔离开来,所述源区131和所述漏区132具体在所述阱区中形成。
接着,执行步骤S12,请参考图3,在所述栅极结构2和所述基底1上形成刻蚀停止层3,所述刻蚀停止层3的材料可为氮化硅。所述刻蚀停止层3的存在,可以避免后续进行刻蚀以形成源极和漏极时出现过刻蚀而刻蚀到所述基底1的情况。即,通过所述刻蚀停止层3能够保护所述基底1。
以及,参考图4,在所述刻蚀停止层3上形成第一介电层4,并对所述第一介电层4进行平坦化处理,具体可采用化学机械研磨的方法来进行,以保证后续各层的平整度。所述第一介电层4的材料可为氧化硅。
再接着,执行步骤S13以及执行步骤S14,参考图5,在所述第一介电层4上形成氮化硅层5和第二介电层6,以及在所述氮化硅层5内形成空气隙101。所述第二介电层6的材料可为氧化硅。
在所述氮化硅层5内形成空气隙101具体包括:如图6所示,对所述第二介电层6和所述氮化硅层5进行刻蚀并停止在所述第一介电层4表面以形成一开口102;如图7所示,在所述开口102内,对所述开口102两侧的所述氮化硅层5进行刻蚀并保留部分所述氮化硅层5,保留的所述氮化硅层5位于所述栅极结构2两侧的所述基底1的上方,也就是说,部分所述源区131上方的所述氮化硅层5及部分所述漏区132上方的所述氮化硅层5得以保留;以及,如图5所示,在所述开口102内填充氧化硅以形成所述空气隙101。
所述开口102的宽度为0.1μm~0.2μm,例如可为0.1μm、0.15μm或0.2μm。所述空气隙的宽度为0.2μm~0.5μm,例如可为0.2μm、0.3μm、0.4μm或0.5μm。所述空气隙包括第一空隙1011、第二空隙1012和一隔离质1013,所述第一空隙1011对准部分所述栅极结构2以及部分所述源区131,所述第二空隙1012对准部分所述栅极结构2以及部分所述漏区132,所述隔离质1013通过在所述开口102内填充氧化硅而形成,所述隔离质1013将所述第一空隙1011和所述第二空隙1012隔离开。所述隔离质用于支撑所述第二介电层6,以避免在所述氮化硅层中形成所述第一空隙1011和所述第二空隙1012后所述第二介电层发生变形,所述隔离质1013采用化学气相沉积的方法形成,在填充所述隔离质1013后,可通过化学机械研磨的方法对所述隔离质1013及所述第二介电层6进行平坦化处理,以使所述隔离质1013和所述第二介电层6的表面平整,且使得所述隔离质1013的上表面和所述第二介电层的上表面齐平,从而便于后续工艺的进行。
其中,采用湿法刻蚀对所述开口102两侧的所述氮化硅层5进行刻蚀,且优选的,所述开口102对准所述栅极结构2,以使得采用湿法刻蚀对所述开口102两侧的所述氮化硅层5进行刻蚀时,保留在所述源区131和所述漏区132上方的所述氮化硅层5的宽度保持相等。
所述第一介电层4和所述第二介电层6均作为层间介质层而存在,而之所以在所述第一介电层4和所述第二介电层6之间选用所述氮化硅层5来形成空气隙101,是因为采用湿法刻蚀时,氮化硅材料和介电材料之间具有良好的刻蚀选择比,对氮化硅材料进行刻蚀时,不会刻蚀到所述第一介电层4或所述第二介电层6。
最后,执行步骤S15,请参考图8,在所述第二介电层6上形成源金属层7和漏金属层8,在形在源金属层7和漏金属层8之前,还包括:对所述第一介电层4、所述氮化硅层5和所述第二介电层6依次进行刻蚀,以在所述源区131的上方形成第一通孔103和在所述漏区132的上方形成第二通孔104;在所述第一通孔103形成第一金属插塞,在所述第二通孔104内形成第二金属插塞。
所述源金属层7和所述源区131通过所述第一金属插塞连接以形成射频开关器件的源极,所述漏金属层8和所述漏区132通过所述第二金属插塞连接以形成射频开关器件的漏极,所述第一金属插塞和所述第二金属插塞材料可为钨、铜、铝或者铜铝合金。所述源金属层7或所述漏金属层8的材料可为铜、铝或铜铝合金等。
基于本实施例提供的射频开关器件的形成方法,本实施例还提供一种射频开关器件,包括:
基底1,所述基底1内形成有沟道区133以及分别位于所述沟道区133两侧的源区131和漏区132;
栅极结构2,所述栅级结构位于所述沟道区133的上方;
刻蚀停止层3,所述刻蚀停止层3覆盖所述栅极结构2以及所述基底1;
第一介电层4、氮化硅层5和第二介电层6,所述第一介电层4、所述氮化硅层5和所述第二介电层6依次形成于所述刻蚀停止层3的上方,所述氮化硅层5内形成有空气隙101,且所述空气隙101贯穿所述氮化硅层5。
源金属层7和漏金属层8,所述源金属层7和所述漏金属层8形成于所述第二介电层6上,且所述源金属层7与所述源区131对应连接,所述漏金属层8与所述漏区132对应连接。
其中,所述栅极结构2包括栅介质层21、覆盖所述栅介质层21的栅电极层22以及覆盖所述栅电极层22侧壁的侧墙23。
上述描述仅是对本发明较佳实施例的描述,并非对本发明范围的任何限定,本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于权利要求书的保护范围。

Claims (7)

1.一种射频开关器件的形成方法,其特征在于,包括:
提供一基底;
在所述基底上形成栅极结构;形成刻蚀停止层,所述刻蚀停止层覆盖所述栅极结构以及所述基底;
在所述刻蚀停止层上依次形成第一介电层、氮化硅层和第二介电层;
在所述氮化硅层内形成空气隙,所述空气隙贯穿所述氮化硅层;
在所述第二介电层上形成源金属层和漏金属层,所述源金属层和所述漏金属层分别位于所述栅极结构两侧的所述基底的上方;
其中,形成所述栅极结构之后,所述方法还包括:通过离子注入工艺在位于所述栅极结构两侧的所述基底内形成源区和漏区;
在所述氮化硅层内形成所述空气隙包括:
对所述第二介电层和所述氮化硅层进行刻蚀并停止在所述第一介电层表面以形成一开口;
对所述开口两侧的所述氮化硅层进行湿法刻蚀并保留部分所述氮化硅层,保留的所述氮化硅层位于所述栅极结构两侧的所述基底的上方;以及,
在所述开口内填充氧化硅以形成所述空气隙,所述空气隙包括第一空隙、第二空隙和一隔离质,所述隔离质通过在所述开口内填充氧化硅而形成,所述隔离质将所述第一空隙和所述第二空隙隔离开来,所述第一空隙对准部分所述栅极结构及部分所述源区,所述第二空隙对准部分所述栅极结构及部分所述漏区。
2.根据权利要求1所述的射频开关器件的形成方法,其特征在于,所述开口对准所述栅极结构。
3.根据权利要求1所述的射频开关器件的形成方法,其特征在于,所述开口的宽度为0.1μm~0.2μm。
4.根据权利要求1所述的射频开关器件的形成方法,其特征在于,所述空气隙的宽度为0.2μm~0.5μm。
5.根据权利要求1所述的射频开关器件的形成方法,其特征在于,形成所述第一介电层之后,所述方法还包括采用化学机械研磨的方法对所述第一介电层进行平坦化处理。
6.一种射频开关器件,利用如权利要求1~5任一项所述的射频开关器件的形成方法制备而成,其特征在于,包括:
基底,所述基底内形成有沟道区以及分别位于所述沟道区两侧的源区和漏区;
栅极结构,所述栅极 结构位于所述沟道区的上方;
刻蚀停止层,所述刻蚀停止层覆盖所述栅极结构以及所述基底;
第一介电层、氮化硅层和第二介电层,所述第一介电层、所述氮化硅层和所述第二介电层依次形成于所述刻蚀停止层的上方,所述氮化硅层内形成有空气隙,且所述空气隙贯穿所述氮化硅层;
源金属层和漏金属层,所述源金属层和所述漏金属层形成于所述第二介电层上,且所述源金属层与所述源区对应连接,所述漏金属层与所述漏区对应连接。
7.根据权利要求6所述的射频开关器件,其特征在于,所述栅极结构包括栅介质层、覆盖所述栅介质层的栅电极层以及覆盖所述栅电极层侧壁的侧墙。
CN201910210572.5A 2019-03-20 2019-03-20 射频开关器件的形成方法及射频开关器件 Active CN109950668B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910210572.5A CN109950668B (zh) 2019-03-20 2019-03-20 射频开关器件的形成方法及射频开关器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910210572.5A CN109950668B (zh) 2019-03-20 2019-03-20 射频开关器件的形成方法及射频开关器件

Publications (2)

Publication Number Publication Date
CN109950668A CN109950668A (zh) 2019-06-28
CN109950668B true CN109950668B (zh) 2021-07-02

Family

ID=67010485

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910210572.5A Active CN109950668B (zh) 2019-03-20 2019-03-20 射频开关器件的形成方法及射频开关器件

Country Status (1)

Country Link
CN (1) CN109950668B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101232045A (zh) * 2007-01-24 2008-07-30 中国科学院微电子研究所 一种场效应晶体管多层场板器件及其制作方法
CN102437182A (zh) * 2011-12-01 2012-05-02 中国科学院半导体研究所 SiO2/SiN双层钝化层T型栅AlGaN/GaN HEMT及制作方法
CN103187449A (zh) * 2011-12-31 2013-07-03 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN108682628A (zh) * 2018-05-15 2018-10-19 西安电子科技大学 基于叠层钝化型的高电子迁移率晶体管及制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101232045A (zh) * 2007-01-24 2008-07-30 中国科学院微电子研究所 一种场效应晶体管多层场板器件及其制作方法
CN102437182A (zh) * 2011-12-01 2012-05-02 中国科学院半导体研究所 SiO2/SiN双层钝化层T型栅AlGaN/GaN HEMT及制作方法
CN103187449A (zh) * 2011-12-31 2013-07-03 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN108682628A (zh) * 2018-05-15 2018-10-19 西安电子科技大学 基于叠层钝化型的高电子迁移率晶体管及制备方法

Also Published As

Publication number Publication date
CN109950668A (zh) 2019-06-28

Similar Documents

Publication Publication Date Title
US9721833B2 (en) Semiconductor device with voids within silicon-on-insulator (SOI) structure and method of forming the semiconductor device
TWI639193B (zh) 位於電晶體閘極上方的氣隙以及相關方法
US8525292B2 (en) SOI device with DTI and STI
US7984408B2 (en) Structures incorporating semiconductor device structures with reduced junction capacitance and drain induced barrier lowering
US6566718B2 (en) Field effect transistor with an improved gate contact and method of fabricating the same
TW201806126A (zh) 在電晶體閘極上方之氣隙及相關方法
US20070164443A1 (en) Semiconductor array and method for manufacturing a semiconductor array
US9614050B2 (en) Method for manufacturing semiconductor devices
US9466573B2 (en) RF SOI switch with backside cavity and the method to form it
US11417749B2 (en) Semiconductor arrangement with airgap and method of forming
US11355599B2 (en) Devices with lower resistance and improved breakdown and method for producing the same
US11335638B2 (en) Reducing RC delay in semiconductor devices
US20170076978A1 (en) Preventing leakage inside air-gap spacer during contact formation
US9502280B2 (en) Two-step shallow trench isolation (STI) process
US11855201B2 (en) Semiconductor structure
US10090204B1 (en) Vertical FINFET structure and methods of forming same
CN109950668B (zh) 射频开关器件的形成方法及射频开关器件
US20020090763A1 (en) Method of forming a substrate contact electrode in a SOI wafer
CN113013027A (zh) 栅间氧化层的形成方法和屏蔽栅沟槽型器件的形成方法
US10199478B2 (en) Transistor and method for forming the same
CN104752313B (zh) 一种半导体器件的制造方法和半导体器件
US10304692B1 (en) Method of forming field effect transistor (FET) circuits, and forming integrated circuit (IC) chips with the FET circuits
US7691727B2 (en) Method for manufacturing an integrated circuit with fully depleted and partially depleted transistors
US11171036B2 (en) Preventing dielectric void over trench isolation region
CN114420630A (zh) 一种射频开关及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant