CN108682628A - 基于叠层钝化型的高电子迁移率晶体管及制备方法 - Google Patents

基于叠层钝化型的高电子迁移率晶体管及制备方法 Download PDF

Info

Publication number
CN108682628A
CN108682628A CN201810460862.0A CN201810460862A CN108682628A CN 108682628 A CN108682628 A CN 108682628A CN 201810460862 A CN201810460862 A CN 201810460862A CN 108682628 A CN108682628 A CN 108682628A
Authority
CN
China
Prior art keywords
layer
silicon
gan
electron mobility
high electron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810460862.0A
Other languages
English (en)
Inventor
祝杰杰
马晓华
刘捷龙
陈丽香
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201810460862.0A priority Critical patent/CN108682628A/zh
Publication of CN108682628A publication Critical patent/CN108682628A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及一种基于叠层钝化型的高电子迁移率晶体管及制备方法，包括：S101、选取外延基片；所述外延基片由下往上依次包括衬底、AlN成核层、GaN缓冲层、AlN插入层、AlGaN势垒层和GaN帽层；S102、在所述外延基片上制作源电极和漏电极；S103、在所述外延基片表面上依次生长氮化硅层和富硅层形成叠层钝化结构；S104、光刻栅极槽，在所述栅极槽和所述富硅层上生长栅介质层；S105、制备栅电极和金属互联层以完成所述高电子迁移率晶体管的制备。本发明提供的基于叠层钝化型的高电子迁移率晶体管及制备方法在生长SiN层再生长一层富硅层层，可以阻止水汽和氧进入GaN高电子迁移率晶体管,提高器件在潮湿环境下输出电流。

Description

基于叠层钝化型的高电子迁移率晶体管及制备方法
技术领域
本发明属于微电子技术领域，特别涉及一种基于叠层钝化型的高电子迁移率晶体管及制备方法。
背景技术
随着科技水平的提高，现有的第一、二代半导体材料已经无法满足更高频率、更高功率电子器件的需求，而基于氮化物半导体材料的电子器件则可满足这一要求，大大提高了器件性能。由于AlGaN/GaN异质结构中有高的二维电子气密度和高的电子迁移率，使其在大功率微波器件方面有非常好的应用前景。
由于AlGaN/GaN高电子迁移率晶体管表面有与氧结合的Al、Ga原子，导致减小极化产生的二维电子气浓度，所以AlGaN/GaN的钝化尤为重要。而从简化电路设计以及安全的角度考虑，具有较优钝化层的器件有更好的发展潜力。作为功率开关的应用，防水汽和氧化的AlGaN/GaN高电子迁移率晶体管器件也备受关注。研究表明，GaN基高电子迁移率晶体管电流崩塌程度受空气湿度的影响，后来Feng Gao等人利用空气离化模型在此基础上进行深入分析，认为器件表面离子化的水分子对表面进行充电形成虚栅，对沟道二维电子气产生耗尽，从而造成电流崩塌。因而防水汽和防氧化的AlGaN/GaN HEMT研制具有很高的价值。目前，国内外对防水汽和氧化的AlGaN/GaN HEMT有不少的研究和报道，这些报道中主要采用了以下几种技术来实现防水汽、防氧化的AlGaN/GaN HEMT:
1.氮化硅钝化技术。氮化硅是一种惰性介质，介电常数较小，能阻挡氧进入SiN层，提高器件的稳定性。但是,国内外大多使用LPCVD或PECVD，生长的SiN致密性较差，空气中的水分和氧容易扩散到SiN钝化层，甚至到SiN/AlGaN界面，导致输出电流减小。
2.特氟龙钝化技术。特氟龙材料短时间可耐高温到300℃，一般在240℃～260℃之间可连续使用，在高温下不融化，具有显著的热稳定性，比SiN的介电常数小。先利用PECVD工艺生长一层SiN，然后再长一层较薄的特氟龙钝化层。由于特氟龙疏水性和抗氧化性，所以能够有效的保护器件受污染，防止其电学特性的降低。但是特氟龙的生长技术不成熟，对于生长的可重复性不高。
3.石墨烯钝化技术。利用CVD工艺将石墨烯沉积在金属衬底上，然后用化学溶液腐蚀掉金属衬底，再用去离子水漂洗，最终转移到GaN材料表面。石墨烯已被证明能与GaN兼容，作为污染物扩散不可逾越的阻挡层，在常规SiN钝化层上，引入一层石墨烯，能够有效阻止水汽、氧进入SiN层，在潮湿环境下输出电流和跨导峰值不会下降。但是这种方法耗时高、成本高和可重复性低，目前还没有被普遍使用。
综上，目前国内外实现AlGaN/GaN高电子迁移率晶体管防水、防氧的方法主要采用氮化硅钝化技术，且效果并不理想。
发明内容
为了提高高电子迁移率晶体管的工作性能，本发明提供了一种基于叠层钝化型的高电子迁移率晶体管及制备方法；本发明要解决的技术问题通过以下技术方案实现：
一方面，本发明的实施例提供了一种基于叠层钝化型的高电子迁移率晶体管的制备方法，包括：
S101、选取外延基片，其中，外延基片由下往上依次包括衬底、AlN成核层、GaN缓冲层、AlN插入层、AlGaN势垒层和GaN帽层；
S102、在外延基片上制作源电极和漏电极；
S103、在外延基片表面上依次生长氮化硅层和富硅层形成叠层钝化结构；
S104、光刻栅极槽，在栅极槽和富硅层上生长栅介质层；
S105、制备栅电极和金属互联层
另一方面，本发明的实施例提供了一种基于叠层钝化型的高电子迁移率晶体管，由下往上依次包括：衬底1、AlN成核层2、GaN缓冲层3、AlN插入层4、AlGaN势垒层5、GaN帽层6、钝化层7、栅介质层8和保护层9；
GaN缓冲层3上还设置有源电极10和漏电极11，栅介质层8上设置有栅电极12；源电极10和漏电极11上设置有金属互联层13，其中，钝化层7包括氮化硅层71和设置于氮化硅层71上的富硅层72。
与现有技术相比，本发明具有以下有益效果：本发明的钝化层由于采用由氮化硅层和富硅层组成的叠层结构，通过致密的富硅层可以阻止水汽和氧进入GaN高电子迁移率晶体管,提高器件在潮湿环境下输出电流。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种基于叠层钝化型的高电子迁移率晶体管的制备方法流程示意图；
图2a-2i为本发明实施例提供的一种基于叠层钝化型的高电子迁移率晶体管的制备工艺流程示意图；
图3为本发明实施例提供的另一种基于叠层钝化型的高电子迁移率晶体管的制备方法流程示意图；
图4为本发明实施例提供的再一种基于叠层钝化型的高电子迁移率晶体管的制备方法流程示意图
图5为本发明实施例提供的一种基于叠层钝化型的高电子迁移率晶体管结构示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1，图1为本发明实施例提供的一种基于叠层钝化型的高电子迁移率晶体管的制备方法流程示意图，包括：
S101、选取外延基片；所述外延基片由下往上依次包括衬底、AlN成核层、GaN缓冲层、AlN插入层、AlGaN势垒层和GaN帽层；
S102、在所述外延基片上制作源电极和漏电极；
S103、在所述外延基片表面上依次生长氮化硅层和富硅层形成叠层钝化结构；
S104、光刻栅极槽，在所述栅极槽和所述富硅层上生长栅介质层；
S105、制备栅电极和金属互联层以完成所述高电子迁移率晶体管的制备。
优选地，S102可以包括：
S1021、在所述GaN帽层上光刻源电极区域和漏电极区域；
S1022、在所述源电极区域和所述漏电极区域上蒸发欧姆金属材料；
S1023、快速热退火使所述欧姆金属材料下沉至所述GaN缓冲层形成欧姆接触；其中，退火气氛为N2，退火温度为830℃，退火时间为30s；
S1024、在所述GaN帽层上光刻电隔离区域，利用ICP工艺依次刻蚀所述电隔离区域的所述GaN帽层、所述AlGaN势垒层、所述AlN插入层和所述GaN缓冲层，以形成台面隔离；其中，刻蚀深度为100nm。
优选地，S103可以包括：
S1031、清洗所述外延基片；
S1032、利用PECVD设备，在所述源电极、所述漏电极以及所述GaN帽层上生长所述氮化硅层；生长的工艺条件为：采用NH3和SiH4作为反应气体，衬底温度为250℃，反应腔室压力为600mTorr，RF功率为22W；
S1033、利用所述PECVD设备，在所述氮化硅层生长所述富硅层；生长的工艺条件为：采用NH3和SiH4作为反应气体，衬底温度为250℃，反应腔室压力为600mTorr，RF功率为22W；
S1034、利用快速热退火工艺进行退火处理；退火的工艺条件为：退火气氛为N2，退火温度为560℃，退火时间为5min。
优选地，S104可以包括：
S1041、在所述富硅层上光刻栅槽区域，刻蚀所述栅槽区域内的所述氮化硅层和所述富硅层直到露出所述GaN帽层形成所述栅极槽；
S1042、利用ALD工艺，在所述栅极槽内的GaN帽层和所述钝化层上制备所述栅介质层。
优选地，S105可以包括：
S1051、在栅介质层上光刻栅电极区域，并利用电子束蒸发工艺制作栅电极；
S1052、利用PECVD工艺生长保护层；
S1053、在保护层上光刻金属互联开孔区，并利用ICP工艺依次刻蚀掉互联开孔区的保护层、栅介质层和钝化层；
S1054、在金属互联开孔区的源电极和漏电极以及未开孔刻蚀的保护层上光刻金属互联层区域，并利用电子束蒸发工艺制作金属互联层以完成高电子迁移率晶体管的制备。
本实施例提供的HEMT制备方法，通过采用由SiN层和富硅层组成的叠层钝化层结构，解决了现有高电子迁移率晶体管防水、防氧不理想的问题；可以提高器件可靠性。
实施例二
请参照图2a-2i，图2a-2i为本发明实施例提供的一种基于叠层钝化型的高电子迁移率晶体管的制备工艺流程示意图，本实施例在实施例一的基础上，对本发明的基于叠层钝化型的高电子迁移率晶体管的制备方法进行详细描述。包括：
S201、如图2a所示，在外延基片的GaN缓冲层上制作源电极和漏电极。
其中，外延基片可以为的初始购买的外延基片，也可以为制造的外延基片，外延基片由下往上依次包括衬底、成核层、GaN缓冲层、AlN插入层、AlGaN势垒层和GaN帽层。
具体地，衬底选用蓝宝石材料。
S2011、在GaN帽层上光刻源电极区域和漏电极区域：
首先，将外延基片放在200℃的热板上烘烤5min；
然后，在GaN帽层上进行剥离胶的涂胶和甩胶，其甩胶厚度为0.35μm，并将样品放在200℃的热板上烘烤5min；
接着，在剥离胶上进行光刻胶的涂胶和甩胶，其甩胶厚度为0.77μm，并将样品放在90℃的热板上烘烤1min；
最后，将完成涂胶和甩胶的样品放入光刻机中对已涂胶的表面进行曝光，并将完成曝光的样品放入显影液中移除光刻胶和剥离胶，再对其进行超纯水冲洗和氮气吹后形成源电极区域和漏电极区域；
S2012、在源电极区域和漏电极区域内的GaN帽层上以及源电极区域和漏电极区域外的光刻胶上蒸发源电极和漏电极：
首先，将有源电极和漏电极光刻图形的样品放入等离子去胶机中进行底膜处理，其处理的时间为5min；
然后，将样品放入电子束蒸发台中，待电子束蒸发台的反应腔室真空度达到2×10-6Torr之后在源电极区域和漏电极区域内的GaN帽层上以及源电极区域和漏电极区域外的光刻胶上蒸发欧姆金属形成源电极和漏电极，该欧姆金属是由下向上依次由Ti、Al、Ni和Au四层金属组成的金属堆栈结构；
最后，对完成欧姆金属蒸发的样品进行剥离，以移除源电极和漏电极外的欧姆金属、光刻胶和剥离胶，再用超纯水冲洗样品并用氮气吹干；
S2013、将完成欧姆金属蒸发和剥离的样品放入快速热退火炉中进行退火处理，以使源电极和漏电极内GaN帽层上的欧姆金属下沉至GaN缓冲层，从而形成欧姆金属与异质结沟道之间的欧姆接触，其退火的工艺条件为：退火气氛为N2，退火温度为830℃，退火时间为30s。
S202、如图2b所示，在GaN帽层上光刻有源区的电隔离区域，利用ICP工艺制作器件有源区的电隔离。
S2021、在GaN帽层上光刻电隔离区域：
首先，将样品放在200℃的热板上烘烤5min；
然后，进行光刻胶的涂胶和甩胶，其甩胶转速为3500转/mim，并将样品放在90℃的热板上烘烤1min；
最后，将样品放入光刻机中对电隔离区域内的光刻胶进行曝光，再将完成曝光后的样品放入显影液中以移除电隔离区域内的光刻胶，并对其进行超纯水冲洗和氮气吹干；
S2022、在GaN帽层上刻蚀电隔离区域：
首先，利用ICP工艺依次刻蚀电隔离区域的GaN帽层、AlGaN势垒层、AlN插入层和GaN缓冲层，以实现有源区的台面隔离，其总的刻蚀深度为100nm；
最后，将样品依次放入丙酮溶液、剥离液、丙酮溶液和乙醇溶液中进行清洗，以移除电隔离区域外的光刻胶，再用超纯水冲洗样品并用氮气吹干。
S203、如图2c所示，在源电极、漏电极和有源区的GaN帽层上，利用PECVD工艺生长钝化层。
S2031、对完成有源区电隔离的样品进行表面清洗：
首先，将样品放入丙酮溶液中超声清洗3mim，其超声强度为3.0；
然后，将样品放入温度为60℃的剥离液中水浴加热5min；
接着，将样品依次放入丙酮溶液和乙醇溶液中超声清洗3min，其超声强度为3.0；
最后，用超纯水冲洗样品并用氮气吹干；
S2032、在源电极、漏电极和有源区的GaN帽层上，利用PECVD工艺生长厚度为10nm的氮化硅层，其生长的工艺条件为：采用NH3和SiH4作为反应气体，衬底温度为250℃，反应腔室压力为600mTorr，RF功率为22W。
S2033、在生长氮化硅层后，利用同一个PECVD设备生长厚度为50nm的富硅层，其生长的工艺条件为：采用NH3和SiH4作为反应气体，衬底温度为250℃，反应腔室压力为600mTorr，RF功率为22W。
S2034、利用快速热退火工艺对样品进行退火处理，其退火的工艺条件为：退火气氛为N2，退火温度为560℃，退火时间为5min。
S204、如图2d所示，在钝化层上光刻栅槽区域，并利用ICP工艺对该栅槽区域内钝化层进行刻蚀。
S2041、在氮化硅层和致密层上光刻栅槽区域：
首先，将样品放在200℃的热板上烘烤5min；
然后，进行光刻胶的涂胶和甩胶，其甩胶转速为3500转/mim，并将样品放在90℃的热板上烘烤1min；
接着，将样品放入光刻机中对栅槽区域内的光刻胶进行曝光；
最后，将完成曝光后的样品放入显影液中以移除栅槽区域内的光刻胶，并对其进行超纯水冲洗和氮气吹干；
S2042、利用ICP刻蚀工艺移除栅槽区域内的氮化硅层和富硅层，其刻蚀的条件为：反应气体为CF4和O2，反应腔室压力为10mTorr，上电极和下电极的射频功率分别为100W和10W，刻蚀的深度为60nm至GaN帽层。
S205、如图2e所示，在栅槽区域内的GaN帽层和栅槽区域外的钝化层上，利用ALD工艺制备栅介质层。
S2051、对完成栅槽刻蚀的样品进行表面清洗：
首先，将样品放入丙酮溶液中超声清洗3mim，其超声强度为3.0；
然后，将样品放入温度为60℃的剥离液中水浴加热5min；
接着，将样品依次放入丙酮溶液和乙醇溶液中超声清洗3min，其超声强度为3.0；
最后，用超纯水冲洗样品并用氮气吹干；
S2052、将完成表面清洗的样品放入等离子增强原子层沉积PEALD设备中，对栅槽区域的GaN帽层和栅槽区域外的钝化层表面进行原位预处理，其处理的工艺条件为：反应气体为NH3和N2混合气体，衬底温度为300℃，RF功率设置为200W，处理时间为5min；
S2053、在栅槽区域内的GaN帽层和栅槽区域外的钝化层上，利用PEALD设备沉积厚度为20nm的Al2O3栅介质层，其沉积的工艺条件为：采用H2O和TMA作为反应前驱体源，衬底温度为300℃，RF功率设置为50W，反应腔室压力为0.3Torr；
S2054、将完成栅介质层生长的样品放入快速热退火炉中进行退火处理，其退火的工艺条件为：退火气体为N2，退火温度为500℃，退火时间为5min。
S206、如图2f所示，在栅介质层上光刻栅电极区域，并利用电子束蒸发工艺制作栅电极。
S2061、在栅介质层上光刻栅电极区域：
首先，将完成栅介质层生长的样品放在200℃的热板上烘烤5min；
然后，在栅介质层上进行剥离胶的涂胶和甩胶，其甩胶厚度为0.35μm，并将样品放在200℃的热板上烘烤5min；
接着，在剥离胶上进行光刻胶的涂胶和甩胶，其甩胶厚度为0.77μm，并将样品放在90℃的热板上烘烤1min；
之后，将完成涂胶和甩胶的样品放入光刻机中对栅电极区域内的光刻胶进行曝光；
最后，将完成曝光的样品放入显影液中移除栅电极区域内的光刻胶和剥离胶，并对其进行超纯水冲洗和氮气吹干；
S2062、在栅电极区域内的栅介质层和栅电极区域外的光刻胶上蒸发栅电极：
首先，将有栅电极光刻图形的样品放入等离子去胶机中进行底膜处理，其处理的时间为5min；
然后，将样品放入电子束蒸发台中，待电子束蒸发台的反应腔室真空度达到2×10-6Torr之后在栅电极区域内的栅介质层和栅电极区域外的光刻胶上蒸发栅金属，该栅金属是由下向上依次由Ni、Au和Ni三层金属组成的金属堆栈结构；
最后，对完成栅金属蒸发的样品进行剥离，以移除栅电极区域外的栅金属、光刻胶和剥离胶，用超纯水冲洗样品并用氮气吹干后形成栅电极。
S207、如图2g所示，在栅电极和栅电极以外的钝化层上，利用PECVD工艺生长保护层。
S2071、对完成栅电极制作的样品进行表面清洗：
首先，将样品放入丙酮溶液中超声清洗3mim，其超声强度为3.0；
然后，将样品放入温度为60℃的剥离液中水浴加热5min；
接着，将样品依次放入丙酮溶液和乙醇溶液中超声清洗3min，其超声强度为3.0；
最后，用超纯水冲洗样品并用氮气吹干；
S2072、在栅电极和栅电极区域以外的SiN钝化层上，利用PECVD工艺生长厚度为200nm的SiN保护层，其生长的工艺条件为：采用NH3和SiH4作为反应气体，衬底温度为250℃，反应腔室压力为600mTorr，RF功率为22W。
S208、如图2h所示，在SiN保护层上光刻金属互联开孔区，并利用ICP工艺依次刻蚀掉互联开孔区的SiN保护层、栅介质层和钝化层。
S2081、在SiN保护层上光刻金属互联开孔区：
首先，将样品放在200℃的热板上烘烤5min；
然后，进行光刻胶的涂胶和甩胶，其甩胶转速为3500转/mim，并将样品放在90℃的热板上烘烤1min；
接着，将样品放入光刻机中对金属互联开孔区域内的光刻胶进行曝光；
最后，将完成曝光后的样品放入显影液中以移除互联开孔区域内的光刻胶，并对其进行超纯水冲洗和氮气吹干；
S2082、利用ICP刻蚀工艺在反应气体为CF4和O2，反应腔室压力为10mTorr，上电极和下电极的射频功率分别为100W和10W的条件下，先移除互联开孔区域内的200nm厚的SiN保护层，再刻蚀掉20nm厚的Al2O3，接着刻蚀掉50nm的富硅层，最后刻蚀掉10nm氮化硅层。
S209、如图2i所示，在金属互联开孔区的源电极和漏电极以及未开孔刻蚀的保护层上光刻金属互联层区域，并利用电子束蒸发工艺制作金属互联层。
S2091、在金属互联开孔区的源电极和漏电极以及未开孔刻蚀的保护层上光刻金属互联层：
首先，将完成金属互联开孔刻蚀的样品放在200℃的热板上烘烤5min；
然后，在金属互联开孔区的源电极和漏电极以及未开孔刻蚀的保护层上进行剥离胶的涂胶和甩胶，其甩胶厚度为0.35μm，并将样品放在200℃的热板上烘烤5min；
接着，在剥离胶上进行光刻胶的涂胶和甩胶，其甩胶厚度为0.77μm，并将样品放在90℃的热板上烘烤1min；
最后，将完成涂胶和甩胶的样品放入光刻机中对金属互连区域内的光刻胶进行曝光，再将完成曝光的样品放入显影液中移除金属互联区域内的光刻胶和剥离胶，并对其进行超纯水冲洗和氮气吹干；
S2092、在金属互连区域内的电极和保护层以及金属互连区域外的光刻胶上蒸发金属互连层：
首先，将有金属互连区域的样品放入等离子去胶机中进行底膜处理，其处理的时间为5min；
然后，将样品放入电子束蒸发台中，待电子束蒸发台的反应腔室真空度达到2×10-6Torr之后，再在金属互连区域内的电极和保护层以及金属互连区域外的光刻胶上蒸发互联金属，形成金属互联层，该金属互联层是由下向上依次由Ti和Au两层组成的金属堆栈结构，以引出电极；
最后，对完成互联金属蒸发的样品进行剥离，以移除金属互联区层以外的金属、光刻胶和剥离胶，并用超纯水冲洗样品并用氮气吹干，完成器件制作。
本实施例提供的基于叠层钝化型的高电子迁移率晶体管的制备方法，生长氮化硅层之后利用同一台等离子增强化学气相沉积PECVD设备生长富硅层，使得这两层之间的界面接触较好；同时，在钝化层在生长完之后，在560℃的N2气氛下退火30s，能够减小SiN材料内部的缺陷，使得富硅层起到绝缘的作用。
实施例三
进一步地，请参照图3，图3为本发明实施例提供的另一种基于叠层钝化型的高电子迁移率晶体管的制备方法流程示意图，本实施例在实施例一的基础上，对本发明的基于叠层钝化型的高电子迁移率晶体管的制备方法进行详细描述。具体包括：
S301、选取外延基片。
其中，外延基片可以为的初始购买的外延基片，也可以为制造的外延基片，外延基片由下往上依次包括衬底、成核层、GaN缓冲层、AlN插入层、AlGaN势垒层和GaN帽层。
具体地，衬底选用SiC衬底。
S302、在外延基片的GaN缓冲层上制作源电极和漏电极。
S3021、在GaN帽层上光刻源电极区域和漏电极区域：
S3022、在源电极区域和漏电极区域内的GaN帽层上以及源电极区域和漏电极区域外的光刻胶上蒸发源电极和漏电极：
S3023、将完成欧姆金属蒸发和剥离的样品放入快速热退火炉中进行退火处理，以使源电极和漏电极区域内GaN帽层上的欧姆金属下沉至GaN缓冲层，从而形成欧姆金属与异质结沟道之间的欧姆接触，其退火的工艺条件为：退火气氛为N2，退火温度为850℃，退火时间为30s。
S303、光刻有源区的电隔离区域，制作器件有源区的电隔离。
S3031、在GaN帽层上光刻电隔离区域：
首先将样品放在200℃的热板上烘烤5min，然后进行光刻胶的涂胶和甩胶，其甩胶厚度为2μm，并将样品放在90℃的热板上烘烤1min，接着将样品放入光刻机中对电隔离区域内的光刻胶进行曝光，最后将完成曝光后的样品放入显影液中以移除电隔离区域内的光刻胶，并对其进行超纯水冲洗和氮气吹干。
S3032、在GaN帽层上刻蚀电隔离区域：
利用离子注入工艺依次将F离子注入到电隔离区域的GaN帽层、AlGaN势垒层、AlN插入层和GaN外延层，以实现有源区的电隔离，其注入的深度为100nm，然后将样品依次放入丙酮溶液、剥离液、丙酮溶液和乙醇溶液中进行清洗，以移除电隔离区域外的光刻胶，最后用超纯水冲洗样品并用氮气吹干。
S304、在源电极、漏电极和有源区的GaN帽层上生长钝化层。
S3041、对完成有源区电隔离的样品进行表面清洗：
S3042、在源电极、漏电极和有源区的GaN帽层上，利用PECVD工艺生长厚度为12nm的氮化硅层，其生长的工艺条件为：采用NH3和SiH4作为反应气体，衬底温度为250℃，反应腔室压力为600mTorr，RF功率为22W。
S3043、在生长氮化硅层后，利用同一个PECVD设备生长厚度为58nm的富硅层，其生长的工艺条件为：采用NH3和SiH4作为反应气体，衬底温度为250℃，反应腔室压力为600mTorr，RF功率为22W；
S3044、对生长完的钝化层进行快速热退火。
S305、在钝化层上光刻栅槽区域，并对栅槽区域进行刻蚀。
S3051、在氮化硅层和富硅层上光刻栅槽区域：
首先，将样品放在200℃的热板上烘烤5min；
然后，进行光刻胶的涂胶和甩胶，其甩胶转速为3500转/mim，并将样品放在90℃的热板上烘烤1min；
接着，将样品放入光刻机中对栅槽区域内的光刻胶进行曝光；
最后，将完成曝光后的样品放入显影液中以移除栅槽区域内的光刻胶，并对其进行超纯水冲洗和氮气吹干；
S3052、利用ICP刻蚀工艺移除栅槽区域内的氮化硅层和富硅层，其刻蚀的条件为：反应气体为CF4和O2，反应腔室压力为10mTorr，上电极和下电极的射频功率分别为100W和10W，刻蚀的深度为70nm至GaN帽层。
S306、制备Al2O3栅介质层。
S3061、对完成栅槽刻蚀的样品进行表面清洗：
S3062、将完成表面清洗的样品放入等离子增强原子层沉积PEALD设备中进行原位表面预处理；
S3063、在栅槽区域内的GaN帽层和栅槽区域外的钝化层上，利用热型ALD工艺沉积厚度为20nm的Al2O3，其沉积的工艺条件为：反应前驱体源为H2O和TMA，衬底温度为300℃，反应腔室压力为0.3Torr；
S3064、将完成栅介质层生长的样品放入快速热退火炉中进行退火处理。
S307、在栅介质层上光刻栅电极区域，并制作栅电极。
S308、在栅电极和栅电极以外的钝化层上生长保护层。
S309、在保护层上光刻金属互联开孔区。
S3091、在SiN保护层上光刻金属互联开孔区：
S3092、利用ICP刻蚀工艺在反应气体为CF4和O2，反应腔室压力为10mTorr，上电极和下电极的射频功率分别为100W和10W的条件下，先移除互联开孔区域内的200nm厚的SiN保护层，然后20nm的Al2O3栅介质层，再刻蚀掉58nm的富硅层，最后刻蚀掉12nm的氮化硅层。
S310、光刻并蒸发金属互联层以完成器件的制备。
实施例四
进一步地，请参照图4，图4为本发明实施例提供的再一种基于叠层钝化型的高电子迁移率晶体管的制备方法流程示意图，本实施例在实施例一的基础上，对本发明的基于叠层钝化型的高电子迁移率晶体管的制备方法进行详细描述。具体包括：
S401、在外延基片的GaN缓冲层上制作源电极和漏电极。
其中，外延基片可以为的初始购买的外延基片，也可以为制造的外延基片，外延基片由下往上依次包括衬底、成核层、GaN缓冲层、AlN插入层、AlGaN势垒层和GaN帽层。
具体地，衬底选用Si衬底。
S4011、在GaN帽层上光刻源电极区域和漏电极区域：
S4012、在源电极区域和漏电极区域内的GaN帽层上以及源电极区域和漏电极区域外的光刻胶上蒸发源电极和漏电极：
S4013、将完成欧姆金属蒸发和剥离的样品放入快速热退火炉中进行退火处理，以使源电极和漏电极区域内GaN帽层上的欧姆金属下沉至GaN缓冲层，从而形成欧姆金属与异质结沟道之间的欧姆接触，其退火的工艺条件为：退火气氛为N2，退火温度为850℃，退火时间为30s。
S402、在GaN帽层上光刻有源区的电隔离区域，利用离子注入工艺制作器件有源区的电隔离。
S403、在源电极、漏电极和有源区的GaN帽层上，利用PECVD工艺生长钝化层。
S4031、对完成有源区电隔离的样品进行表面清洗：
S4032、在源电极、漏电极和有源区的GaN帽层上，利用PECVD工艺生长厚度为15nm的氮化硅层，其生长的工艺条件为：采用NH3和SiH4作为反应气体，衬底温度为250℃，反应腔室压力为600mTorr，RF功率为22W。
S4033、在生长氮化硅层后，利用同一个PECVD设备生长厚度为60nm的富硅层，其生长的工艺条件为：采用H2O和TMA作为反应前驱体源，衬底温度为300℃，RF功率设置为50W，反应腔室压力为0.3Torr；
S4034、对生长完的钝化层进行快速热退火。
S404、在钝化层上光刻栅槽区域，并利用ICP工艺刻蚀掉该栅槽区域内的钝化层。
S4041、在氮化硅层和富硅层上光刻栅槽区域：
首先，将样品放在200℃的热板上烘烤5min；
然后，进行光刻胶的涂胶和甩胶，其甩胶转速为3500转/mim，并将样品放在90℃的热板上烘烤1min；
接着，将样品放入光刻机中对栅槽区域内的光刻胶进行曝光；
最后，将完成曝光后的样品放入显影液中以移除栅槽区域内的光刻胶，并对其进行超纯水冲洗和氮气吹干；
S4042、利用ICP刻蚀工艺移除栅槽区域内的氮化硅层和富硅层，其刻蚀的条件为：反应气体为CF4和O2，反应腔室压力为10mTorr，上电极和下电极的射频功率分别为100W和10W，刻蚀的深度为75nm至GaN帽层。
S405、在栅槽区域内的GaN帽层和栅槽区域外的钝化层上，利用ALD工艺制备Al2O3栅介质层。
S4051、对完成栅槽刻蚀的样品进行表面清洗：
S4052、将完成表面清洗的样品放入等离子增强原子层沉积PEALD设备中进行原位表面预处理；
S4053、在栅槽区域内的GaN帽层和栅槽区域外的钝化层上，利用等离子增强原子层沉积PEALD工艺沉积厚度为20nm的Al2O3栅介质层，其沉积的工艺条件为：采用H2O和TMA作为反应前驱体源，衬底温度为300℃，RF功率设置为50W，反应腔室压力为0.3Torr；
S4054、将完成栅介质层生长的样品放入快速热退火炉中进行退火处理。
S406、在栅介质层上光刻栅电极区域，并利用电子束蒸发工艺制作栅电极。
S407、在栅电极和栅电极以外的钝化层上，利用PECVD工艺生长保护层。
S408、在SiN保护层上光刻金属互联层开孔区。
S4081、在SiN保护层上光刻金属互联层开孔区：
S4082、利用ICP刻蚀工艺在反应气体为CF4和O2，反应腔室压力为10mTorr，上电极和下电极的射频功率分别为100W和10W的条件下，先移除互联开孔区域内的200nm厚的SiN保护层，再刻蚀掉20nm厚的Al2O3，接着刻蚀掉60nm的富硅层，最后刻蚀掉15nm的SiN氮化硅层。
S409、光刻金属互联层区域，并利用电子束蒸发工艺制作金属互联层。
实施例五
进一步地，请参照图5，图5为本发明实施例提供的一种基于叠层钝化型的高电子迁移率晶体管结构示意图，高电子迁移率晶体管由下往上依次包括：衬底1、AlN成核层2、GaN缓冲层3、AlN插入层4、AlGaN势垒层5、GaN帽层6、钝化层7、栅介质层8和保护层9；GaN缓冲层3上还设置有源电极10和漏电极11；栅介质层8上设置有栅电极12；源电极10和漏电极11上设置有金属互联层13。
优选地，有源电极10和漏电极11设置于GaN缓冲层3的两端之上。
优选地，栅电极12设置于栅介质层8的中间位置。
具体地，钝化层7为叠层结构，包括：氮化硅层71和富硅层72；其中，氮化硅层71和富硅层72均采用SiN材料。
进一步地，钝化层7中设有凹型槽，栅介质层8设置于凹型槽内壁及钝化层7表面，栅电极12设置于凹型槽上的栅介质层上，保护层9设置于栅电极12和钝化层7表面的栅介质层8上。
优选地，氮化硅层71的厚度为10～15nm，富硅层72的厚度为50～60nm。
优选地，衬底1的材料为蓝宝石或Si或SiC，厚度为400μm～500μm。
优选地，AlN成核层2的厚度为180nm；GaN缓冲层3的厚度为1.3μm～2μm；AlN插入层4的厚度为1nm；GaN帽层6的厚度为2nm；钝化层7的厚度为60～75nm；保护层9的厚度为200nm。
进一步地，AlGaN势垒层5的铝组分(即摩尔分数)为22％～30％。
本实施例提供的基于叠层钝化型的高电子迁移率晶体管的钝化层由于采用由氮化硅层和富硅层组成的叠层结构，通过致密的富硅层可以阻止水汽和氧进入GaN高电子迁移率晶体管，提高器件在潮湿环境下输出电流。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (10)

1.一种基于叠层钝化型的高电子迁移率晶体管的制备方法，其特征在于，包括：
S101、选取外延基片，其中，所述外延基片由下往上依次包括衬底、AlN成核层、GaN缓冲层、AlN插入层、AlGaN势垒层和GaN帽层；
S102、在所述外延基片上制作源电极和漏电极；
S103、在所述外延基片表面上依次生长氮化硅层和富硅层形成叠层钝化结构；
S104、光刻栅极槽，在所述栅极槽和所述富硅层上生长栅介质层；
S105、制备栅电极和金属互联层。
2.根据权利要求1所述的制备方法，其特征在于，S102包括：
S1021、在所述GaN帽层上光刻源电极区域和漏电极区域；
S1022、在所述源电极区域和所述漏电极区域上蒸发欧姆金属材料；
S1023、快速热退火使所述欧姆金属材料下沉至所述GaN缓冲层形成欧姆接触；其中，退火气氛为N2，退火温度为830℃，退火时间为30s；
S1024、在所述GaN帽层上光刻电隔离区域，利用ICP工艺依次刻蚀所述电隔离区域的所述GaN帽层、所述AlGaN势垒层、所述AlN插入层和所述GaN缓冲层，以形成台面隔离；其中，刻蚀深度为100nm。
3.根据权利要求1所述的制备方法，其特征在于，S103包括：
S1031、清洗所述外延基片；
S1032、利用PECVD设备，在所述源电极、所述漏电极以及所述GaN帽层上生长所述氮化硅层；生长的工艺条件为：采用NH3和SiH4作为反应气体，衬底温度为250℃，反应腔室压力为600mTorr，RF功率为22W；
S1033、利用所述PECVD设备，在所述氮化硅层生长所述富硅层；生长的工艺条件为：采用NH3和SiH4作为反应气体，衬底温度为250℃，反应腔室压力为600mTorr，RF功率为22W；
S1034、利用快速热退火工艺进行退火处理；退火的工艺条件为：退火气氛为N2，退火温度为560℃，退火时间为5min。
4.根据权利要求1所述的制备方法，其特征在于，S104包括：
S1041、在所述富硅层上光刻栅槽区域，刻蚀所述栅槽区域内的所述氮化硅层和所述富硅层直到露出所述GaN帽层形成所述栅极槽；
S1042、利用ALD工艺，在所述栅极槽内的GaN帽层和所述钝化层上制备所述栅介质层。
5.根据权利要求1所述的制备方法，其特征在于，S105包括：
S1051、在栅介质层上光刻栅电极区域，并利用电子束蒸发工艺制作栅电极；
S1052、利用PECVD工艺生长保护层；
S1053、在保护层上光刻金属互联开孔区，并利用ICP工艺依次刻蚀掉互联开孔区的保护层、栅介质层和钝化层；
S1054、在金属互联开孔区的源电极和漏电极以及未开孔刻蚀的保护层上光刻金属互联层区域，并利用电子束蒸发工艺制作金属互联层以完成高电子迁移率晶体管的制备。
6.一种基于叠层钝化型的高电子迁移率晶体管，其特征在于，由下往上依次包括：衬底(1)、AlN成核层(2)、GaN缓冲层(3)、AlN插入层(4)、AlGaN势垒层(5)、GaN帽层(6)、钝化层(7)、栅介质层(8)和保护层(9)；
所述GaN缓冲层(3)上还设置有源电极(10)和漏电极(11)，所述栅介质层(8)上设置有栅电极(12)；所述源电极(10)和所述漏电极(11)上设置有金属互联层(13)，其中，所述钝化层(7)包括氮化硅层(71)和设置于氮化硅层(71)上的富硅层(72)。
7.根据权利要求6所述的高电子迁移率晶体管，其特征在于，所述衬底(1)的材料为蓝宝石或Si或SiC，厚度为400μm～500μm。
8.根据权利要求6所述的高电子迁移率晶体管，其特征在于，所述氮化硅层(71)的厚度为10～15nm；所述富硅层(72)的厚度为50～60nm。
9.根据权利要求6所述的高电子迁移率晶体管，其特征在于，所述AlN成核层(2)的厚度为180nm；所述GaN缓冲层(3)的厚度为1.3μm～2μm；所述AlN插入层(4)的厚度为1nm；所述GaN帽层(6)的厚度为2nm；所述钝化层(7)的厚度为60～75nm；所述保护层(9)的厚度为200nm。
10.根据权利要求9所述的高电子迁移率晶体管，其特征在于，所述AlGaN势垒层(5)的铝组分为22％～30％。
CN201810460862.0A 2018-05-15 2018-05-15 基于叠层钝化型的高电子迁移率晶体管及制备方法 Pending CN108682628A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810460862.0A CN108682628A (zh) 2018-05-15 2018-05-15 基于叠层钝化型的高电子迁移率晶体管及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810460862.0A CN108682628A (zh) 2018-05-15 2018-05-15 基于叠层钝化型的高电子迁移率晶体管及制备方法

Publications (1)

Publication Number Publication Date
CN108682628A true CN108682628A (zh) 2018-10-19

Family

ID=63806115

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810460862.0A Pending CN108682628A (zh) 2018-05-15 2018-05-15 基于叠层钝化型的高电子迁移率晶体管及制备方法

Country Status (1)

Country Link
CN (1) CN108682628A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109950668A (zh) * 2019-03-20 2019-06-28 上海华虹宏力半导体制造有限公司 射频开关器件的形成方法及射频开关器件
CN111129140A (zh) * 2019-12-31 2020-05-08 哈尔滨工业大学 基于多层氮化硅钝化且包含氧化铝栅极电介质的高电子迁移率晶体管及其制备方法
CN112447841A (zh) * 2020-11-27 2021-03-05 厦门市三安集成电路有限公司 一种高电子迁移率晶体管及其制备方法
CN117637835A (zh) * 2024-01-23 2024-03-01 英诺赛科（珠海）科技有限公司 一种氮化镓器件及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080203541A1 (en) * 2007-02-22 2008-08-28 Fujitsu Limited Semiconductor device and manufacturing method of the same
CN106229345A (zh) * 2016-09-08 2016-12-14 西安电子科技大学 叠层栅介质GaN基绝缘栅高电子迁移率晶体管及制作方法
CN107369708A (zh) * 2017-08-29 2017-11-21 成都海威华芯科技有限公司 一种氮化镓高电子迁移率晶体管及其制备和使用方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080203541A1 (en) * 2007-02-22 2008-08-28 Fujitsu Limited Semiconductor device and manufacturing method of the same
CN106229345A (zh) * 2016-09-08 2016-12-14 西安电子科技大学 叠层栅介质GaN基绝缘栅高电子迁移率晶体管及制作方法
CN107369708A (zh) * 2017-08-29 2017-11-21 成都海威华芯科技有限公司 一种氮化镓高电子迁移率晶体管及其制备和使用方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109950668A (zh) * 2019-03-20 2019-06-28 上海华虹宏力半导体制造有限公司 射频开关器件的形成方法及射频开关器件
CN109950668B (zh) * 2019-03-20 2021-07-02 上海华虹宏力半导体制造有限公司 射频开关器件的形成方法及射频开关器件
CN111129140A (zh) * 2019-12-31 2020-05-08 哈尔滨工业大学 基于多层氮化硅钝化且包含氧化铝栅极电介质的高电子迁移率晶体管及其制备方法
CN112447841A (zh) * 2020-11-27 2021-03-05 厦门市三安集成电路有限公司 一种高电子迁移率晶体管及其制备方法
CN117637835A (zh) * 2024-01-23 2024-03-01 英诺赛科（珠海）科技有限公司 一种氮化镓器件及其制备方法

Similar Documents

Publication Publication Date Title
CN108682628A (zh) 基于叠层钝化型的高电子迁移率晶体管及制备方法
CN103137476B (zh) 具有钝化以及栅极电介质多层结构的GaN高压HFET
CN108666216B (zh) 基于叠层钝化结构的hemt器件及其制备方法
CN106847895B (zh) 基于TiN/Cu/Ni栅电极的GaN基高电子迁移率晶体管及制作方法
CN107369704B (zh) 含有铁电栅介质的叠层栅增强型GaN高电子迁移率晶体管及制备方法
CN106229345A (zh) 叠层栅介质GaN基绝缘栅高电子迁移率晶体管及制作方法
CN101162695A (zh) 氮化镓hemt器件表面钝化及提高器件击穿电压的工艺
CN106887454A (zh) GaN基鳍栅增强型器件及其制作方法
CN108987474A (zh) 一种增强型高电子迁移率晶体管及其制备方法
CN107240605A (zh) 一种GaN MIS沟道HEMT器件及制备方法
CN108538723A (zh) 基于金刚石的氮面极性氮化镓器件及其制造方法
CN108666217A (zh) 高电子迁移率晶体管及制作方法
CN106449737B (zh) 低接触电阻型GaN基器件及其制作方法
CN108417630A (zh) Hemt器件及其制备方法
CN106684142B (zh) 一种具有复合金属势垒层的氮化镓器件肖特基接触系统
CN108847392A (zh) 金刚石基氮化镓器件制造方法
CN206441733U (zh) 一种高阈值电压高迁移率凹槽栅mosfet结构
CN104167362B (zh) 氮化镓盖帽层掩模的凹槽栅氮化镓基增强型器件制备方法
CN107425051A (zh) 一种半导体器件及其制备方法
CN110504299A (zh) 基于图形化再生长的GaN凹槽阳极肖特基二极管制备方法
CN109360856B (zh) 一种具有高散热结构的N面GaN HEMT器件及制作方法
CN102306626B (zh) 半导体异质结场效应晶体管栅结构的制备方法
CN101157569B (zh) 一种无损腐蚀碳化硅的方法
CN108695156A (zh) 改善ⅲ族氮化物mis-hemt欧姆接触的方法及mis-hemt器件
CN107516672A (zh) 一种适用于铝镓氮化合物/氮化镓高电子迁移率晶体管的肖特基接触系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20181019