CN107425051A - 一种半导体器件及其制备方法 - Google Patents
一种半导体器件及其制备方法 Download PDFInfo
- Publication number
- CN107425051A CN107425051A CN201710590988.5A CN201710590988A CN107425051A CN 107425051 A CN107425051 A CN 107425051A CN 201710590988 A CN201710590988 A CN 201710590988A CN 107425051 A CN107425051 A CN 107425051A
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- protective layer
- graphene
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 237
- 238000002360 preparation method Methods 0.000 title claims abstract description 41
- 239000010410 layer Substances 0.000 claims abstract description 326
- 239000011241 protective layer Substances 0.000 claims abstract description 201
- 239000000758 substrate Substances 0.000 claims abstract description 74
- 239000000463 material Substances 0.000 claims abstract description 47
- 230000002209 hydrophobic effect Effects 0.000 claims abstract description 10
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical group [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 70
- 229910021389 graphene Inorganic materials 0.000 claims description 67
- 238000000034 method Methods 0.000 claims description 52
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical group C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 claims description 39
- 230000008569 process Effects 0.000 claims description 35
- 230000004888 barrier function Effects 0.000 claims description 29
- 239000002356 single layer Substances 0.000 claims description 5
- 238000003682 fluorination reaction Methods 0.000 claims description 4
- 230000005533 two-dimensional electron gas Effects 0.000 claims description 4
- 150000001336 alkenes Chemical class 0.000 claims description 3
- 229910002804 graphite Inorganic materials 0.000 claims description 3
- 239000010439 graphite Substances 0.000 claims description 3
- 230000000694 effects Effects 0.000 description 21
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 12
- 229910002601 GaN Inorganic materials 0.000 description 11
- 239000000126 substance Substances 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 239000007789 gas Substances 0.000 description 7
- -1 graphite alkene Chemical class 0.000 description 7
- 230000007547 defect Effects 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 6
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 4
- 229920001467 poly(styrenesulfonates) Polymers 0.000 description 4
- 239000004926 polymethyl methacrylate Substances 0.000 description 4
- 239000011970 polystyrene sulfonate Substances 0.000 description 4
- 229960002796 polystyrene sulfonate Drugs 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 150000001721 carbon Chemical group 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000003054 catalyst Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 229910052745 lead Inorganic materials 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229920002521 macromolecule Polymers 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000004575 stone Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 description 2
- 238000004078 waterproofing Methods 0.000 description 2
- YMMGRPLNZPTZBS-UHFFFAOYSA-N 2,3-dihydrothieno[2,3-b][1,4]dioxine Chemical class O1CCOC2=C1C=CS2 YMMGRPLNZPTZBS-UHFFFAOYSA-N 0.000 description 1
- GKWLILHTTGWKLQ-UHFFFAOYSA-N 2,3-dihydrothieno[3,4-b][1,4]dioxine Chemical compound O1CCOC2=CSC=C21 GKWLILHTTGWKLQ-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910018503 SF6 Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 238000003877 atomic layer epitaxy Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- FDWREHZXQUYJFJ-UHFFFAOYSA-M gold monochloride Chemical compound [Cl-].[Au+] FDWREHZXQUYJFJ-UHFFFAOYSA-M 0.000 description 1
- 229910021505 gold(III) hydroxide Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- MVFCKEFYUDZOCX-UHFFFAOYSA-N iron(2+);dinitrate Chemical compound [Fe+2].[O-][N+]([O-])=O.[O-][N+]([O-])=O MVFCKEFYUDZOCX-UHFFFAOYSA-N 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000004549 pulsed laser deposition Methods 0.000 description 1
- 238000001289 rapid thermal chemical vapour deposition Methods 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 description 1
- 238000010792 warming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明实施例公开了一种半导体器件及其制备方法，其中，所述半导体器件包括衬底基板；位于所述衬底基板上的多层半导体层；位于所述多层半导体层上远离所述衬底基板一侧的至少两个电极；位于所述至少两个电极上远离所述多层半导体层一侧的第一保护层；位于所述至少两个电极之间的多层半导体层上、以及所述至少两个电极之间的电极侧壁上的第二保护层，所述第二保护层为疏水材料。采用上述技术方案，在至少两个电极上形成第一保护层，在多层半导体层上、以及至少两个电极之间的电极侧壁上形成第二保护层，通过第一保护层和第二保护层保证半导体器件性能稳定，提高半导体器件使用寿命。
Description
技术领域
本发明实施例涉及半导体技术领域，尤其涉及一种半导体器件及其制备方法。
背景技术
氮化镓(GaN)半导体器件具有禁带宽度大、电子迁移率高、击穿场强高、耐高温等显著优点，与第一代半导体硅和第二代半导体砷化镓相比，更适合制作高温、高压、高频和大功率的电子器件，具有广阔的应用前景。
GaN半导体器件在实际应用中，通常会遇到一些高温高湿的环境，在这种坏境下，当半导体器件长时间运行时，空气中的水汽会进入器件的内部，导致器件内部材料出现较多的缺陷或者直接导致器件内部短路烧毁器件；同时在材料外延生长过程中，在半导体层表面会由于晶格失配产生大量的表面陷阱，这些表面陷阱对器件的性能造成严重的影响，表面未钝化的器件通常具有较大的电流崩塌效应，从而影响功率器件的输出功率；最后，GaN半导体器件中的一些结构受温度影响较大，当器件长时间运行时，会在内部产生大量的热量致泄漏电流增大，严重情况下会导致GaN半导体器件失效，因此，现有技术中GaN半导体器件性能不稳定问题比较突出。
发明内容
有鉴于此，本发明实施例提供一种半导体器件及其制备方法，以解决现有技术中GaN半导体器件性能不稳定的技术问题。
第一方面，本发明实施例提供了一种半导体器件，包括：
衬底基板；
位于所述衬底基板一侧的多层半导体层；
位于所述多层半导体层远离所述衬底基板一侧的至少两个电极；
位于所述至少两个电极上远离所述多层半导体层一侧的第一保护层；位于所述至少两个电极之间的多层半导体层上、以及所述至少两个电极之间的电极侧壁上的第二保护层，所述第二保护层为疏水材料。
可选的，所述第一保护层为石墨烯层，所述第二保护层为氟化石墨烯层。
可选的，所述半导体器件还包括：
介质层，所述介质层位于所述至少两个电极之间的多层半导体层上；
其中，所述第二保护层位于所述介质层上、以及所述至少两个电极之间的电极侧壁上。
可选的，所述半导体器件还包括：
位于所述第一保护层上的处理层；
位于所述处理层以及位于所述第二保护层上的第三保护层。
可选的，所述处理层为石墨烯处理层，所述第三保护层为氟化石墨烯层。
可选的，所述石墨烯层为本征石墨烯层，或者掺杂石墨烯层。
可选的，所述石墨烯层的材料包括单层石墨烯、双层石墨烯、多层石墨烯、石墨烯纳米片、石墨烯纳米墙中的任意一种或多种。
可选的，所述多层半导体层包括：
位于所述衬底基板上的成核层；
位于所述成核层上远离所述衬底基板一侧的缓冲层；
位于所述缓冲层上远离所述成核层一侧的沟道层；
位于所述沟道层上远离所述缓冲层一侧的势垒层，所述势垒层和所述沟道层形成异质结结构，在所述异质结结构处形成二维电子气。
第二方面，本发明实施例还提供了一种半导体器件的制备方法，包括：
提供一衬底基板；
在所述衬底基板一侧制备多层半导体层；
在所述多层半导体层远离所述衬底基板的一侧制备至少两个电极；
在所述至少两个电极上远离衬底基板的一侧制备第一保护层；在所述至少两个电极之间的多层半导体层上、以及所述至少两个电极之间的电极侧壁上制备第二保护层，所述第二保护层材料为疏水材料。
可选的，在所述至少两个电极上远离衬底基板的一侧制备第一保护层；在所述至少两个电极之间的多层半导体层上、以及所述至少两个电极之间的电极侧壁上制备第二保护层，包括：
在所述至少两个电极和多层半导体层上远离衬底基板的一侧，以及所述至少两个电极之间的电极侧壁上制备第一保护层，所述第一保护层覆盖所述至少两个电极和多层半导体层以及所述至少两个电极之间的电极侧壁；
对位于所述至少两个电极之间的所述多层半导体层上，以及所述至少两个电极之间的电极侧壁上的第一保护层进行处理，得到第二保护层。
可选的，所述第一保护层为石墨烯层，所述第二保护层为氟化石墨烯层。
可选的，对位于所述至少两个电极之间的多层半导体层上、所述至少两个电极之间的电极侧壁上的第一保护层进行处理，得到第二保护层，包括：
对位于所述至少两个电极之间的多层半导体层上，以及所述至少两个电极之间的电极侧壁上的第一保护层进行氟化处理，得到第二保护层。
可选的，在所述多层半导体层上远离所述衬底基板的一侧制备至少两个电极之后，还包括：
在所述至少两个电极之间的多层半导体上制备介质层；
在所述至少两个电极之间的多层半导体层上、以及所述至少两个电极之间的电极侧壁上制备第二保护层，包括：
在所述介质层上，以及所述至少两个电极之间的电极侧壁上制备第二保护层。
可选的，在所述至少两个电极上远离衬底基板的一侧制备第一保护层；在所述至少两个电极之间的多层半导体层上、以及所述至少两个电极之间的电极侧壁上制备第二保护层之后，还包括：
在所述第一保护层上制备处理层；
在所述处理层以及所述第二保护层上制备第三保护层。
本发明实施例提供的半导体器件及其制备方法，通过在至少两个电极上形成第一保护层，在至少两个电极之间的多层半导体层上、以及至少两个电极之间的电极侧壁上形成第二保护层，通过第一保护层和第二保护层保证半导体器件性能稳定，提高半导体器件使用寿命。
附图说明
为了更加清楚地说明本发明示例性实施例的技术方案，下面对描述实施例中所需要用到的附图做一简单介绍。显然，所介绍的附图只是本发明所要描述的一部分实施例的附图，而不是全部的附图，对于本领域普通技术人员，在不付出创造性劳动的前提下，还可以根据这些附图得到其他的附图。
图1是本发明实施例提供的一种半导体器件的结构示意图；
图2是本发明实施例提供的另一种半导体器件的结构示意图；
图3是本发明实施例提供的另一种半导体器件的结构示意图；
图4是本发明实施例提供的又一种半导体器件的结构示意图；
图5是本发明实施例提供的一种半导体器件的制备方法的流程示意图；
图6是本发明实施例提供的一种衬底基板的结构示意图；
图7是本发明实施例提供的一种在衬底基板上制备多层半导体层的结构示意图；
图8是本发明实施例提供的一种制备源极、栅极和漏极的结构示意图；
图9是本发明实施例提供的制备第一保护层和第二保护层的结构示意图；
图10a为本发明实施例提供的制备第一保护层的结构示意图；
图10b为本发明实施例提供的在第一保护层上制备光刻胶的结构示意图；
图10c为本发明实施例提供的对光刻胶进行掩模曝光，露出部分第一保护层的结构示意图
图10d为本发明实施例提供的对露出的部分第一保护层进行处理得到第二保护层的结构示意图；
图10e为本发明实施例提供的剥离光刻胶，得到第一保护层和第二保护层的结构示意图；
图11是本发明实施例提供的另一种半导体器件的制备方法的流程示意图；
图12是本发明实施例提供的制备介质层的结构示意图；
图13是本发明实施例提供的制备第一保护层，在介质层上以及源极、栅极和漏极的侧壁上制备第二保护层的结构示意图；
图14是本发明实施例提供的另一种半导体器件的制备方法的流程示意图；
图15是本发明实施例提供的一种制备处理层的结构示意图；
图16是本发明实施例提供的一种制备第三保护层的结构示意图；
图17是本发明实施例提供的又一种半导体器件的制备方法的流程示意图；
图18a是本发明实施例提供的一种制备成核层的结构示意图；
图18b是本发明实施例提供的一种制备缓冲层的结构示意图；
图18c是本发明实施例提供的一种制备沟道层的结构示意图；
图18d是本发明实施例提供的一种制备势垒层的结构示意图；
图18e是本发明实施例提供的一种在势垒层上制备形成源极、栅极和漏极的结构示意图；
图18f是本发明实施例提供的制备第一保护层，在势垒层上以及源极、栅极和漏极的侧壁上制备第二保护层的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，以下将结合本发明实施例中的附图，通过具体实施方式，完整地描述本发明的技术方案。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例，基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动的前提下获得的所有其他实施例，均落入本发明的保护范围之内。
本发明主要通过在至少两个电极上形成第一保护层，在至少两个电极之间的多层半导体层上、以及至少两个电极之间的电极侧壁上形成第二保护层，通过第一保护层和第二保护层保证半导体器件性能稳定，提高半导体器件使用寿命。所述半导体器件可以是二极管，也可以是三极管，当半导体器件是二极管时，则本发明所指至少两个电极为阴极和阳极；当半导体器件是三极管时，则本发明所指的至少两个电极为源极、栅极和漏极。下面以三极管为例具体说明。
图1是本发明实施例提供的一种半导体器件的结构示意图，如图1所示，本发明实施例提供的半导体器件可以包括：
衬底基板10；
位于衬底基板10上的多层半导体层20；
位于多层半导体层20上远离衬底基板10一侧的源极301、栅极302和漏极303，其中栅极302位于源极301和漏极303之间；
位于源极301、栅极302和漏极303上远离多层半导体层20一侧的第一保护401层；位于源极301和栅极302之间、栅极302与漏极303之间的多层半导体层20上、以及源极301、栅极302和漏极303的侧壁上的第二保护层402，第二保护层402为疏水材料。
示例性的，衬底基板10的材料可以为Si、SiC或者蓝宝石，还可以是其他适合生长氮化镓的材料。
多层半导体层20位于衬底基板10一侧，多层半导体层20具体可以为III-V族化合物的半导体材料。
源极301、栅极302和漏极303位于多层半导体层20上远离衬底基板10的一侧，栅极302位于源极301和漏极303之间。可选的，源极301、漏极303与多层半导体层20形成欧姆接触，栅极302与多层半导体层20形成肖特基接触。可选的，源极301和漏极303的材质可以为Ni、Ti、Al、Au等金属中的一种或多种的组合，栅极302的材质可以为Ni、Pt、Pb、Au等金属中的一种或多种的组合。可选的，栅极302的形状可以为矩形，如图1所示；还可以为T型(图中未示出)，即栅极302的部分位于多层半导体层20中，保证栅极302与多层半导体层20的肖特基接触良好。
第一保护层401位于源极301、栅极302和漏极303上远离多层半导体层20的一侧，第一保护层401不会影响源极301、栅极302和漏极303的导电效果，且第一保护层401还可以用于保护源极301、栅极302和漏极303，例如第一保护层401具备一定的散热效果，保证源极301、栅极302和漏极303不会因热量无法散出而影响其性能，保证半导体器件的稳定性。
第二保护层402位于源极301和栅极302之间、栅极302与漏极303之间的多层半导体层20上、且位于源极301、栅极302和漏极303的侧壁上，第二保护层402对半导体器件表面除源极301、栅极302和漏极303之外的部分进行保护，第二保护层材料为疏水材料，能够有效隔离水汽，防水保护、散热保护等，保证半导体器件的稳定性。
综上，本发明实施例提供的半导体器件，通过在源极、栅极和漏极上形成第一保护层，在源极和栅极之间、栅极与漏极之间的多层半导体层上、以及源极、栅极和漏极的侧壁上形成第二保护层，通过第一保护层和第二保护层保证半导体器件性能稳定，提高半导体器件使用寿命。
可选的，第一保护层401可以为石墨烯层。具体的，石墨烯是一种新型的单原子层二维材料，由碳原子以sp2杂化轨道组成六角型呈蜂巢晶格的平面薄膜，它具有优异的物理和化学特性，如高电导率、高电流承受密度、优良的热传导性和化学稳定性等，将石墨烯层设计在源极301、栅极302和漏极303上，不会额外增大电路的电阻，还具有一定的散热效果。可选的，石墨烯层的材料包括单层石墨烯、双层石墨烯、多层石墨烯、石墨烯纳米片、石墨烯纳米墙中的任意一种或多种。可选的，所述石墨烯层可以为本征石墨烯层，还可以为掺杂石墨烯层，本发明实施例对石墨烯层的具体特性不进行限定。
可选的，第二保护层402的材料可以为氟化石墨烯层，氟化石墨烯是石墨烯经过氟离子处理后形成的一种新的二维平面结构材料，其中碳原子和氟离子是以共价键的形式结合成石墨烯，消除了石墨烯中存在的电子云，使石墨烯成为了绝缘态，但又不影响石墨烯完整的碳结构，此外氟化石墨烯具有表面能低，疏水性强，耐高温，耐腐蚀，化学性质稳定等优点。在半导体器件表面设置氟化石墨烯层不仅可以钝化半导体器件表面，减少半导体器件表面缺陷对半导体器件的影响，降低半导体器件电流崩塌效应；其次氟化石墨烯层具有较强疏水及导热性能，在高温高湿的环境下，可以防止水汽进入半导体器件内部，影响半导体器件的性能，从而提高器件的可靠性。可选的，氟化石墨烯层的材料包括单层氟化石墨烯、双层氟化石墨烯、多层氟化石墨烯、氟化石墨烯纳米片、氟化石墨烯纳米墙中的任意一种或多种。
综上，第一保护层采用石墨烯层，由于石墨烯具有高电导率、高电流承受密度、优良的热传导性和化学稳定性等，不仅不会额外增大电路的电阻，还具有一定的散热效果；第二保护层采用氟化石墨烯层，由于氟化石墨烯具有表面能低，疏水性强，耐高温，耐腐蚀，化学性质稳定等优点，在半导体器件表面设置氟化石墨烯层不仅可以钝化半导体器件表面，减少半导体器件表面缺陷对半导体器件的影响，降低半导体器件电流崩塌效应；其次氟化石墨烯层具有较强疏水及导热性能，在高温高湿的环境下，可以防止水汽进入半导体器件内部，影响半导体器件的性能，从而提高器件的可靠性。通过第一保护层和第二保护层共同作用，对半导体器件进行保护，保证半导体器件性能稳定，提高半导体器件使用寿命。
图2是本发明实施例提供的另一种半导体器件的结构示意图，图2所示的半导体器件在上述实施例所述的半导体器件的基础上增加了介质层50，如图2所示，本发明实施例提供的半导体器件可以包括：
衬底基板10；
位于衬底基板10上的多层半导体层20；
位于多层半导体层20上远离衬底基板10一侧的源极301、栅极302和漏极303，其中栅极302位于源极301和漏极303之间；
位于源极301和栅极302之间、栅极302与漏极303之间的多层半导体层20上的介质层50；
位于源极301、栅极302和漏极303上远离多层半导体层20一侧的第一保护层401；位于介质层50上、以及源极301、栅极302和漏极303的侧壁上的第二保护层402。
示例性的，本发明实施例提供的半导体器件在源极301和栅极302之间、栅极302与漏极303之间的多层半导体层20上设置了介质层50，介质层50可以是单层介质层还可以是多层介质层，其材料可以是氮化硅或者氧化硅等材料。当第一保护层401为石墨烯层，第二保护层402为氟化石墨烯层时，由于石墨烯是单原子层，其厚度只有左右，例如将氟化石墨烯层直接设计在半导体器件的源极301和栅极302之间、栅极302与漏极303之间的多层半导体层20上、以及源极301、栅极302和漏极303的侧壁上时，氟化石墨烯层钝化效果不彻底。因此，本发明实施例在氟化石墨烯层与多层半导体层20中间增加一层介质层50，其作用相对于单独使用氟化石墨烯层能够更加有效的钝化半导体器件表面，进一步减少半导体器件表面缺陷对半导体器件的影响，降低半导体器件的电流崩塌效应。
图3是本发明实施例提供的另一种半导体器件的结构示意图，图3所述的半导体器件在上述实施例所述的半导体器件的基础上增加了处理层60和第三保护层70，如图3所示，本发明实施例提供的半导体器件可以包括：
衬底基板10；
位于衬底基板10上的多层半导体层20；
位于多层半导体层20上远离衬底基板10一侧的源极301、栅极302和漏极303，其中栅极302位于源极301和漏极303之间；
位于源极301和栅极302之间、栅极302与漏极303之间的多层半导体层20上的介质层50；
位于源极301、栅极302和漏极303上远离多层半导体层20一侧的第一保护401层；位于介质层50上、以及源极301、栅极302和漏极303的侧壁上的第二保护层402；
位于第一保护层401上的处理层60；
位于处理层60上、以及位于第二保护层402上的第三保护层70。
示例性的，处理层60位于第一保护层401上远离多层半导体层20的一侧，可选的，当第一保护层401为石墨烯层时，处理层60可以为石墨烯处理层，石墨烯处理层可以为一些酸类材料，例如盐酸，硝酸或者氯金酸等；也可以是一些有机导电高分子聚合物如PEDOT(3，4-乙撑二氧噻吩，PSS(聚苯乙烯磺酸盐)，PMMA(聚甲基丙烯酸甲酯)等材料。本实施例中采用了石墨烯处理层对石墨烯表面进行处理，虽然在理想情况下石墨烯具有优异的导电性，但是由于目前石墨烯的生长和转移技术不成熟，通常会对石墨烯表面产生严重的损伤，石墨烯表面会出现裂痕或者表面带有大量的有机物残留，从而降低石墨烯的导电性能，通过石墨烯处理层对石墨烯进行表面改性处理可以明显增加石墨烯的导电性，降低器件的附加电阻，起到优良的电极作用。
示例性的，第三保护层70位于处理层60上，以及位于第二保护层402上，即第三保护层70位于整个半导体器件的表面。可选的，第三保护层70可以为氟化石墨烯层，通过在整个半导体器件表面设置氟化石墨烯层，不仅保护了电极区域，即源极301、栅极302和漏极303及位于源极301、栅极302和漏极303上的处理层，同时也保护了非电极区域，即第二保护层402覆盖的区域，从而可以更加有效的防止水汽进入半导体体内影响器件的性能，进一步的提高半导体器件的可靠性。
图4是本发明实施例提供的又一种半导体器件的结构示意图，图4所示的半导体器件在上述实施例所述的半导体器件的基础上进行改进，具体的，图4所述的半导体器件的多层半导体层20包括成核层201、缓冲层202、沟道层203和势垒层204，如图4所示，本发明实施例提供的半导体器件可以包括：
衬底基板10；
位于衬底基板10上的成核层201，位于成核层201上远离衬底基板10一侧的缓冲层202；
位于缓冲层202上远离成核层201一侧的沟道层203；
位于沟道层203上远离缓冲层202一侧的势垒层204，势垒层204与沟道层203形成异质结结构，在所述异质结结构处形成二维电子气；
位于势垒层204上远离衬底基板一侧的源极301、栅极302和漏极303，其中栅极302位于源极301和漏极303之间；
位于源极301、栅极302和漏极303上远离势垒层204一侧的第一保护401层；位于源极301和栅极302之间、栅极302与漏极303之间的势垒层204上、以及源极301、栅极302和漏极303的侧壁上的第二保护层402。
可选的，成核层201和缓冲层202的材料可以为氮化物，具体可以为GaN或AlN或其他氮化物，成核层201和缓冲层202可以用于匹配衬底基板10的材料和外延沟道层203。
沟道层203的材料可以为GaN或者其他半导体材料，例如InAlN。
势垒层204位于沟道层203上方，势垒层204的材料可以是能够与沟道层203形成异质结结构的任何半导体材料，包括镓类化合物半导体材料或氮类化物半导体材料，例如InxAlyGazN1-x-y-z，其中，0≤x≤1，0≤y≤1，0≤z≤1。可选的，沟道层203和势垒层204组成半导体异质结结构，在沟道层203和势垒层204的界面处形成高浓度二维电子气(Two-dimensional electron gas，2DEG)，如图4中虚线所示。
图5是本发明实施例提供的一种半导体器件的制备方法的流程示意图，如图5所示，本发明实施例提供的半导体器件的制备方法可以包括：
S110、提供一衬底基板。
图6是本发明实施例提供的一种衬底基板的结构示意图，如图6所示，衬底基板10的材料可以为Si、SiC或者蓝宝石，还可以是其他适合生长氮化镓的材料。衬底基板10的制备方法可以是常压化学气相沉积法、亚常压化学气相沉积法、金属有机化合物气相沉淀法、低压力化学气相沉积法、高密度等离子体化学气相沉积法、超高真空化学气相沉积法、等离子体增强化学气相沉积法、触媒化学气相沉积法、混合物理化学气相沉积法、快速热化学气相沉积法、气相外延法、脉冲激光沉积法、原子层外延法、分子束外延法、溅射法或蒸发法。
S120、在所述衬底基板上制备多层半导体层。
图7是本发明实施例提供的一种在衬底基板上制备多层半导体层的结构示意图，如图7所示，多层半导体层20位于衬底基板10一侧，多层半导体层20具体可以为III-V族化合物的半导体材料。
S130、在所述多层半导体层上远离所述衬底基板的一侧制备源极、栅极和漏极，其中，所述栅极位于所述源极和所述漏极之间。
图8是本发明实施例提供的一种制备源极、栅极和漏极的结构示意图，可选的，源极301、漏极303与多层半导体层20形成欧姆接触，栅极302与多层半导体层20形成肖特基接触。可选的，源极301和漏极303的材质可以为Ni、Ti、Al、Au等金属中的一种或多种的组合，栅极302的材质可以为Ni、Pt、Pb、Au等金属中的一种或多种的组合。
S140、在所述源极、栅极和漏极上远离衬底基板的一侧制备第一保护层；在所述源极和所述栅极之间、所述栅极与所述漏极之间的多层半导体层上、以及所述源极、栅极和漏极的侧壁上制备第二保护层。
图9是本发明实施例提供的制备第一保护层和第二保护层的结构示意图，如图9所示，在源极301、栅极302和漏极303上制备第一保护层401，第一保护层401不会影响源极301、栅极302和漏极303的导电效果，且第一保护层401还可以用于保护源极301、栅极302和漏极303，例如第一保护层401具备一定的散热效果，保证源极301、栅极302和漏极303不会因热量无法散出而影响其性能，保证半导体器件的稳定性。
第二保护层402位于源极301和栅极302之间、栅极302与漏极303之间的多层半导体层20上、且位于源极301、栅极302和漏极303的侧壁上，第二保护层402对半导体器件表面除源极301、栅极302和漏极303之外的部分进行保护，例如防水保护、散热保护等，保证半导体器件的稳定性。
综上，本发明实施例提供的半导体器件的制备方法，通过在源极、栅极和漏极上制备第一保护层，第一保护层保护半导体器件的电极区域，且第一保护层不会影响源极、栅极和漏极的导电效果；在源极和栅极之间、栅极与漏极之间的多层半导体层上、且源极、栅极和漏极的侧壁上制备第二保护层，第二保护层保护半导体器件除电极区域之外的其他区域，通过第一保护层和第二保护层保证半导体器件性能稳定，提高半导体器件使用寿命。
可选的，在源极301、栅极302和漏极303上远离衬底基板10的一侧制备第一保护层401；在源极301和栅极302之间、栅极302与漏极303之间的多层半导体层20上、以及源极301、栅极302和漏极303的侧壁上制备第二保护层402，可以包括：
在源极301、栅极302、漏极303和多层半导体层20上远离衬底基板10的一侧，以及源极301、栅极302和漏极303的侧壁上制备第一保护层401，第一保护层401覆盖源极301、栅极302、漏极303和多层半导体层20以及源极301、栅极302和漏极303的侧壁；
对位于源极301和栅极302之间、栅极302与漏极303之间，以及源极301、栅极302和漏极的侧壁上的第一保护层401进行处理，得到第二保护层402。
示例性的，图10a为本发明实施例提供的制备第一保护层的结构示意图，图10b为本发明实施例提供的在第一保护层上制备光刻胶的结构示意图，图10c为本发明实施例提供的对光刻胶进行掩模曝光，露出部分第一保护层的结构示意图，图10d为本发明实施例提供的对露出的部分第一保护层进行处理得到第二保护层的结构示意图，图10e为本发明实施例提供的剥离光刻胶，得到第一保护层和第二保护层的结构示意图，如图10a-图10e所示，在整个半导体器件的表面制备第一保护层401，具体为在源极301、栅极302、漏极303和多层半导体层20上，以及源极301、栅极302和漏极303的侧壁上制备第一保护层401；在第一保护层401上涂覆光刻胶80；之后使用掩膜版对光刻胶80进行掩模曝光(图中未示出)，露出源极301和栅极302之间、栅极302与漏极303之间的第一保护层401；对露出的第一保护层401进行处理，得到第二保护层402；剥离剩余的光刻胶80，得到与源极301、栅极302和漏极303对应的第一保护层。
综上，在整个半导体器件表面制备第一保护层，然后对非电极区域的第一保护层进行处理得到第二保护层，第一保护层和第二保护层制备方法简单，减少掩模刻蚀过程，保证半导体器件制备工艺简单，制备效率高。
可选的，第一保护层401为石墨烯层，所述第二保护层402为氟化石墨烯层。
示例性的，当第一保护层401为石墨烯层时，石墨烯层的制备方法具体可以为：采用化学气象沉积方法，提供干净的铜箔，通入氢气和氩气，升温至800～1000摄氏度之间，维持时间15min～20min，然后通入甲烷气体，维持时间20min～30min，关闭气体及设备，石墨烯生长完成。将载有铜片的石墨烯表面涂上一层保护层，放在硝酸铁溶液中刻蚀铜衬底，转移至半导体器件表面上，制备得到是石墨烯层。
可选的，当第一保护层401为石墨烯层，第二保护层402为氟化石墨烯层时，对位于源极301和栅极302之间、栅极302与漏极303之间的多层半导体层20上，以及源极301、栅极302和漏极303的侧壁上的第一保护层401进行处理，得到第二保护层，可以包括：
对位于源极301和栅极302之间、栅极302与漏极303之间的多层半导体层20上，以及源极301、栅极302和漏极303的侧壁上的第一保护层401进行氟化处理，得到第二保护层402。
示例性的，对位于源极301和栅极302之间、栅极302与漏极303之间的多层半导体层20上，以及源极301、栅极302和漏极303的侧壁上的第一保护层401进行氟化处理，具体可以为采用六氟化硫等离子气体对位于源极301和栅极302之间、栅极302与漏极303之间的多层半导体层20上，以及源极301、栅极302和漏极303的侧壁上的石墨烯表面进行处理，时间控制在30s至100s,使石墨烯完全氟化，对石墨烯表面进行清洗，得到氟化石墨烯层。
综上，通过在源极、栅极和漏极上制备石墨烯层，由于石墨烯层具有高电导率、高电流承受密度、优良的热传导性和化学稳定性等，不仅不会额外增大电路的电阻，还具有一定的散热效果；在源极和栅极之间、栅极与漏极之间的多层半导体层上，以及源极、栅极和漏极的侧壁上制备氟化石墨烯层，由于氟化石墨烯层具有表面能低，疏水性强，耐高温，耐腐蚀，化学性质稳定等优点，在半导体器件表面制备氟化石墨烯层不仅可以钝化半导体器件表面，减少半导体器件表面缺陷对半导体器件的影响，降低半导体器件电流崩塌效应；其次氟化石墨烯层具有较强疏水及导热性能，在高温高湿的环境下，可以防止水汽进入半导体器件内部，影响半导体器件的性能，从而提高器件的可靠性。通过石墨烯层和氟化石墨烯层共同作用，对半导体器件进行保护，保证半导体器件性能稳定，提高半导体器件使用寿命。
图11是本发明实施例提供的另一种半导体器件的制备方法，如图11所示，本发明实施例提供的半导体器件的制备方法可以包括：
S210、提供一衬底基板。
S220、在所述衬底基板上制备多层半导体层。
S230、在所述多层半导体层上远离所述衬底基板的一侧制备源极、栅极和漏极，其中，所述栅极位于所述源极和所述漏极之间。
S240、在所述源极和所述栅极之间的多层半导体上，以及所述栅极与所述漏极之间的多层半导体上制备介质层。
图12是本发明实施例提供的制备介质层的结构示意图，如图12所示，介质层50可以是单层介质层还可以是多层介质层，其材料可以是氮化硅或者氧化硅等材料。可选的，介质层50的制备工艺可以包括常压化学气相沉积法、亚常压化学气相沉积法、金属有机化合物化学气相沉淀法、低压力化学气相沉积法、高密度等离子体化学气相沉积法、超高真空化学气相沉积法、等离子体增强化学气相沉积法、触媒化学气相沉积法、混合物理化学气相沉积法、快速热化学气相沉积法、气相外延法、原子层淀积、分子束外延法、热生长或电子束蒸发。
S250、在所述源极、栅极和漏极上远离衬底基板的一侧制备第一保护层；在所述介质层上，以及所述源极、栅极和漏极的侧壁上制备第二保护层。
图13是本发明实施例提供的制备第一保护层，在介质层上以及源极、栅极和漏极的侧壁上制备第二保护层的结构示意图，如图13所示，在源极301、栅极302和漏极303上制备第一保护层401，在介质层50上，以及源极301、栅极302和漏极303的侧壁上制备第二保护层402。
综上，通过在第二保护层与多层半导体层中间增加一层介质层，可以保证更加有效的钝化半导体器件表面，进一步减少半导体器件表面缺陷对半导体器件的影响，降低半导体器件的电流崩塌效应。
图14是本发明实施例提供的另一种半导体器件的制备方法的流程示意图，如图14所示，本发明实施例提供的半导体器件的制备方法可以包括：
S310、提供一衬底基板。
S320、在所述衬底基板上制备多层半导体层。
S330、在所述多层半导体层上远离所述衬底基板的一侧制备源极、栅极和漏极，其中，所述栅极位于所述源极和所述漏极之间。
S340、在所述源极和所述栅极之间的多层半导体上，以及所述栅极与所述漏极之间的多层半导体上制备介质层。
S350、在所述源极、栅极和漏极上远离衬底基板的一侧制备第一保护层；在所述介质层上，以及所述源极、栅极和漏极的侧壁上制备第二保护层。
S360、在所述第一保护层上制备处理层。
图15是本发明实施例提供的制备处理层的结构示意图，如图15所示，处理层60位于第一保护层401上远离多层半导体层20的一侧，可选的，当第一保护层401为石墨烯层时，处理层60可以为石墨烯处理层，石墨烯处理层可以为一些酸类材料，例如盐酸，硝酸或者氯金酸等；也可以是一些有机导电高分子聚合物如PEDOT(3，4-乙撑二氧噻吩，PSS(聚苯乙烯磺酸盐)，PMMA(聚甲基丙烯酸甲酯)等材料。本实施例中采用了石墨烯处理层对石墨烯表面进行表面改性处理，可以明显增加石墨烯的导电性，降低器件的附加电阻，起到优良的电极作用。
S370、在所述处理层以及所述第二保护层上制备第三保护层。
图16是本发明实施例提供的一种制备第三保护层的结构示意图，如图16所示，第三保护层70位于处理层60上，以及位于第二保护层402上，即第三保护层70位于整个半导体器件的表面。可选的，第三保护层70可以为氟化石墨烯层，通过在整个半导体器件表面设置氟化石墨烯层，不仅保护了电极区域，即源极301、栅极302和漏极303及位于源极301、栅极302和漏极303上的处理层，同时也保护了非电极区域，即第二保护层402覆盖的区域，从而可以更加有效的防止水汽进入半导体体内影响器件的性能，进一步的提高半导体器件的可靠性。
图17是本发明实施例提供的又一种半导体器件的制备方法的流程示意图，如图17所示，本发明实施例提供的半导体器件的制备方法可以包括：
S410、提供一衬底基板。
S420、在所述衬底基板上制备成核层。
图18a是本发明实施例提供的一种制备成核层的结构示意图，如图18a所示，成核层201位于衬底基板10一侧，可选的，成核层201的材料可以为氮化物，具体可以为GaN或AlN或其他氮化物，成核层201可以用于匹配衬底基板10的材料。
S430、在所述成核层上制备缓冲层。
图18b是本发明实施例提供的一种制备缓冲层的结构示意图，如图18b所示，缓冲层202位于成核层201上远离衬底基板10的一侧，可选的，缓冲层202的材料可以为氮化物，具体可以为GaN或AlN或其他氮化物，缓冲层202可以用于外延沟道层203。
S440、在所述缓冲层上制备沟道层。
图18c是本发明实施例提供的一种制备沟道层的结构示意图，如图18c所示，沟道层203位于缓冲层202上远离成核层201的一侧，可选的，沟道层203的材料可以为GaN或者其他半导体材料，例如InAlN。
S450、在所述沟道层上制备势垒层。
图18d是本发明实施例提供的一种制备势垒层的结构示意图，如图18d所示，势垒层204位于沟道层203上远离缓冲层202的一侧，可选的，势垒层204的材料可以是能够与沟道层203形成异质结结构的任何半导体材料，包括镓类化合物半导体材料或氮类化物半导体材料，例如InxAlyGazN1-x-y-z，其中，0≤x≤1，0≤y≤1，0≤z≤1。可选的，沟道层203和势垒层204组成半导体异质结结构，在沟道层203和势垒层204的界面处形成高浓度2DEG，如图18d中虚线所示。成核层201、缓冲层202、沟道层203和势垒层204形成多层半导体层20。
S460、在所述势垒层上制备源极、栅极和漏极，其中，所述栅极位于所述源极和所述漏极之间。
图18e是本发明实施例提供的一种在势垒层上制备形成源极、栅极和漏极的结构示意图，如图18e所示，源极301、栅极302和漏极303位于势垒层204上。
S470、在所述源极、栅极和漏极上远离衬底基板的一侧制备第一保护层；在所述源极和所述栅极之间、所述栅极与所述漏极之间的势垒层上、以及所述源极、栅极和漏极的侧壁上制备第二保护层。
图18f是本发明实施例提供的制备第一保护层，在势垒层上以及源极、栅极和漏极的侧壁上制备第二保护层的结构示意图，如图18f所示，在源极301、栅极302和漏极303上制备第一保护层401，在源极301和栅极302之间、栅极302与漏极303之间的势垒层204上、以及源极301、栅302极和漏极303的侧壁上制备第二保护层402。如此，制备得到半导体器件。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (14)
1.一种半导体器件，其特征在于，包括：
衬底基板；
位于所述衬底基板一侧的多层半导体层；
位于所述多层半导体层远离所述衬底基板一侧的至少两个电极；
位于所述至少两个电极上远离所述多层半导体层一侧的第一保护层；位于所述至少两个电极之间的多层半导体层上、以及所述至少两个电极之间的电极侧壁上的第二保护层，所述第二保护层为疏水材料。
2.根据权利要求1所述的半导体器件，其他特征在于，所述第一保护层为石墨烯层，所述第二保护层为氟化石墨烯层。
3.根据权利要求1所述的半导体器件，其特征在于，还包括：
介质层，所述介质层位于所述至少两个电极之间的多层半导体层上；
其中，所述第二保护层位于所述介质层上、以及所述至少两个电极之间的电极侧壁上。
4.根据权利要求3所述的半导体器件，其特征在于，还包括：
位于所述第一保护层上的处理层；
位于所述处理层以及位于所述第二保护层上的第三保护层。
5.根据权利要求4所述的半导体器件，其特征在于，所述处理层为石墨烯处理层，所述第三保护层为氟化石墨烯层。
6.根据权利要求2所述的半导体器件，其特征在于，所述石墨烯层为本征石墨烯层，或者掺杂石墨烯层。
7.根据权利要求2所述的半导体器件，其特征在于，所述石墨烯层的材料包括单层石墨烯、双层石墨烯、多层石墨烯、石墨烯纳米片、石墨烯纳米墙中的任意一种或多种。
8.根据权利要求1所述的半导体器件，其特征在于，所述多层半导体层包括：
位于所述衬底基板上的成核层；
位于所述成核层上远离所述衬底基板一侧的缓冲层；
位于所述缓冲层上远离所述成核层一侧的沟道层；
位于所述沟道层上远离所述缓冲层一侧的势垒层，所述势垒层和所述沟道层形成异质结结构，在所述异质结结构处形成二维电子气。
9.一种半导体器件的制备方法，其特征在于，包括：
提供一衬底基板；
在所述衬底基板一侧制备多层半导体层；
在所述多层半导体层远离所述衬底基板的一侧制备至少两个电极；
在所述至少两个电极上远离衬底基板的一侧制备第一保护层；在所述至少两个电极之间的多层半导体层上、以及所述至少两个电极之间的电极侧壁上制备第二保护层，所述第二保护层材料为疏水材料。
10.根据权利要求9所述的制备方法，其特征在于，在所述至少两个电极上远离衬底基板的一侧制备第一保护层；在所述至少两个电极之间的多层半导体层上、以及所述至少两个电极之间的电极侧壁上制备第二保护层，包括：
在所述至少两个电极和多层半导体层上远离衬底基板的一侧，以及所述至少两个电极之间的电极侧壁上制备第一保护层，所述第一保护层覆盖所述至少两个电极和多层半导体层以及所述至少两个电极之间的电极侧壁；
对位于所述至少两个电极之间的所述多层半导体层上，以及所述至少两个电极之间的电极侧壁上的第一保护层进行处理，得到第二保护层。
11.根据权利要求10所述的制备方法，其特征在于，所述第一保护层为石墨烯层，所述第二保护层为氟化石墨烯层。
12.根据权利要求11所述的制备方法，对位于所述至少两个电极之间的多层半导体层上、所述至少两个电极之间的电极侧壁上的第一保护层进行处理，得到第二保护层，包括：
对位于所述至少两个电极之间的多层半导体层上，以及所述至少两个电极之间的电极侧壁上的第一保护层进行氟化处理，得到第二保护层。
13.根据权利要求9所述的制备方法，其特征在于，在所述多层半导体层上远离所述衬底基板的一侧制备至少两个电极之后，还包括：
在所述至少两个电极之间的多层半导体上制备介质层；
在所述至少两个电极之间的多层半导体层上、以及所述至少两个电极之间的电极侧壁上制备第二保护层，包括：
在所述介质层上，以及所述至少两个电极之间的电极侧壁上制备第二保护层。
14.根据权利要求13所述的制备方法，其特征在于，在所述至少两个电极上远离衬底基板的一侧制备第一保护层；在所述至少两个电极之间的多层半导体层上、以及所述至少两个电极之间的电极侧壁上制备第二保护层之后，还包括：
在所述第一保护层上制备处理层；
在所述处理层以及所述第二保护层上制备第三保护层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710590988.5A CN107425051B (zh) | 2017-07-19 | 2017-07-19 | 一种半导体器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710590988.5A CN107425051B (zh) | 2017-07-19 | 2017-07-19 | 一种半导体器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107425051A true CN107425051A (zh) | 2017-12-01 |
| CN107425051B CN107425051B (zh) | 2020-10-02 |
Family
ID=60430250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710590988.5A Active CN107425051B (zh) | 2017-07-19 | 2017-07-19 | 一种半导体器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107425051B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111354783A (zh) * | 2018-12-21 | 2020-06-30 | 苏州捷芯威半导体有限公司 | 一种半导体器件及其制备方法 |
| CN111712927A (zh) * | 2018-02-20 | 2020-09-25 | 索尼半导体解决方案公司 | 导电结构、形成导电结构的方法以及半导体设备 |
| CN113053748A (zh) * | 2021-03-12 | 2021-06-29 | 浙江大学 | GaN器件及制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130140605A1 (en) * | 2011-12-01 | 2013-06-06 | Power Integrations, Inc. | GaN high voltage HFET with passivation plus gate dielectric multilayer structure |
| CN104409431A (zh) * | 2014-10-24 | 2015-03-11 | 苏州能讯高能半导体有限公司 | 一种半导体器件 |
| CN104701363A (zh) * | 2015-02-04 | 2015-06-10 | 厦门市三安集成电路有限公司 | 一种基于增强型栅极结构的晶体管及其制备方法 |
| CN104966722A (zh) * | 2015-07-24 | 2015-10-07 | 深圳市华星光电技术有限公司 | Tft基板结构及其制作方法 |
| CN105304689A (zh) * | 2015-11-12 | 2016-02-03 | 中国科学院上海微系统与信息技术研究所 | 基于氟化石墨烯钝化的AlGaN/GaN HEMT器件及制作方法 |
-
2017
- 2017-07-19 CN CN201710590988.5A patent/CN107425051B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130140605A1 (en) * | 2011-12-01 | 2013-06-06 | Power Integrations, Inc. | GaN high voltage HFET with passivation plus gate dielectric multilayer structure |
| CN104409431A (zh) * | 2014-10-24 | 2015-03-11 | 苏州能讯高能半导体有限公司 | 一种半导体器件 |
| CN104701363A (zh) * | 2015-02-04 | 2015-06-10 | 厦门市三安集成电路有限公司 | 一种基于增强型栅极结构的晶体管及其制备方法 |
| CN104966722A (zh) * | 2015-07-24 | 2015-10-07 | 深圳市华星光电技术有限公司 | Tft基板结构及其制作方法 |
| CN105304689A (zh) * | 2015-11-12 | 2016-02-03 | 中国科学院上海微系统与信息技术研究所 | 基于氟化石墨烯钝化的AlGaN/GaN HEMT器件及制作方法 |
Non-Patent Citations (1)
| Title |
|---|
| LINGYAN SHEN,ET AL: "Performance Improvement and Current Collapse Suppression of Al2O3/AlGaN/GaN HEMTs Achieved by Fluorinated Graphene Passivation", 《IEEE ELECTRON DEVICE LETTERS》 * |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111712927A (zh) * | 2018-02-20 | 2020-09-25 | 索尼半导体解决方案公司 | 导电结构、形成导电结构的方法以及半导体设备 |
| CN111354783A (zh) * | 2018-12-21 | 2020-06-30 | 苏州捷芯威半导体有限公司 | 一种半导体器件及其制备方法 |
| CN111354783B (zh) * | 2018-12-21 | 2024-02-20 | 苏州捷芯威半导体有限公司 | 一种半导体器件及其制备方法 |
| CN113053748A (zh) * | 2021-03-12 | 2021-06-29 | 浙江大学 | GaN器件及制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107425051B (zh) | 2020-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Huang et al. | Energy band engineering of InGaN/GaN multi-quantum-well solar cells via AlGaN electron-and hole-blocking layers | |
| CN103098189B (zh) | 半导体装置 | |
| CN109148368B (zh) | AlGaN/GaN HEMT器件的外延层转移方法 | |
| CN101252088A (zh) | 一种新型增强型A1GaN/GaN HEMT器件的实现方法 | |
| CN107425051A (zh) | 一种半导体器件及其制备方法 | |
| CN103904114B (zh) | 加源场板增强型AlGaN/GaN HEMT器件结构及其制作方法 | |
| JP2010192555A (ja) | ショットキバリアダイオードおよびその製造方法 | |
| CN103904111B (zh) | 基于增强型AlGaN/GaN HEMT器件结构及其制作方法 | |
| CN108321212A (zh) | SiC肖特基二极管的制备方法及其结构 | |
| CN109148351B (zh) | (AlxGa1-x)2O3/Ga2O3器件的外延层转移方法 | |
| CN109873034A (zh) | 沉积多晶AlN的常关型HEMT功率器件及其制备方法 | |
| CN113555429A (zh) | 高击穿电压和低导通电阻的常开hfet器件及其制备方法 | |
| CN103779406B (zh) | 加源场板耗尽型绝缘栅AlGaN/GaN器件结构及其制作方法 | |
| CN103745992B (zh) | 基于复合漏极的AlGaN/GaN MISHEMT高压器件及其制作方法 | |
| CN106684142B (zh) | 一种具有复合金属势垒层的氮化镓器件肖特基接触系统 | |
| CN108206220A (zh) | 金刚石肖特基二极管的制备方法 | |
| CN111211161A (zh) | 一种双向散热的纵向氮化镓功率晶体管及其制备方法 | |
| CN103904112B (zh) | 耗尽型绝缘栅AlGaN/GaN器件结构及其制作方法 | |
| CN112054056B (zh) | 具有栅极静电防护结构的高电子迁移率晶体管及制作方法 | |
| TWI662700B (zh) | 半導體單元 | |
| CN105185841B (zh) | 一种场效应二极管及其制作方法 | |
| CN103779409B (zh) | 基于耗尽型AlGaN/GaN HEMT器件结构及其制作方法 | |
| CN107104046B (zh) | 氮化镓肖特基二极管的制备方法 | |
| CN106952856B (zh) | 氮化物纳米带的制备方法 | |
| CN103928346A (zh) | 外延生长形成n型重掺杂漂移层台面的umosfet器件制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |