CN113053748A - GaN器件及制备方法 - Google Patents

GaN器件及制备方法 Download PDF

Info

Publication number
CN113053748A
CN113053748A CN202110269228.0A CN202110269228A CN113053748A CN 113053748 A CN113053748 A CN 113053748A CN 202110269228 A CN202110269228 A CN 202110269228A CN 113053748 A CN113053748 A CN 113053748A
Authority
CN
China
Prior art keywords
layer
barrier layer
graphene film
gan device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110269228.0A
Other languages
English (en)
Other versions
CN113053748B (zh
Inventor
郁发新
莫炯炯
郎加顺
张立星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang University ZJU
Original Assignee
Zhejiang University ZJU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang University ZJU filed Critical Zhejiang University ZJU
Priority to CN202110269228.0A priority Critical patent/CN113053748B/zh
Publication of CN113053748A publication Critical patent/CN113053748A/zh
Application granted granted Critical
Publication of CN113053748B publication Critical patent/CN113053748B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供一种GaN器件及制备方法，GaN器件中包括衬底、第一势垒层、第二势垒层、单层石墨烯薄膜、SiN钝化层及电极，其中，单层石墨烯薄膜位于漏极下方，且单层石墨烯薄膜的长度Lg与漏极的长度LD及栅漏间距LG‑D的关系为LD<Lg<(LG‑D+LD)；本发明通过在GaN器件的漏极区插入具有零禁带宽度、高导电及可作为金属层使用的单层石墨烯薄膜，可以吸收单粒子辐照过程中产生的电子、空穴对，以构成抗辐照单层石墨烯薄膜，从而可避免载流子不断积累而导致GaN器件的击穿，且插入在漏极区的单层石墨烯薄膜，可同时增强GaN器件的散热，从而避免热量在栅‑漏区的积累，以使得GaN器件具有良好的散热性及可靠性。

Description

GaN器件及制备方法
技术领域
本发明属于半导体技术领域，涉及一种GaN器件及制备方法。
背景技术
作为第三代半导体材料的代表，氮化镓(GaN)具有如高临界击穿电场、高电子迁移率、高二维电子气浓度和良好的高温工作能力等许多优良的特性。因此，基于GaN的第三代半导体器件，由于其高耐压、大功率的特性，现广泛应用于如基站、通讯、雷达、卫星、导航系统等中。
由于GaN器件没有氧化层，因此可以免于总剂量效应影响，但当将GaN器件应用于如卫星、导航系统中时，难以避免会受到辐照影响，会使GaN器件受到单粒子影响，而导致GaN器件的击穿，即单粒子击穿SEB(single event breakdown)。
因此，提供一种新型的GaN器件及制备方法，实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种GaN器件及制备方法，用于解决现有技术中GaN器件的抗单粒子辐照的问题。
为实现上述目的及其他相关目的，本发明提供一种GaN器件及制备方法，包括以下步骤：
提供衬底；
于所述衬底上形成异质外延叠层，所述异质外延叠层包括GaN沟道层及第一势垒层；
于所述第一势垒层上形成单层石墨烯薄膜；
图形化所述单层石墨烯薄膜，显露部分所述第一势垒层；
形成第二势垒层，所述第二势垒层覆盖所述单层石墨烯薄膜及第一势垒层；
形成SiN钝化层，所述SiN钝化层覆盖所述第二势垒层；
形成电极，所述电极贯穿所述SiN钝化层，所述电极包括源极、漏极及栅极，且所述单层石墨烯薄膜位于所述漏极下方，所述单层石墨烯薄膜的长度Lg与所述漏极的长度LD及栅漏间距LG-D的关系为LD<Lg<(LG-D+LD)。
可选地，所述SiN钝化层为原位SiN钝化层，所述原位SiN钝化层的厚度为50nm～300nm。
可选地，于所述第一势垒层上形成单层石墨烯薄膜的方法包括薄膜转移法。
可选地，所述异质外延叠层包括位于所述衬底与所述GaN沟道层之间的缓冲层，所述缓冲层包括AlGaN缓冲层及GaN缓冲层中的一种或组合。
可选地，所述第一势垒层包括AlN势垒层、AlGaN势垒层、InAlN势垒层或InAlGaN势垒层；所述第二势垒层包括AlN势垒层、AlGaN势垒层、InAlN势垒层或InAlGaN势垒层。
可选地，位于所述单层石墨烯薄膜下表面的所述第一势垒层与位于所述单层石墨烯薄膜上表面的所述第二势垒层具有相同的材质及厚度。
可选地，图形化所述单层石墨烯薄膜的方法包括采用等离子体刻蚀技术，以O2作为刻蚀气氛，并在10W～20W的功率条件下，刻蚀所述单层石墨烯薄膜；所述单层石墨烯薄膜的形貌包括呈连续式分布或是呈分段式分布。
本发明还提供一种GaN器件，所述GaN器件包括：
衬底；
异质外延叠层，所述异质外延叠层位于所述衬底上，所述异质外延叠层包括GaN沟道层及第一势垒层；
单层石墨烯薄膜，所述单层石墨烯薄膜位于所述第一势垒层上，且显露部分所述第一势垒层；
第二势垒层，所述第二势垒层覆盖所述单层石墨烯薄膜及第一势垒层；
SiN钝化层，所述SiN钝化层覆盖所述第二势垒层；
电极，所述电极贯穿所述SiN钝化层，所述电极包括源极、漏极及栅极，且所述单层石墨烯薄膜位于所述漏极下方，所述单层石墨烯薄膜的长度Lg与所述漏极的长度LD及栅漏间距LG-D的关系为LD<Lg<(LG-D+LD)。
可选地，所述第一势垒层包括AlN势垒层、AlGaN势垒层、InAlN势垒层或InAlGaN势垒层；所述第二势垒层包括AlN势垒层、AlGaN势垒层、InAlN势垒层或InAlGaN势垒层。
可选地，位于所述单层石墨烯薄膜下表面的所述第一势垒层与位于所述单层石墨烯薄膜上表面的所述第二势垒层具有相同的材质及厚度；所述单层石墨烯薄膜的形貌包括呈连续式分布或是呈分段式分布。
如上所述，本发明的GaN器件及制备方法，GaN器件中包括衬底、第一势垒层、第二势垒层、单层石墨烯薄膜、SiN钝化层及电极，其中，单层石墨烯薄膜位于漏极下方，且单层石墨烯薄膜的长度Lg与漏极的长度LD及栅漏间距LG-D的关系为LD<Lg<(LG-D+LD)；本发明通过在GaN器件的漏极区插入具有零禁带宽度、高导电及可作为金属层使用的单层石墨烯薄膜，可以吸收单粒子辐照过程中产生的电子、空穴对，以构成抗辐照单层石墨烯薄膜，从而可避免载流子不断积累而导致GaN器件的击穿，且插入在漏极区的单层石墨烯薄膜，可同时增强GaN器件的散热，从而避免热量在栅-漏区的积累，以使得GaN器件具有良好的散热性及可靠性。
附图说明
图1显示为本发明实施例中制备GaN器件的工艺流程图。
图2显示为本发明实施例中于衬底上形成异质外延叠层后的结构示意图。
图3显示为本发明实施例中于第一势垒层上形成单层石墨烯薄膜后的结构示意图。
图4显示为本发明实施例中图形化单层石墨烯薄膜后的结构示意图。
图5a显示为本发明实施例中形成的呈连续式分布的单层石墨烯薄膜的结构示意图。
图5b显示为本发明实施例中形成的呈分段式分布的单层石墨烯薄膜的结构示意图。
图6显示为本发明实施例中形成第二势垒层后的结构示意图。
图7显示为本发明实施例中形成SiN钝化层后的结构示意图。
图8a显示为本发明实施例中具有呈连续式分布的单层石墨烯薄膜在形成电极后的结构示意图。
图8b显示为本发明实施例中呈分段式分布的单层石墨烯薄膜在形成电极后的结构示意图。
元件标号说明
100-衬底；200-GaN沟道层；300-第一势垒层；400-单层石墨烯薄膜；401，402，403-子石墨烯薄膜；500-掩膜；600-第二势垒层；700-SiN钝化层；801-源极；802-漏极；803-栅极。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。本文使用的“介于……之间”表示包括两端点值。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。
参阅图1，本发明提供一种GaN器件的制备方法，包括以下步骤：
提供衬底；
于所述衬底上形成异质外延叠层，所述异质外延叠层包括GaN沟道层及第一势垒层；
于所述第一势垒层上形成单层石墨烯薄膜；
图形化所述单层石墨烯薄膜，显露部分所述第一势垒层；
形成第二势垒层，所述第二势垒层覆盖所述单层石墨烯薄膜及第一势垒层；
形成SiN钝化层，所述SiN钝化层覆盖所述第二势垒层；
形成电极，所述电极贯穿所述SiN钝化层，所述电极包括源极、漏极及栅极，且所述单层石墨烯薄膜位于所述漏极下方，所述单层石墨烯薄膜的长度Lg与所述漏极的长度LD及栅漏间距LG-D的关系为LD<Lg<(LG-D+LD)。
本实施例制备的所述GaN器件中包括所述衬底、第一势垒层、第二势垒层、单层石墨烯薄膜、SiN钝化层及电极，其中，所述单层石墨烯薄膜位于所述漏极下方，且所述单层石墨烯薄膜的长度Lg与所述漏极的长度LD及栅漏间距LG-D的关系为LD<Lg<(LG-D+LD)；本实施例通过在所述GaN器件的漏极区插入具有零禁带宽度、高导电及可作为金属层使用的所述单层石墨烯薄膜，可以吸收单粒子辐照过程中产生的电子、空穴对，以构成抗辐照单层石墨烯薄膜，从而可避免载流子不断积累而导致所述GaN器件的击穿，且插入在漏极区的所述单层石墨烯薄膜，可同时增强所述GaN器件的散热，从而可避免热量在栅-漏区的积累，以使得所述GaN器件具有良好的散热性及可靠性。
参阅图2～图8b，以下结合附图，对制备所述GaN器件的步骤进行介绍。
参阅图2，首先提供衬底100。
具体的，所述衬底100可包括Si衬底、SiC衬底、GaN衬底及蓝宝石衬底中的一种，但所述衬底100的选材并非局限于此。本实施例中，所述衬底100可采用Si(111)衬底，以满足节约成本的需求，以及基于晶格适应性，(111)取向的Si衬底有利于后续GaN材料的生长，其中所述衬底100的尺寸可采用8寸晶圆、12寸晶圆等，此处不作过分限制。
接着，于所述衬底100上形成异质外延叠层，所述异质外延叠层包括GaN沟道层200及第一势垒层300。
作为示例，所述异质外延叠层可包括位于所述衬底100与所述GaN沟道层200之间的缓冲层，所述缓冲层可包括AlGaN缓冲层及GaN缓冲层中的一种或组合。
具体的，所述异质外延叠层可包括位于所述衬底100上的AlN成核层及缓冲层，以通过所述AlN成核层作为种子层，通过所述缓冲层缓解沟道层与衬底的晶格不匹配及热膨胀系数不匹配的问题。其中，所述缓冲层可包括AlGaN缓冲层及GaN缓冲层中的一种或组合，所述AlGaN缓冲层可包括单层或AlxGa1-xN叠层，x的取值范围可包括0＜x＜1，且远离所述GaN沟道层200的AlxGa1-xN层的x值大于临近所述GaN沟道层200的AlxGa1-xN层的x值，以缓解所述衬底100与所述GaN沟道层200晶格不匹配及热膨胀系数不匹配的问题；在形成所述AlGaN缓冲层之后，还可形成高阻的所述GaN缓冲层，以形成具有良好的防漏电性能的所述GaN器件；且在形成高阻的所述GaN缓冲层后，还可形成AlN背势垒层，以通过所述背势垒层的自极化能力，进一步的提高二维电子气浓度，从而制备具有良好的防漏电性能及较高的击穿电压的所述GaN器件。本实施例中，如图2，为简化结构，所述异质外延叠层仅采用依次堆叠的所述GaN沟道层200及第一势垒层300，关于所述异质外延叠层的结构，可根据需要进行选择，此处不作过分限制。
作为示例，所述第一势垒层300可包括AlN势垒层、AlGaN势垒层、InAlN势垒层或InAlGaN势垒层，但并非局限于此，所述第一势垒层300可根据具体需要进行选取，此处不作过分限制。
接着，参阅图3，于所述第一势垒层300上形成单层石墨烯薄膜400。
作为示例，于所述第一势垒层300上形成所述单层石墨烯薄膜400的方法可包括薄膜转移法。
具体的，本实施例中为形成较为均匀的所述单层石墨烯薄膜400，采用薄膜转移法，但并非局限于此，如所述单层石墨烯薄膜400也可采用金属有机化学气相沉积MOCVD法等。
接着，参阅图4，图形化所述单层石墨烯薄膜400，显露部分所述第一势垒层300。
作为示例，图形化所述单层石墨烯薄膜400的方法可包括采用等离子体刻蚀技术，以O2作为刻蚀气氛，并在10W～20W的功率条件下，刻蚀所述单层石墨烯薄膜400。
具体的，可在所述单层石墨烯薄膜400上先形成掩膜500，本实施例中，所述掩膜500采用光刻胶，但并非局限于此，而后利用光刻在所述掩膜500中定义出所需的所述单层石墨烯薄膜400的形貌区域，然后可采用等离子体刻蚀技术刻蚀掉未被所述掩膜500保护下的所述单层石墨烯薄膜400，刻蚀条件可包括以O2作为刻蚀气氛，并在10W、15W、20W等的功率条件下，刻蚀所述单层石墨烯薄膜400，以避免对所述第一势垒层300的损伤，刻蚀工艺可根据需要进行调整。其中，所述单层石墨烯薄膜400的长度Lg与后续形成的所述漏极802的长度LD及栅漏间距LG-D的关系为LD<Lg<(LG-D+LD)。
作为示例，所述石墨烯薄膜400的形貌包括呈连续式分布或是呈分段式分布。
具体的，参阅图5a及图8a所示，显示为呈连续式分布的石墨烯薄膜400的结构示意图，图5b及图8b则示意了具有间隙的呈分段式分布的所述石墨烯薄膜400的结构示意图。其中，当所述石墨烯薄膜400呈分段式分布时，每段子石墨烯薄膜401、402、403的长度可以一样，也可不同，所述子石墨烯薄膜401、402、403之间的间隙可相同或不同，如图5b及图8b中示意了具有相同间隙，但所述子石墨烯薄膜401、402、403呈逐渐变长趋势的分布状态，优选所述子石墨烯薄膜401的长度＜所述子石墨烯薄膜402的长度＜所述子石墨烯薄膜403的长度；但所述子石墨烯薄膜的长度及分布，以及所述间隙的长度变化并非局限于此。其中，具有间隙的呈分段式分布的所述石墨烯薄膜400可缓解漏极电场峰值；进一步的呈逐渐变长趋势的，尤其所述子石墨烯薄膜401的长度＜所述子石墨烯薄膜402的长度＜所述子石墨烯薄膜403时可达到电场缓变的效果。
接着，参阅图6，形成第二势垒层600，所述第二势垒层600覆盖所述单层石墨烯薄膜400及第一势垒层300。
作为示例，所述第二势垒层600可包括AlN势垒层、AlGaN势垒层、InAlN势垒层或InAlGaN势垒层。
作为示例，位于所述单层石墨烯薄膜400下表面的所述第一势垒层300与位于所述单层石墨烯薄膜400上表面的所述第二势垒层600可具有相同的材质及厚度。
具体的，先去除所述掩膜500，而后可利用臭氧进行表面清洁处理，然后在所述单层石墨烯薄膜400的整个表面上沉积所述第二势垒层600，厚度可为10nm～20nm，如10nm、15nm、20nm等的AlGaN势垒层，或InAlGaN等其他势垒层，其中，由于插入的石墨烯为单层石墨烯，从而所述第二势垒层600可在所述单层石墨烯薄膜400上成核并生长。
作为示例，位于所述单层石墨烯薄膜400下表面的所述第一势垒层300与位于所述单层石墨烯薄膜400上表面的所述第二势垒层600具有相同的材质及厚度。
具体的，本实施例中，所述第一势垒层300采用AlN势垒层，所述第二势垒层600采用AlGaN势垒层，但并非局限于此，其中，位于所述单层石墨烯薄膜400下表面的所述第一势垒层300与位于所述单层石墨烯薄膜400上表面的所述第二势垒层600也可采用相同的材质及厚度，以形成具有良好的结合性能及稳定性的势垒叠层结构，但并非局限于此，位于所述单层石墨烯薄膜400下表面的所述第一势垒层300与位于所述单层石墨烯薄膜400上表面的所述第二势垒层600也可具有不同的材质及厚度。
接着，参阅图7，形成SiN钝化层700，所述SiN钝化层700覆盖所述第二势垒层600，所述SiN钝化层700的厚度可为50nm～300nm，如50nm、100nm、200nm、300nm等。
作为示例，所述SiN钝化层700可为原位SiN钝化层，当所述SiN钝化层700采用所述原位SiN钝化层时，可在同一外延腔内一步形成，有利于抑制势垒层与SiN层的界面缺陷，但所述SiN钝化层700的形成方法及厚度并非局限于此。
接着，参阅图8a及图8b，形成电极，所述电极贯穿所述SiN钝化层700，所述电极包括源极801、漏极802及栅极803，且所述单层石墨烯薄膜400位于所述漏极802的下方，所述单层石墨烯薄膜400的长度Lg与所述漏极802的长度LD及栅漏间距LG-D的关系为LD<Lg<(LG-D+LD)。
具体的，可先通过光刻，定义出所述源极801及漏极802的形成区域，而后通过沉积金属，以及退火等的工艺，形成贯穿所述SiN钝化层700与所述第二势垒层600具有欧姆接触的所述源极801及漏极802，而后，再通过光刻，定义出所述栅极803的形成区域，并通过沉积金属，形成与所述第二势垒层600具有肖特基结构的所述栅极803。有关所述源极801、漏极802及栅极803的材质及制备方式，此处不作过分限制。
本实施例通过在所述GaN器件的漏极区插入具有零禁带宽度、高导电及可作为金属层使用的所述单层石墨烯薄膜400，可以吸收单粒子辐照过程中产生的电子、空穴对，以构成抗辐照单层石墨烯薄膜，从而可避免载流子不断积累而导致所述GaN器件的击穿，且插入在漏极区的所述单层石墨烯薄膜400，可同时增强所述GaN器件的散热，从而避免热量在栅-漏区的积累，以使得所述GaN器件具有良好的散热性及可靠性。
参阅图8a及图8b，本实施还提供一种GaN器件，所述GaN器件可采用上述制备方法制备，但并非局限于此，有关所述GaN器件的材质及制备方法等此处不作赘述。
具体的，所述GaN器件包括：
衬底100；
异质外延叠层，所述异质外延叠层包括GaN沟道层200及第一势垒层300；
单层石墨烯薄膜400，所述单层石墨烯薄膜400位于所述第一势垒层300上，且显露部分所述第一势垒层300；
第二势垒层600，所述第二势垒层600覆盖所述单层石墨烯薄膜400及第一势垒层300；
SiN钝化层700，所述SiN钝化层700覆盖所述第二势垒层600；
电极，所述电极贯穿所述SiN钝化层700，所述电极包括源极801、漏极802及栅极803，且所述单层石墨烯薄膜400位于所述漏极802下方，所述单层石墨烯薄膜400的长度Lg与所述漏极802的长度LD及栅漏间距LG-D的关系为LD<Lg<(LG-D+LD)。
作为示例，所述第一势垒层300可包括AlN势垒层、AlGaN势垒层、InAlN势垒层或InAlGaN势垒层；所述第二势垒层600可包括AlN势垒层、AlGaN势垒层、InAlN势垒层或InAlGaN势垒层。
作为示例，位于所述单层石墨烯薄膜400下表面的所述第一势垒层300与位于所述单层石墨烯薄膜400上表面的所述第二势垒层600可具有相同的材质及厚度；所述单层石墨烯薄膜的形貌包括呈连续式分布或是呈分段式分布。
具体的，参阅图5a及图8a所示，显示为呈连续式分布的石墨烯薄膜400的结构示意图，图5b及图8b则示意了具有间隙的呈分段式分布的所述石墨烯薄膜400的结构示意图。其中，当所述石墨烯薄膜400呈分段式分布时，每段子石墨烯薄膜401、402、403的长度可以一样，也可不同，所述子石墨烯薄膜401、402、403之间的间隙可相同或不同，如图5b及图8b中示意了具有相同间隙，但所述子石墨烯薄膜401、402、403呈逐渐变长趋势的分布状态，优选所述子石墨烯薄膜401的长度＜所述子石墨烯薄膜402的长度＜所述子石墨烯薄膜403的长度；但所述子石墨烯薄膜的长度及分布，以及所述间隙的长度变化并非局限于此。其中，具有间隙的呈分段式分布的所述石墨烯薄膜400可使得缓解漏极电场峰值；进一步的呈逐渐变长趋势的，尤其所述子石墨烯薄膜401的长度＜所述子石墨烯薄膜402的长度＜所述子石墨烯薄膜403时可达到电场缓变的效果。
综上所述，本发明的GaN器件及制备方法，GaN器件中包括衬底、第一势垒层、第二势垒层、单层石墨烯薄膜、SiN钝化层及电极，其中，单层石墨烯薄膜位于漏极下方，且单层石墨烯薄膜的长度Lg与漏极的长度LD及栅漏间距LG-D的关系为LD<Lg<(LG-D+LD)；本发明通过在GaN器件的漏极区插入具有零禁带宽度、高导电及可作为金属层使用的单层石墨烯薄膜，可以吸收单粒子辐照过程中产生的电子、空穴对，以构成抗辐照单层石墨烯薄膜，从而可避免载流子不断积累而导致GaN器件的击穿，且插入在漏极区的单层石墨烯薄膜，可同时增强GaN器件的散热，从而避免热量在栅-漏区的积累，以使得GaN器件具有良好的散热性及可靠性。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种GaN器件的制备方法，其特征在于，包括以下步骤：
提供衬底；
于所述衬底上形成异质外延叠层，所述异质外延叠层包括GaN沟道层及第一势垒层；
于所述第一势垒层上形成单层石墨烯薄膜；
图形化所述单层石墨烯薄膜，显露部分所述第一势垒层；
形成第二势垒层，所述第二势垒层覆盖所述单层石墨烯薄膜及第一势垒层；
形成SiN钝化层，所述SiN钝化层覆盖所述第二势垒层；
形成电极，所述电极贯穿所述SiN钝化层，所述电极包括源极、漏极及栅极，且所述单层石墨烯薄膜位于所述漏极下方，所述单层石墨烯薄膜的长度Lg与所述漏极的长度LD及栅漏间距LG-D的关系为LD<Lg<(LG-D+LD)。
2.根据权利要求1所述的GaN器件的制备方法，其特征在于：所述SiN钝化层为原位SiN钝化层，所述原位SiN钝化层的厚度为50nm～300nm。
3.根据权利要求1所述的GaN器件的制备方法，其特征在于：于所述第一势垒层上形成单层石墨烯薄膜的方法包括薄膜转移法。
4.根据权利要求1所述的GaN器件的制备方法，其特征在于：所述异质外延叠层包括位于所述衬底与所述GaN沟道层之间的缓冲层，所述缓冲层包括AlGaN缓冲层及GaN缓冲层中的一种或组合。
5.根据权利要求1所述的GaN器件的制备方法，其特征在于：所述第一势垒层包括AlN势垒层、AlGaN势垒层、InAlN势垒层或InAlGaN势垒层；所述第二势垒层包括AlN势垒层、AlGaN势垒层、InAlN势垒层或InAlGaN势垒层。
6.根据权利要求1所述的GaN器件的制备方法，其特征在于：位于所述单层石墨烯薄膜下表面的所述第一势垒层与位于所述单层石墨烯薄膜上表面的所述第二势垒层具有相同的材质及厚度。
7.根据权利要求1所述的GaN器件的制备方法，其特征在于：图形化所述单层石墨烯薄膜的方法包括采用等离子体刻蚀技术，以O2作为刻蚀气氛，并在10W～20W的功率条件下，刻蚀所述单层石墨烯薄膜；所述单层石墨烯薄膜的形貌包括呈连续式分布或是呈分段式分布。
8.一种GaN器件，其特征在于，所述GaN器件包括：
衬底；
异质外延叠层，所述异质外延叠层位于所述衬底上，所述异质外延叠层包括GaN沟道层及第一势垒层；
单层石墨烯薄膜，所述单层石墨烯薄膜位于所述第一势垒层上，且显露部分所述第一势垒层；
第二势垒层，所述第二势垒层覆盖所述单层石墨烯薄膜及第一势垒层；
SiN钝化层，所述SiN钝化层覆盖所述第二势垒层；
电极，所述电极贯穿所述SiN钝化层，所述电极包括源极、漏极及栅极，且所述单层石墨烯薄膜位于所述漏极下方，所述单层石墨烯薄膜的长度Lg与所述漏极的长度LD及栅漏间距LG-D的关系为LD<Lg<(LG-D+LD)。
9.根据权利要求8所述的GaN器件，其特征在于：所述第一势垒层包括AlN势垒层、AlGaN势垒层、InAlN势垒层或InAlGaN势垒层；所述第二势垒层包括AlN势垒层、AlGaN势垒层、InAlN势垒层或InAlGaN势垒层。
10.根据权利要求8所述的GaN器件，其特征在于：位于所述单层石墨烯薄膜下表面的所述第一势垒层与位于所述单层石墨烯薄膜上表面的所述第二势垒层具有相同的材质及厚度；所述单层石墨烯薄膜的形貌包括呈连续式分布或是呈分段式分布。
CN202110269228.0A 2021-03-12 2021-03-12 GaN器件及制备方法 Active CN113053748B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110269228.0A CN113053748B (zh) 2021-03-12 2021-03-12 GaN器件及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110269228.0A CN113053748B (zh) 2021-03-12 2021-03-12 GaN器件及制备方法

Publications (2)

Publication Number Publication Date
CN113053748A true CN113053748A (zh) 2021-06-29
CN113053748B CN113053748B (zh) 2022-02-11

Family

ID=76511881

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110269228.0A Active CN113053748B (zh) 2021-03-12 2021-03-12 GaN器件及制备方法

Country Status (1)

Country Link
CN (1) CN113053748B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956694A (zh) * 2011-08-26 2013-03-06 三星电子株式会社 具有可调势垒的石墨烯开关装置
CN105870165A (zh) * 2016-05-24 2016-08-17 江南大学 一种势垒层组分渐变的InAlN/GaN HEMT器件
CN106298905A (zh) * 2016-04-15 2017-01-04 苏州能讯高能半导体有限公司 一种半导体器件及其制造方法
CN107425051A (zh) * 2017-07-19 2017-12-01 苏州能讯高能半导体有限公司 一种半导体器件及其制备方法
WO2019176138A1 (en) * 2018-03-13 2019-09-19 Mitsubishi Electric Corporation High electron mobility transistor
CN112018176A (zh) * 2019-05-30 2020-12-01 苏州捷芯威半导体有限公司 一种半导体器件及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956694A (zh) * 2011-08-26 2013-03-06 三星电子株式会社 具有可调势垒的石墨烯开关装置
CN106298905A (zh) * 2016-04-15 2017-01-04 苏州能讯高能半导体有限公司 一种半导体器件及其制造方法
CN105870165A (zh) * 2016-05-24 2016-08-17 江南大学 一种势垒层组分渐变的InAlN/GaN HEMT器件
CN107425051A (zh) * 2017-07-19 2017-12-01 苏州能讯高能半导体有限公司 一种半导体器件及其制备方法
WO2019176138A1 (en) * 2018-03-13 2019-09-19 Mitsubishi Electric Corporation High electron mobility transistor
CN112018176A (zh) * 2019-05-30 2020-12-01 苏州捷芯威半导体有限公司 一种半导体器件及其制造方法

Also Published As

Publication number Publication date
CN113053748B (zh) 2022-02-11

Similar Documents

Publication Publication Date Title
US7679104B2 (en) Vertical type semiconductor device and manufacturing method of the device
TW552712B (en) Insulating gate AlGaN/GaN HEMT
TWI641133B (zh) 半導體單元
KR20150051822A (ko) 고전자 이동도 트랜지스터 및 그 제조방법
WO2013161478A1 (ja) 窒化物系半導体素子
TWI569439B (zh) 半導體單元
CN115472689A (zh) 一种具有超结结构的高电子迁移率晶体管及其制备方法
CN113035783B (zh) 石墨烯器件与GaN器件异质集成结构及制备方法
JP2019500755A (ja) Ｉｉｉａ−ｎ族デバイスのための非エッチ気体冷却エピタキシャルスタック
US20130069074A1 (en) Power device and method of manufacturing the same
CN111863957B (zh) 一种常闭型高电子迁移率晶体管及其制造方法
KR101172857B1 (ko) 인헨스먼트 노멀리 오프 질화물 반도체 소자 및 그 제조방법
CN111446169A (zh) 基于源极应力层的GaN器件及制备方法
TWI676290B (zh) 高電子移動率電晶體及其形成方法
CN111211161A (zh) 一种双向散热的纵向氮化镓功率晶体管及其制备方法
CN113053748B (zh) GaN器件及制备方法
KR20140115585A (ko) 멀티 필드 플레이트 트랜지스터 및 그 제조 방법
CN113793805B (zh) GaN基HEMT器件及其制备方法
WO2023141749A1 (en) GaN-BASED SEMICONDUCTOR DEVICE WITH REDUCED LEAKAGE CURRENT AND METHOD FOR MANUFACTURING THE SAME
TWI740058B (zh) 半導體裝置及其製造方法
CN113823557A (zh) 一种hemt器件及其制备方法
CN111584619A (zh) GaN器件及制备方法
CN111446289B (zh) 基于石墨烯覆盖层的氮化镓器件结构及其制备方法
CN113889412B (zh) 欧姆接触GaN器件及其制备方法
US20230031662A1 (en) Iii nitride semiconductor wafers

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant