CN113889412B - 欧姆接触GaN器件及其制备方法 - Google Patents

欧姆接触GaN器件及其制备方法 Download PDF

Info

Publication number
CN113889412B
CN113889412B CN202111480159.4A CN202111480159A CN113889412B CN 113889412 B CN113889412 B CN 113889412B CN 202111480159 A CN202111480159 A CN 202111480159A CN 113889412 B CN113889412 B CN 113889412B
Authority
CN
China
Prior art keywords
layer
region
gan
metal electrode
algan barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111480159.4A
Other languages
English (en)
Other versions
CN113889412A (zh
Inventor
邹鹏辉
王文博
马飞
李哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Jimaike Microelectronics Co Ltd
Original Assignee
Zhejiang Jimaike Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Jimaike Microelectronics Co Ltd filed Critical Zhejiang Jimaike Microelectronics Co Ltd
Priority to CN202111480159.4A priority Critical patent/CN113889412B/zh
Publication of CN113889412A publication Critical patent/CN113889412A/zh
Application granted granted Critical
Publication of CN113889412B publication Critical patent/CN113889412B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供一种欧姆接触GaN器件及其制备方法，先形成具有倾斜侧壁的光刻胶层，而后采用ICP刻蚀法图形化SiN钝化层，形成具有倾斜侧壁的SiN钝化层，而后进行离子注入在外延结构中形成贯穿AlGaN势垒层且底部延伸至GaN层中的源极区及漏极区，且源极区及漏极区的掺杂浓度均呈高斯分布，之后采用ICP刻蚀法，图形化AlGaN势垒层及GaN层，形成具有倾斜侧壁的GaN层，且显露中心掺杂区，再形成与中心掺杂区对应接触的源金属电极及漏金属电极，以及贯穿SiN钝化层与AlGaN势垒层接触的栅极金属电极，从而在离子注入的基础上，即可优化欧姆接触，同时还可把欧姆接触电极作为垂直场板，以提升GaN器件的耐压性能。

Description

欧姆接触GaN器件及其制备方法
技术领域
本发明属于半导体技术领域，涉及一种欧姆接触GaN器件及其制备方法。
背景技术
氮化镓（Gallium Nitride，GaN）作为第三代半导体材料，由于其禁带宽度大（3.4eV）、击穿场强高、导热性优良、电子饱和速度大等特点，已成为被广泛深入研究和应用的半导体材料。基于AlGaN/GaN异质结的高电子迁移率晶体管（High Electron MobilityTransistor，HEMT）由于具有自发极化和压电极化效应，无需掺杂即可产生高密度的二维电子气，且电子受到的散射小，迁移率高，可应用于性能优异的高频、大功率的电子器件。
GaN基HEMT器件的源欧姆接触及漏欧姆接触通常通过高温合金制作，或通过离子注入制作，以实现GaN器件的低欧姆接触电阻。目前为实现GaN器件的低欧姆接触电阻的需求，也有通过在源极区及漏极区采用二次外延的方式，以制备高掺杂的GaN层，从而实现低源欧姆接触电阻及漏欧姆接触电阻。
然而，当采用高温合金制作源欧姆接触及漏欧姆接触时，会使得欧姆接触形貌恶化，而当采用二次外延工艺制备高掺杂的GaN层时，制备工艺较繁琐，且成本较高，难度较大，难以扩大应用。因此，通过离子注入的方式以实现GaN器件的低欧姆接触的应用较多，但该方法仍需进一步优化，以尽可能降低欧姆接触电阻，以满足更高器件性能的要求。
因此，提供一种欧姆接触GaN器件及其制备方法，实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种欧姆接触GaN器件及其制备方法，用于解决现有技术中难以提供低欧姆接触电阻的GaN器件的问题。
为实现上述目的及其他相关目的，本发明提供一种欧姆接触GaN器件的制备方法，包括以下步骤：
提供衬底；
于所述衬底上形成外延结构，所述外延结构包括自下而上叠置的GaN层及AlGaN势垒层；
于所述AlGaN势垒层上形成覆盖所述AlGaN势垒层的SiN钝化层；
于所述SiN钝化层上形成覆盖所述SiN钝化层的光刻胶层，并图形化所述光刻胶层，形成具有倾斜侧壁的光刻胶层；
采用ICP刻蚀法，图形化所述SiN钝化层，形成具有倾斜侧壁的SiN钝化层；
进行离子注入，在所述外延结构中形成源极区及漏极区，所述源极区及所述漏极区贯穿所述AlGaN势垒层且底部延伸至所述GaN层中，且所述源极区及所述漏极区的掺杂浓度均呈高斯分布；
采用ICP刻蚀法，图形化所述AlGaN势垒层及所述GaN层，形成具有倾斜侧壁的GaN层，且显露所述源极区及所述漏极区中高斯分布的中心掺杂区；
形成与所述中心掺杂区对应接触的源金属电极及漏金属电极；
采用ICP刻蚀法，图形化所述SiN钝化层，形成与所述AlGaN势垒层接触的栅极金属电极。
可选地，图形化所述光刻胶层的方法包括电子束曝光法，且施加于所述光刻胶层的边缘区域的曝光剂量大于施加于所述光刻胶层的中心区域的曝光剂量。
可选地，图形化后的所述光刻胶层呈梯形形貌。
可选地，在形成的具有倾斜侧壁的所述GaN层中，所述GaN层的倾斜侧壁与水平面的夹角范围为15°~60°。
可选地，在形成所述源极区及所述漏极区时，离子注入的能量包括40KeV-70KeV，离子注入的剂量包括1e15-5e15/cm2。
可选地，所述离子注入的种类包括Si离子注入。
可选地，采用退火工艺形成所述源金属电极、所述漏金属电极及所述栅极金属电极，且退火温度包括400℃-600℃。
本发明还提供一种欧姆接触GaN器件，所述GaN器件包括：
衬底；
外延结构，所述外延结构位于所述衬底上，所述外延结构包括自下而上叠置的GaN层及AlGaN势垒层，所述GaN层具有倾斜侧壁；
SiN钝化层，所述SiN钝化层位于所述AlGaN势垒层上；
源极区及漏极区，所述源极区及所述漏极区位于所述GaN层中，所述源极区及所述漏极区的掺杂浓度均呈高斯分布，且高斯分布的中心掺杂区显露于所述GaN层的倾斜侧壁；
源金属电极及漏金属电极，所述源金属电极及所述金属漏电极贯穿所述SiN钝化层及所述AlGaN势垒层，且分别与对应的所述中心掺杂区接触；
栅极金属电极，所述栅极金属电极贯穿所述SiN钝化层与所述AlGaN势垒层相接触。
可选地，所述GaN层的倾斜侧壁与水平面的夹角范围为15°~60°。
可选地，所述源极区及所述漏极区均为Si离子注入掺杂区。
如上所述，本发明的欧姆接触GaN器件及其制备方法，先形成具有倾斜侧壁的光刻胶层，而后采用ICP刻蚀法图形化SiN钝化层，形成具有倾斜侧壁的SiN钝化层，而后进行离子注入在外延结构中形成贯穿AlGaN势垒层且底部延伸至GaN层中的源极区及漏极区，且源极区及漏极区的掺杂浓度均呈高斯分布，之后采用ICP刻蚀法，图形化AlGaN势垒层及GaN层，形成具有倾斜侧壁的GaN层，且显露高斯分布的中心掺杂区，再形成与中心掺杂区对应接触的源金属电极及漏金属电极，以及贯穿SiN钝化层与AlGaN势垒层接触的栅极金属电极，且自器件中心越往器件边缘方向延伸，源金属电极及漏金属电极越深入GaN层，从而可形成垂直场板，从而本发明在离子注入的基础上，即可优化欧姆接触，同时还可把欧姆接触电极作为垂直场板，以提升GaN器件的耐压性能。
附图说明
图1显示为本发明实施例中形成SiN钝化层后的结构示意图。
图2显示为本发明实施例中形成具有倾斜侧壁的光刻胶层后的结构示意图。
图3显示为本发明实施例中形成具有倾斜侧壁的SiN钝化层后的结构示意图。
图4显示为本发明实施例中进行离子注入的结构示意图。
图5显示为本发明实施例中形成源极区及漏极区后的结构示意图。
图6显示为本发明实施例中形成具有倾斜侧壁的GaN层后的结构示意图。
图7显示为本发明实施例中形成源金属电极及漏金属电极后的结构示意图。
图8显示为本发明实施例中形成栅金属电极后的结构示意图。
元件标号说明
110-GaN层；120-AlGaN势垒层；200-SiN钝化层；300-光刻胶层；410-源极区；420-漏极区；411-源极中心掺杂区；421-漏极中心掺杂区；510-源金属电极；520-漏金属电极；530-栅极金属电极。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。本文使用的“介于……之间”表示包括两端点值。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。
本实施例提供一种欧姆接触GaN器件的制备方法，包括以下步骤：
S1：提供衬底；
S2：于所述衬底上形成外延结构，所述外延结构包括自下而上叠置的GaN层及AlGaN势垒层；
S3：于所述AlGaN势垒层上形成覆盖所述AlGaN势垒层的SiN钝化层；
S4：于所述SiN钝化层上形成覆盖所述SiN钝化层的光刻胶层，并图形化所述光刻胶层，形成具有倾斜侧壁的光刻胶层；
S5：采用ICP刻蚀法，图形化所述SiN钝化层，形成具有倾斜侧壁的SiN钝化层；
S6：进行离子注入，在所述外延结构中形成源极区及漏极区，所述源极区及所述漏极区贯穿所述AlGaN势垒层且底部延伸至所述GaN层中，且所述源极区及所述漏极区的掺杂浓度均呈高斯分布；
S7：采用ICP刻蚀法，图形化所述AlGaN势垒层及所述GaN层，形成具有倾斜侧壁的GaN层，且显露所述源极区及所述漏极区中高斯分布的中心掺杂区；
S8：形成与所述中心掺杂区对应接触的源金属电极及漏金属电极；
S9：采用ICP刻蚀法，图形化所述SiN钝化层，形成与所述AlGaN势垒层接触的栅极金属电极。
本实施例在离子注入的基础上，即可优化欧姆接触，同时还可把欧姆接触电极作为垂直场板，以提升GaN器件的耐压性能。具体的，参阅图1~图8，显示为本实施例中在制备欧姆接触GaN器件时，各步骤所呈现的结构示意图。
首先，执行步骤S1，提供衬底（未图示）。
具体的，所述衬底可包括Si衬底、SiC衬底及蓝宝石衬底中的一种，所述衬底的种类并非局限于此。其中，由于Si衬底具有大尺寸、价格便宜等特点，本实施例中，优选所述衬底采用Si（111）衬底，以满足节约成本的需求，以及基于晶格适应性，（111）取向的Si衬底有利于后续材料的生长。其中，所述衬底的尺寸可采用8吋晶圆、12吋晶圆等，此处不作过分限制。
接着，如图1，执行步骤S2，于所述衬底上形成外延结构，所述外延结构包括自下而上叠置的GaN层110及AlGaN势垒层120。
具体的，所述外延结构可包括位于所述衬底上的AlN成核层及缓冲层，以通过所述AlN成核层作为种子层，通过所述缓冲层缓解GaN层110与所述衬底的晶格不匹配及热膨胀系数不匹配的问题。其中，所述缓冲层可包括AlGaN缓冲层及GaN缓冲层中的一种或组合，所述AlGaN缓冲层可包括单层或AlxGa1-xN叠层，x的取值范围可包括0＜x＜1，且远离所述GaN层110的AlxGa1-xN层的x值大于临近所述GaN层110的AlxGa1-xN层的x值，以缓解所述衬底与所述GaN层110晶格不匹配及热膨胀系数不匹配的问题。在形成所述AlGaN缓冲层之后，还可形成高阻的所述GaN缓冲层，以形成具有良好的防漏电性能的GaN器件，且在形成高阻的所述GaN缓冲层后，还可形成AlN背势垒层，以通过所述AlN背势垒层的自极化能力，进一步的提高二维电子气浓度，从而制备具有良好的防漏电性能及较高的击穿电压的GaN器件。所述AlGaN势垒层120可包括AlxGa1-xN层，x的取值范围可为0＜x＜1，优选x=0.3，但并非局限于此。本实施例中，为简化结构，所述外延结构仅采用依次堆叠的所述GaN层110及AlGaN势垒层120，关于所述外延结构的具体设置，可根据需要进行选择，此处不作过分限制。
接着，执行步骤S3，于所述AlGaN势垒层120上形成覆盖所述AlGaN势垒层120的SiN钝化层200。
具体的，可采用表面CVD法沉积所述SiN钝化层200，以通过形成的所述SiN钝化层200保护所述AlGaN势垒层120的表面，避免后续工艺对所述AlGaN势垒层120造成损伤。
接着，如图2，执行步骤S4，于所述SiN钝化层200上形成覆盖所述SiN钝化层200的光刻胶层300，并图形化所述光刻胶层300，形成具有倾斜侧壁的光刻胶层300。
作为示例，图形化所述光刻胶层300的方法可包括电子束曝光法，且施加于所述光刻胶层300的边缘区域的曝光剂量大于施加于所述光刻胶层300的中心区域的曝光剂量；优选自边缘区域往中心区域延伸，曝光剂量呈逐渐递减趋势。
具体的，可利用光刻法通过电子束曝光法，对曝光剂量进行控制，使得施加于所述光刻胶层300的边缘区域的曝光剂量大于施加于所述光刻胶层300的中心区域的曝光剂量，从而经过显影后，所述光刻胶层300可呈现边缘倾斜的形貌，即中间高，两端低，具有倾斜侧壁的所述光刻胶层300，其中，所述光刻胶层300的两个倾斜侧壁在垂向上的投影可分别覆盖后续形成的源极区及漏极区。本实施例中，图形化后的所述光刻胶层300呈梯形形貌，但并非局限于此，也可为上部为梯形下部为方形的类梯形形貌等。
接着，参阅图3，执行步骤S5，采用ICP刻蚀法，图形化所述SiN钝化层200，形成具有倾斜侧壁的SiN钝化层200。
具体的，可利用干法ICP刻蚀法，将图形化的所述光刻胶层300的形貌传递到所述SiN钝化层200上，使所述SiN钝化层200呈现具有倾斜侧壁的形貌。其中，在进行该步骤时，所述光刻胶层300的倾斜侧壁被去除，仅保留位于中心区域的部分所述光刻胶层300，以作为后续工艺的掩膜层，从而可显露所述SiN钝化层200的倾斜侧壁，且所述SiN钝化层200的倾斜侧壁的倾斜角与所述光刻胶层300的倾斜侧壁的倾斜角相同。
接着，参阅图4及图5，执行步骤S6，进行离子注入，在所述外延结构中形成源极区410及漏极区420，所述源极区410及所述漏极区420贯穿所述AlGaN势垒层120且底部延伸至所述GaN层110中，且所述源极区410及所述漏极区420的掺杂浓度均呈高斯分布，即具有掺杂浓度最高点。
作为示例，在形成所述源极区410及所述漏极区420时，离子注入的能量可包括40KeV-70KeV，离子注入的剂量可包括1e15-5e15/cm2；且所述离子注入的种类可包括Si离子注入。由于离子注入分布形式除了能量、剂量，主要取决于隔离层形貌、厚度，因此通过梯形隔离层的离子注入，在进入GaN材料的分布中，其掺杂浓度最高点也呈梯形分布。
具体的，本实施例中，所述离子注入的种类选用Si离子注入，以形成所述源极区410及所述漏极区420，但所述离子注入的种类并非局限于此，可根据需要制备的GaN器件的种类，以选用对应的掺杂离子，最终实现不同掺杂类型的GaN器件。本实施例中，在进行离子注入时，离子注入的能量包括40KeV-70KeV，如40KeV、50KeV、60KeV、70KeV等，且离子注入的剂量包括1e15-5e15/cm2，如1e15、2e15、3e15、4e15、5e15等，以形成贯穿所述AlGaN势垒层120且底部延伸至所述GaN层110中的所述源极区410及所述漏极区420，关于所述离子注入的能量及剂量，具体可根据需要掺杂的深度及需要掺杂的量进行选择。其中，由于离子注入成准高斯分布，因此，参阅图5，在所述源极区410及所述漏极区420中，分别对应形成有中心掺杂区，即源极中心掺杂区411及漏极中心掺杂区421，且在所述源极中心掺杂区411及所述漏极中心掺杂区421中的中心区域，如虚线代表的区域处为离子注入浓度的最高点，且由于所述SiN钝化层200的侧壁呈倾斜形貌，因此离子注入的最高点位置与所述SiN钝化层200的倾斜侧壁的形貌一致，即作为隔离介质的所述SiN钝化层200的厚度越厚，在同样的离子注入能量下，离子注入的深度越浅，反之，所述SiN钝化层200的厚度越薄，离子注入的深度越深。
接着，参阅图6，执行步骤S7，采用ICP刻蚀法，图形化所述AlGaN势垒层120及所述GaN层110，形成具有倾斜侧壁的GaN层110，且显露所述源极区410及所述漏极区420中高斯分布的所述源极中心掺杂区411及所述漏极中心掺杂区421。
具体的，利用干法ICP法，其中，刻蚀气氛可以为Cl基气体，且由于ICP刻蚀会把原来具有倾斜侧壁的所述SiN钝化层200的形貌传递到刻蚀表面，所以最后很容易形成具有倾斜侧壁的刻蚀表面，即形成具有倾斜侧壁的GaN层110，即通过刻蚀位于所述源极区410及所述漏极区420上的所述AlGaN势垒层120和部分所述GaN层110，可显露所述源极中心掺杂区411及所述漏极中心掺杂区421所对应的离子注入的最高点位置，以便后续形成较好的欧姆接触。
作为示例，在形成的具有倾斜侧壁的所述GaN层110中，所述GaN层110的倾斜侧壁与水平面的夹角范围可为15°~60°，如15°、30°、45°、60°等。
接着，参阅图7，执行步骤S8，形成与所述源极中心掺杂区411及所述漏极中心掺杂区421对应接触的源金属电极510及漏金属电极520。
具体的，在刻蚀的具有倾斜侧壁的所述GaN层110的表面上制备所述源金属电极510及所述漏金属电极520时，金属电极越往源、漏极外端，伸入所述GaN层110中的深度越深，从而所述源金属电极510及所述漏金属电极520的底部呈现倾斜界面，这可使得制备的GaN器件工作时的漏极最高电场强度得以缓解，从而提高GaN器件的耐压，且金属电极直接与离子注入的浓度最高点接触，也可使得欧姆接触电阻最小。
接着，参阅图8，执行步骤S9，采用ICP刻蚀法，图形化所述SiN钝化层200，形成与所述AlGaN势垒层120接触的栅极金属电极530。
具体的，可利用光刻定义栅极区，然后采用干法ICP刻蚀栅极区处的所述SiN钝化层200，并沉积金属，形成所述栅极金属电极530，以完成GaN器件的制备。
作为示例，可采用退火工艺形成所述源金属电极510、所述漏金属电极520及所述栅极金属电极530，且退火温度可包括400℃-600℃，如400℃、500℃、600℃等，具体可根据需要进行选择。
如图8，本实施例还提供一种欧姆接触GaN器件，所述欧姆接触GaN器件包括衬底（未图示）、外延结构、SiN钝化层200、源极区410、漏极区420、源金属电极510、漏金属电极520及栅极金属电极530。其中，所述外延结构位于所述衬底上，所述外延结构包括自下而上叠置的GaN层110及AlGaN势垒层120，所述GaN层110具有倾斜侧壁，所述SiN钝化层200位于所述AlGaN势垒层120上，所述源极区410及所述漏极区420位于所述GaN层110中，所述源极区410及所述漏极区420的掺杂浓度均呈高斯分布，且高斯分布的中心掺杂区即源极中心掺杂区411及漏极中心掺杂区421显露于所述GaN层110的倾斜侧壁，所述源金属电极510及所述金属漏电极520贯穿所述SiN钝化层200及所述AlGaN势垒层120，且分别与对应的所述中心掺杂区接触，所述栅极金属电极530贯穿所述SiN钝化层200与所述AlGaN势垒层120相接触。
关于所述欧姆接触GaN器件的材质、制备方法等均可参阅上述制备工艺，此处不作赘述。
综上所述，本发明的欧姆接触GaN器件及其制备方法，先形成具有倾斜侧壁的光刻胶层，而后采用ICP刻蚀法图形化SiN钝化层，形成具有倾斜侧壁的SiN钝化层，而后进行离子注入在外延结构中形成贯穿AlGaN势垒层且底部延伸至GaN层中的源极区及漏极区，且源极区及漏极区的掺杂浓度均呈高斯分布，之后采用ICP刻蚀法，图形化AlGaN势垒层及GaN层，形成具有倾斜侧壁的GaN层，且显露高斯分布的中心掺杂区，再形成与中心掺杂区对应接触的源金属电极及漏金属电极，以及贯穿SiN钝化层与AlGaN势垒层接触的栅极金属电极，且自器件中心越往器件边缘方向延伸，源金属电极及漏金属电极越深入GaN层，从而可形成垂直场板，从而本发明在离子注入的基础上，即可优化欧姆接触，同时还可把欧姆接触电极作为垂直场板，以提升GaN器件的耐压性能。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (7)

1.一种欧姆接触GaN器件的制备方法，其特征在于，包括以下步骤：
提供衬底；
于所述衬底上形成外延结构，所述外延结构包括自下而上叠置的GaN层及AlGaN势垒层；
于所述AlGaN势垒层上形成覆盖所述AlGaN势垒层的SiN钝化层；
于所述SiN钝化层上形成覆盖所述SiN钝化层的光刻胶层，并图形化所述光刻胶层，形成具有倾斜侧壁的光刻胶层；
采用ICP刻蚀法，图形化所述SiN钝化层，形成具有倾斜侧壁的SiN钝化层；
进行离子注入，在所述外延结构中形成源极区及漏极区，所述源极区及所述漏极区贯穿所述AlGaN势垒层且底部延伸至所述GaN层中，且所述源极区及所述漏极区的掺杂浓度均呈高斯分布；
采用ICP刻蚀法，图形化所述AlGaN势垒层及所述GaN层，形成具有倾斜侧壁的GaN层，且显露所述源极区及所述漏极区中高斯分布的中心掺杂区；
形成与所述中心掺杂区对应接触的源金属电极及漏金属电极；
采用ICP刻蚀法，图形化所述SiN钝化层，形成与所述AlGaN势垒层接触的栅极金属电极。
2.根据权利要求1所述的欧姆接触GaN器件的制备方法，其特征在于：图形化所述光刻胶层的方法包括电子束曝光法，且施加于所述光刻胶层的边缘区域的曝光剂量大于施加于所述光刻胶层的中心区域的曝光剂量。
3.根据权利要求2所述的欧姆接触GaN器件的制备方法，其特征在于：图形化后的所述光刻胶层呈梯形形貌。
4.根据权利要求1所述的欧姆接触GaN器件的制备方法，其特征在于：在形成的具有倾斜侧壁的所述GaN层中，所述GaN层的倾斜侧壁与水平面的夹角范围为15°~60°。
5.根据权利要求1所述的欧姆接触GaN器件的制备方法，其特征在于：在形成所述源极区及所述漏极区时，离子注入的能量包括40KeV-70KeV，离子注入的剂量包括1e15-5e15/cm2。
6.根据权利要求5所述的欧姆接触GaN器件的制备方法，其特征在于：所述离子注入的种类包括Si离子注入。
7.根据权利要求1所述的欧姆接触GaN器件的制备方法，其特征在于：采用退火工艺形成所述源金属电极、所述漏金属电极及所述栅极金属电极，且退火温度包括400℃-600℃。
CN202111480159.4A 2021-12-07 2021-12-07 欧姆接触GaN器件及其制备方法 Active CN113889412B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111480159.4A CN113889412B (zh) 2021-12-07 2021-12-07 欧姆接触GaN器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111480159.4A CN113889412B (zh) 2021-12-07 2021-12-07 欧姆接触GaN器件及其制备方法

Publications (2)

Publication Number Publication Date
CN113889412A CN113889412A (zh) 2022-01-04
CN113889412B true CN113889412B (zh) 2022-02-22

Family

ID=79015719

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111480159.4A Active CN113889412B (zh) 2021-12-07 2021-12-07 欧姆接触GaN器件及其制备方法

Country Status (1)

Country Link
CN (1) CN113889412B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4940557B2 (ja) * 2005-02-08 2012-05-30 日本電気株式会社 電界効果トランジスタ及びその製造方法
US10204791B1 (en) * 2017-09-22 2019-02-12 Power Integrations, Inc. Contact plug for high-voltage devices
CN111952355B (zh) * 2020-08-21 2021-03-12 浙江大学 基于多漏指结构的GaN HEMT器件及其制备方法
CN112670336A (zh) * 2020-12-11 2021-04-16 中山市华南理工大学现代产业技术研究院 一种GaN基HEMT低温无金欧姆接触电极及其制备方法

Also Published As

Publication number Publication date
CN113889412A (zh) 2022-01-04

Similar Documents

Publication Publication Date Title
JP5501618B2 (ja) 高電子移動トランジスタ（ｈｅｍｔ）、半導体デバイスおよびその製造方法
US8946780B2 (en) Ohmic contact schemes for group III-V devices having a two-dimensional electron gas layer
US11056572B2 (en) Semiconductor device and method for manufacturing the same
KR101285598B1 (ko) 질화물계 이종접합 반도체 소자 및 그 제조 방법
JP2009283915A (ja) 浅いイオン注入された領域を含む半導体デバイスとその形成方法
CN117438457B (zh) 凹槽栅型GaN基HEMT器件及其制备方法
WO2020181548A1 (zh) GaN基超结型垂直功率晶体管及其制作方法
CN113035783A (zh) 石墨烯器件与GaN器件异质集成结构及制备方法
CN113113480A (zh) 具有p-GaN盖帽层的HEMT器件及制备方法
CN113889412B (zh) 欧姆接触GaN器件及其制备方法
CN113793805B (zh) GaN基HEMT器件及其制备方法
CN113035935B (zh) GaN器件及制备方法
TWI740058B (zh) 半導體裝置及其製造方法
KR102066617B1 (ko) 전력 반도체 소자
CN113053748B (zh) GaN器件及制备方法
TWI667793B (zh) 半導體裝置及其形成方法
CN219832664U (zh) 一种基于氧处理的高性能p-GaN栅增强型晶体管
CN219246685U (zh) 一种氮化镓基高电子迁移率晶体管
TWI791364B (zh) 常關型氮化鎵元件的製造方法
US20240014307A1 (en) High electron mobility transistor (hemt) device and method of forming the same
CN216719952U (zh) 一种具有复合钝化层结构的hemt器件
CN108695383B (zh) 实现高频mis-hemt的方法及mis-hemt器件
CN116314314A (zh) 一种使用侧栅结构的n面hemt高频器件及其制备方法
CN116959981A (zh) 增强型AlGaN/GaN基HEMT器件的制备方法
CN117542875A (zh) 氮化镓基增强型射频器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant