CN117542875A - 氮化镓基增强型射频器件及其制备方法 - Google Patents
氮化镓基增强型射频器件及其制备方法 Download PDFInfo
- Publication number
- CN117542875A CN117542875A CN202210915204.2A CN202210915204A CN117542875A CN 117542875 A CN117542875 A CN 117542875A CN 202210915204 A CN202210915204 A CN 202210915204A CN 117542875 A CN117542875 A CN 117542875A
- Authority
- CN
- China
- Prior art keywords
- layer
- gate
- passivation layer
- drain
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 20
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 14
- 238000002360 preparation method Methods 0.000 title claims abstract description 10
- 238000002161 passivation Methods 0.000 claims abstract description 78
- 230000004888 barrier function Effects 0.000 claims abstract description 54
- 239000002131 composite material Substances 0.000 claims abstract description 44
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims abstract description 33
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 19
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 230000005533 two-dimensional electron gas Effects 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims description 23
- 229910052738 indium Inorganic materials 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 13
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052733 gallium Inorganic materials 0.000 claims description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 4
- 229910001199 N alloy Inorganic materials 0.000 claims description 3
- 238000002955 isolation Methods 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 230000009993 protective function Effects 0.000 claims description 3
- 125000006850 spacer group Chemical group 0.000 claims description 2
- 239000010410 layer Substances 0.000 claims 45
- 239000002356 single layer Substances 0.000 claims 1
- 230000010287 polarization Effects 0.000 description 5
- 229910002704 AlGaN Inorganic materials 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910002056 binary alloy Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910002059 quaternary alloy Inorganic materials 0.000 description 2
- 229910002058 ternary alloy Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明提供一种氮化镓基增强型射频器件及其制备方法，包括：衬底；缓冲层，形成在所述衬底层上表面；势垒层，形成在所述缓冲层的上表面；钝化层，设置在所述势垒层的部分上表面；源/漏欧姆接触，设置在所述势垒层未被所述钝化层覆盖的上表面；T型栅，设置在所述源/漏欧姆接触之间，所述T型栅设置在所述势垒层未被所述钝化层覆盖的上表面，所述T型栅的栅脚与所述钝化层间隔设置；复合层，设置在所述T型栅的栅脚与所述钝化层的间隔区域及T型栅与源漏间的有源区区域，所述复合层包括在所述钝化层上表面依次叠层设置的氮化铝膜层和氮化硅膜层。本发明提供的氮化镓基增强型射频器件及其制备方法，能够恢复栅脚两侧未被钝化层覆盖的裸漏区域的二维电子气，保证器件具有良好的功率射频特性。
Description
技术领域
本发明涉及半导体器件技术领域，尤其涉及一种氮化镓基增强型射频器件及其制备方法。
背景技术
Al(In,Ga)N/GaN异质结高电子迁移率晶体管(High-Electron-MobilityTransistor,HEMT)凭借其高迁移率的二维电子气2DEG，高击穿电压和高功率密度等优异的性能，成为了下一代微波功率器件以及功率射频集成的绝佳选择。然而由于Al(In,Ga)N/GaN异质结存在极化诱导的高密度2DEG，GaN HEMT是天然的耗尽型器件。为了避免负压关断，安全失效，提高系统可靠性以及实现板级集成，可以采用超薄体UTB-Al(In,Ga)N/GaN异质结实现无需刻蚀的Al(In,Ga)N势垒层的高均匀性本征增强型射频功率器件。应用上述的技术结合T型栅技术制备的增强型射频功率器件，能够实现增强型器件并保证其射频性能，但是由于栅脚附近暴漏区域的二维电子气没有恢复，难以兼顾其功率特性。
发明内容
本发明提供的氮化镓基增强型射频器件及其制备方法，能够恢复栅脚两侧有源区的二维电子气，保证器件具有良好的射频功率特性。
第一方面，本发明提供一种氮化镓基增强型射频器件，包括：
衬底；
缓冲层，形成在所述衬底层上表面；
势垒层，形成在所述缓冲层的上表面；
钝化层，设置在所述势垒层的部分上表面；
源/漏欧姆接触，设置在所述势垒层未被所述钝化层覆盖的上表面；
T型栅，设置在所述源/漏欧姆接触之间，所述T型栅设置在所述势垒层未被所述钝化层覆盖的上表面，所述T型栅的栅脚与所述钝化层间隔设置；
复合层，设置在所述T型栅的栅脚与所述钝化层的间隔区域以及T型栅与源漏间的有源区区域，以恢复所述T型栅栅脚未被钝化层覆盖的裸漏区域的二维电子气；其中，所述复合层包括在所述钝化层上表面依次叠层设置的氮化铝膜层和氮化硅膜层。
可选地，所述复合层由所述间隔区域向外延伸，以覆盖所述T型栅侧壁、钝化层侧壁、钝化层上表面、源/漏欧姆接触的部分上表面以及T型栅的部分上表面，以使所述复合层作为二次钝化层形成保护作用。
可选地，所述势垒层包括铝、铟和镓中一种以上的元素与氮元素形成的合金。
可选地，所述钝化层与所述势垒层的刻蚀选择比大于预定的阈值。
可选地，所述钝化层的厚度为10～120nm，所述复合层中的氮化铝膜层的厚度为2～10nm。
可选地，所述T型栅的栅脚长度不大于100nm。
可选地，所述势垒层的厚度不大于10nm。
可选地，所述钝化层包括氮化硅形成的单层的钝化层，或者所述钝化层包括氮化铝和氮化硅形成的堆叠膜层。
第二方面，本发明还提供一种氮化镓基增强型射频器件制备方法，包括：
提供一衬底；
在所述衬底上依次形成缓冲层、势垒层和钝化层；
对所述钝化层进行刻蚀，以使所述势垒层的源/漏区域和栅极区域暴露；
在所述源/漏区域制备欧姆接触并实现器件隔离；
在所述栅极区域制备T型栅，使所述T型栅的栅脚与所述钝化层间隔设置；
依次采用氮化铝和氮化硅形成堆叠的复合膜层，并对所述复合膜层进行刻蚀，在刻蚀过程中，至少保留所述栅脚与所述钝化层间隔内及T型栅与源漏间的有源区区域的复合膜层。
可选地，依次采用氮化铝和氮化硅形成堆叠的复合膜层并对所述复合膜层进行刻蚀，包括：
在T型栅栅脚两侧暴露的势垒层以及及栅与源漏间的有源区表面形成所述复合层；
对所述复合层进行刻蚀，暴露所述源/漏区域的欧姆接触以及栅极金属的上表面。
在本发明提供的技术方案中，采用氮化铝在栅脚两侧有源区进行回填，从而利用氮化铝的极化电荷恢复栅脚两侧有源区的二维电子气，获得良好的界面水平，在实现增强型器件和提高射频性能的同时，保证了器件良好的功率特性；再利用氮化硅与氮化铝进行复合，对氮化铝形成保护。在本发明提供的技术方案中，综合的利用了氮化铝与势垒层界面的极化电荷和缓冲层与势垒层N界面的正电荷，充分保证了器件的阈值均一性、功率性能和射频性能。
附图说明
图1为本发明一实施例氮化镓基增强型射频器件的示意图；
图2为本发明另一实施例氮化镓基增强型射频器件的制备流程图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供本发明提供一种氮化镓基增强型射频器件，如图1所示，包括：
衬底；在一些实施例中，衬底可以为单晶硅、多晶硅、硅锗、锗硅、碳化硅或者其他有机材料制备的衬底。
缓冲层，形成在所述衬底层上表面；在一些实施例中，缓冲层可以为氮化镓材料制备的膜层。制备方法包括但不限于物理气相沉积、化学气相沉积或原子沉积等方式。
势垒层，形成在所述缓冲层的上表面；在一些实施例中，势垒层可以为铝、铟和镓中的一种以上的材料与氮形成的合金膜层。
钝化层，设置在所述势垒层的部分上表面；在一些实施例中，钝化层的形成可以采用包括但不限于低压力化学气相沉积法形成。由于钝化层需要进行刻蚀，因此，钝化层需要与势垒层具有高刻蚀选择比，以便在刻蚀钝化层的过程中采用势垒层作为刻蚀停止层。钝化层可以采用单层膜层，也可以采用多种膜层堆叠形成的堆叠膜层。
源/漏欧姆接触，设置在所述势垒层未被所述钝化层覆盖的上表面；在一些实施例中，源/漏欧姆接触是在后续的源极和漏极的制备基础，源/漏欧姆接触设置在势垒层的两侧，并且源/漏欧姆接触之间间隔设置。
T型栅，设置在所述源/漏欧姆接触之间，所述T型栅设置在所述势垒层未被所述钝化层覆盖的上表面，所述T型栅的栅脚与所述钝化层间隔设置；在一些实施例中，T型栅采用包括但不限于电子束工艺制备。在制备的过程中，对覆盖在钝化层和势垒层上的光刻胶分两次曝光，第一次曝光形成T型栅的顶部栅帽区域对应的图形，第二次曝光形成对应栅脚的图形。在两次曝光形成的图形中形成T型栅后，将光刻胶剥离，即形成T型栅。
复合层，设置在所述T型栅的栅脚与所述钝化层的间隔区域及栅与源漏间的有源区区域，，以恢复所述T型栅栅脚未被钝化层覆盖的裸漏区域的二维电子气；其中，所述复合层包括在所述钝化层上表面依次叠层设置的氮化铝膜层和氮化硅膜层。在一些实施例中，在形成复合层之后，栅脚两侧未被钝化层覆盖的裸漏区域的二维电子气，采用氮化铝膜层与势垒层之间的极化电荷，以及氮化铝膜层与势垒层界面的正电荷来恢复。
在本发明实施例提供的技术方案中，采用氮化铝在栅脚两侧有源区进行回填，从而利用氮化铝的极化电荷恢复栅脚两侧有源区的二维电子气，同时获得良好的界面水平，在实现增强型器件和提高射频性能的同时，保证了器件良好的功率特性；再利用氮化硅与氮化铝进行复合，对氮化铝形成保护。在本发明实施例提供的技术方案中，综合的利用了氮化铝与势垒层界面的极化电荷和缓冲层与势垒层N界面的正电荷，充分保证了器件的阈值均一性、功率性能和射频性能。
作为一种可选的实施方式，继续如图1所示，所述复合层由所述间隔区域向外延伸，以覆盖所述T型栅侧壁、钝化层侧壁、钝化层上表面、源/漏欧姆接触的部分上表面以及T型栅的部分上表面，以使所述复合层作为二次钝化层形成保护作用。在一些实施例中，复合层向外延伸后，覆盖所述钝化层侧壁和钝化层上表面能够形成二次钝化，对器件具有良好的保护作用。同时，覆盖T型栅侧壁、源/漏欧姆接触的部分上表面以及T型栅的部分上表面也能够对T型栅和源/漏欧姆接触形成保护。
作为一种可选的实施方式，所述势垒层包括铝、铟和镓中一种以上的元素与氮元素形成的合金。在一些实施例中，势垒层其可以是AlN二元合金层，也可以是AlGaN、AlInN或者InGaN三元合金层，或者AlInGaN四元合金层。
作为一种可选的实施方式，所述钝化层与所述势垒层的刻蚀选择比大于预定的阈值。在一些实施例中，中间的缓冲层的刻蚀过程可以采用F基等离子体刻蚀去除，刻蚀过程在Al(In,Ga)N层表面自动截止，以保证增强型阈值的均匀性。
作为一种可选的实施方式，所述钝化层的厚度为10～120nm，所述复合层中的氮化铝膜层的厚度为2～10nm。
作为一种可选的实施方式，所述T型栅的栅脚长度不大于100nm。
作为一种可选的实施方式，所述势垒层的厚度不大于10nm。在一些实施例中，势垒层的厚度足够薄才能够形成增强型器件，因此，在本实施方式中，为了实现增强型器件，将势垒层的厚度设置为10nm以下。
作为一种可选的实施方式，所述钝化层包括氮化硅形成的单层的钝化层，或者所述钝化层包括氮化铝和氮化硅形成的堆叠膜层。
第二方面，本发明还提供一种氮化镓基增强型射频器件制备方法，如图2所示，包括：
步骤100，提供一衬底；
步骤200，在所述衬底上依次形成缓冲层、势垒层和钝化层；在一些实施例中，超薄势垒层例如可以为Al(In,Ga)N层，其厚度低于10nm，以保证实现增强型，势垒层的制备材料可以是AlN二元合金层，也可以是AlGaN、AlInN或者InGaN三元合金层，或者AlInGaN四元合金层。
步骤300，对所述钝化层进行刻蚀，以使所述势垒层的源/漏区域和栅极区域暴露；在一些实施例中，钝化层例如可以为LPCVD-SiN钝化层，其厚度介于10-120nm之间，LPCVD-SiN层被F基等离子体刻蚀去除，刻蚀过程在Al(In,Ga)N层表面自动截止，以保证增强型阈值的均匀性。钝化层可以为单层的钝化层，例如可以为LPCVD-SiN形成的钝化层，也可以为堆叠膜层形成的钝化层，例如可以为PEALD-AlN和PECVD-SiN形成的钝化层。
步骤400，在所述源/漏区域制备欧姆接触并实现器件隔离；
步骤500，在所述栅极区域制备T型栅，使所述T型栅的栅脚与所述钝化层间隔设置；
步骤600，依次采用氮化铝和氮化硅形成堆叠的复合膜层，并对所述复合膜层进行刻蚀，在刻蚀过程中，至少保留所述栅脚与所述钝化层间隔内及T型栅与源漏间的有源区区域的复合膜层。在一些实施例中，复合层例如可以为PEALD-AlN和PECVD-SiN形成复合钝化层，其中，下层PEALD-AlN厚度介于2-10nm之间，采用等离子增强原子层沉积工艺淀积。上层的PECVD-SiN是用来保护PEALD-AlN层的，采用等离子增强化学气相沉积工艺淀积。
在本发明实施例提供的技术方案中，采用氮化铝在栅脚两侧有源区进行回填，从而利用氮化铝的极化电荷恢复栅脚两侧有源区的二维电子气，获得良好的界面水平，在实现增强型器件和提高射频性能的同时，保证了器件良好的功率特性；再利用氮化硅与氮化铝进行复合，对氮化铝形成保护。在本发明实施例提供的技术方案中，综合的利用了氮化铝与势垒层界面的极化电荷和缓冲层与势垒层N界面的正电荷，充分保证了器件的阈值均一性、功率性能和射频性能。
作为一种可选的实施方式，在步骤600中，依次采用氮化铝和氮化硅形成堆叠的复合膜层并对所述复合膜层进行刻蚀，包括：
在T型栅栅脚两侧暴露的势垒层以及及栅与源漏间的有源区表面形成所述复合层；
对所述复合层进行刻蚀，暴露所述源/漏区域的欧姆接触以及栅极金属的上表面。
在一些实施例中，在对复合层进行刻蚀时，可以选择进保留栅脚与钝化层的间隔位置形成的复合层，这种方式下，不需要额外制备光罩，或者可以不使用光罩而采用自对阵的方式进行刻蚀。也可以选择仅刻蚀源/漏欧姆接触部分上表面区域，这种方式下，保留的复合层形成二次钝化，有利于对器件的保护。
作为一种示例性实施例，可以基于超薄势垒Al(In,Ga)N/GaN异质结构制备高阈值均匀性GaN基增强型HEMT射频器件，综合利用PEALD-AlN/Al(In,Ga)N界面的极化电荷和LPCVD-SiN/Al(In,Ga)N界面的正电荷，有效地恢复T型栅极附近与源漏间有源区的2DEG，兼顾良好的功率特性和射频特性。器件的阈值电压为-0.3V，且均匀性良好。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。
Claims (10)
1.一种氮化镓基增强型射频器件，其特征在于，包括：
衬底；
缓冲层，形成在所述衬底层上表面；
势垒层，形成在所述缓冲层的上表面；
钝化层，设置在所述势垒层的部分上表面；
源/漏欧姆接触，设置在所述势垒层未被所述钝化层覆盖的上表面；
T型栅，设置在所述源/漏欧姆接触之间，所述T型栅设置在所述势垒层未被所述钝化层覆盖的上表面，所述T型栅的栅脚与所述钝化层间隔设置；
复合层，设置在所述T型栅的栅脚与所述钝化层的间隔区域以及T型栅与源漏件的有源区区域，以恢复所述T型栅栅脚未被钝化层覆盖的裸漏区域的二维电子气；其中，所述复合层包括在所述钝化层上表面依次叠层设置的氮化铝膜层和氮化硅膜层。
2.根据权利要求1所述的器件，其特征在于，所述复合层由所述间隔区域向外延伸，以覆盖所述T型栅侧壁、钝化层侧壁、钝化层上表面、源/漏欧姆接触的部分上表面以及T型栅的部分上表面，以使所述复合层作为二次钝化层形成保护作用。
3.根据权利要求1所述的器件，其特征在于，所述势垒层包括铝、铟和镓中一种以上的元素与氮元素形成的合金。
4.根据权利要求1所述的器件，其特征在于，所述钝化层与所述势垒层的刻蚀选择比大于预定的阈值。
5.根据权利要求1所述的器件，其特征在于，所述钝化层的厚度为10～120nm，所述复合层中的氮化铝膜层的厚度为2～10nm。
6.根据权利要求1所述的器件，其特征在于，所述T型栅的栅脚长度不大于100nm。
7.根据权利要求1所述的器件，其特征在于，所述势垒层的厚度不大于10nm。
8.根据权利要求1所述的器件，其特征在于，所述钝化层包括氮化硅形成的单层的钝化层，或者所述钝化层包括氮化铝和氮化硅形成的堆叠膜层。
9.一种氮化镓基增强型射频器件制备方法，其特征在于，包括：
提供一衬底；
在所述衬底上依次形成缓冲层、势垒层和钝化层；
对所述钝化层进行刻蚀，以使所述势垒层的源/漏区域和栅极区域暴露；
在所述源/漏区域制备欧姆接触并实现器件隔离；
在所述栅极区域制备T型栅，使所述T型栅的栅脚与所述钝化层间隔设置；
依次采用氮化铝和氮化硅形成堆叠的复合膜层，并对所述复合膜层进行刻蚀，在刻蚀过程中，至少保留所述栅脚与所述钝化层间隔内及T型栅与源漏间的有源区区域的复合膜层。
10.根据权利要求9所述的方法，其特征在于，依次采用氮化铝和氮化硅形成堆叠的复合膜层，并对所述复合膜层进行刻蚀，包括：
在所T型栅栅脚两侧暴露的势垒层以及及栅与源漏间的有源区表面形成所述复合层；
对所述复合层进行刻蚀，暴露所述源/漏区域的欧姆接触以及栅极金属的上表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210915204.2A CN117542875A (zh) | 2022-08-01 | 2022-08-01 | 氮化镓基增强型射频器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210915204.2A CN117542875A (zh) | 2022-08-01 | 2022-08-01 | 氮化镓基增强型射频器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117542875A true CN117542875A (zh) | 2024-02-09 |
Family
ID=89784743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210915204.2A Pending CN117542875A (zh) | 2022-08-01 | 2022-08-01 | 氮化镓基增强型射频器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117542875A (zh) |
-
2022
- 2022-08-01 CN CN202210915204.2A patent/CN117542875A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101202497B1 (ko) | 보호층 및 저손상 리세스를 갖는 질화물계 트랜지스터 및 그의 제조 방법 | |
| JP4179539B2 (ja) | 化合物半導体装置及びその製造方法 | |
| KR101357477B1 (ko) | 화합물 반도체 장치 및 그 제조 방법 | |
| US9306031B2 (en) | Compound semiconductor device, method of manufacturing the same, power supply device and high-frequency amplifier | |
| US10622456B2 (en) | Semiconductor device and method for manufacturing the same | |
| US10847643B2 (en) | Enhancement mode HEMT device and method of forming the same | |
| JP2011238931A (ja) | エンハンスメントモード電界効果デバイスおよびそれを製造する方法 | |
| US10720506B1 (en) | Method of manufacturing gate structure for gallium nitride high electron mobility transistor | |
| JP2014017423A (ja) | 化合物半導体装置及びその製造方法 | |
| WO2007041595A2 (en) | Iii-nitride semiconductor fabrication | |
| KR102261740B1 (ko) | 고주파 소자 및 이의 제조 방법 | |
| CN111048411A (zh) | 半导体装置的制造方法 | |
| JP2019114581A (ja) | 化合物半導体装置及びその製造方法 | |
| KR102087943B1 (ko) | 전력 반도체 소자의 제조 방법 | |
| EP2933827B1 (en) | Transistor having nitride semiconductor used therein and method for manufacturing transistor having nitride semiconductor used therein | |
| CN110875382A (zh) | 半导体器件及其制造方法 | |
| JP5169515B2 (ja) | 化合物半導体装置 | |
| CN117542875A (zh) | 氮化镓基增强型射频器件及其制备方法 | |
| JP2014053489A (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR102066617B1 (ko) | 전력 반도체 소자 | |
| TW202010125A (zh) | 半導體裝置及其製造方法 | |
| US20240047554A1 (en) | Semiconductor device and manufacturing method thereof | |
| US8120139B2 (en) | Void isolated III-nitride device | |
| US20240014307A1 (en) | High electron mobility transistor (hemt) device and method of forming the same | |
| CN113889412B (zh) | 欧姆接触GaN器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |