CN106684142B - 一种具有复合金属势垒层的氮化镓器件肖特基接触系统 - Google Patents

一种具有复合金属势垒层的氮化镓器件肖特基接触系统 Download PDF

Info

Publication number
CN106684142B
CN106684142B CN201611217074.6A CN201611217074A CN106684142B CN 106684142 B CN106684142 B CN 106684142B CN 201611217074 A CN201611217074 A CN 201611217074A CN 106684142 B CN106684142 B CN 106684142B
Authority
CN
China
Prior art keywords
metal layer
layer
metal
algan
gallium nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611217074.6A
Other languages
English (en)
Other versions
CN106684142A (zh
Inventor
任春江
陈堂胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 55 Research Institute
Original Assignee
CETC 55 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 55 Research Institute filed Critical CETC 55 Research Institute
Priority to CN201611217074.6A priority Critical patent/CN106684142B/zh
Publication of CN106684142A publication Critical patent/CN106684142A/zh
Application granted granted Critical
Publication of CN106684142B publication Critical patent/CN106684142B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47Schottky barrier electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及一种具有复合金属势垒层的氮化镓器件肖特基接触系统,该氮化镓器件的结构自下而上依次包括衬底11、GaN缓冲层12、AlGaN势垒层13;所述AlGaN势垒层13上方的一端设有源电极14和另一端设有漏电极15,还包括位于所述源电极14和漏电极15之间的AlGaN势垒层13的上方设有AlGaN/GaN HEMT栅电极16,所述AlGaN/GaN HEMT栅电极16为设有肖特基接触结构的栅电极,所述肖特基接触结构包括设有Ni金属层/Mo金属层/Ti金属层/Pt金属层/Y金属层的复合金属层。本发明的氮化镓器件肖特基栅的多层金属体系与其外延层之间有很好的热配性,能够大大提高氮化镓器件的可靠性。

Description

一种具有复合金属势垒层的氮化镓器件肖特基接触系统
技术领域
本发明属于半导体器件制备技术领域,特别是涉及一种具有复合金属势垒层的氮化镓器件肖特基接触系统。
背景技术
铝镓氮化合物(AlGaN)/氮化镓(GaN)高电子迁移率晶体管(HEMT)作为第三代宽禁带化合物半导体器件,其所具有的高频、大功率特性是现有Si和GaAs等半导体技术所不具备的,使得其在微波应用领军具有独特的优势,从而成为了半导体微波功率器件研究的热点。近年来研究人员在AlGaN/GaN HEMT的微波性能方面已取得了很好的突破,特别是输出功率能力方面,目前公开的小尺寸AlGaN/GaN HEMT的输出功率密度在X波段可达30W/mm以上(Wu et al.IEEE Electron Device Lett.,Vol.25,No.3,pp.117-119,2004.)、Ka波段其输出功率甚至也达到了10W/mm以上(T.Palacios et al.,IEEE ELECTRON DEVICELETTERS,VOL.26,NO.11,pp.781-783,2005.)。
肖特基栅工艺是AlGaN/GaN HEMT器件研制中的关键工艺,肖特基栅的作用一个方面是与AlGaN/GaN HEMT器件形成肖特基接触,从而在器件工作的时候,肖特基栅上的电压变化能够调制沟道中二维电子气。判断肖特基栅工艺好坏一般从势垒的热稳定性、栅阻等几个方面进行判别,但对于AlGaN/GaN HEMT器件来说,还有一个重要的方面就是构成肖特基栅的金属体系热胀系数与GaN或者AlGaN的失配要尽量的小,这是因为一方面AlGaN/GaNHEMT器件中AlGaN势垒层与GaN沟道层存在较大的晶格失配,热胀系数大的肖特基栅金属体系可能加剧这一失配,从而引起器件的可靠性问题;另外GaN或者AlGaN具有很强的压电极化效应,热胀系数大的肖特基栅金属体系还有可能引起还有可能引起器件性能上随温度变化更加剧烈。
目前常用Ni/Au/Ti或者Ni/Pt/Au/Pt/Ti或者Ni/Pt/Au/Ni或者Pt/Au/Pt/Ti等多层金属体系作为AlGaN/GaN HEMT器件的肖特基栅,在这些金属体系中,Ni或者Ni/Pt或者Pt等金属层与AlGaN/GaN HEMT器件的外延层形成肖特基势垒接触,而Au金属层的作用主要是降低栅阻,Au金属层上的Ti或者Ni或者Pt/Ti等金属层的主要作用是保护Au金属层,使得后续淀积SiN保护介质层时Au金属层不会与SiN介质层发生共金反应。Ni/Au/Ti或者Ni/Pt/Au/Pt/Ti或者Ni/Pt/Au/Ni或者Pt/Au/Pt/Ti等多层金属体系作为AlGaN/GaN HEMT器件的肖特基栅时,由于Ni金属层或者Ni/Pt或者Pt金属层由于自身应力较大其厚度一般在30-50nm左右,这样使得其上的Au金属层离AlGaN/GaN HEMT器件的外延层比较靠近,Au金属层与AlGaN/GaN HEMT器件的外延层存在较大的热失配,使得器件在高温下工作时存在可靠性隐患。半导体工艺中可作为AlGaN/GaN HEMT器件肖特基栅的多层金属体系中,除了Au可以起到降低器件栅阻的作用外,还可以选用的有Al或者Cu,但是不管是Au或者是Al还是Cu,它们热胀系数均较大,与AlGaN/GaN HEMT器件的外延层都存在较大的热失配,不利于高可靠AlGaN/GaN HEMT器件的制造,因此需要加以改进,来降低Au或者是Al或者是Cu这几种金属带来的影响。
发明内容
本发明的目的是为克服现有技术的不足而提供一种具有复合金属势垒层的氮化镓器件肖特基接触系统,本发明的氮化镓器件肖特基栅的多层金属体系与其外延层之间有很好的热配性,能够大大提高氮化镓器件的工作可靠性。
根据本发明提出的一种具有复合金属势垒层的氮化镓器件肖特基接触系统的第一种方案,该氮化镓器件的结构自下而上依次包括衬底、GaN缓冲层、AlGaN势垒层;所述AlGaN势垒层上方的一端设有源电极和另一端设有漏电极,其特征在于,还包括位于所述源电极和漏电极之间的AlGaN势垒层的上方设有AlGaN/GaN HEMT栅电极,所述AlGaN/GaNHEMT栅电极为设有肖特基接触结构的栅电极,所述肖特基接触结构包括设有Ni金属层/Mo金属层/Ti金属层/Pt金属层/Y金属层的复合金属层,从所述AlGaN势垒层与源电极、AlGaN/GaN HEMT栅电极以及漏电极结合的界面处开始,自下而上依次包括Ni金属层、Mo金属层、Ti金属层、Pt金属层和Y金属层;其中:所述Y金属层为Au、Al或Cu和Ti的Au/Ti复合金属层、Al/Ti复合金属层或Cu/Ti复合金属层。
根据本发明提出的一种具有复合金属势垒层的氮化镓器件肖特基接触系统的第二种方案,该氮化镓器件的结构自下而上依次包括衬底、GaN缓冲层、AlGaN势垒层;所述AlGaN势垒层上方的一端设有源电极和另一端设有漏电极,其特征在于还包括位于所述源电极和漏电极之间的AlGaN势垒层的上方设有AlGaN/GaN HEMT栅电极,所述AlGaN/GaNHEMT栅电极为设有肖特基接触结构的栅电极,所述肖特基接触结构包括设有Ni金属层/Mo金属层/X金属层/Y金属层组成的复合金属层,从所述AlGaN势垒层与源电极、AlGaN/GaNHEMT栅电极以及漏电极结合的界面处开始,自下而上依次包括Ni金属层、Mo金属层、X金属层和Y金属层;其中:所述X金属层包括Ti金属层/Pt金属层/Ti金属层/Pt金属层的复合金属层或Ti金属层/Mo金属层/Ti金属层/Mo金属层的复合金属层;所述Y金属层包括Au金属层/Ti金属层、Al金属层/Ti或Cu金属层/Ti金属层的复合金属层。
本发明的实现原理是:本发明为制造高可靠性的氮化镓器件,一方面采用具有比Ni或Pt金属具有更小热胀系数的金属如Mo等作为肖特基势垒金属层,但因Mo金属的粘附性较差,不适合直接与外延层接触形成肖特基接触,所以在Mo金属与外延层之间插入较为薄层的Ni金属起到加强粘附性的作用。另一方面为克服Au、Al或Cu这几种金属高的热胀系数带来的不利影响,所以在器件肖特基接触金属与Au、Al或Cu金属层之间复合具有较低热胀系数及较低热导率的Ti金属层,使得器件工作时,Au、Al或Cu金属层具有比外延层更低的温度,从而规避其热胀因素,保证了器件的高可靠性。如本发明实施例1提供了一种采用Ni/Mo双层复合金属势垒层的Ni/Mo/Ti/Pt/Y/Ti肖特基接触结构,其中Y为Au、Al或Cu金属层,采用蒸发的方法在AlGaN势垒层的表面依次淀积Ni、Mo、Ti、Pt、Y和Ti的金属层而形成栅电极。又如本发明的实施例2提供了一种采用Ni/Mo双层复合金属势垒层的Ni/Mo/Ti/Pt/Ti/Pt/Y/Ti肖特基接触结构,其中Y为Au、Al或Cu金属层,采用蒸发的方法在AlGaN势垒层的表面依次淀积Ni、Mo、Ti、Pt、Ti、Pt、Y和Ti的金属层而形成栅电极。
本发明与现有技术相比其显著优点在于:
第一,肖特基栅与AlGaN/GaN HEMT器件外延层接触的金属层具有更小的热胀系数,避免了金属热胀冷缩过程中对器件性能的影响。
第二,肖特基栅与AlGaN/GaN HEMT器件外延层接触的金属层具有更小的热导率,可以有效减缓肖特基栅中用于降低栅阻的Au、Al或者Cu等金属层升温降温过程,从而避免了骤冷骤热过程中金属机械应力对AlGaN/GaN HEMT器件外延层的冲击,有利于提高AlGaN/GaN HEMT器件的工作可靠性。
附图说明:
图1是本发明提出的一种具有复合金属势垒层的氮化镓器件肖特基接触系统的基形结构示意图。
图2A是图1中所示的从AlGaN势垒层13与源电极14、AlGaN/GaN HEMT栅电极16以及漏电极15结合的界面处开始,依次包括金属层21、22、23、24和25的第一种方案。
图2B是图1中所示的从AlGaN势垒层13与源电极14、AlGaN/GaN HEMT栅电极16以及漏电极15结合的界面处开始,依次包括金属层26、27、28和29的第二种方案。
图3A至图3E是本发明提出的一种具有复合金属势垒层的氮化镓器件肖特基接触系统的实施例1的结构示意图。
图4A至图4B是本发明的提出的一种具有复合金属势垒层的氮化镓器件肖特基接触系统的实施例2的结构示意图。
具体实施例
下面结合附图和实施例对本发明的具体实施方式进一步进行详细说明。
结合图1、图2A和图2B,本发明提出的一种具有复合金属势垒层的氮化镓器件肖特基接触系统的第一种方案,该氮化镓器件的结构自下而上依次包括衬底11、GaN缓冲层12、AlGaN势垒层13;所述AlGaN势垒层13上方的一端设有源电极14和另一端设有漏电极15;还包括位于所述源电极14和漏电极15之间的AlGaN势垒层13的上方设有AlGaN/GaN HEMT栅电极16,所述AlGaN/GaN HEMT栅电极16为设有肖特基接触结构的栅电极,所述肖特基接触结构包括设有Ni金属层/Mo金属层/Ti金属层/Pt金属层/Y金属层的复合金属层,从所述AlGaN势垒层13与源电极14、AlGaN/GaN HEMT栅电极16以及漏电极15结合的界面处开始,自下而上依次包括Ni金属层21、Mo金属层22、Ti金属层23、Pt金属层24和Y金属层25;其中:所述Y金属层为Au、Al或Cu和Ti的Au/Ti复合金属层、Al/Ti复合金属层或Cu/Ti复合金属层。
本发明提出的一种具有复合金属势垒层的氮化镓器件肖特基接触系统的第一种方案的优选方案是:
所述Y金属层为Au、Al或Cu和Pt及Ti的Au/Pt/Au/Ti复合金属层、Al/Pt/Al/Ti复合金属层或Cu/Pt/Cu/Ti复合金属层。
所述Ni金属层21的厚度为5-10nm,所述Mo金属层22的厚度为10-30nm,所述Ti金属层23的厚度为70-150nm,所述Pt金属层24的厚度为30-50nm;所述Y金属层25为Au/Ti或者Al/Ti或者Cu/Ti,Au或者Al或者Cu金属层的厚度为300-500nm,Ti金属层的厚度为10-30nm。
结合图1、图2A和图2B,本发明提出的一种具有复合金属势垒层的氮化镓器件肖特基接触系统的第二种方案,该氮化镓器件的结构自下而上依次包括衬底11、GaN缓冲层12、AlGaN势垒层13;所述AlGaN势垒层13上方的一端设有源电极14和另一端设有漏电极15,其特征在于还包括位于所述源电极14和漏电极15之间的AlGaN势垒层13的上方设有AlGaN/GaN HEMT栅电极16,所述AlGaN/GaN HEMT栅电极16为设有肖特基接触结构的栅电极,所述肖特基接触结构包括设有Ni金属层/Mo金属层/X金属层/Y金属层组成的复合金属层,从所述AlGaN势垒层13与源电极14、AlGaN/GaN HEMT栅电极16以及漏电极15结合的界面处开始,自下而上依次包括Ni金属层26、Mo金属层27、X金属层28和Y金属层29;其中:所述X金属层包括Ti金属层/Pt金属层/Ti金属层/Pt金属层的复合金属层或Ti金属层/Mo金属层/Ti金属层/Mo金属层的复合金属层;所述Y金属层包括Au金属层/Ti金属层、Al金属层/Ti或Cu金属层/Ti金属层的复合金属层。
本发明提出的一种具有复合金属势垒层的氮化镓器件肖特基接触系统的第二种方案的优选方案是:
所述Y金属层包括Au金属层/Pt金属层/Au金属层/Ti金属层的复合金属层、Al金属层/Pt金属层/Al金属层/Ti金属层的复合金属层或Cu金属层/Pt金属层/Cu金属层/Ti金属层的复合金属层。
所述Ni金属层26的厚度为5-10nm,所述Mo金属层27的厚度为10-30nm;所述X金属层28中的每层Ti金属层的厚度为35-75nm、每层Pt金属层或Mo金属层的厚度为30-50nm;所述Y金属层29中的Au金属层、Al金属层或Cu金属层的厚度均为300-500nm、Ti金属层的厚度为10-30nm。
下面结合附图进一步公开本发明提出的一种具有复合金属势垒层的氮化镓器件肖特基接触系统的制造方法。图3A-图3E是本发明的实施例1的具体实施步骤,图3A是AlGaN/GaN HEMT器件所采用外延材料的基形结构示意图,包括衬底11、GaN缓冲层12以及AlGaN势垒层13。关于AlGaN/GaN HEMT器件中的衬底11所用的材料、GaN缓冲层12以及AlGaN势垒层13的形成与现有公知技术相同,可参考现有文献;图3A中的AlGaN/GaN HEMT器件所采用外延材料还存在其它形式的外延材料结构,其它的结构形式可参考现有文献,不再进一步描述。
接下来,如图3B所示,在AlGaN势垒层13上提供欧姆接触电极34作为源电极、欧姆接触电极35作为漏电极,源电极34和漏电极35的间距优选的距离为2微米至5微米。源电极34和漏电极35的形成一般需要经过涂覆光刻胶层、曝光、显影去除需要淀积源电极34和漏电极35区域的光刻胶层、淀积欧姆接触金属层以及剥离去除光刻胶层及其上的欧姆接触金属层,对于涂覆光刻胶层、曝光、显影以及运用剥离工艺去除光刻胶及其上的金属层在本领域是众所周知的,此处不再赘述。源电极34和漏电极35可采用包括但不仅限于Ti/Al/Ni/Au、Ti/Al/Mo/Au等多层金属体系,一般还需要经过高温退火使得源电极34和漏电极35与其下的半导体层形成良好的欧姆接触,退火温度优选的为800-850℃。
实施例1。在上述源电极34和漏电极35完成后,如图3C所示淀积一层介质层36,介质层36同时覆盖在源源电极34和漏电极35、AlGaN势垒层33上,介质层36可使用的材料包括氮化硅(SiN)和氧化硅(SiO2)中的一种,介质层36淀积的方法包括溅射、电子束蒸发、等离子体增强化学汽相淀积(PECVD),优选的介质材料和淀积方法为SiN和PECVD。
接下来,如图3D所示在源电极34和漏电极35之间的介质层36上形成称之为栅脚的窗口37,栅脚窗口37的形成一般需要经过涂覆光刻胶层、曝光、显影等步骤在栅脚窗口37上方的光刻胶层中形成窗口、以光刻胶层为掩膜采用干法等离子体刻蚀的方法将该窗口中的介质层36去除,并去除介质层36上的光刻胶后在介质层36上得到栅脚窗口37。
接下来,如图3E所示在源电极34和漏电极35之间的栅脚窗口37上提供栅电极38,栅电极38同时部分骑在了介质层36上,栅电极38的形成一般需要经过涂覆光刻胶层、曝光、显影去除需要淀积栅电极38区域的光刻胶层、淀积栅电极金属层以及剥离去除光刻胶层及其上的栅电极金属层,同样对于涂覆光刻胶层、曝光、显影以及运用剥离工艺去除光刻胶及其上的金属层在本领域是众所周知的,此处不再赘述。栅电极38的目的,一个方面是与AlGaN势垒层33形成肖特基接触,从而在器件工作的时候,栅电极上的电压变化能够调制沟道中二维电子气;另外一个作用是降低器件的栅阻,提升器件的频率特性。栅电极38优选采用蒸发的方式进行淀积,采用Ni/Mo/Ti/Pt/Y/Ti形式的多层金属体系,其中Ni与金属Mo一起与其下的AlGaN势垒层13形成肖特基接触,Ni优选的厚度为5nm-10nm,Mo优选的厚度为10nm-30nm;Ti为克服其上的Y金属层(一般为Au或者是Al或者是Cu)高的热胀系数带来的不利影响,Ti具有较小的热胀系数同时具有较低热导率,使得器件工作时Y金属层具有比外延层更低的温度,从而规避其热胀因素对器件性能与可靠性的影响,Ti优选的厚度为70nm-150nm;Pt金属层的作用是阻止其下的Ti金属与其上的Y金属发生反应,Pt优选的厚度为30nm-50nm;Y金属层为Au或者是Al或者是Cu,其主要作用是降低栅阻,提升器件的频率特性,Y优选的厚度为300nm-500nm;Y金属层上的Ti主要作用是保护Au金属层,使得后续淀积SiN保护介质层时Au金属层不会与SiN介质层发生共金反应,其优选的厚度为10nm-30nm。
实施例2。图4A-4B是本发明实施例2的具体实施步骤。如图4A所示,包括衬底11、GaN缓冲层12以及AlGaN势垒层13;在源电极34和漏电极35完成后涂覆光刻胶层46,经曝光、显影等工序在刻胶层46中形成具有“T”型的凹槽47,为了获得“T”型凹槽47,光刻胶层46一般需要有两种不同的光刻胶层组成,并经过至少两次曝光,一次或者两次显影获得,对于如何获得“T”型凹槽47可参考或者淀积栅电极金属层至凹槽47和光刻胶层46上并剥离去除光刻胶层及其上的栅电极金属层,从而得到如图4B所示的栅电极48。
所述栅电极48的目的,一方面是与AlGaN势垒层33形成肖特基接触,从而在器件工作的时候,栅电极48上的电压变化能够调制沟道中二维电子气;另一方面的作用是降低器件的栅阻,提升器件的频率特性。栅电极48优选采用蒸发的方式进行淀积,采用Ni/Mo/X/Y/Ti形式的多层金属体系,其中Ni与金属Mo一起与其下的AlGaN势垒层13形成肖特基接触,Ni优选的厚度为5nm-10nm,Mo优选的厚度为10nm-30nm;X金属层为Ti/Pt/Ti/Pt,两层Ti金属层优选的厚度为40nm-70nm,两层Pt金属层优选的厚度为30nm-50nm,X金属层的作用是克服其上Y金属层(一般为Au金属层、Al金属层或Cu金属层)高的热胀系数带来的不利影响,X金属层具有较小的热胀系数同时具有较低热导率,使得器件工作时Y金属层具有比外延层更低的温度,从而规避其热胀因素对器件性能与可靠性的影响。Y金属层为Au金属层、Al金属层或Cu金属层,其主要作用是降低栅阻,提升器件的频率特性,Y优选的厚度为300nm-500nm;Y金属层上的Ti主要作用是保护Au金属层,使得后续淀积SiN保护介质层时Au金属层不会与SiN介质层发生共金反应,其优选的厚度为10nm-30nm。
本发明的具体实施方式中未涉及的说明属于本领域公知的技术,可参考公知技术加以实施。
本发明经反复实验验证,取得了满意的试用效果。
以上具体实施方式及实施例是对本发明提出的一种具有复合金属势垒层的氮化镓器件肖特基接触系统技术思想的具体支持,不能以此限定本发明的保护范围,凡是按照本发明提出的技术思想,在本技术方案基础上所做的任何等同变化或等效的改动,均仍属于本发明技术方案保护的范围。

Claims (6)

1.一种具有复合金属势垒层的氮化镓器件肖特基接触系统,该氮化镓器件的结构自下而上依次包括衬底(11)、GaN缓冲层(12)、AlGaN势垒层(13);所述AlGaN势垒层(13)上方的一端设有源电极(14)和另一端设有漏电极(15),其特征在于,还包括位于所述源电极(14)和漏电极(15)之间的AlGaN势垒层(13)的上方设有AlGaN/GaN HEMT栅电极(16),所述AlGaN/GaN HEMT栅电极(16)为设有肖特基接触结构的栅电极,所述肖特基接触结构包括设有Ni金属层/Mo金属层/Ti金属层/Pt金属层/Y金属层的复合金属层,从所述AlGaN势垒层(13)与源电极(14)、AlGaN/GaN HEMT栅电极(16)以及漏电极(15)结合的界面处开始,自下而上依次包括Ni金属层(21)、Mo金属层(22)、Ti金属层(23)、Pt金属层(24)和Y金属层(25);其中:所述Y金属层为Au、Al或Cu和Ti的Au/Ti复合金属层、Al/Ti复合金属层或Cu/Ti复合金属层。
2.根据权利要求1所述的一种具有复合金属势垒层的氮化镓器件肖特基接触系统,其特征在于,所述Y金属层为Au、Al或Cu和Pt及Ti的Au/Pt/Au/Ti复合金属层、Al/Pt/Al/Ti复合金属层或Cu/Pt/Cu/Ti复合金属层。
3.根据权利要求1或2所述的一种具有复合金属势垒层的氮化镓器件肖特基接触系统,其特征在于,所述Ni金属层(21)的厚度为5-10nm,所述Mo金属层(22)的厚度为10-30nm,所述Ti金属层(23)的厚度为70-150nm,所述Pt金属层(24)的厚度为30-50nm;所述Y金属层(25)为Au/Ti或者Al/Ti或者Cu/Ti,Au或者Al或者Cu金属层的厚度为300-500nm,Ti金属层的厚度为10-30nm。
4.一种具有复合金属势垒层的氮化镓器件肖特基接触系统,该氮化镓器件的结构自下而上依次包括衬底(11)、GaN缓冲层(12)、AlGaN势垒层(13);所述AlGaN势垒层(13)上方的一端设有源电极(14)和另一端设有漏电极(15),其特征在于,还包括位于所述源电极(14)和漏电极(15)之间的AlGaN势垒层(13)的上方设有AlGaN/GaN HEMT栅电极(16),所述AlGaN/GaN HEMT栅电极(16)为设有肖特基接触结构的栅电极,所述肖特基接触结构包括设有Ni金属层/Mo金属层/X金属层/Y金属层组成的复合金属层,从所述AlGaN势垒层(13)与源电极(14)、AlGaN/GaN HEMT栅电极(16)以及漏电极(15)结合的界面处开始,自下而上依次包括Ni金属层(26)、Mo金属层(27)、X金属层(28)和Y金属层(29);其中:所述X金属层包括Ti金属层/Pt金属层/Ti金属层/Pt金属层的复合金属层或Ti金属层/Mo金属层/Ti金属层/Mo金属层的复合金属层;所述Y金属层包括Au金属层/Ti金属层、Al金属层/Ti或Cu金属层/Ti金属层的复合金属层。
5.根据权利要求4所述的一种具有复合金属势垒层的氮化镓器件肖特基接触系统,其特征在于,所述Y金属层包括Au金属层/Pt金属层/Au金属层/Ti金属层的复合金属层、Al金属层/Pt金属层/Al金属层/Ti金属层的复合金属层或Cu金属层/Pt金属层/Cu金属层/Ti金属层的复合金属层。
6.根据权利要求4或5所述的一种具有复合金属势垒层的氮化镓器件肖特基接触系统,其特征在于,所述Ni金属层(26)的厚度为5-10nm,所述Mo金属层(27)的厚度为10-30nm;所述X金属层(28)中的每层Ti金属层的厚度为35-75nm、每层Pt金属层或Mo金属层的厚度为30-50nm;所述Y金属层(29)中的Au金属层、Al金属层或Cu金属层的厚度均为300-500nm、Ti金属层的厚度为10-30nm。
CN201611217074.6A 2016-12-26 2016-12-26 一种具有复合金属势垒层的氮化镓器件肖特基接触系统 Active CN106684142B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611217074.6A CN106684142B (zh) 2016-12-26 2016-12-26 一种具有复合金属势垒层的氮化镓器件肖特基接触系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611217074.6A CN106684142B (zh) 2016-12-26 2016-12-26 一种具有复合金属势垒层的氮化镓器件肖特基接触系统

Publications (2)

Publication Number Publication Date
CN106684142A CN106684142A (zh) 2017-05-17
CN106684142B true CN106684142B (zh) 2019-06-07

Family

ID=58870343

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611217074.6A Active CN106684142B (zh) 2016-12-26 2016-12-26 一种具有复合金属势垒层的氮化镓器件肖特基接触系统

Country Status (1)

Country Link
CN (1) CN106684142B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107516672B (zh) * 2017-06-23 2020-10-23 中国电子科技集团公司第五十五研究所 一种适用于铝镓氮化合物/氮化镓高电子迁移率晶体管的肖特基接触系统
CN107369705B (zh) * 2017-07-06 2020-03-17 西安交通大学 一种GaAs半导体表面欧姆接触电极及其制作方法
CN110797398B (zh) * 2019-11-07 2024-03-26 中合博芯(重庆)半导体有限公司 一种高k氧化物栅绝缘层mos-hemt器件及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102738224A (zh) * 2012-06-01 2012-10-17 中国电子科技集团公司第五十五研究所 一种采用硅合金的多层金属欧姆接触系统及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9202703B2 (en) * 2012-11-05 2015-12-01 Cree, Inc. Ni-rich Schottky contact

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102738224A (zh) * 2012-06-01 2012-10-17 中国电子科技集团公司第五十五研究所 一种采用硅合金的多层金属欧姆接触系统及其制造方法

Also Published As

Publication number Publication date
CN106684142A (zh) 2017-05-17

Similar Documents

Publication Publication Date Title
CN104051522B (zh) 一种增强型氮化物半导体器件及其制造方法
CN108461543B (zh) 一种GaN HEMT器件及其制备方法
CN106684142B (zh) 一种具有复合金属势垒层的氮化镓器件肖特基接触系统
CN107768252A (zh) 一种高阈值电压高导通性能的常关型GaN基MOSFET结构及其制备方法
CN108987474A (zh) 一种增强型高电子迁移率晶体管及其制备方法
CN103928324A (zh) 铝镓氮化合物/氮化镓高电子迁移率晶体管的制造方法
CN101414623B (zh) 槽栅型源-漏复合场板异质结场效应晶体管及其制作方法
CN106711212A (zh) 基于Si衬底AlGaN/GaN异质结基的增强型HEMT器件及其制造方法
CN107958928A (zh) 一种基于横向沟道调制的增强型场效应晶体管及其制作方法
CN108198856A (zh) GaN HEMT器件欧姆接触电极的制作方法、电极及HEMT器件
CN108847392B (zh) 金刚石基氮化镓器件制造方法
CN110581170A (zh) 具有Г型栅的GaN基MIS-HEMT器件及制备方法
CN113555429A (zh) 高击穿电压和低导通电阻的常开hfet器件及其制备方法
CN107706232A (zh) 一种原位MIS栅结构常关型GaN基晶体管及制备方法
CN109411349A (zh) 一种基于电荷分部调制的高线性毫米波器件
CN206697485U (zh) 基于Si衬底AlGaN/GaN异质结基的增强型HEMT器件
CN105679679B (zh) 一种GaN基凹槽栅MISFET的制备方法
CN106449737A (zh) 低接触电阻型GaN基器件及其制作方法
CN107425051A (zh) 一种半导体器件及其制备方法
CN104538302B (zh) 一种增强型hemt器件的制备方法
CN207966998U (zh) 一种高阈值电压高导通性能的常关型GaN基MOSFET结构
CN110890423A (zh) 一种高压氮化镓功率器件结构及其制备方法
CN107516672B (zh) 一种适用于铝镓氮化合物/氮化镓高电子迁移率晶体管的肖特基接触系统
CN102064104B (zh) GaN微波器件T型栅的制作方法
CN106158954A (zh) 一种高电子迁移率晶体管及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant