CN109148368B - AlGaN/GaN HEMT器件的外延层转移方法 - Google Patents

AlGaN/GaN HEMT器件的外延层转移方法 Download PDF

Info

Publication number
CN109148368B
CN109148368B CN201810755826.7A CN201810755826A CN109148368B CN 109148368 B CN109148368 B CN 109148368B CN 201810755826 A CN201810755826 A CN 201810755826A CN 109148368 B CN109148368 B CN 109148368B
Authority
CN
China
Prior art keywords
layer
etching
epitaxial
cap
passivation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810755826.7A
Other languages
English (en)
Other versions
CN109148368A (zh
Inventor
马晓华
张新创
马佩军
朱青
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201810755826.7A priority Critical patent/CN109148368B/zh
Publication of CN109148368A publication Critical patent/CN109148368A/zh
Application granted granted Critical
Publication of CN109148368B publication Critical patent/CN109148368B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Abstract

本发明涉及半导体器件技术领域,提供了一种AlGaN/GaN HEMT器件的外延层转移方法,外延层自下而上包括牺牲层、成核层、缓冲层、插入层、势垒层、帽层、钝化层和保护层,牺牲层制备在衬底层上方;外延层转移方法包括:根据光刻版图对所述外延层的无源区域进行曝光显影;在氟基刻蚀条件下刻蚀已曝光显影的无源区域下方的保护层和钝化层;在氯基刻蚀条件下刻蚀所述已曝光显影的无源区域下方的帽层、势垒层、插入层、缓冲层和成核层;以及采用化学腐蚀液蚀刻所述衬底层上方的牺牲层。所述外延层转移方法能够在保持器件结构完整性的同时减小器件的纵向尺寸,提高器件的散热性能,也可以实现器件在柔性器件领域的应用。

Description

AlGaN/GaN HEMT器件的外延层转移方法
技术领域
本发明涉及半导体器件技术领域,具体涉及一种AlGaN/GaN HEMT器件的外延层转移方法。
背景技术
GaN作为一种宽禁带半导体,因具有优异的材料品质因数而成为下一代高效功率器件和电力电子器件的继承者。由于AlGaN/GaN异质结中的压电极化和自发极化的诱导,异质结界面处会形成高密度和高迁移率的二维电子气(2-DEG),基于该现象制备出了许多高性能的半导体电子器件[例如高电子迁移率晶体管(HEMTs)和功率二极管]。AlGaN/GaN异质结一般外延生长在衬底表面,自支撑的GaN衬底外延的异质结质量最好但是成本高,次之的SiC衬底因为与GaN相近的晶格常数和良好的导热能力而常被使用,蓝宝石衬底由于其低廉的价格被广泛作为衬底使用,Si材料作为AlGaN/GaN异质结生长的衬底已初步实现了商业化生产。
柔性可穿戴器件是近几年来比较热的一个研究方向,其应用体现在人类生活的许多方面,包括电子皮肤、柔性电路、可卷曲显示器、薄膜晶体管、柔性门电路等。薄膜晶体管是实现柔性形变的一种重要器件。一般电子器件在晶圆片上制备完成后,基片不减薄的情况下可以达到毫米量级厚度,即使减薄后也在100微米左右。
现有的AlGaN/GaN HEMT器件的厚度大都在十几微米以内,器件连同衬底材料的纵向尺寸基本在500微米以上。由于其纵向尺寸过大而难以用于柔性电子领域,因此有必要提供一种器件的外延层转移的工艺方法。
发明内容
为了解决现有技术中存在的上述问题,本发明提供了一种AlGaN/GaN HEMT器件的外延层转移方法。本发明要解决的技术问题通过以下技术方案实现:
本申请提供了一种AlGaN/GaN HEMT器件的外延层转移方法,
外延层自下而上包括牺牲层、成核层、缓冲层、插入层、势垒层、帽层、钝化层和保护层,牺牲层制备在衬底层上方;
外延层转移方法包括:
根据光刻版图对外延层的无源区域进行曝光显影;
在氟基刻蚀条件下刻蚀已曝光显影的无源区域下方的保护层和钝化层;
在氯基刻蚀条件下刻蚀已曝光显影的无源区域下方的帽层、势垒层、插入层、缓冲层和成核层;以及
采用化学腐蚀液刻蚀衬底层上方的牺牲层。
在一个优选例中,在根据光刻版图对外延的无源区域进行曝光显影之前,还包括:
在衬底层上方依次制备牺牲层、成核层、缓冲层、插入层、势垒层和帽层;
在帽层上方制备源电极和漏电极;
在源电极、漏电极和帽层上方制备钝化层;
在钝化层上方光刻栅槽图形,并移除栅槽图形下方的钝化层,以形成栅槽区域;
在栅槽区域制作栅电极;
在钝化层和栅电极上方制备保护层;以及
在保护层和钝化层中刻蚀多个金属互联开孔区,并对多个金属互联开孔区进行金属互联。
在一个优选例中,衬底层为蓝宝石,牺牲层为SiO2,成核层为AlN,缓冲层为GaN,插入层为AlN,势垒层为AlGaN,帽层为GaN,钝化层和保护层为SiN。
在一个优选例中,根据光刻版图对外延层的无源区域进行曝光显影的图形为矩形。
在一个优选例中,在帽层上方制备源电极和漏电极,包括:
对势垒层中的源电极欧姆接触区和漏电极欧姆接触区进行施主元素注入掺杂;
在N2氛围中对掺杂的势垒层进行热退火;
刻蚀掺杂的势垒层表层和帽层总厚度为6~11nm的区域;
通过金属淀积制备源电极和漏电极。
在一个优选例中,在源电极、漏电极和帽层上方制备钝化层之前,还包括:对帽层、势垒层、插入层和部分沟道层进行刻蚀以形成电隔离区域。
与现有技术相比,本发明的有益效果:
本发明提供了一种AlGaN/GaN HEMT器件的外延层转移方法,该外延层转移方法能够简单高效地将外延层与衬底分离开来,不会对外延层造成损坏,在保持器件结构完整性的同时减小了器件的纵向尺寸,为器件的散热创造了新的工程实现条件。
进一步地,本发明采用从外延层表面到牺牲层自上而下的干法刻蚀技术形成刻蚀通道,通过刻蚀通道对牺牲层进行刻蚀,从而实现外延层的转移。该方法使用无机酸HF酸作为刻蚀溶液,采用单层的SiO2材料作为牺牲层,使得操作更加简单快捷,工艺实现更为方便。此外,外延层上旋涂有光刻胶,并且光刻胶的横向范围和纵向厚度足够大,能够保护保护层和钝化层不会被HF溶液破坏,器件有源区域不受HF溶液腐蚀,从而保持器件结构的完整性。同时也可以将AlGaN/GaN HEMT器件转移到如石墨烯或金刚石等热导率高的其它材料上,以提高器件的导热性能。
可以理解,在本发明范围内中,本发明的上述各技术特征和在下文(如实施方式和例子)中具体描述的各技术特征之间都可以互相组合,从而构成新的或优选的技术方案。限于篇幅,在此不再一一累述。
附图说明
图1为本发明实施方式中一种AlGaN/GaN HEMT器件的外延层转移方法的流程示意图;
图2为本发明实施方式中一种外延层转移过程中外延层有源区的结构示意图;
图3为本发明实施方式中一种外延层转移过程中外延层无源区的结构示意图。
具体实施方式
在以下的叙述中,为了使读者更好地理解本申请而提出了许多技术细节。但是,本领域的普通技术人员可以理解,即使没有这些技术细节和基于以下各实施方式的种种变化和修改,也可以实现本申请所要求保护的技术方案。
本申请涉及的术语解释:
ICP工艺:感应耦合等离子刻蚀工艺
RIE工艺;反应离子刻蚀工艺
为使本发明的目的、技术方案和优点更加清楚,下面结合具体实施例对本发明做进一步详细的描述,但本发明的实施方式不限于此。
本申请的第一实施方式涉及一种AlGaN/GaN HEMT器件的外延层转移方法。外延层自下而上包括牺牲层、成核层、缓冲层、插入层、势垒层、帽层、钝化层和保护层,牺牲层制备在衬底层上方;
优选地,衬底层为蓝宝石衬底,牺牲层为SiO2,成核层为AlN,缓冲层为GaN,插入层为AlN,势垒层为AlGaN,帽层为GaN,钝化层和保护层为SiN;
如图1所示,该外延层转移方法包括以下步骤:
步骤101:根据光刻版图对外延层的无源区域进行选区曝光显影;
优选地,步骤101包括:在外延层上旋涂光刻胶,并按照光刻版图的图形对光刻胶进行选区曝光显影,以暴露出外延层的部分无源区域。
可以理解,曝光显影的区域可以是无源区的任意形状,比如圆形、矩形、多边形或者其它组合形状,原则上区域面积越大器件表面到达牺牲层表面的通道越宽,越有利于后续的腐蚀操作,但是曝光显影的区域过大可能导致器件的性能降低。优选地曝光显影的区域为距器件有源区较远的矩形区域。
此后进入步骤102:在氟基刻蚀条件下刻蚀已曝光显影的无源区域的保护层和钝化层;
此后进入步骤103:在氯基刻蚀条件下刻蚀已曝光显影的无源区域的帽层、势垒层、插入层、缓冲层和成核层;
优选地,步骤102和步骤103包括:采用ICP工艺或者RIE工艺,在氟基刻蚀条件下刻蚀外延层的部分无源区域的保护层和钝化层,以及在氯基刻蚀条件下刻蚀帽层、势垒层、插入层、缓冲层和成核层,以使刻蚀区域的牺牲层暴露出来。
优选地,氟基刻蚀条件为:腔体压力为3~8mTorr(优选5mTorr),CF4为30~60sccm(优选45sccm),O2为4~12sccm(优选5sccm),衬片温度为10~30℃(优选20℃),上电极功率为150~300(优选200W),下电极功率为10~40W(优选15W)。其中,上电极为ICP刻蚀机的ICPpower电极,用于产生等离子体;下电极为ICP刻蚀机的RF power电极,用于给等离子体提供能量。
氯基刻蚀条件为:腔体压力为3~8mTorr(优选5mTorr),BCl3为10~30sccm(优选20sccm),Ar为5~20sccm(优选8sccm),衬片温度为10~30℃(优选20℃),上电极功率0W,下电极功率为10~200W(优选100W)。
此后进入步骤104:采用化学腐蚀液蚀刻和剥离衬底层上方的牺牲层。
优选地,步骤104包括:将经曝光显影的外延层在HF溶液中漂洗预定的时间,HF溶液通过外延层上的刻蚀通道来蚀刻和剥离衬底层上方的牺牲层,以使外延层与衬底分离。
在一个实施例中,HF溶液质量分数为8~20%,优选为10%;漂洗时间为30分钟;HF溶液温度为20~50℃,优选为20℃。
在一个实施例中,在步骤101之前,还包括:
通过金属有机化学气相沉积技术在衬底层上方依次制备牺牲层、成核层、缓冲层、插入层和势垒层;
在势垒层上方制备帽层;
在帽层上方制备源电极和漏电极;源电极和漏电极位于栅极两侧位置;
通过ICP技术或RIE技术在帽层中制作外延层有源区的电隔离区域;
通过化学气相淀积技术在源电极、漏电极和帽层上方制备钝化层;可选地,钝化层的厚度为40~150nm(优选60nm);
在钝化层上光刻栅槽图形,并通过ICP技术或RIE技术移除栅槽图形下方的钝化层材料,以形成栅槽区域;
在栅槽区域通过电子束蒸发技术淀积金属,以形成栅电极;
在钝化层和栅电极上方制备保护层;以及
在保护层和钝化层中刻蚀多个金属互联开孔区,并对多个金属互联开孔区进行金属互联;其中,金属互联开孔区位于源电极和漏电极上方。
在一个实施例中,在势垒层上方制备源电极和漏电极,包括以下步骤:
对势垒层进行施主元素掺杂;优选地,掺杂方法为离子注入掺杂或再生长技术掺杂,掺杂区域为位于与源电极和漏电极欧姆接触的势垒层中,施主元素为Si、Ge或Sn,掺杂浓度为1x1019 5x1020cm-3(优选为9.5x1019cm-3);
在温度为1000~1500℃的N2氛围中退火30min以激活杂质;优选地,退火温度为1200℃;
采用ICP工艺或者RIE工艺刻蚀注入区域距表层厚度为6~11nm的区域,优选地,刻蚀注入区域的厚度为8nm的区域;
采用金属淀积技术制作源电极和漏电极。
在一个实施例中,在保护层和钝化层中刻蚀多个金属互联开孔区,并对多个金属互联开孔区进行金属互联,包括:
在保护层和钝化层上光刻金属互联开孔区,使用ICP工艺或者RIE工艺移除互联开孔区的保护层和钝化层;
在金属互联开孔区与未开孔刻蚀的保护层上光刻金属互联区域,并使用电子束技术蒸发技术进行金属互联。
需要说明的是,在本申请文件中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。本专利的申请文件中,如果提到根据某要素执行某行为,则是指至少根据该要素执行该行为的意思,其中包括了两种情况:仅根据该要素执行该行为、和根据该要素和其它要素执行该行为。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明的保护范围。

Claims (5)

1.一种AlGaN/GaN HEMT器件的外延层转移方法,其特征在于,
外延层自下而上包括牺牲层、成核层、缓冲层、插入层、势垒层、帽层、钝化层和保护层,所述牺牲层制备在衬底层上方;
所述外延层转移方法包括:
在所述衬底层上方依次制备所述牺牲层、所述成核层、所述缓冲层、所述插入层、所述势垒层和所述帽层;
在所述帽层上方制备源电极和漏电极;
在所述源电极、所述漏电极和所述帽层上方制备所述钝化层;
在所述钝化层上方光刻栅槽图形,并移除所述栅槽图形下方的钝化层,以形成栅槽区域;
在所述栅槽区域制作栅电极;
在所述钝化层和栅电极上方制备保护层;以及
在所述保护层和所述钝化层中刻蚀多个金属互联开孔区,并对所述多个金属互联开孔区进行金属互联;
根据光刻版图对所述外延层的无源区域进行曝光显影;
在氟基刻蚀条件下刻蚀已曝光显影的无源区域下方的保护层和钝化层;
在氯基刻蚀条件下刻蚀所述已曝光显影的无源区域下方的帽层、势垒层、插入层、缓冲层和成核层;以及
采用化学腐蚀液刻蚀所述衬底层上方的牺牲层。
2.根据权利要求1所述的AlGaN/GaN HEMT器件的外延层转移方法,其特征在于,所述衬底层为蓝宝石,所述牺牲层为SiO2,所述成核层为AlN,所述缓冲层为GaN,所述插入层为AlN,所述势垒层为AlGaN,所述帽层为GaN,所述钝化层和所述保护层为SiN。
3.根据权利要求1所述的AlGaN/GaN HEMT器件的外延层转移方法,其特征在于,根据光刻版图对所述外延层的无源区域进行曝光显影的图形为矩形。
4.根据权利要求1所述的AlGaN/GaN HEMT器件的外延层转移方法,其特征在于,所述在所述帽层上方制备源电极和漏电极,包括:
对所述势垒层中的源电极欧姆接触区和漏电极欧姆接触区进行施主元素注入掺杂;
在N2氛围中对掺杂的势垒层进行热退火;
刻蚀所述掺杂的势垒层表层和帽层总厚度为6~11nm的区域;
通过金属淀积制备所述源电极和所述漏电极。
5.根据权利要求1所述的AlGaN/GaN HEMT器件的外延层转移方法,其特征在于,在所述源电极、所述漏电极和所述帽层上方制备所述钝化层之前,还包括:对所述帽层、势垒层、插入层和部分沟道层进行刻蚀以形成电隔离区域。
CN201810755826.7A 2018-07-11 2018-07-11 AlGaN/GaN HEMT器件的外延层转移方法 Active CN109148368B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810755826.7A CN109148368B (zh) 2018-07-11 2018-07-11 AlGaN/GaN HEMT器件的外延层转移方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810755826.7A CN109148368B (zh) 2018-07-11 2018-07-11 AlGaN/GaN HEMT器件的外延层转移方法

Publications (2)

Publication Number Publication Date
CN109148368A CN109148368A (zh) 2019-01-04
CN109148368B true CN109148368B (zh) 2021-09-14

Family

ID=64800010

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810755826.7A Active CN109148368B (zh) 2018-07-11 2018-07-11 AlGaN/GaN HEMT器件的外延层转移方法

Country Status (1)

Country Link
CN (1) CN109148368B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109244026B (zh) * 2018-07-23 2022-02-18 西安电子科技大学 一种半导体器件外延层的转移方法
CN110854133B (zh) * 2019-10-28 2021-03-16 深圳市华星光电半导体显示技术有限公司 显示面板的制备方法及显示面板
WO2021120143A1 (zh) * 2019-12-20 2021-06-24 电子科技大学 一种柔性微波功率晶体管及其制备方法
CN112504302A (zh) * 2020-12-15 2021-03-16 南京工业职业技术大学 一种磁吸附转移的氮化镓基柔性差分式无栅生物传感器
CN113745107B (zh) * 2021-09-07 2022-05-17 洪启集成电路(珠海)有限公司 一种GaN器件的制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101529605A (zh) * 2006-10-27 2009-09-09 佳能株式会社 半导体构件、半导体物品制造方法以及使用该制造方法的led阵列
CN102339748A (zh) * 2011-11-01 2012-02-01 中国科学院微电子研究所 降低hemt器件栅槽刻蚀损伤的方法
CN102956552A (zh) * 2012-08-21 2013-03-06 王伟明 半导体器件的制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018514083A (ja) * 2015-03-18 2018-05-31 ザ リージェンツ オブ ザ ユニヴァシティ オブ ミシガン プレパターニングされたメサを経由する歪み緩和エピタキシャルリフトオフ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101529605A (zh) * 2006-10-27 2009-09-09 佳能株式会社 半导体构件、半导体物品制造方法以及使用该制造方法的led阵列
CN102339748A (zh) * 2011-11-01 2012-02-01 中国科学院微电子研究所 降低hemt器件栅槽刻蚀损伤的方法
CN102956552A (zh) * 2012-08-21 2013-03-06 王伟明 半导体器件的制备方法

Also Published As

Publication number Publication date
CN109148368A (zh) 2019-01-04

Similar Documents

Publication Publication Date Title
CN109148368B (zh) AlGaN/GaN HEMT器件的外延层转移方法
KR101123459B1 (ko) 보호층 및 저손상 리세스를 갖는 질화물계 트랜지스터 및그의 제조 방법
JP5531434B2 (ja) 化合物半導体装置及びその製造方法
CN106887454B (zh) GaN基鳍栅增强型器件及其制作方法
TW201212229A (en) Group III-nitride enhancement mode field effect devices and fabrication methods
JP5297806B2 (ja) Iii族窒化物半導体素子の製造
CN109103091B (zh) Ga2O3基MOSFET器件的外延层转移方法
CN105244377A (zh) 一种基于硅衬底的hemt器件及其制造方法
CN112086362A (zh) 一种氮化镓增强型hemt器件及其制备方法
CN109244026B (zh) 一种半导体器件外延层的转移方法
CN109148351B (zh) (AlxGa1-x)2O3/Ga2O3器件的外延层转移方法
CN103904114B (zh) 加源场板增强型AlGaN/GaN HEMT器件结构及其制作方法
CN104269469A (zh) 一种降低宽禁带半导体器件欧姆接触电阻的方法
CN112968059B (zh) 一种新型增强型GaN HEMT器件结构
CN103904111A (zh) 基于增强型AlGaN/GaN HEMT器件结构及其制作方法
CN107425051A (zh) 一种半导体器件及其制备方法
CN104037215B (zh) 一种基于聚合物的增强型AlGaN/GaN MISHEMT器件结构及其制作方法
CN103258739B (zh) 基于自停止刻蚀的凹槽栅氮化镓基增强型器件的制备方法
CN102820322B (zh) 含铁电层的GaN基增强型器件及制备方法
CN114334649A (zh) 一种倒装GaN HEMT器件阵列的转移和异质集成方法及其器件阵列
CN104979195B (zh) SiC基HEMT器件的制备方法
CN108695156B (zh) 改善iii族氮化物mis-hemt欧姆接触的方法及mis-hemt器件
CN113257901A (zh) 栅极空气腔结构射频hemt器件及其制备方法
CN103779409B (zh) 基于耗尽型AlGaN/GaN HEMT器件结构及其制作方法
CN205177851U (zh) 一种基于硅衬底的hemt器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant