CN114334649A - 一种倒装GaN HEMT器件阵列的转移和异质集成方法及其器件阵列 - Google Patents

Abstract

本发明涉及一种倒装GaN HEMT器件阵列的转移和异质集成方法及其器件阵列，该方法通过设置包含有重掺杂GaN牺牲层和阻断漏电流通路的高阻层的GaN HEMT器件阵列结构，在器件的表面覆盖钝化绝缘层保护器件，通过在钝化绝缘层上开设通孔暴露源漏和栅极进而通过键合金属将其键合至目标基底，进一步地结合特定的电化学腐蚀方法，将HEMT阵列从刚性衬底释放，实现了器件阵列的无损剥离，释放了材料内部的应力，有效的解决了缓冲层和衬底漏电的问题，极大的提升了HEMT器件的性能，为HEMT器件与目标基底的异构集成提供了新渠道，极大的拓宽了电子电力器件的使用范围。

Description

一种倒装GaN HEMT器件阵列的转移和异质集成方法及其器件 阵列

技术领域

本发明涉及GaN HEMT技术领域，尤其涉及一种倒装GaN HEMT器件阵列的转移和异质集成方法及其器件阵列。

背景技术

近年来，随着半导体材料制备技术、半导体工艺制造技术、微电子技术以及功率集成技术的快速发展，电子电力技术在大功率、高频化、小型化、智能化及能源效率转化等取得了跨越式的进步。其中，功率器件作为电子电力技术的核心元器件，对于实现功率转换和提高能源转换效率起着至关重要的作用。其中，三五族氮化物作为第三代宽禁带半导体材料的代表，具有宽带隙、耐高温、高击穿电场等优势。其中AlGaN/AlN/GaN异质结由于自身的极化特性，在GaN一侧形成高电子迁移率和高面密度的二维电子气(2DEG)，从而被广泛的应用于高性能的射频器件、电子电力器件。

然而，为了减小衬底和外延材料的晶格匹配和热失配，选择外延衬底通常要求衬底在晶体结构、晶格常数上和外延材料相近，物理化学性质稳定。GaN只能外延到刚性衬底(Si，Sapphire)，很大程度上限制了其的应用领域。同时，就现阶段GaN HEMT器件剥离的技术而言，很难获得大面积、器件结构完整的元件，无法与现阶段的集成电路技术路线衔接融合。就现阶段的剥离技术，仍无法达到GaN HEMT阵列的无损剥离，存在剥离不彻底，结构损害较大的问题。且现有的键合技术，较多布局在剥离后薄膜的处理，存在操作难度大，良率低等较多技术问题尚未解决。

发明内容

针对现有技术中存在的技术问题，本发明的首要目的是提供一种倒装GaN HEMT器件阵列的转移和异质集成方法及其器件阵列，其实现了了器件阵列完整无损的剥离和转移，有效的解决了衬底和缓冲层漏电、目标层自热效应的问题，解决了目前剥离手段不彻底，对外延片损伤较大的问题。该GaN HEMT器件中，通过牺牲层和高阻层的设置，以及利用外延层之间导电性的差异，采用特定的电化学剥离方法，实现了倒装GaN HEMT阵列器件与目标基底的键合，实现了器件的无损高效剥离与器件的阵列转移。有效的解决了传统HEMT器件中缓冲层漏电问题，缓解了器件的自热效应，提供了与目标基底(例如Si基底)集成电路技术衔接的新方案，极大的拓宽了GaN HEMT器件阵列的市场应用。基于上述目的，本发明至少提供如下技术方案。

本发明一方面提供一种倒装GaN HEMT器件阵列的转移和异质集成方法，包括以下步骤：在生长衬底上依次外延生长包含重掺杂GaN牺牲层、高阻层、AlGaN/AlN/GaN目标层和帽层的外延叠层；

图案化所述帽层；在所述目标层上形成源极和漏极；沉积栅介质层；图案化所述栅介质层，形成与所述帽层接触的栅极；沉积钝化绝缘层，图案化所述钝化绝缘层，形成暴露所述源极、漏极和栅极的窗口；在所述窗口中沉积第一键合金属层；刻蚀所述外延叠层至所述牺牲层，形成GaN HEMT器件阵列；在目标基底上的预定区域沉积第二键合金属层；

将所述第二键合金属层对准所述第一键合金属层，加热键合后获得异质键合叠层；选用电化学腐蚀工艺腐蚀所述键合叠层中的牺牲层，释放所述生长衬底，实现倒装结构的GaN HEMT阵列转移。

所述高阻层选用p型GaN高阻层，其厚度为100～200nm，掺杂浓度为1～2×10¹⁸cm^-3，掺杂元素为Fe或Mg元素；所述帽层选用p型GaN帽层，其厚度为100～200nm，宽度选用1～2μm，掺杂浓度为3～5×10¹⁹cm^-3。所述重掺杂GaN牺牲层的厚度选用300～400nm，其掺杂浓度为1.0～2.0×10¹⁹cm^-3。

所述外延叠层还包括位于生长衬底与重掺杂GaN牺牲层之间的GaN缓冲层，其厚度为1000～15000nm，所述GaN缓冲层包括成核层、轻掺杂和未掺杂GaN层，轻掺杂GaN层的掺杂浓度为3～5×10¹⁸cm^-3。

所述AlGaN/AlN/GaN目标层包括厚度为20～25nm的AlGaN势垒层、1～2nm的AlN插入层和600～900nm的GaN缓冲层，其中AlGaN势垒层中Al组分为0.3～0.4。

所述窗口的面积小于所述源极、漏极和栅极的面积。

所述第一键合金属层选用Ti/Au层，其中Ti层的厚度选用10nm，Au层的厚度选用50nm；所述第二键合金属层选用Ti/Au层，其中Ti层的厚度选用10nm，Au层的厚度选用50nm。所述键合的温度范围选用300～500℃，加热2～3小时。

相邻的所述阵列单元区域之间的间隔为10～20μm。

所述电化学腐蚀液选用草酸溶液，其浓度选用0.3Mol/L，腐蚀电压选用10～15V，腐蚀时间选用2～3h；优选地，腐蚀电压选用10V，腐蚀时间选用2h。

源、漏电极选用Ti/Al/Ni/Au层，栅电极选用Ni/Au层。

所述栅极介质层选用Si₃N₄层，选用等离子体增强化学气相沉积(PECVD)在300～400℃下沉积厚度为100～200nm的Si₃N₄层。

所述钝化绝缘层优选SiO₂。选用原子层沉积工艺在整个外延阵列表面沉积10～20nm厚度的SiO₂，以起到保护器件目标层，钝化的作用。

形成GaN HEMT器件阵列步骤之后，沉积第二键合金属层步骤之前，还包括选取阵列单元区域，刻蚀所述阵列单元区域的边缘至所述牺牲层。

本发明的另一方面提供一种倒装GaN HEMT器件阵列，包括，异质目标基底，位于异质目标基底上的阵列单元区域，所述阵列单元区域包含位于异质目标基底上的键合金属层区域，位于所述键合金属层区域上的GaN HEMT器件阵列，所述器件包括与所述键合金属层区域接触的漏极、栅极和源极，与栅极接触的帽层，与漏极、帽层及源极接触的AlGaN/AlN/GaN目标层，以及位于目标层上的高阻层，其中所述键合金属层区域包括层叠键合的第一键合金属层区域和第二键合金属层区域，第一键合金属层区域与所述源极、栅极和漏极接触，第二键合金属层区域与所述异质目标基底接触。

所述异质目标基底上还设置有与所述GaN HEMT器件互联的元器件。

本发明还提供一种倒装GaN HEMT器件阵列，所述倒装GaN HEMT器件阵列采用上述转移和异质集成方法获得。

与现有技术相比，本发明至少具有如下有益效果：

本发明设计的GaN HEMT器件，通过设置重掺杂GaN牺牲层，在牺牲层上设置高阻层作为电流阻挡层阻断漏电流通路，并利用外延层之间导电性的差异，结合特定的电化学腐蚀方法并设置钝化绝缘层作为保护层，将目标层HEMT阵列从刚性衬底释放出来，实现了GaNHEMT阵列的无损剥离，释放了材料内部的应力，有效的解决了缓冲层和衬底漏电的问题，极大的提升了HEMT器件的基本性能。进一步地，本发明通过在钝化绝缘层上开设通孔暴露源漏极和栅极进而通过键合金属，采用热压键合工艺将其键合至目标基底，实现了GaN HEMT阵列与目标基底的异质键合，结合电化学腐蚀方法，实现了GaN HEMT的阵列转移，为HEMT的异构集成提供了新渠道，同时很大程度上缓解了器件的自热效应，极大的拓宽了电子电力器件的使用范围。本发明的方法简单，成本低，可重复性强，在半导体柔性光电子器件的研制和异质集成方面具有广泛的应用前景。

附图说明

图1为本发明一实施例GaN HEMT器件外延结构示意图。

图2为本发明一实施例倒装GaN HEMT器件阵列示意图。

图3为本发明一实施例GaN HEMT阵列器件示意图。

图4为本发明一实施例GaN HEMT阵列器件异质键合示意图。

图5为本发明一实施例电化学剥离的示意图。

图6为本发明一实施例倒装GaN HEMT阵列器件的集成示意图。

具体实施方式

接下来将结合本发明的附图对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的其它实施例，均属于本发明保护的范围。下述实施例中所述实验方法，如无特殊说明，均为常规方法；所述试剂和材料，如无特殊说明，均可从公开商业途径获得。

本说明书中使用例如“之下”、“下方”、“下”、“之上”、“上方”、“上”等空间相对性术语，以解释一个元件相对于第二元件的定位。除了与图中所示那些不同的取向以外，这些术语意在涵盖器件的不同取向。

另外，使用诸如“第一”、“第二”等术语描述各个元件、层、区域、区段等，并非意在进行限制。使用的“具有”、“含有”、“包含”、“包括”等是开放式术语，表示存在所陈述的元件或特征，但不排除额外的元件或特征。除非上下文明确做出不同表述。

本发明的目的是提供一种倒装GaN HEMT器件制备及其阵列转移和异质集成方法，实现整体剥离，有效的解决了衬底和缓冲层漏电、目标层自热效应的问题，解决了目前剥离手段不彻底，对外延片损伤较大的问题。

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

图1是本发明一实施例提供的GaN HEMT器件外延结构示意图，如图示，该器件包括外延衬底、层叠于外延衬底上的外延叠层，该外延叠层由下至上依次包括第一GaN缓冲层、重掺杂GaN牺牲层、高阻层、第二GaN缓冲层、AlN插入层、AlGaN势垒层和p型GaN帽层，源极和漏极设置于AlGaN势垒层上，位于GaN帽层的两侧，源极和漏极与GaN帽层之间填充栅介质层，栅极位于GaN帽层上，钝化绝缘层覆盖于该器件的表面。第二GaN缓冲层、AlN插入层、AlGaN势垒层构成该器件的AlGaN/AlN/GaN目标层。

图2是本发明一实施例倒装GaN HEMT器件阵列示意图，如图示，该器件阵列包括异质目标基底，例如可以是Si基底。位于异质目标基底上的键合金属层，位于键合金属层上的GaN HEMT器件，该GaN HEMT器件包括AlGaN/AlN/GaN目标层，位于目标层上的p型GaN帽层，位于帽层两侧的源极和漏极，源极和漏极与AlGaN层接触，栅介质层填充于源极、漏极与帽层之间，以及位于帽层上的栅极，钝化绝缘层覆盖于器件表面，钝化绝缘层上开设有通孔，暴露源极、漏极和栅极，通孔的面积小于源极、漏极和栅极的面积。

键合金属层包含键合在一起的第一键合金属层和第二键合金属层，第一键合金属层设置于通孔内的源极、漏极和栅极表面，第二键合金属层设置于异质目标基底的表面。

在一实施例中，为了提高外延层的质量，外延衬底选用蓝宝石衬底。第一GaN缓冲层的厚度为1000～1500nm，其包括成核层、轻掺杂和未掺杂GaN层，其中轻掺杂GaN层的掺杂浓度优选5×10¹⁸cm^-3。重掺杂GaN牺牲层的厚度选用300nm，掺杂浓度选用2.0×10¹⁹cm^-3。高阻层优选p型GaN高阻层，其厚度选用100nm，掺杂浓度为1×10¹⁸cm^-3，掺杂元素选用Fe元素。

第二GaN缓冲层、AlN插入层和AlGaN势垒层构成AlGaN/AlN/GaN目标层。第二GaN缓冲层的厚度选用900nm，AlN插入层的厚度选用1.25nm，AlGaN势垒层的厚度选用20nm，其中Al组分选用0.3。p型GaN帽层位于AlGaN势垒层上，其厚度选用100nm，掺杂浓度选用3×10¹⁹cm^-3。选用感应耦合等离子体(ICP)刻蚀方法图形化p型GaN帽层，该实施例中其宽度约为1μm。

在AlGaN/AlN/GaN目标层的表面形成源漏电极层。电极层包括源电极、漏电极和栅电极，首先选用电子束蒸发(EBL)工艺蒸镀源极金属层和漏极金属层，之后在850℃下退火处理30s。源极金属层和漏极金属层选用自下而上依次层叠的Ti/Al/Ni/Au层，其中，Ti层厚度选用20nm、Al层厚度选用130nm、Ni层厚度选用50nm和Au层厚度选用100nm。

选用等离子体增强化学气相沉积(PECVD)工艺沉积栅介质层，栅介质层选用Si₃N₄栅介质层，沉积温度为350℃，沉积厚度选用150nm。接着，在p型GaN帽层区域上通过光刻工艺形成栅电极图案区域，选用电子束蒸发工艺自下而上蒸镀Au层和Ni层形成栅电极，Au层的厚度选用100nm，Ni层的厚度选用30nm。

采用原子层沉积(ALD)工艺在整个器件表面沉积钝化绝缘层，钝化绝缘层选用SiO₂，其厚度选用10nm。钝化绝缘层亦可作为后续电化学腐蚀的保护层。接着，在钝化绝缘层上开设通孔。作为具体实施例，利用光刻胶进行图形化处理后使用等离子体刻蚀工艺刻蚀正方形通孔，通孔的面积小于电极的面积，其目的在于暴露电极层，便于器件与目标衬底上金属的热压键合。

接着，在暴露电极层的通孔中沉积键合金属层，键合金属层选用Ti/Au层。其目的在于增加器件电极与后续键合的衬底之间的电接触，同时便于器件的后续键合工艺。

之后设计阵列结构，刻蚀形成GaN HEMT阵列器件。具体地，沉积掩膜层，利用设计的掩膜版和紫外光刻技术进行紫外曝光处理，紫外曝光的剂量选用15mJ/s，曝光时间选用1.8s。之后放入AZ400K显影液中浸泡60s后烘干，得到阵列器件掩膜图案。以该图案为掩膜，使用等离子体刻蚀外延层至重掺杂GaN牺牲层层，其目的在于形成GaN HEMT阵列器件，为得到的倒装GaN HEMT阵列器件的中间产品。等离子提刻蚀工艺中，使用的气体为SF₆和CHF₃混合气，SF₆的流量为25sccm，CHF₃的流量为60sccm，功率为900W，压强为5mTorr，时间为3min，温度为120℃。

可选地，根据设计的需要，选取阵列单元区域，优选地，一个阵列单元中包含5～6个HEMT器件。采用感应耦合等离子体刻蚀阵列单元区域边缘，深度至牺牲层的表面。如图3示。特别的，每个区域间隔10～20μm。其目的在于后续转移过程中提高阵列剥离和转移的效率。

在外延片的边缘旋涂银浆作为外延片的接触电极，银浆位于牺牲层和生长衬底的表面，不与上述刻蚀形成的GaN HEMT阵列器件接触。优选地，旋涂区域占区域间隔的1/3。

选择与外延片大小一致的目标基底，在该基底上通过光刻的方法图形化电极区域，该图形化的电极区域与外延片的电极位置相同，面积较大于器件电极。接着使用电子束蒸发工艺在该图形化的电极区域蒸镀键合金属Ti/Au层，Ti层的厚度选用10nm，Au层的厚度选用50nm。采用不锈钢夹具，将外延阵列的键合金属与目标基底对准固定，放置于恒温装置中，设置温度为500℃，加热3小时，实现倒装GaN HEMT阵列器件阵列与目标基底的异质键合，如图4所示。

将键合后的样品采用电化学腐蚀的方式进行剥离和转移。其中，电解液选用0.3Mol/L的草酸，电压优选10V，腐蚀时间为2h。腐蚀过程中将外延片浸入草酸溶液中，优选地，外延片的1/3区域浸入电解液中，键合后的叠层作为阳极，阴极为铂片，反应示意图如图5所示。电化学腐蚀后，外延衬底脱离目标层，随后将脱离外延衬底的叠层用去离子水进行清洗，去除其表面残留的草酸溶液，即可实现了倒装GaN HEMT阵列器件的制备与转移，如图2所示。本发明将HEMT阵列从刚性衬底释放出来，实现了GaN HEMT阵列的无损剥离，释放了材料内部的应力，有效解决了缓冲层和衬底漏电的问题，极大的提升了HEMT器件的基本性能。

倒装GaN HEMT结构所键合的目标基底，可选的为导热性更好的SiC、Si等衬底。目标基底上还设置有其他元器件，如LED，晶体管等。在通过与GaN HEMT器件异质键合以及阵列转移后，使用金丝球焊机从PAD处引线出来，与目标基底上原有元器件进行互联，实现倒装GaN HEMT阵列器件的异构集成应用，如图6所示。本发明进一步地通过热压键合的方式实现GaN HEMT与Si衬底异质键合，结合电化学腐蚀，实现了GaN HEMT的阵列转移，与Si基的键合也为HEMT的异构集成提供了新渠道，同时很大程度上缓解了器件的自热效应，极大的拓宽了电子电力器件的使用范围。

上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受上述实施例的限制，其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。

Claims (10)

1.一种倒装GaN HEMT器件阵列的转移和异质集成方法，其特征在于，包括以下步骤：

在生长衬底上依次外延生长包含重掺杂GaN牺牲层、高阻层、AlGaN/AlN/GaN目标层和帽层的外延叠层；

图案化所述帽层；

在所述目标层上形成源极和漏极；

沉积栅介质层；

图案化所述栅介质层，形成与所述帽层接触的栅极；

沉积钝化绝缘层，图案化所述钝化绝缘层，形成暴露所述源极、漏极和栅极的窗口；

在所述窗口中沉积第一键合金属层；

刻蚀所述外延叠层至所述牺牲层，形成GaN HEMT器件阵列；

在目标基底上的预定区域沉积第二键合金属层；

将所述第二键合金属层对准所述第一键合金属层，加热键合后获得异质键合叠层；

选用电化学腐蚀工艺腐蚀所述键合叠层中的牺牲层，释放所述生长衬底，实现倒装结构的GaN HEMT阵列转移。

2.根据权利要求1的所述转移和异质集成方法，其特征在于，所述重掺杂GaN牺牲层的厚度选用300～400nm，其掺杂浓度为1.0～2.0×10¹⁹cm^-3；所述高阻层选用p型GaN高阻层，其厚度为100～200nm，掺杂浓度为1～2×10¹⁸cm^-3，掺杂元素为Fe或Mg元素。

3.根据权利要求1或2的所述转移和异质集成方法，其特征在于，所述帽层选用p型GaN帽层，其厚度为100～200nm，掺杂浓度为3～5×10¹⁹cm^-3；

所述生长衬底与所述重掺杂GaN牺牲层之间还设置有缓冲层。

4.根据权利要求1或2的所述转移和异质集成方法，其特征在于，所述窗口的面积小于所述源极、漏极和栅极的面积；

优选地，相邻的所述阵列单元区域间隔10～20μm。

5.根据权利要求1或2的所述转移和异质集成方法，其特征在于，所述第一键合金属层选用Ti/Au层，其中Ti层的厚度选用10nm，Au层的厚度选用50nm；所述第二键合金属层选用Ti/Au层，其中Ti层的厚度选用10nm，Au层的厚度选用50nm；所述键合的温度范围选用300～500℃，加热2～3小时。

6.根据权利要求1或2的所述转移和异质集成方法，其特征在于，所述电化学腐蚀液选用草酸溶液，其浓度选用0.3Mol/L，腐蚀电压选用10～15V，腐蚀时间选用2～3h；优选地，腐蚀电压选用10V，腐蚀时间选用2h。

7.根据权利要求1或2的所述转移和异质集成方法，其特征在于，形成GaN HEMT器件阵列步骤之后，沉积第二键合金属层步骤之前，还包括选取阵列单元区域，刻蚀所述阵列单元区域的边缘至所述牺牲层。

8.一种倒装GaN HEMT器件阵列，其特征在于，其包括，异质目标基底，位于异质目标基底上的阵列单元区域，所述阵列单元区域包含位于异质目标基底上的键合金属层区域，位于所述键合金属层区域上的GaN HEMT器件阵列，所述器件包括与所述键合金属层区域接触的漏极、栅极和源极，与栅极接触的帽层，与漏极、帽层及源极接触的AlGaN/AlN/GaN目标层，以及位于目标层上的高阻层，其中所述键合金属层区域包括层叠键合的第一键合金属层区域和第二键合金属层区域，第一键合金属层区域与所述源极、栅极和漏极接触，第二键合金属层区域与所述异质目标基底接触。

9.根据权利要求8的所述阵列器件，其特征在于，所述异质目标基底上还设置有与所述GaN HEMT器件互联的元器件。

10.一种倒装GaN HEMT器件阵列，其特征在于，所述倒装GaN HEMT器件阵列采用权利要求1至7的所述转移和异质集成方法获得。

Images