CN109585326B - 氮化镓外延片垂直漏电流与霍尔效应复合测试方法 - Google Patents

氮化镓外延片垂直漏电流与霍尔效应复合测试方法 Download PDF

Info

Publication number
CN109585326B
CN109585326B CN201811500627.8A CN201811500627A CN109585326B CN 109585326 B CN109585326 B CN 109585326B CN 201811500627 A CN201811500627 A CN 201811500627A CN 109585326 B CN109585326 B CN 109585326B
Authority
CN
China
Prior art keywords
hall effect
leakage current
test
vertical leakage
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811500627.8A
Other languages
English (en)
Other versions
CN109585326A (zh
Inventor
王荣华
任永硕
程万希
宋书宽
高珺
梁辉南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Runxin Microelectronics Dalian Co ltd
Original Assignee
Dalian Xinguan Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dalian Xinguan Technology Co ltd filed Critical Dalian Xinguan Technology Co ltd
Priority to CN201811500627.8A priority Critical patent/CN109585326B/zh
Publication of CN109585326A publication Critical patent/CN109585326A/zh
Application granted granted Critical
Publication of CN109585326B publication Critical patent/CN109585326B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/14Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明公开一种工艺流程简单、节约成本及效率高的氮化镓外延片垂直漏电流与霍尔效应复合测试方法,依次按照如下步骤进行:将势垒层表面分出垂直漏电流测试区域及霍尔效应测试区域;进行第一次光刻,使垂直漏电流测试区域全部暴露,霍尔效应测试区域正方形测试单元间的隔离区暴露;进行第一次刻蚀,刻蚀深及沟道层;去胶;利用第一荫罩板进行电极蒸镀或溅射,所述第一荫罩板上均布有第一电极沉积通孔;垂直漏电流测试;欧姆接触退火;霍尔效应测试。

Description

氮化镓外延片垂直漏电流与霍尔效应复合测试方法
技术领域
本发明涉及一种氮化镓外延片的测试方法,尤其是一种工艺流程简单、节约成本及效率高的氮化镓外延片垂直漏电流与霍尔效应复合测试方法。
背景技术
氮化镓(GaN)电子器件包括高电子迁移率晶体管和二极管,广泛应用于微波功率放大和电力电子电能转换。目前,氮化镓材料的获得主要基于异质外延,衬底包括单位面积价格依次降低的碳化硅、蓝宝石和硅。硅基氮化镓外延除了衬底价格极低外,还有大尺寸和芯片生产工艺与现有硅工艺兼容的优势。但是,由于硅衬底与氮化镓材料在晶格常数和热膨胀系数上存在较大失配,硅基氮化镓外延需要克服晶体质量和翘曲两方面的技术难点。在高压电力电子器件领域,器件性能和可靠性在很大程度上受垂直方向的漏电流影响,因此对外延材料在垂直方向漏电流的定期检测成为日常需求。另外,氮化镓器件的导通电阻受制于沟道中二维电子气的输运参数,包括方块电阻、电子浓度和电子迁移率等参数,通过霍尔效应测试获得。
为了预判外延材料的质量,生产型企业需要对由衬底、缓冲层、沟道层及势垒层构成的氮化镓外延片整片进行垂直方向漏电流和霍尔效应进行日常监控。此两类测试所需的测试结构存在差异,其中垂直漏电流测试需要将沟道层表面整体刻蚀并均布多个电极;而霍尔效应测试需要由深及沟道层的横竖沟槽(隔离区)将势垒层及沟道层表面均分为多个四角均匀的正方形测试单元,在每个正方形测试单元内对称分布四个电极且电极需要形成欧姆接触。为此,现有氮化镓外延片垂直漏电流与霍尔效应测试是在两个流片上分别进行。
垂直漏电流测试方法是进行深及沟道层的刻蚀实现对氮化镓外延片沟道层表面整体刻蚀,之后进行电极光刻,使后续电极沉积区(简称电极沉积区)暴露,再依次进行电极蒸镀(电极材料通常为多层结构,如Ti/Al/Ni/Au,Ti/Al或Ti/Al/Mo/Au等易与氮化镓形成欧姆接触的金属组合)、金属剥离(将光刻胶及其上的金属剥离)、垂直漏电流测试。
霍尔效应测试方法是首先在势垒层表面进行光刻(隔离区暴露),然后进行深及沟道层的刻蚀(将势垒层及沟道层表面均分为多个四角均匀的正方形测试单元),去胶;再进行电极光刻,使每个正方形测试单元内的四个后续电极沉积区(简称电极沉积区)暴露,再依次进行电极蒸镀、金属剥离、欧姆接触退火及霍尔效应测试。
两个流片两次独立测试费时费力,不仅延长测试结果的反馈时间、降低生产效率,而且提高了测试成本。
发明内容
本发明是为了解决现有技术所存在的上述技术问题,提供一种工艺流程简单、节约成本及效率高的氮化镓外延片垂直漏电流与霍尔效应复合测试方法。
本发明的技术解决方案是:一种氮化镓外延片垂直漏电流与霍尔效应复合测试方法,有由衬底、缓冲层、沟道层及势垒层构成的氮化镓外延片,其特征在于依次按照如下步骤进行:
a. 将势垒层表面分出垂直漏电流测试区域及霍尔效应测试区域;
b. 进行第一次光刻,使垂直漏电流测试区域全部暴露,霍尔效应测试区域正方形测试单元间的隔离区或电极沉积区暴露;
c. 进行第一次刻蚀,刻蚀深及沟道层;
d.若霍尔效应测试区域正方形测试单元间的隔离区形成刻蚀沟槽,则进行d.1~d.2 步骤;否则进行d.3~d.7步骤;
d.1 去胶;
d.2 利用第一荫罩板进行电极蒸镀或溅射,所述第一荫罩板上均布有第一电极沉积通孔;
d.3 利用第二荫罩板进行电极蒸镀或溅射,所述第二荫罩板覆盖垂直漏电流测试区域部位设有第一电极沉积通孔、覆盖霍尔效应测试区域部位镂空;
d.4 金属剥离;
d.5 对霍尔效应测试区进行第二次光刻,使正方形测试单元间的隔离区暴露;
d.6 对霍尔效应测试区进行第二次刻蚀,刻蚀深及沟道层;
d.7 去胶;
a.垂直漏电流测试;
b.欧姆接触退火;
c.霍尔效应测试。
本发明是在一个氮化镓外延片上完成垂直漏电流测试及霍尔效应测试,测试工艺流程简单,省时省力,不仅缩短了测试结果的反馈时间、提高生产效率,而且减少了测试流片数量,降低了测试成本。
附图说明
图1是本发明实施例1测试流片结构示意图。
图2是图1的A-A视图。
图3是本发明实施例1荫罩板结构示意图。
图4是本发明实施例2测试流片结构示意图。
图5是图4的A-A视图。
图6是本发明实施例2荫罩板结构示意图。
具体实施方式
实施例1:
本发明的氮化镓外延片垂直漏电流与霍尔效应复合测试方法,按照如下步骤进行:
a. 如图1、图2所示,将由衬底1、缓冲层2、沟道层3及势垒层4构成的氮化镓外延片势垒层4表面分出垂直漏电流测试区域5及霍尔效应测试区域6;
b. 进行光刻,即通过涂胶、显影、曝光等标准光刻流程完成,使垂直漏电流测试区域5全部暴露,霍尔效应测试区域6正方形测试单元间的隔离区7暴露,其余区域覆盖光刻胶进行保护;
c. 进行刻蚀,在RIE或ICP等干法刻蚀设备中对暴露出的氮化镓势垒层进行刻蚀,刻蚀深及沟道层,即刻蚀深度超过氮化镓势垒层的厚度,通常的刻蚀深度在100~1000 nm之间;
d. 因在霍尔效应测试区域6正方形测试单元间的隔离区7已形成刻蚀沟槽,继续进行以下步骤:
d.1 去胶;
d.2 利用如图3所示第一荫罩板9进行电极蒸镀或溅射,第一荫罩板9为金属材质,面积与氮化镓外延片上表面一致,其上均布有第一电极沉积通孔10,孔径根据需要可选0.5至几毫米;将第一荫罩板9贴合在外延片上表面进行电极蒸镀或溅射,金属穿过第一荫罩板9上预留的第一电极沉积通孔10沉积在外延片表面,在第一电极沉积通孔10位置形成金属电极;
e. 垂直漏电流测试;
f. 欧姆接触退火;
g. 霍尔效应测试。
垂直漏电流测试、欧姆接触退火及霍尔效应测试均按照现有技术进行。
实施例2:
本发明的氮化镓外延片垂直漏电流与霍尔效应复合测试方法,按照如下步骤进行:
a. 如图4、图5所示,将由衬底1、缓冲层2、沟道层3及势垒层4构成的氮化镓外延片势垒层4表面分出垂直漏电流测试区域5及霍尔效应测试区域6;
b. 进行光刻,即通过涂胶、显影、曝光等标准光刻流程完成,使垂直漏电流测试区域5全部暴露,霍尔效应测试区域6电极沉积区8暴露,其余区域覆盖光刻胶进行保护;
c. 进行刻蚀,在RIE或ICP等干法刻蚀设备中对暴露出的氮化镓势垒层进行刻蚀,刻蚀深及沟道层,即刻蚀深度超过氮化镓势垒层的厚度,通常的刻蚀深度在100~1000 nm之间;
d. 因未在霍尔效应测试区域6正方形测试单元间的隔离区7形成刻蚀沟槽,故继续进行如下步骤:
d.3 利用第二荫罩板11进行电极蒸镀或溅射,第二荫罩板11为金属材质,面积与氮化镓外延片上表面一致或只与霍尔效应测试区域6一致,用于覆盖垂直漏电流测试区域5部位设有第一电极沉积通孔10(孔径根据需要可选0.5至几毫米)、覆盖霍尔效应测试区域6部位镂空;将荫罩板9贴合在外延片上表面进行电极蒸镀或溅射,金属穿过荫罩板9上预留的第一电极沉积通孔10及覆盖霍尔效应测试区域6而沉积在外延片表面,金属沉积厚度应高于所述b步骤刻蚀深度;
d.4 金属剥离,即将霍尔效应测试区域6覆盖的光刻胶及位于光刻胶上的金属剥离,在剩余区域形成金属电极;
d.5 对霍尔效应测试区6进行第二次光刻,使正方形测试单元间的隔离区7暴露;
d.6 对霍尔效应测试区6进行第二次刻蚀,刻蚀深及沟道层;
d.7 去胶;
e. 垂直漏电流测试;
f. 欧姆接触退火;
g. 霍尔效应测试。
垂直漏电流测试、欧姆接触退火及霍尔效应测试均按照现有技术进行。

Claims (1)

1.一种氮化镓外延片垂直漏电流与霍尔效应复合测试方法,有由衬底(1)、缓冲层(2)、沟道层(3)及势垒层(4)构成的氮化镓外延片,其特征在于依次按照如下步骤进行:
将势垒层(4)表面分出垂直漏电流测试区域(5)及霍尔效应测试区域(6);
进行第一次光刻,使垂直漏电流测试区域(5)全部暴露,霍尔效应测试区域(6)正方形测试单元间的隔离区(7)或电极沉积区(8)暴露;
进行第一次刻蚀,刻蚀深及沟道层;
若霍尔效应测试区域(6)正方形测试单元间的隔离区(7)形成刻蚀沟槽,则进行d.1~d.2 步骤;否则进行d.3~d.7步骤;
d.1 去胶;
d.2 利用第一荫罩板(9)进行电极蒸镀或溅射,所述第一荫罩板(9)上均布有第一电极沉积通孔(10);
d.3 利用第二荫罩板(11)进行电极蒸镀或溅射,所述第二荫罩板(11)覆盖垂直漏电流测试区域(5)部位设有第一电极沉积通孔(10)、覆盖霍尔效应测试区域(6)部位镂空;
d.4 金属剥离;
d.5 对霍尔效应测试区域 (6)进行第二次光刻,使正方形测试单元间的隔离区(7)暴露;
d.6 对霍尔效应测试区域 (6)进行第二次刻蚀,刻蚀深及沟道层;
d.7 去胶;
垂直漏电流测试;
欧姆接触退火;
霍尔效应测试。
CN201811500627.8A 2018-12-10 2018-12-10 氮化镓外延片垂直漏电流与霍尔效应复合测试方法 Active CN109585326B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811500627.8A CN109585326B (zh) 2018-12-10 2018-12-10 氮化镓外延片垂直漏电流与霍尔效应复合测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811500627.8A CN109585326B (zh) 2018-12-10 2018-12-10 氮化镓外延片垂直漏电流与霍尔效应复合测试方法

Publications (2)

Publication Number Publication Date
CN109585326A CN109585326A (zh) 2019-04-05
CN109585326B true CN109585326B (zh) 2022-11-22

Family

ID=65927888

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811500627.8A Active CN109585326B (zh) 2018-12-10 2018-12-10 氮化镓外延片垂直漏电流与霍尔效应复合测试方法

Country Status (1)

Country Link
CN (1) CN109585326B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113866613B (zh) * 2021-12-01 2022-02-22 苏州长光华芯光电技术股份有限公司 一种用于霍尔效应测试的测试结构及其制备方法
CN117936403B (zh) * 2023-12-26 2024-09-20 苏州汉骅半导体有限公司 一种GaN HEMT外延材料霍尔测试样品及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011233612A (ja) * 2010-04-26 2011-11-17 Mitsubishi Electric Corp 半導体装置及びその製造方法
CN103794526A (zh) * 2014-01-23 2014-05-14 新磊半导体科技(苏州)有限公司 一种新型霍尔测试方法
CN104659174A (zh) * 2015-02-08 2015-05-27 北京工业大学 一种采用激光辐照氮化镓外延片改善以其为基底的led发光性能的方法
CN105428235A (zh) * 2015-12-26 2016-03-23 中国电子科技集团公司第十三研究所 一种降低GaN器件漏电流的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4939087B2 (ja) * 2006-03-15 2012-05-23 住友電気工業株式会社 窒化ガリウム系基板、窒化ガリウム系基板の評価方法及び窒化ガリウム系基板の製造方法。

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011233612A (ja) * 2010-04-26 2011-11-17 Mitsubishi Electric Corp 半導体装置及びその製造方法
CN103794526A (zh) * 2014-01-23 2014-05-14 新磊半导体科技(苏州)有限公司 一种新型霍尔测试方法
CN104659174A (zh) * 2015-02-08 2015-05-27 北京工业大学 一种采用激光辐照氮化镓外延片改善以其为基底的led发光性能的方法
CN105428235A (zh) * 2015-12-26 2016-03-23 中国电子科技集团公司第十三研究所 一种降低GaN器件漏电流的方法

Also Published As

Publication number Publication date
CN109585326A (zh) 2019-04-05

Similar Documents

Publication Publication Date Title
JP2022106775A (ja) 加工基板と統合された電子パワーデバイス
US9755021B2 (en) Integrated multichannel and single channel device structure and method of making the same
CN101552288A (zh) 半导体装置及其制造方法
CN107799590B (zh) 一种大栅宽的GaN基微波功率器件及其制造方法
EP3300100B1 (en) Semiconductor wafer and method for fabricating a semiconductor wafer
CN112420850B (zh) 一种半导体器件及其制备方法
CN109585326B (zh) 氮化镓外延片垂直漏电流与霍尔效应复合测试方法
KR102208076B1 (ko) 고전자 이동도 트랜지스터 및 그 제조방법
CN111863807B (zh) 基于源场板的单片异质集成Cascode结构场效应晶体管及制作方法
CN112750700A (zh) 高电子迁移率晶体管及其制作方法
CN117438457B (zh) 凹槽栅型GaN基HEMT器件及其制备方法
JP5158470B2 (ja) 窒化物半導体デバイスの作製方法
CN110600990A (zh) 一种基于柔性衬底的GaN基激光器与HEMT的器件转移制备方法
CN106257686A (zh) 半导体器件及其制造方法
JP2008016762A (ja) GaN−HEMTの製造方法
KR20190028260A (ko) 게이트 올 어라운드 소자 및 이를 제조하는 방법
WO2021243482A1 (zh) 基于氮化镓芯片、芯片制备方法及氮化镓功率器件、电路
CN106935653A (zh) 一种氮化镓二次外延增强型电子器件及其制备方法
EP3300101B1 (en) Method of planarising a surface
CN117976621B (zh) 一种先通孔氮化镓高电子迁移率晶体管及其制作方法
JP2010067690A (ja) 化合物半導体装置およびその製造方法
EP4336563A1 (en) Gan-based hemt structure having multiple threshold voltages, and preparation method therefor and application thereof
CN116565018A (zh) 一种具有片内三维微流道结构的GaN HEMT器件及其制作方法
CN117855258A (zh) 一种p-GaN增强型鳍式HEMT器件及其制备方法
CN116190230A (zh) 基于循环刻蚀技术的多晶金刚石薄膜与GaN HEMT集成制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: 116000 building 7, industrial design Industrial Park, No. 57 Xinda street, Qixianling, high tech Industrial Park, Dalian, Liaoning

Patentee after: Runxin Microelectronics (Dalian) Co.,Ltd.

Country or region after: China

Address before: 116023 Building 7, Industrial Design Industrial Park, 57 Xinda Street, Qixianling, Dalian High-tech Industrial Park, Liaoning Province

Patentee before: DALIAN XINGUAN TECHNOLOGY CO.,LTD.

Country or region before: China

CP03 Change of name, title or address