CN101552288A - 半导体装置及其制造方法 - Google Patents
半导体装置及其制造方法 Download PDFInfo
- Publication number
- CN101552288A CN101552288A CNA2009101268859A CN200910126885A CN101552288A CN 101552288 A CN101552288 A CN 101552288A CN A2009101268859 A CNA2009101268859 A CN A2009101268859A CN 200910126885 A CN200910126885 A CN 200910126885A CN 101552288 A CN101552288 A CN 101552288A
- Authority
- CN
- China
- Prior art keywords
- dielectric film
- gate electrode
- secondary dielectric
- insulating film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 91
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 86
- 238000000034 method Methods 0.000 claims description 34
- 230000015572 biosynthetic process Effects 0.000 claims description 23
- 230000005684 electric field Effects 0.000 description 20
- 229910002704 AlGaN Inorganic materials 0.000 description 12
- 230000000694 effects Effects 0.000 description 11
- 239000012141 concentrate Substances 0.000 description 7
- 238000009826 distribution Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 230000027756 respiratory electron transport chain Effects 0.000 description 6
- 238000010894 electron beam technology Methods 0.000 description 5
- 230000001105 regulatory effect Effects 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- 230000008020 evaporation Effects 0.000 description 4
- 238000001704 evaporation Methods 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000009532 heart rate measurement Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
一种半导体装置及其制造方法。为了抑制电流崩塌，在MIS结构的HEMT中设置场板。半导体装置具有相互分离且对置地形成在基底11上侧的第1和第2主电极。在从第1和第2主电极露出的基底的上侧表面上形成有栅极绝缘膜，在栅极绝缘膜的上侧设有栅电极。以一体地覆盖包含栅电极和栅极绝缘膜在内的基底的整个表面的方式、以小于栅电极厚度的膜厚形成副绝缘膜，副绝缘膜包含：覆盖栅电极的上侧表面的第1副绝缘膜、覆盖栅电极的分别与第1和第2主电极对置的两侧侧面的第2副绝缘膜、和覆盖从栅电极露出的栅极绝缘膜的第3副绝缘膜。在从第1副绝缘膜到一侧的第2副绝缘膜和该一侧的第3副绝缘膜的范围内，以一体覆盖的方式形成场板。
Description
技术领域
本发明涉及半导体装置、尤其是具有MIS结构的HEMT，涉及通过设置场板来抑制电流崩塌的半导体装置的制造方法。
背景技术
以往，作为将二维电子气(以下也称为2DEG)层用作电流通路的场效应晶体管，公知有HEMT(High Electron Mobility Transistor，高电子迁移率晶体管)。HEMT例如具有基底，该基底包含以没有导入杂质的GaN为材料的电子迁移层、以及以A1GaN为材料且形成于该电子迁移层的上侧的电子供给层。并且，HEMT在基底的上侧具有栅电极、以及隔着该栅电极配置的源电极和漏电极。如公知的那样，在这种HEMT中，根据电子迁移层和电子供给层的异质结面的压电极化和自发极化中的任一方或双方，在电子迁移层上产生2DEG层。而且，电子供给层的膜厚方向的电阻值小，并且，与膜厚方向正交的方向的电阻值大，所以，漏电极和源电极之间的电流流过2DEG层。
这样，通过利用2DEG层，HEMT作为实现在高温动作、高速开关动作、大功率动作等方面优良的电子元件的材料而受到期待。
但是，在HEMT中，在交流动作时，在电子供给层的表面产生负电荷。而且，由于产生该负电荷，因而产生流过电子迁移层的最大漏极电流低于直流动作时的最大漏极电流的所谓的电流崩塌现象。
为了抑制该电流崩塌，以往公知有如下方法：在从栅电极、源电极和漏电极露出的基底的上侧表面上形成以SiN为材料的表面保护绝缘膜。为了抑制电流崩塌，表面保护绝缘膜例如以50～100nm的膜厚形成。但是，在HEMT中，由于在电子供给层的上侧表面上设置SiN表面保护绝缘膜，因而产生源极和漏极之间的耐压降低的问题。
因此，为了抑制这种耐压降低，公知有在表面保护绝缘膜的上侧设有以SiO2为材料的第2绝缘膜的半导体装置(例如参照专利文献1)。根据该公知的半导体装置，通过在第2绝缘膜的上侧且在栅电极的漏极侧设置屋檐状的场板，从而缓和电场集中，实现耐压的提高。
但是，近年来，与上述专利文献1所公开的半导体装置那样的通过肖特基接合而在基底的上侧表面邻接形成栅电极的所谓的MES(MetalSemiconductor，金属-半导体)结构的HEMT(以下也称为MES-HEMT)不同的、具有所谓的MIS(Metal Insulator Semiconductor，金属-绝缘体-半导体)结构的HEMT(以下也称为MIS-HEMT)受到瞩目(例如参照非专利文献1)。
在MIS-HEMT中，具有在基底的上侧表面隔着栅极绝缘膜形成栅电极的结构，在能够大幅降低栅极漏电流的方面、以及能够在正向施加电压的方面，比MES-HEMT有利。
【专利文献1】日本特开2004-200248号公报
【非专利文献1】M.Ochiai，Jpn.J.Appl.Phys.42(2003)2278.
但是，在MIS-HEMT中，通过形成例如专利文献1所公开的场板，难以抑制上述电流崩塌。下面说明其原因。
在具有场板的MES-HEMT的制造工艺中，首先，在基底的上侧表面形成表面保护绝缘膜。接着，去除栅电极、源电极和漏电极的形成预定区域的表面保护绝缘膜，使基底的上侧表面露出。然后，在这些基底的露出面上形成栅电极、源电极和漏电极。进而，以从上侧遍及与漏极对置的一侧的侧面、以及该侧的栅电极周边的表面保护绝缘膜的上侧表面一体覆盖栅电极的方式形成场板。
然后，通过场板来缓和栅电极周边区域的电场集中，由此，抑制电流崩塌。
这里，基于场板来缓和栅电极周边区域的电场集中的效果依赖于基底和场板之间的分离距离。因此，在MES-HEMT中，通过调节介于基底和场板之间的表面保护绝缘膜的膜厚，来调节基底和场板之间的分离距离。然后，设定适当的分离距离，以使场板缓和栅电极周边区域的电场集中。
与此相对，在MIS-HEMT中，在基底上不形成上述表面保护绝缘膜，而是以作为栅极绝缘膜发挥功能为目的形成绝缘膜。而且，在该绝缘膜的上侧表面形成栅电极。此时，在MIS-HEMT中，为了使该绝缘膜作为栅极绝缘膜发挥功能，需要使绝缘膜形成为比上述表面保护绝缘膜薄。因此，在MIS-HEMT中，与MES-HEMT不同，无法适当地调节基底和场板之间的分离距离，无法充分确保基底和场板之间的距离。
发明内容
本发明的目的在于，提供如下的半导体装置及其制造方法：在MIS结构的HEMT中，为了抑制电流崩塌，具有能够适当调节与基底之间的分离距离的场板。
为了达成上述目的，根据本发明的第1主旨，半导体装置具有以下特征。
第1主旨的半导体装置具有：基底、和相互分离且对置地形成在该基底的上侧的第1和第2主电极。在从这些第1和第2主电极露出的基底的上侧表面上形成有栅极绝缘膜。而且，在该栅极绝缘膜的上侧，设有夹入形成在第1和第2主电极之间的栅电极。并且，以一体地覆盖包含栅电极和栅极绝缘膜在内的基底的整个表面的方式、以小于栅电极厚度的膜厚形成副绝缘膜。该副绝缘膜包含：覆盖栅电极的上侧表面的第1副绝缘膜、覆盖栅电极的分别与第1和第2主电极对置的两侧侧面的第2副绝缘膜、和覆盖从栅电极露出的栅极绝缘膜的第3副绝缘膜。在该副绝缘膜中穿通有使栅电极局部露出的开口部。而且，在从第1副绝缘膜到一侧的第2副绝缘膜和该一侧的第3副绝缘膜的范围内，以一体覆盖的方式形成场板。该场板以嵌入开口部的方式形成。
并且，本发明第1主旨的半导体装置的制造方法包含以下的第1工序～第6工序的各工序。
即，首先，在第1工序中，在基底的上侧表面形成栅极绝缘膜。
接着，在第2工序中，去除相互分离设定的存在于第1和第2主电极形成预定区域中的栅极绝缘膜的区域部分，直到基底的上侧表面露出。
接着，在第3工序中，在从第1和第2主电极形成预定区域露出的基底的露出面上，以相互对置的方式分别形成第1和第2主电极。
接着，在第4工序中，在栅极绝缘膜的上侧，在第1和第2主电极之间形成栅电极。
接着，在第5工序中，形成副绝缘膜，该副绝缘膜包含：覆盖栅电极的上侧表面的第1副绝缘膜、覆盖栅电极的分别与第1和第2主电极对置的两侧侧面的第2副绝缘膜、和覆盖从栅电极露出的栅极绝缘膜的第3副绝缘膜。以一体地覆盖基底的整个表面的方式、以小于栅电极厚度的膜厚形成副绝缘膜。
接着，在第6工序中，在副绝缘膜的场板形成预定区域内，穿通有使栅电极局部露出的开口部。然后，在从第1副绝缘膜到一侧的第2副绝缘膜和该一侧的第3副绝缘膜的范围内，以一体覆盖且嵌入开口部的方式形成场板。
并且，根据本发明的第2主旨，半导体装置具有以下特征。
第2主旨的半导体装置设有与上述第1主旨的半导体装置同样的基底、第1和第2主电极、栅极绝缘膜以及栅电极。并且，第2主旨的半导体装置以一体地覆盖包含栅电极和栅极绝缘膜在内的基底的整个表面的方式、以小于栅电极厚度的膜厚形成副绝缘膜。该副绝缘膜包含：覆盖栅电极的上侧表面的第1副绝缘膜、覆盖栅电极的分别与第1和第2主电极对置的两侧侧面的第2副绝缘膜、和覆盖从栅电极露出的栅极绝缘膜的第3副绝缘膜。并且，副绝缘膜包含去除区域，该去除区域在从第1副绝缘膜到一侧的第2副绝缘膜的范围内去除第1副绝缘膜和第2副绝缘膜，以使栅电极的上侧表面和一侧的侧面露出。而且，在从该去除区域露出的栅电极的上侧表面和一侧的侧面到该一侧的第3副绝缘膜的范围内，以一体覆盖的方式形成场板。
并且，本发明第2主旨的半导体装置的制造方法包含以下的第1工序～第6工序的各工序。
首先，进行与上述第1主旨的半导体装置的制造方法同样的第1工序～第5工序。
接着，在第6工序中，通过去除存在于场板形成预定区域内的第1副绝缘膜和第2副绝缘膜，使栅电极的上侧表面和一侧的侧面成为露出面。然后，在从该栅电极的露出面到一侧的第3副绝缘膜的范围内，以一体覆盖的方式形成场板。
在本发明的半导体装置和通过本发明的制造方法制造的半导体装置中，在栅电极和栅极绝缘膜的上侧形成副绝缘膜，在该副绝缘膜的上侧形成场板。因此，调节在栅极绝缘膜的上侧形成的第3副绝缘膜的膜厚，来形成副绝缘膜，由此，能够调节基底和场板之间的分离距离，能够充分确保基底和场板之间的距离。而且，通过调节该分离距离，能够良好地得到利用场板来缓和栅电极周边区域的电场集中的效果。其结果，在本发明的半导体装置和通过本发明的制造方法制造的半导体装置中，在MIS-HEMT中，也能够通过设置场板来抑制上述电流崩塌。
进而，在第2主旨的半导体装置和通过第2主旨的制造方法制造的半导体装置中，副绝缘膜包含使栅电极的上侧表面和一侧的侧面露出的去除区域。而且，在从去除区域露出的栅电极的上侧表面和一侧的侧面到一侧的第3副绝缘膜的范围内，以覆盖的方式形成场板。因此，在该去除区域中，场板和栅电极的露出面直接接触。因此，与第1主旨的半导体装置相比，场板和栅电极在较大面积中电导通。其结果，在第2主旨的半导体装置中，除了第1主旨的效果以外，还能够发挥降低场板和栅电极之间的静电电容的效果。
附图说明
图1(A)～(C)是说明本发明第1实施方式的工序图。
图2(A)～(C)是说明本发明第1实施方式的工序图，是接着图1(C)的工序图。
图3(A)和(B)是本发明第1实施方式的在第6工序中得到的结构体的平面图。
图4(A)和(B)是评价本发明第1实施方式的半导体装置的特性的图。
图5(A)～(C)是示出本发明第1实施方式的半导体装置的电场强度分布的图。
图6(A)和(B)是说明本发明第2实施方式的工序图。
图7(A)和(B)是本发明第2实施方式的在第6工序中得到的结构体的平面图。
具体实施方式
下面，参照附图说明本发明的半导体装置和半导体装置的制造方法。另外，各图只不过是在可理解本发明的程度上概略地示出各结构要素的形状、大小和配置关系。因此，本发明的结构不限定于任何图示的结构例。
<第1实施方式>
在第1实施方式中，对MIS结构即在栅极绝缘膜的上侧表面形成有栅电极的结构的半导体装置、也就是具有以隔着副绝缘膜覆盖栅电极的方式形成的场板的半导体装置及其制造方法进行说明。该制造方法包含第1工序～第6工序。下面，从第1工序起按顺序说明各工序。
图1(A)～(C)是说明本发明第1实施方式的工序图。并且，图2(A)～(C)是接着图1(C)的工序图。这些各图分别示出在各制造阶段得到的结构体的切断面的截面。
首先，在第1工序中，在基底11的上侧表面11a形成栅极绝缘膜13，得到图1(A)所示的结构体。
基底11是以往公知的半导体基板，例如，可以使用具有异质结面的基底、即例如堆积了AlGaN层和GaN层的基底、堆积了AlGaAs层和GaAs层的基底等、或者Si基板、SOI基板、其他半导体基板中根据设计而优选的基板。另外，在该第1实施方式中，作为一例，说明制造AlGaN/GaN-HEMT的工序。在此，列举使用具有AlGaN/GaN的异质结面的基底作为基底11的情况的例子，进行图示并说明。
在图1所示的结构例中，首先，基底11具有：例如由Si、SiC或蓝宝石等构成的基板15；和在该基板15的上侧通过公知的MOCVD(有机金属化学汽相沉积)法形成的例如AlN或GaN等的缓冲层17。进而，在该缓冲层17的上侧，通过公知的MOCVD法或MBE(分子束外延)法依次形成作为电子迁移层的UID(Un-Intentionally-Doped：非故意掺杂)-GaN层19(以下简称为GaN层19)和作为电子供给层的UID-AlGaN层21(以下简称为AlGaN层21)。形成这种层积结构后，由于GaN层19和AlGaN层21之间的能带隙的差异，在GaN层19内的与AlGaN层21的边界附近形成有二维电子气层23(以下也称为2DEG层23)。
然后，在第1工序中，在这种基底11的上侧表面11a、即AlGaN层21的上侧表面21a上形成栅极绝缘膜13。
在该第1实施方式中，优选使用例如公知的等离子体CVD法，以使SiN膜生长为5nm膜厚的方式来形成栅极绝缘膜13。
并且，在第1实施方式中，在该第1工序中，以划分元件区域25为目的，在基底11上形成元件隔离区域27。元件隔离区域27以电隔离基底11上的各元件区域25为目的，例如通过向基底11离子注入Ar离子等来形成。此时，为了可靠地对各元件区域25进行电隔离，在从AlGaN层21的上侧表面21a到2DEG层23的下侧的范围内进行离子注入，形成元件隔离区域27。
另外，关于元件隔离区域27的形成，在该第1工序中，可以在栅极绝缘膜13形成前或栅极绝缘膜13形成后的任一时刻进行。
接着，在第2工序中，去除相互分离设定的存在于第1和第2主电极形成预定区域中的栅极绝缘膜13的区域部分13y，直到基底11的上侧表面11a露出，得到图1(B)所示的结构体。用13x表示通过该处理而残留的区域部分。
在第1实施方式中，使用公知的光刻技术和例如反应性离子蚀刻、湿蚀刻或干蚀刻等技术，去除第1和第2主电极形成预定区域的栅极绝缘膜13的区域部分13y。通过该去除，在基底11的第1和第2主电极形成预定区域中，上侧表面11a作为露出面11b、11c露出。
接着，在第3工序中，在从第1和第2主电极形成预定区域露出的基底的露出面11b和11c上，以相互对置的方式分别形成第1和第2主电极29a和29b，得到图1(C)所示的结构体。
因此，优选使用公知的EB(Electron Beam)蒸镀，例如通过堆积Ti和Al来形成第1和第2主电极29a和29b。这些第1和第2主电极29a和29b在露出面11b和11c中，与基底11的上侧表面11a、即AlGaN层21的上侧表面21a取得欧姆接触。其结果，这些第1和第2主电极29a和29b作为欧姆电极，一个作为源电极发挥功能，另一个作为漏电极发挥功能。
接着，在第4工序中，在栅极绝缘膜13x的上侧，在第1和第2主电极29a和29b之间形成栅电极31，得到图2(A)所示的结构体。
使用公知的EB蒸镀，例如通过堆积Ni和Au来形成栅电极31。而且，通过在相互分离且对置地形成的第1和第2主电极29a和29b之间形成栅电极31，从而该栅电极31配置为夹在第1和第2主电极29a和29b之间。
接着，在第5工序中，形成副绝缘膜33，得到图2(B)所示的结构体。
在第1实施方式中，以一体地覆盖包含栅电极31和从栅电极31露出的栅极绝缘膜13x的露出面13a在内的基底11的整个表面的方式，形成副绝缘膜33。此时，以小于栅电极31厚度的膜厚形成副绝缘膜33。由此，副绝缘膜33包含：覆盖栅电极31的上侧表面31a的第1副绝缘膜35、覆盖栅电极31的分别与第1和第2主电极29a和29b对置的两侧侧面31b的第2副绝缘膜37、和覆盖从栅电极31露出的栅极绝缘膜13x的露出面13a的第3副绝缘膜39。
这里，在接下来的第6工序中，以充分确保并调节场板和基底11的上侧表面11a之间的分离距离为目的，形成副绝缘膜33，该场板隔着该副绝缘膜33在从栅电极31的单侧侧部到栅极绝缘膜13x的露出面13a的范围内包覆形成。
以通过缓和栅电极31周边区域的电场集中来抑制上述电流崩塌为目的，形成在接下来的工序中形成的场板。而且，如已经说明的那样，为了得到使用场板来缓和栅电极31周边区域的电场集中的效果，需要将场板和基底11之间的分离距离调节为用于得到该效果的优选距离。
因此，在该第1实施方式中，通过调节副绝缘膜33包含的第3副绝缘膜39的膜厚，来调节场板和基底11之间的分离距离。
然后，为了使用场板来缓和栅电极31周边区域的电场集中，将场板和基底11的上侧表面11a之间的分离距离、即栅极绝缘膜13x和第3副绝缘膜39的膜厚之和W1设定为至少50nm。因此，例如在以5nm形成栅极绝缘膜13x的情况下，优选以第3副绝缘膜39的膜厚至少为45nm的方式形成副绝缘膜33。并且，更优选的是，优选将场板和基底11的上侧表面11a之间的分离距离、即栅极绝缘膜13x和第3副绝缘膜39的膜厚之和W1设定为150nm左右。因此，例如在以5nm形成栅极绝缘膜13x的情况下，优选以第3副绝缘膜39的膜厚为145nm的方式形成副绝缘膜33。
并且，优选使用例如公知的等离子体CVD法，以使SiN膜生长的方式形成副绝缘膜33。
接着，在第6工序中，在副绝缘膜33的场板形成预定区域内，穿通使栅电极31局部露出的开口部41(参照图3(A))。然后，形成场板43，得到图2(C)和图3(B)所示的结构体。
这里，图3(A)和(B)是在该第6工序中得到的结构体的平面图，图3(A)示出穿通开口部41的时刻的结构体，图3(B)示出形成场板43的时刻的结构体。而且，图2(C)是从箭头方向观察沿着图3(B)所示的I-I线切取的切口的端面图。
首先，在副绝缘膜33的场板形成预定区域内穿通开口部41。该开口部41以使接下来形成的场板43和栅电极31电导通为目的而开口形成。因此，使用公知的干刻法进行开口，以使栅电极31在场板形成预定区域内局部露出。因此，在开口部41的底面，栅电极31的表面作为局部露出面31c而露出。
该开口部41只要在形成场板的预定区域内，则可以在任意部分开口，但是，考虑制造工艺的容易性，优选在栅电极31的栅极宽度方向的端部、即焊盘45的上侧表面，以露出栅电极31的方式形成。
接着，在形成了开口部41后，形成场板43。
场板43在从第1副绝缘膜35到一侧的第2副绝缘膜37和该一侧的第3副绝缘膜39的范围内，以一体覆盖的方式形成。一侧的第2副绝缘膜37是指，分别包覆栅电极31的两侧侧面31b的、与第1主电极29a对置形成的第2副绝缘膜37a或与第2主电极29b对置形成的第2副绝缘膜37b中的任意一方。并且，一侧的第3副绝缘膜39是指，在栅电极31和第1主电极29a之间形成的第3副绝缘膜39a或在栅电极31和第2主电极29b之间形成的第3副绝缘膜39b中的任意一方。而且，通过形成场板43，当然包覆了同侧的第2副绝缘膜37和第3副绝缘膜39。
这里，公知HEMT在动作时，在栅电极和漏电极之间容易发生电场集中。因此，在该第1实施方式中，优选以覆盖漏电极侧的栅电极的侧部及其周边区域的方式形成场板43。因此，在第1实施方式中，优选以覆盖与第1主电极和第2主电极29a和29b中用作漏电极的一个主电极对置的第2副绝缘膜37a或37b、以及在栅电极31和用作漏电极的一个主电极之间形成的第3副绝缘膜39a或39b的方式，形成场板43。另外，在图2(C)和图3(B)中，示出以在从第1副绝缘膜35到第2副绝缘膜37a和第3副绝缘膜39a的范围内进行覆盖的方式形成场板43时的结构例。
并且，为了使场板43和栅电极31电导通，场板43以嵌入开口部41的方式形成。而且，在开口部41的内侧底面，场板43与栅电极31的从开口部41露出的露出面31c接触。
而且，在该第1实施方式中，场板43距基底11的上侧表面11a、即AlGaN层21的上侧表面21a，离开第3副绝缘膜39和栅极绝缘膜13x的膜厚W1的量。
并且，场板43优选使用例如公知的EB蒸镀，以Ti、Pt和Au为材料形成。
在通过该第1实施方式制造的半导体装置中，在栅电极31和栅极绝缘膜13x的上侧形成副绝缘膜33。而且，在该副绝缘膜33的上侧形成场板43。因此，调节在栅极绝缘膜13x的上侧形成的第3副绝缘膜39的膜厚，来形成副绝缘膜33，由此，能够调节基底11和场板43之间的分离距离W1(参照图2(C))，能够充分确保基底11和场板43之间的分离距离W1。而且，通过调节该分离距离W1，能够良好地得到利用场板43来缓和栅电极31周边区域的电场集中的效果。其结果，在通过第1实施方式制造的半导体装置中，在MIS-HEMT中，也能够通过设置场板43来抑制上述电流崩塌。
关于第1实施方式的半导体装置，进行了用于评价半导体装置所具有的场板的效果的实验。
图4(A)和(B)是对第1实施方式的半导体装置即具有场板的MIS-HEMT结构的半导体装置、和不具有场板的MIS-HEMT结构的半导体装置的特性进行比较的图。
在图4(A)和(B)中，纵轴以A(安培)为单位对Ids(漏-源电流)标注刻度。并且，横轴以V(伏特)为单位对Vds(漏-源电压)标注刻度。
而且，图4(A)示出对第1实施方式的半导体装置进行了脉冲测定的结果。并且，图4(B)示出对不具有场板的MIS-HEMT结构的半导体装置进行了脉冲测定的结果。另外，测定用的这两个半导体装置间结构上的差异仅在于有无场板，在其他结构要素相同的条件下进行测定。而且，在用作该测定对象的半导体装置中，将副绝缘膜33的膜厚设定为100nm。
并且，在该脉冲测定中，在60msec周期中，在脉冲宽度为6msec的脉冲电压下进行测定。而且，图4(A)中实线所示的曲线I和图4(B)中实线所示的曲线III，分别示出将脉冲电压施加前的待机电压设定为0V时、即非加载状态(以下也称为通常状态)下的各半导体装置的测定结果。并且，图4(A)中虚线所示的曲线II和图4(B)中虚线所示的曲线IV，分别示出将脉冲电压施加前的待机电压设定为Vds＝50V和Vgs(栅-源电压)＝-5V时、即容易由于电流崩塌引起Ids降低的状态(以下也称为加载状态)下的各半导体装置的测定结果。而且，在图4(A)和(B)中，针对这些各状态下的各半导体装置，示出使Vgs在+3～-5V的范围内每次变化1V来进行测定的结果。
这里，关于第1实施方式的半导体装置的特性，关注图4(A)所示的曲线I和曲线II中例如Vgs＝+3V时的曲线47和曲线49。当比较这些各曲线47和49的例如曲线弯曲部分47a和49a、即Vds＝6V时的Ids时，在曲线49所示的加载状态的半导体装置中，由于电流崩塌的影响，与曲线47所示的通常状态的半导体装置相比，Ids降低大约14％(参照图4(A)所示的箭头)。
与此相对，关于不具有场板的半导体装置的特性，同样，关注图4(B)所示的曲线III和曲线IV中例如Vgs＝+3V时的曲线51和曲线53。当比较这些各曲线51和53的例如曲线弯曲部分51a和53a、即Vds＝6V时的Ids时，在曲线53所示的加载状态的半导体装置中，由于电流崩塌的影响，与曲线51所示的通常状态的半导体装置相比，Ids降低大约25％(参照图4(B)所示的箭头)。
由以上结果可知，第1实施方式的半导体装置具有MIS-HEMT结构，且设置有场板，由此，与不具有场板的半导体装置相比，能够大幅抑制电流崩塌。
接着，针对第1实施方式的半导体装置，进行用于找出场板和基底之间的最佳分离距离以便通过场板来抑制电流崩塌的仿真。
图5(A)～(C)是示出第1实施方式的半导体装置的电场强度分布的图。在图5(A)～(C)中，纵轴以V/cm对电场强度标注刻度。并且，横轴以μm为单位对仿真对象的半导体装置的沿着栅极长度方向的距离标注刻度。而且，在图5(A)～(C)中，表示电场强度分布的曲线V、VI和VII的峰值55、59和63分别示出场板的漏电极侧端部的电场强度。并且，曲线V、VI和VII的峰值57、61和65分别示出栅电极的漏电极侧端部的电场强度。
而且，图5(A)示出第1实施方式的半导体装置、即设场板和基底的上侧表面之间的分离距离为50nm(即，设栅极绝缘膜13x为5nm时，以45nm形成第3副绝缘膜39的结构体(参照图2(C)))的半导体装置的电场强度分布。并且，图5(B)示出第1实施方式的半导体装置、即设场板和基底的上侧表面之间的分离距离为150nm(即，设栅极绝缘膜13x为5nm时，以145nm形成第3副绝缘膜39的结构体(参照图2(C)))的半导体装置的电场强度分布。并且，图5(C)示出第1实施方式的半导体装置、即设场板和基底的上侧表面之间的分离距离为200nm(即，设栅极绝缘膜13x为5nm时，以195nm形成第3副绝缘膜39的结构体(参照图2(C)))的半导体装置的电场强度分布。
由图5(A)～(C)可知，对将场板和基底的上侧表面之间的分离距离设定为不同的值的各半导体装置的各强度分布进行比较时，将分离距离设定为150nm时，最大的峰值强度的值小。根据该结果，在第1实施方式的半导体装置中，确认了通过将场板和基底的上侧表面之间的分离距离设定为150nm，能够良好地缓和栅电极周边区域的电场集中。因此，在第1实施方式的半导体装置中，为了抑制电流崩塌，优选将场板和基底的上侧表面之间的分离距离设定为150nm。因此，在上述第5工序中形成副绝缘膜33时，优选以栅极绝缘膜13x和第3副绝缘膜39的膜厚之和为150nm的方式形成副绝缘膜33(参照图2(B))。因此，在以5nm形成栅电极13的情况下，优选以145nm形成第3副绝缘膜。
<第2实施方式>
在第2实施方式中，与上述第1实施方式同样，对形成场板时设置副绝缘膜的半导体装置及其制造方法进行说明，该半导体装置的栅电极和场板电导通的面积设定为大于第1实施方式的半导体装置。该制造方法包含第1工序～第6工序。
该第2实施方式的半导体装置的制造方法与上述第1实施方式的半导体装置的制造方法的不同点在于，在第6工序中，在场板形成前去除副绝缘膜的大部分。其他结构要素和作用效果与第1实施方式相同，所以，针对共同的结构要素，参照同一附图标注同一标号，省略其重复说明。
图6(A)～(C)是说明本发明第2实施方式的工序图。这些各图分别示出在各制造阶段得到的结构体的切断面的切口。并且，图7(A)和(B)是在该第6工序中得到的结构体的平面图。而且，图6(A)是从箭头方向观察沿着图7(A)所示的II-II线切取的切口的端面图。并且，图6(B)是从箭头方向观察沿着图7(B)所示的III-III线切取的切口的端面图。
在第2实施方式中，首先，进行与上述第1实施方式同样的第1工序～第5工序(参照图1(A)～(C)、图2(A)和(B))。
接着，在第6工序中，通过去除存在于场板形成预定区域内的第1副绝缘膜35和第2副绝缘膜37，使栅电极31的上侧表面31a和一侧的侧面31ba或31bb成为露出面31d和31e(参照图6(A)和图7(A))。然后，在从该栅电极31的露出面31d和31e到一侧的第3副绝缘膜39的范围内，以一体覆盖的方式形成场板67，得到图6(B)和图7(B)所示的结构体。
首先，去除存在于副绝缘膜33的场板形成预定区域内的第1副绝缘膜35和第2副绝缘膜37，成为去除区域69。该去除区域69以使接下来形成的场板67和栅电极31电导通为目的而去除形成。因此，使用公知的干蚀刻进行去除，以使栅电极31在该去除区域69中露出。因此，在去除区域69中，栅电极31的表面露出。
这里，如在第1实施例中已经说明的那样，场板67形成为覆盖栅电极31的漏电极侧的侧部及其周边区域。因此，在从第1副绝缘膜35到一侧的第2副绝缘膜37和该一侧的第3副绝缘膜39的范围内，设定场板形成预定区域。因此，在该第2实施方式中，通过在从第1副绝缘膜35到与第1和第2主电极29a和29b中用作漏电极的一方对置的一侧的第2副绝缘膜37a或37b的范围内进行去除，成为去除区域69。然后，在栅电极31的上侧表面31a、和去除侧的侧面31ba或31bb的范围内，成为露出面31d和31e。另外，在图6(A)和图7(A)中，示出使栅电极31在从上侧表面31a到侧面31ba的范围内露出时的结构例。
接着，在形成了去除区域69后，形成场板67。
在从栅电极31的露出面31d和31e到一侧、即第2副绝缘膜37a或37b中去除侧的第3副绝缘膜39的范围内，以一体覆盖的方式形成场板67。
然后，在去除区域69中，场板67与栅电极31的从去除区域69露出的露出面31d和31e接触。
然后，在该第2实施方式中，与上述第1实施方式同样，场板67从基底11的上侧表面11a、即AlGaN层21的上侧表面21a，离开第3副绝缘膜39和栅极绝缘膜13x的膜厚W2的量。
并且，场板67优选使用例如公知的EB蒸镀，以Ti、Pt和Au为材料形成。
在第2实施方式的半导体装置中，副绝缘膜33包含使栅电极31的上侧表面31a和一侧的侧面31ba或31bb露出的去除区域69。而且，在从去除区域69露出的栅电极31的露出面31d和31e到一侧的第3副绝缘膜39的范围内，以覆盖的方式形成场板67。因此，在该去除区域69中，场板67和栅电极31的露出面31d和31e直接接触。因此，与第1实施方式的半导体装置相比，场板67和栅电极31在较大面积中电导通。其结果，在第2实施方式的半导体装置中，除了第1实施方式的效果以外，还能够发挥降低场板67和栅电极31之间的静电电容的效果。因此，在第2实施方式的半导体装置中，例如在使晶体管高频动作的情况等下是有利的。
Claims (6)
1.一种半导体装置，其特征在于，该半导体装置具有：
基底；
第1和第2主电极，其相互分离且对置地形成在该基底的上侧；
栅极绝缘膜，其形成在从该第1和第2主电极露出的所述基底的上侧表面上；
栅电极，其形成在该栅极绝缘膜的上侧，夹在所述第1和第2主电极之间；
副绝缘膜，其以一体地覆盖包含该栅电极和所述栅极绝缘膜在内的所述基底的整个表面的方式、以小于所述栅电极厚度的膜厚形成，该副绝缘膜包含：覆盖所述栅电极的上侧表面的第1副绝缘膜、覆盖所述栅电极的分别与所述第1和第2主电极对置的两侧侧面的第2副绝缘膜、和覆盖从所述栅电极露出的所述栅极绝缘膜的第3副绝缘膜；
开口部，其穿通于该副绝缘膜，并使所述栅电极局部露出；以及
场板，其在从所述第1副绝缘膜到一侧的所述第2副绝缘膜和该一侧的所述第3副绝缘膜的范围内以一体覆盖的方式形成，并以嵌入所述开口部的方式形成。
2.一种半导体装置，其特征在于，该半导体装置具有：
基底；
第1和第2主电极，其相互分离且对置地形成在该基底的上侧；
栅极绝缘膜，其形成在从该第1和第2主电极露出的所述基底的上侧表面上；
栅电极，其形成在该栅极绝缘膜的上侧，夹在所述第1和第2主电极之间；
副绝缘膜，其以一体地覆盖包含该栅电极和所述栅极绝缘膜在内的所述基底的整个表面的方式、以小于所述栅电极厚度的膜厚形成，并且，该副绝缘膜包含：覆盖所述栅电极的上侧表面的第1副绝缘膜、覆盖所述栅电极的分别与所述第1和第2主电极对置的两侧侧面的第2副绝缘膜、和覆盖从所述栅电极露出的所述栅极绝缘膜的第3副绝缘膜，该副绝缘膜包含去除区域，该去除区域在从所述第1副绝缘膜到一侧的所述第2副绝缘膜的范围内去除该第1副绝缘膜和该第2副绝缘膜，以使所述栅电极的上侧表面和所述一侧的侧面露出；以及
场板，其在从所述去除区域露出的所述栅电极的上侧表面和所述一侧的侧面到所述一侧的所述第3副绝缘膜的范围内，以一体覆盖的方式形成。
3.根据权利要求1或2所述的半导体装置，其特征在于，
所述栅极绝缘膜和所述第3副绝缘膜的膜厚之和为150nm。
4.一种半导体装置的制造方法，其特征在于，该半导体装置的制造方法包含以下工序：
第1工序，在基底的上侧表面形成栅极绝缘膜；
第2工序，去除相互分离设定的存在于第1和第2主电极形成预定区域中的所述栅极绝缘膜的区域部分，直到所述基底的上侧表面露出；
第3工序，在从所述第1和第2主电极形成预定区域露出的所述基底的露出面上，以相互对置的方式分别形成第1和第2主电极；
第4工序，在所述栅极绝缘膜的上侧，在所述第1和第2主电极之间形成栅电极；
第5工序，以一体地覆盖所述基底的整个表面的方式、以小于所述栅电极厚度的膜厚形成副绝缘膜，该副绝缘膜包含：覆盖所述栅电极的上侧表面的第1副绝缘膜、覆盖所述栅电极的分别与所述第1和第2主电极对置的两侧侧面的第2副绝缘膜、和覆盖从所述栅电极露出的所述栅极绝缘膜的第3副绝缘膜；以及
第6工序，在所述副绝缘膜的场板形成预定区域内，穿通使所述栅电极局部露出的开口部，然后，在从所述第1副绝缘膜到一侧的所述第2副绝缘膜和该一侧的所述第3副绝缘膜的范围内，以一体覆盖且嵌入所述开口部的方式形成场板。
5.一种半导体装置的制造方法，其特征在于，该半导体装置的制造方法包含以下工序：
第1工序，在基底的上侧表面形成栅极绝缘膜；
第2工序，去除相互分离设定的存在于第1和第2主电极形成预定区域中的所述栅极绝缘膜的区域部分，直到所述基底的上侧表面露出；
第3工序，在从所述第1和第2主电极形成预定区域露出的所述基底的露出面上，以相互对置的方式分别形成第1和第2主电极；
第4工序，在所述栅极绝缘膜的上侧，在所述第1和第2主电极之间形成栅电极；
第5工序，以一体地覆盖所述基底的整个表面的方式、以小于所述栅电极厚度的膜厚形成副绝缘膜，该副绝缘膜包含：覆盖所述栅电极的上侧表面的第1副绝缘膜、覆盖所述栅电极的分别与所述第1和第2主电极对置的两侧侧面的第2副绝缘膜、和覆盖从所述栅电极露出的所述栅极绝缘膜的第3副绝缘膜；以及
第6工序，通过去除存在于场板形成预定区域内的所述第1副绝缘膜和所述第2副绝缘膜，使所述栅电极的上侧表面和一侧的侧面成为露出面，然后，在从该栅电极的露出面到所述一侧的所述第3副绝缘膜的范围内，以一体覆盖的方式形成场板。
6.根据权利要求4或5所述的半导体装置的制造方法，其特征在于，
以膜厚之和为150nm的方式形成所述栅极绝缘膜和所述第3副绝缘膜。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008094602 | 2008-04-01 | ||
| JP2008094602A JP5499441B2 (ja) | 2008-04-01 | 2008-04-01 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101552288A true CN101552288A (zh) | 2009-10-07 |
Family
ID=41115751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2009101268859A Pending CN101552288A (zh) | 2008-04-01 | 2009-03-24 | 半导体装置及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7763910B2 (zh) |
| JP (1) | JP5499441B2 (zh) |
| CN (1) | CN101552288A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102097477A (zh) * | 2010-12-15 | 2011-06-15 | 复旦大学 | 带栅极的mis及mim器件 |
| CN102569377A (zh) * | 2010-12-03 | 2012-07-11 | 富士通株式会社 | 化合物半导体器件及其制造方法 |
| CN103762234A (zh) * | 2014-01-22 | 2014-04-30 | 西安电子科技大学 | 基于超结漏场板的AlGaN/GaN MISHEMT高压器件及其制作方法 |
| CN103779410A (zh) * | 2014-01-22 | 2014-05-07 | 西安电子科技大学 | 基于超结漏场板的槽栅高压器件及其制作方法 |
| CN106952897A (zh) * | 2015-11-06 | 2017-07-14 | 富士电机株式会社 | 半导体装置及其制造方法 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5223486B2 (ja) * | 2008-06-18 | 2013-06-26 | ソニー株式会社 | 電子双眼鏡 |
| JP5037594B2 (ja) * | 2009-12-08 | 2012-09-26 | シャープ株式会社 | 電界効果トランジスタ |
| JP5712516B2 (ja) * | 2010-07-14 | 2015-05-07 | 住友電気工業株式会社 | 半導体装置 |
| JP5776217B2 (ja) * | 2011-02-24 | 2015-09-09 | 富士通株式会社 | 化合物半導体装置 |
| WO2013071699A1 (zh) * | 2011-11-18 | 2013-05-23 | 中国科学院苏州纳米技术与纳米仿生研究所 | 一种iii族氮化物hemt器件 |
| KR20130066396A (ko) * | 2011-12-12 | 2013-06-20 | 삼성전기주식회사 | 질화물 반도체 소자 및 그 제조 방법 |
| JP2014107423A (ja) * | 2012-11-28 | 2014-06-09 | Mitsubishi Electric Corp | ヘテロ接合電界効果トランジスタ及びその製造方法 |
| JP6110163B2 (ja) * | 2013-03-06 | 2017-04-05 | トランスフォーム・ジャパン株式会社 | 半導体装置とその製造方法 |
| JP5787417B2 (ja) | 2013-05-14 | 2015-09-30 | コバレントマテリアル株式会社 | 窒化物半導体基板 |
| JP6194769B2 (ja) * | 2013-11-12 | 2017-09-13 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
| CN103730492B (zh) * | 2014-01-09 | 2016-08-31 | 苏州能屋电子科技有限公司 | 具有背面场板结构的mis-hemt器件及其制备方法 |
| US11164970B2 (en) | 2014-11-25 | 2021-11-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Contact field plate |
| US9590053B2 (en) * | 2014-11-25 | 2017-03-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Methodology and structure for field plate design |
| US10756208B2 (en) | 2014-11-25 | 2020-08-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated chip and method of forming the same |
| US11538921B2 (en) | 2017-05-15 | 2022-12-27 | Mitsubishi Electric Corporation | Method for manufacturing semiconductor device |
| KR102087840B1 (ko) * | 2019-02-07 | 2020-03-11 | 고려대학교 산학협력단 | 스트레인 센서 및 이의 제조 방법 |
| US11127847B2 (en) * | 2019-05-16 | 2021-09-21 | Vanguard International Semiconductor Corporation | Semiconductor devices having a gate field plate including an extension portion and methods for fabricating the semiconductor device |
| CN112216740A (zh) * | 2019-07-09 | 2021-01-12 | 联华电子股份有限公司 | 高电子迁移率晶体管的绝缘结构以及其制作方法 |
| TWI733468B (zh) * | 2020-05-25 | 2021-07-11 | 國立中山大學 | 提升高電子移動率電晶體的崩潰電壓之結構 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4385205B2 (ja) | 2002-12-16 | 2009-12-16 | 日本電気株式会社 | 電界効果トランジスタ |
| JP4385206B2 (ja) * | 2003-01-07 | 2009-12-16 | 日本電気株式会社 | 電界効果トランジスタ |
| TWI560783B (en) * | 2003-09-09 | 2016-12-01 | Univ California | Fabrication of single or multiple gate field plates |
| WO2006080109A1 (ja) * | 2005-01-25 | 2006-08-03 | Fujitsu Limited | Ｍｉｓ構造を有する半導体装置及びその製造方法 |
-
2008
- 2008-04-01 JP JP2008094602A patent/JP5499441B2/ja not_active Expired - Fee Related
-
2009
- 2009-03-20 US US12/382,664 patent/US7763910B2/en not_active Expired - Fee Related
- 2009-03-24 CN CNA2009101268859A patent/CN101552288A/zh active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102569377A (zh) * | 2010-12-03 | 2012-07-11 | 富士通株式会社 | 化合物半导体器件及其制造方法 |
| CN102569377B (zh) * | 2010-12-03 | 2015-04-29 | 富士通株式会社 | 化合物半导体器件及其制造方法 |
| CN102097477A (zh) * | 2010-12-15 | 2011-06-15 | 复旦大学 | 带栅极的mis及mim器件 |
| CN103762234A (zh) * | 2014-01-22 | 2014-04-30 | 西安电子科技大学 | 基于超结漏场板的AlGaN/GaN MISHEMT高压器件及其制作方法 |
| CN103779410A (zh) * | 2014-01-22 | 2014-05-07 | 西安电子科技大学 | 基于超结漏场板的槽栅高压器件及其制作方法 |
| CN103762234B (zh) * | 2014-01-22 | 2016-03-02 | 西安电子科技大学 | 基于超结漏场板的AlGaN/GaN MISHEMT高压器件及其制作方法 |
| CN106952897A (zh) * | 2015-11-06 | 2017-07-14 | 富士电机株式会社 | 半导体装置及其制造方法 |
| CN106952897B (zh) * | 2015-11-06 | 2021-09-24 | 富士电机株式会社 | 半导体装置及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7763910B2 (en) | 2010-07-27 |
| JP5499441B2 (ja) | 2014-05-21 |
| JP2009252756A (ja) | 2009-10-29 |
| US20090242937A1 (en) | 2009-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101552288A (zh) | 半导体装置及其制造方法 | |
| EP2763179B1 (en) | High Electron Mobility Transistor (HEMT) | |
| US8704273B2 (en) | Semiconductor device and method for manufacturing the same, and amplifier | |
| CN102969354B (zh) | 半导体器件 | |
| KR101142555B1 (ko) | 소스 접속된 필드 플레이트를 가진 광폭 대역갭 전계 효과트랜지스터 | |
| JP5780613B2 (ja) | 改良された接着力を有する半導体デバイス及びその製造方法 | |
| US8278688B2 (en) | Compound semiconductor device and manufacturing method thereof | |
| CN103035703B (zh) | 化合物半导体器件及其制造方法 | |
| US20110127604A1 (en) | Semiconductor device | |
| WO2007108055A1 (ja) | 化合物半導体装置及びその製造方法 | |
| WO2006080109A1 (ja) | Ｍｉｓ構造を有する半導体装置及びその製造方法 | |
| EP3657549B1 (en) | Hemt transistor with adjusted gate-source distance, and manufacturing method thereof | |
| CN102769034A (zh) | 常关型高电子迁移率晶体管 | |
| CN103003929B (zh) | 化合物半导体装置及其制造方法 | |
| CN106298887A (zh) | 一种高阈值电压高迁移率凹槽栅mosfet的制备方法 | |
| CN110233104A (zh) | 具有双厚度势垒层的高电子迁移率晶体管 | |
| WO2020107754A1 (zh) | 一种提高GaN增强型MOSFET阈值电压的外延层结构及器件制备 | |
| JP5158470B2 (ja) | 窒化物半導体デバイスの作製方法 | |
| CN106449746B (zh) | 可改善电流崩塌效应的GaN HEMT | |
| CN105308721B (zh) | 在氮化镓器件和集成电路中制备自对准隔离的方法 | |
| TWI538208B (zh) | 用於氮化鎵電晶體之離子植入及自行對準閘極結構 | |
| US11923424B2 (en) | Semiconductor device with conductive elements formed over dielectric layers and method of fabrication therefor | |
| Gotow et al. | Evaluation of TMAH treatment for isolation process of N-polar GaN HEMTs | |
| CN105977294A (zh) | 一种新型常关型iii-v异质结场效应晶体管 | |
| US20230124686A1 (en) | Semiconductor device with current-carrying electrodes and a conductive element and method of fabrication therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20091007 |