CN101529605A - 半导体构件、半导体物品制造方法以及使用该制造方法的led阵列 - Google Patents

半导体构件、半导体物品制造方法以及使用该制造方法的led阵列 Download PDF

Info

Publication number
CN101529605A
CN101529605A CNA2007800399024A CN200780039902A CN101529605A CN 101529605 A CN101529605 A CN 101529605A CN A2007800399024 A CNA2007800399024 A CN A2007800399024A CN 200780039902 A CN200780039902 A CN 200780039902A CN 101529605 A CN101529605 A CN 101529605A
Authority
CN
China
Prior art keywords
substrate
groove
compound semiconductor
layer
multilayer film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800399024A
Other languages
English (en)
Other versions
CN101529605B (zh
Inventor
米原隆夫
山方宪二
关口芳信
西康二郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN101529605A publication Critical patent/CN101529605A/zh
Application granted granted Critical
Publication of CN101529605B publication Critical patent/CN101529605B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
    • B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
    • B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/782—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element
    • H01L21/784—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Abstract

提供新型的半导体物品制造方法等。具有在半导体衬底上形成的化合物半导体多层膜的半导体物品的制造方法包括：制备构件，该构件包含化合物半导体衬底(1000)上的蚀刻牺牲层(1010)、化合物半导体多层膜(1020)、绝缘膜(2010)和半导体衬底(2000)，并具有穿过半导体衬底和绝缘膜的第一沟槽(2005)和作为被设置在化合物半导体多层膜中以与第一沟槽连接的第二沟槽的半导体衬底沟槽(1025)；通过第一沟槽和第二沟槽使蚀刻剂与蚀刻牺牲层接触；以及蚀刻所述蚀刻牺牲层以使化合物半导体衬底与所述构件分开。

Description

半导体构件、半导体物品制造方法以及使用该制造方法的LED阵列
技术领域
本发明涉及半导体构件和制造半导体的方法。本发明还涉及通过使用这种方法制造的诸如发光器件之类的光学器件、LED阵列芯片、LED打印机头和LED打印机。
背景技术
已知一种将经由蚀刻牺牲层在GaAs衬底上形成的发光二极管形成层转移到硅衬底上的技术。
在日本专利公开申请No.2005-012034中描述了将发光二极管形成层转移到硅衬底上的技术。
更具体而言，首先，设置用于将经由牺牲层形成在GaAs衬底上的发光二极管形成层分割成其各发光区域的沟槽。在所述沟槽的正下方露出该牺牲层。
然后，使干膜抗蚀剂与发光二极管形成层接合(bonded)。进一步地，使由金属线形成的网孔支撑构件(mesh support member)与干膜抗蚀剂接合。
此后，去除位于金属线正下方以外的抗蚀剂。然后，通过使蚀刻剂经由网孔支撑构件与牺牲层接触来蚀刻牺牲层，由此使GaAs衬底与接合结构分开。
进一步地，在将GaAs衬底分开之后，使发光二极管形成层与硅衬底接合。
以这种方式，发光二极管形成层被转移到硅衬底上。
发明内容
然而，本发明的发明人已认识到，由于在上述的日本专利公开申请No.2005-012034中描述的技术需要大量的接合工艺，因此，当考虑到其大规模生产时，需要进一步的发明设计。
本发明的发明人已想到，当减少接合工艺的数量并蚀刻牺牲层时，希望将发光二极管形成层转移到硅衬底上，并且实现了如下面所述的划时代的本发明。
本发明的目的如下。
即，本发明的一个目的是提供通过次数尽可能地少的接合工艺来实现的新型制造方法和新型构件。
根据本发明，提供一种制造半导体物品的方法，所述半导体物品具有在半导体衬底上形成的化合物半导体多层膜，该方法包括：
制备构件，所述构件包含从化合物半导体衬底侧依次设置在化合物半导体衬底上的蚀刻牺牲层、所述化合物半导体多层膜、绝缘膜和半导体衬底，该构件具有设置在化合物半导体多层膜中的第一沟槽和穿过半导体衬底并与第一沟槽连接的第二沟槽；以及
通过第一沟槽和第二沟槽使蚀刻剂与蚀刻牺牲层接触，并由此蚀刻所述蚀刻牺牲层以使化合物半导体衬底与所述构件分开。
在这种情况下，可通过以下步骤制备该构件：
在化合物半导体衬底上形成所述蚀刻牺牲层；
在所述蚀刻牺牲层上形成所述化合物半导体多层膜；
在所述化合物半导体多层膜中形成所述第一沟槽，使得露出所述蚀刻牺牲层；
制备具有所述第二沟槽和所述绝缘膜的所述半导体衬底；以及
使所述化合物半导体衬底与所述半导体衬底接合，使得所述第一沟槽和所述第二沟槽彼此相连。
作为替代方案，可通过以下步骤制备该构件：
在所述化合物半导体衬底上形成所述蚀刻牺牲层；
在所述蚀刻牺牲层上形成所述化合物半导体多层膜；
制备具有所述绝缘膜的所述半导体衬底；
使所述化合物半导体衬底与所述半导体衬底接合；
在所述半导体衬底中形成所述第二沟槽；
在所述绝缘膜中形成第三沟槽；以及
在所述化合物半导体多层膜中形成所述第一沟槽，使得所述蚀刻牺牲层被露出。
所述半导体衬底可设置有驱动器电路，所述驱动器电路用于驱动被构造为包含所述化合物半导体多层膜的发光二极管。
进一步地，根据本发明的第二方面，提供一种制造半导体物品的方法，所述半导体物品通过使化合物半导体衬底与半导体衬底接合形成，该方法包括以下步骤：
制备所述化合物半导体衬底和所述半导体衬底；
从化合物半导体衬底侧依次在化合物半导体衬底上形成蚀刻停止层、蚀刻牺牲层、包含活性层的化合物半导体多层膜和反射镜层；
在化合物半导体多层膜中设置第一沟槽，使得蚀刻牺牲层被露出，以将化合物半导体多层膜分割为岛状形状；
形成穿过半导体衬底的第二沟槽；
经由有机材料膜使化合物半导体衬底与半导体衬底接合，使得设置在半导体衬底中的第二沟槽与第一沟槽彼此相连以形成构件；
使蚀刻牺牲层与蚀刻剂接触，以使化合物半导体衬底与所述构件分开；以及
在半导体衬底上通过使用化合物半导体多层膜形成发光器件。
根据本发明的第三方面，提供一种通过使用上述的制造半导体物品的方法制成的LED阵列。
可通过在LED阵列上安装圆柱状透镜阵列(rod lens array)来配置LED打印机头。
进一步地，根据本发明的另一方面，提供一种LED打印机，该LED打印机包括：LED打印机头、感光鼓、充电单元和成像单元，所述成像单元用于以所述LED打印机头作为光源在感光鼓上写静电潜像。
特别地，可通过包含多个成像单元来形成彩色LED打印机。
进一步地，根据本发明的第四方面，提供一种半导体构件，所述半导体构件具有在半导体衬底上形成的化合物半导体多层膜，该半导体构件包含从化合物半导体衬底侧依次在化合物半导体衬底上形成的蚀刻牺牲层、所述半导体多层膜、绝缘膜和硅衬底，其中，用于露出蚀刻牺牲层的沟槽被设置在化合物半导体多层膜中，并且，与所述沟槽连接的贯通沟槽被设置在所述半导体衬底和所述绝缘膜中。
进一步地，根据本发明的第五方面，提供一种制造半导体物品的方法，所述半导体物品包括衬底上的化合物半导体多层膜，该方法包括：
制备构件，所述构件包含从第一衬底侧依次设置在第一衬底上的蚀刻牺牲层、化合物半导体多层膜和第二衬底，该构件具有设置到化合物半导体多层膜上的第一沟槽和穿过第二衬底并与第一沟槽连接的第二沟槽；以及
通过第一沟槽和第二沟槽使蚀刻剂与蚀刻牺牲层接触，并由此蚀刻蚀刻牺牲层以使第一衬底与所述构件分开。
进一步地，根据本发明的第六方面，提供一种制造发光器件的方法，该方法包括：
从第一衬底侧依次在第一衬底上形成分离层和发光层；
使第一衬底与第二衬底接合，使得发光层位于内部，以形成接合构件；
通过蚀刻和去除分离层将发光层转移到第二衬底上，
其中，第一衬底上的一对分离层和发光层被重复淀积n次，n为2或更大的自然数，只有最上面的发光层被构图成多个岛状体的形状，然后，使第一衬底与第二衬底接合以形成接合结构，以及
其中，使蚀刻剂渗入通过岛状形状构图在接合结构中形成的空间中，由此使得分离层与蚀刻剂接触，以选择性地将岛状发光层转移到第二衬底上。
进一步地，根据本发明的第七方面，提供一种发光器件，所述发光器件包含经由DBR镜在硅衬底上形成的发光器件。
进一步地，根据本发明的第八方面，提供一种半导体构件，该半导体构件包括从第一衬底侧依次设置在第一衬底上的分离层、化合物半导体多层膜、绝缘膜和第二衬底，
其中，用于将化合物半导体多层膜分割成多个区域并用于露出分离层的沟槽被设置在化合物半导体多层膜中，并且，与沟槽连接的贯通沟槽被设置在第二衬底和绝缘膜中。
进一步地，根据本发明的第九方面，提供一种制造半导体物品的方法，所述半导体物品具有在半导体衬底上形成的化合物半导体多层膜，该方法包括：
制备构件，所述构件包含从第一衬底侧依次设置在第一衬底上的分离层、化合物半导体多层膜和第二衬底，该构件具有设置在化合物半导体多层膜中的第一沟槽和穿过第二衬底并与第一沟槽连接的第二沟槽；以及
使第一衬底与所述构件分开。
进一步地，根据本发明的另一方面，提供一种制造LED阵列的方法，该方法包括：
在第一半导体衬底的表面上依次形成分离层、发光层和DBR层，并经由绝缘膜使衬底与其上形成半导体电路的第二衬底接合；
通过蚀刻和去除分离层将第一衬底的发光层和DBR层转移到第二衬底上；
将转移的发光层制成多个发光部分的阵列；和
使所述多个发光部分与用于控制发光部分的发光的半导体电路的电极部分电连接。
进一步地，根据本发明的另一方面，在本发明的第一方面中，在被第一沟槽包围的化合物半导体衬底上形成的岛状化合物半导体多层膜具有带有长边和短边的矩形形状，并且穿过半导体衬底的多个第二沟槽被断续地设置在与其长边方向(纵向)平行的阵列中。
进一步地，根据本发明的另一方面，在本发明的第一方面中，提供一种制造半导体的方法，在使化合物半导体衬底与所述构件分离之后，经由绝缘构件在岛状化合物半导体多层膜上形成电极，以形成具有长边方向和短边方向的发光器件阵列芯片，并且沿长边方向切割第二衬底，使得设置在第二衬底中并沿短边方向布置的相互平行的第二贯通沟槽彼此相连。
进一步地，根据本发明的另一方面，在本发明的第五方面中，通过第一沟槽以岛状形状构图的化合物半导体多层膜的形状的顶视图为具有长边方向和短边方向的矩形，并且，穿过第二衬底的多个第二沟槽形被形成为沿长边方向平行，以由此形成长边方向的贯通沟槽组，其中，长边方向的多个贯通沟槽组被配置为相互平行，其间隔大于或等于岛状化合物半导体多层膜的短边的长度。
进一步地，根据本发明的另一方面，提供一种接合结构，所述接合结构通过使第一衬底与第二衬底接合而形成；该第一衬底包含各自经由分离层在第一衬底上以岛状形状构图的多个化合物半导体多层膜区域，其中，第一沟槽被设置在所述化合物半导体多层膜区域之间，并且，化合物半导体多层膜区域的形状的顶视图为具有长边方向和短边方向的矩形；该第二衬底包含穿过该第二衬底的第二沟槽，其中，多个第二沟槽被断续地设置为沿长边方向平行，以由此形成长边方向的贯通沟槽组，并且，长边方向的多个贯通沟槽组被布置为相互平行，其间隔大于或等于岛状化合物半导体多层膜区域的短边的长度。
进一步地，根据本发明的另一方面，通过上述的制造半导体物品的方法制造的多个LED阵列芯片与其连接，并且，圆柱状阵列透镜不被安装。
应当注意，在以上的描述中，“依次”意味着“关于所列出的结构元件的顺序依次”，并且不排除在所列出的层之间设置其它层的情况。
(本发明的效果)
根据本发明，与在日本专利公开申请No.2005-012034中描述的技术相比，接合工艺的数量可减少。
进一步地，关于通过使第一衬底(例如，化合物半导体衬底)与第二衬底(例如，硅衬底)接合形成的构件，通过在第二衬底中形成的贯通沟槽使蚀刻剂与牺牲层接触。
因此，与使蚀刻剂仅从构件的最外缘侧沿衬底表面方向渗透的情况相比，蚀刻牺牲层所需要的时间可缩短。
通过参照附图阅读示例性实施例的以下描述，本发明的其它特征将变得清晰。
附图说明
图1是与根据本发明的第一实施例的半导体的制造方法相关的构件的截面图。
图2是从图1中的截面2-2的下方观察的视图。
图3是示出图1中的截面3-3的视图。
图4是示出第一沟槽和半导体衬底沟槽之间的位置关系并示出在半导体衬底沟槽之间设置岛状化合物半导体多层膜的状态的部分分解透视图。
图5是示出在布线衬底上连接驱动电路和LED阵列的示例性结构的截面图。
图6是示出LED打印机头的视图。
图7是示出驱动器电路被直接构建于Si衬底侧并与LED器件连接的状态的截面图。
图8是示出可为了减少电极的数量而被时分驱动的发光器件阵列电路8500的视图。
图9A是示出LED打印机的示例性结构的概念视图。
图9B是示出彩色打印机的示例性结构的概念视图。
图10是示出根据本发明的半导体物品的制造方法的例子的视图。
图11是示出根据本发明的半导体物品的制造方法的例子的视图。
图12A和图12B是示出根据本发明的半导体物品的制造方法的例子的视图。
图13A和图13B是示出根据本发明的半导体物品的制造方法的例子的视图。
图14是示出根据本发明的半导体物品制造方法的例子的视图。
图15是LED阵列的截面图。
图16和图16A是示出根据本发明的半导体物品的制造方法的例子的视图。
图17A和图17B是示出根据本发明的半导体物品的制造方法的例子的视图。
图18、图18A和图18B是示出根据本发明的半导体物品的制造方法的例子的视图。
图19和图19A是示出根据本发明的半导体物品的制造方法的例子的视图。
图20是示出驱动器电路被直接构建于Si衬底侧并与LED器件连接的状态的截面图。
图21A、图21B、图21C、图21D和图21E是示出在第一衬底上层叠均包含分离层和发光层的多个组的工艺的视图。
应当注意，附图标记1000表示化合物半导体衬底，附图标记1009表示蚀刻停止层，附图标记1010表示蚀刻牺牲层，附图标记1020表示化合物半导体多层膜，附图标记1025表示第一沟槽，附图标记2000表示例如硅衬底。附图标记2005、2006和2010分别表示第二沟槽、第三沟槽和绝缘膜(有机材料膜)。
具体实施方式
(第一实施例)
现在参照图1～3描述根据本实施例的发明。
在图1中，附图标记1000表示第一衬底(化合物半导体衬底或由例如Ge形成的衬底)。附图标记1009表示蚀刻停止层，附图标记1010表示蚀刻牺牲层，附图标记1020表示化合物半导体多层膜(这里，省略该多层膜的层结构的细节)。此外，附图标记1025表示用于将化合物半导体多层膜1020分割为在化合物半导体衬底上的岛状形状的第一沟槽。附图标记1009表示根据需要设置的蚀刻停止层。附图标记100表示根据本发明的构件。
附图标记2000、2005和2010分别表示第二衬底(例如，硅衬底)、设置在第二衬底中的第二沟槽、以及绝缘膜(例如，有机材料膜)。绝缘膜2010还被设置有与第二沟槽连接的第三沟槽2006。虽然在图中第一沟槽的宽度和间隔被示为与第二沟槽的宽度和间隔相等，但是第一沟槽的宽度可以比第二沟槽的宽度大。然而，由于第一沟槽1025和作为第二沟槽的半导体衬底沟槽2005必须彼此连接，因此希望化合物半导体层的岛状体的宽度(沿下面描述的短边方向的长度)比穿过第二衬底的沟槽之间的间距小。虽然这里硅衬底被用作第二衬底，但是第二衬底不特别限于硅衬底。
应当注意，在图1中，第一沟槽1025的宽度为例如几微米到几百微米。第二沟槽2005的宽度为例如几微米到几百微米。应当注意，为了使得蚀刻剂容易从第二沟槽(贯通沟槽)渗透，该宽度优选为50μm或更大、更优选为100μm或更大、进一步更加优选为200μm或更大。然而，存在该宽度依赖于第二衬底的厚度的情况。应当注意，化合物半导体层的岛状体的宽度优选比穿过硅衬底的沟槽之间的间隔小。此外，绝缘膜2010在适当情况下可被省略。
图2部分示出图1中的截面2-2。从图2可以清楚地看出，化合物半导体多层膜1020被分割(构图)为第一衬底1000上的岛状形状。
岛状部分1020与包围它的部分相比具有突出的形式。当然，化合物半导体多层膜1020被构图为希望的形状就足够了，而不必要求如图中所示的矩形岛状形状。并且，以下，矩形岛状体的长边方向有时被称为纵向，而短边方向有时被称为横向。应当注意，在图2中，类似的附图标记表示图1中的类似构件，并且这一点适用于以下参照的各附图。
第一沟槽1025是岛状的化合物半导体多层膜1020中的空间(间隙)。应当注意，类似的附图标记表示图1中的类似结构构件。
图3示出图1中的截面3-3。从图3可以清楚地看出，第二沟槽2005被设置在第二衬底2000中。应当注意，第二沟槽2005被断续地形成。通过以这种方式断续地设置贯通沟槽，在例如硅晶片的情况下，其刚度(stiffness)不显著损失，因而可避免它在随后的工艺中的操作变得困难的情况。
应当注意，如图12B所示，考虑到机械强度，优选分离地(断续地)形成贯通沟槽，使得第二沟槽(贯通沟槽)的纵向沿着当晶片在下游工艺中被分成芯片时使用的芯片划线(chip scribe line)。
图4是示出第一沟槽1025和半导体衬底沟槽2005之间的位置关系并示出在半导体衬底沟槽2005之间设置岛状化合物半导体多层膜1020的状态的部分分解透视图。应当注意，在图4中，为了简化，省略绝缘膜2010、蚀刻停止层1009和蚀刻牺牲层1010。
此外，优选地，当图2和图3被叠置时，突出形式的岛状体1020a刚好处于贯通沟槽2005a和2005b之间。
当然，只要突出形式的岛状体1020a可被支撑，那么贯通沟槽2005不必要求如图2和图3所示的那样被设置为与构图的化合物半导体多层膜1020的纵向平行。例如，(当从顶部观察时)，贯通沟槽2005可被设置为与纵向垂直或与纵向相交。应当注意，由于贯通沟槽穿过衬底，因此它也可被称为贯穿孔。
制备构件100，该构件100被形成为包含第一衬底(例如化合物半导体衬底)1000、蚀刻牺牲层1010、化合物半导体多层膜1020、绝缘膜(例如有机绝缘材料膜)2010、以及第二衬底(例如硅衬底)2000。
根据需要，可设置蚀刻停止层1009，但它不是必要的。
然后，如图1所示，使得蚀刻剂通过分别穿过第二衬底2000(例如硅衬底)和绝缘膜2010的第二沟槽2005和第三沟槽2006渗入该构件中。
通过使蚀刻剂与蚀刻牺牲层1010接触，实施蚀刻以使第一衬底1000与该构件分开。
应当注意，虽然在图1中，第一沟槽1025穿过蚀刻牺牲层1010，但是，不要求第一沟槽1025穿过蚀刻牺牲层1010。所需要的是，在从构件100去除第一衬底1000时或在此之前可露出该蚀刻牺牲层。
此外，可以根据需要设置图1所示的蚀刻停止层1009。当蚀刻的程度在时间上被严格控制时，不必要求设置蚀刻停止层。然而，该层具有在整个晶片上均匀地露出蚀刻牺牲层的效果。
(构件)
可例如根据以下的两种方法制备该构件。当然，只要可实现图1所示的构件，那么本发明不限于以下的两种方法。
第一方法被实现为包含以下的步骤A1)～E1)：
A1)通过外延生长在诸如化合物半导体衬底之类的第一衬底1000上形成蚀刻牺牲层1010；
B1)在蚀刻牺牲层1010上形成化合物半导体多层膜1020；
C1)在化合物半导体多层膜1020中形成第一沟槽1025，使得蚀刻牺牲层1010被露出；
D1)制备设置有第二沟槽2005并具有绝缘膜2010的第二衬底2000；以及
E1)使第一衬底1000与第二衬底2000接合，使得第一沟槽1025和第二沟槽2005相互连接。
应当注意，在以希望的构图形状分割化合物半导体多层膜的步骤C1中，实施构图，使得例如如图2所示的那样保留突出形式的岛状体。应当注意，在C1中，蚀刻停止层的表面的至少一部分可被露出，或者，第一沟槽可沿蚀刻牺牲层的方向延伸，并且第一沟槽正下方的蚀刻牺牲层可被完全去除。此外，蚀刻牺牲层下方的区域(例如，第一衬底、蚀刻停止层、和/或缓冲层)可被露出。应当注意，可以在作为接合工艺的步骤E1之后设置第三沟槽。
此外，只要可制造该构件，那么以上步骤的次序不限于以上规定的次序。例如，可以在步骤A1)～C1)之前实施步骤D1)。
再进一步地，如果在外延生长蚀刻牺牲层之前在化合物半导体衬底上外延生长蚀刻停止层，那么可控性得到进一步提高。更具体而言，整个衬底上的蚀刻的均匀性得到提高。虽然如图1所示的那样形成蚀刻停止层，但这种层对于本发明来说不是必要的。
进一步地，优选地，在诸如硅衬底之类的第二衬底2000中形成的第二贯通沟槽2005的间隔和以岛状形状分开的化合物半导体多层膜的宽度基本上相等，或者化合物半导体多层膜的宽度更小。
再进一步地，应当注意，例如，通过干蚀刻(RIE)等形成第二沟槽2005，直到图1所示的第二沟槽的深度方向(在图中，该深度方向为向上的方向)的中途，即，使得在绝缘膜2010侧部分留下形成第二衬底的材料。在RIE中使用的掩模不被特别限制，并且例如为SiN。此后，使第一衬底1000与第二衬底接合。然后，在第二衬底中形成的沟槽可通过湿蚀刻等而在深度方向上延伸，使得该沟槽穿过第二衬底2000。
当然，例如，通过干蚀刻(RIE)等形成第二沟槽2005，直到图1所示的第二沟槽的深度方向(在图中，该深度方向为向左的方向)的中途，即，使得在绝缘膜2010侧部分留下形成第二衬底的材料。然后，在第二衬底中形成的沟槽通过湿蚀刻等延伸而使得该沟槽穿过第二衬底2000之后，可以使第一衬底1000接合到第二衬底。
虽然在以上描述的工艺D1中，绝缘膜2010被设置在第二衬底上，但是，在以希望的形状被构图的化合物半导体多层膜1020上设置绝缘膜之后使其接合到第二衬底也是可接受的。当然，当第二衬底是硅衬底或具有硅区域的衬底时，在表面上形成的氧化物层可被用作绝缘膜。应当注意，设置在构件100中的绝缘膜2010可被事先设置在第一衬底侧、第二衬底侧或第一和第二衬底两者侧。应当注意，当例如第二衬底是诸如石英和玻璃衬底之类的绝缘衬底时，绝缘膜2010可被省略。
根据以下步骤实施制备构件的第二方法：
A2)在第一衬底1000上形成蚀刻牺牲层1010；
B2)在蚀刻牺牲层1010上形成化合物半导体多层膜1020；
C2)制备具有绝缘膜2010的第二衬底2000；
D2)使第一衬底1000接合到第二衬底2000；
E2)在硅衬底2000中形成第二沟槽2005；
F2)在形成第二沟槽2005之后，在绝缘膜2010中形成第三沟槽2006；以及
G2)在化合物半导体多层膜1020中形成第一沟槽1025，使得蚀刻牺牲层1010被露出。
应当注意，例如，通过干蚀刻(RIE)等形成第二沟槽2005，直到图1所示的第二沟槽的深度方向(在图中，该深度方向为向左的方向)的中途，即，使得在绝缘膜2010侧部分留下形成第二衬底的材料。然后，可通过湿蚀刻使得该沟槽穿过第二衬底2000。
虽然以上描述了实现图1所示的构件的示例性方法，但本发明不排除结构衬底、结构层或结构膜之间的其它层、膜或区域的存在，也不排除包含这种存在的膜形成或接合。例如，可在绝缘膜2010和第二衬底2000之间部分地或整个地设置金属膜，并且，可以在第二衬底上设置布线区域或电路区域，或者可通过使用第二衬底和绝缘膜设置布线区域或电路区域。这里提到的电路区域是当通过使用化合物半导体多层膜制造发光器件或光接收器件时的驱动电路或开关电路，或包含仅用于通电或电压施加的布线的电路。
(第二衬底)
第二衬底2000包含例如半导体衬底、硅衬底、表面上形成有氧化物层的硅晶片、以及其上设置有希望的电路(例如驱动器)的硅晶片。如图1所示的具有绝缘膜的硅衬底例如形成如下。
在硅衬底的一个表面上形成作为绝缘膜的有机材料膜之后，通过使用抗蚀剂在另一表面上形成用于形成作为半导体衬底沟槽的第二沟槽2005的掩模层，并且，通过使用该掩模在硅衬底中形成半导体衬底沟槽2005。可以使用诸如RIE之类的干蚀刻或湿蚀刻。也可使用用于通过使石英颗粒等与露出部分碰撞以物理破坏硅衬底而形成沟槽的喷砂器。当然，也可以使用它们的组合。例如，可通过RIE或喷砂器沿深度方向在一定程度上形成沟槽，然后，可在与第一衬底接合之前(或之后)通过湿蚀刻在由硅等形成的第一衬底中形成贯通孔。作为替代方案，也可以通过从第一衬底的后表面进行研磨或磨蚀而露出沟槽。
以下是另一例子。首先，形成穿过硅衬底的第二沟槽2005。然后，在一个表面上施加有机材料膜(例如，正类型感光聚酰亚胺膜)，并且，以硅衬底作为掩模从另一表面侧施加UV光。然后，只有位于第二沟槽2005之上的有机材料膜的部分被显影和去除。当然，可在使第一衬底与硅衬底接合的情况下，实施通过使用具有贯穿其中的贯通沟槽的硅衬底作为掩模露出有机材料膜并去除露出的有机材料膜的步骤。应当注意，在接合工艺之后，可以从第二衬底侧施加UV光，并且，第二沟槽正上方的有机材料膜可被去除，以形成第三沟槽。
在第二衬底中形成沟槽时应用此方法的优点如下。
由于它不是器件工艺而是用于在硅衬底上形成沟槽的抗蚀剂整形，因此它是不需要掩模对准的第一层形成。此外，由于沟槽的尺寸为相对较大的几百微米或更大，因此，不必进行抗蚀剂的除气。因此，可以使用不需要压力降低机构的具有高的生产率的不昂贵的设备。
应当注意，不特别限制在硅衬底和绝缘膜中形成的贯通沟槽的制造方法，并且，也可使用利用具有预定图案的模子(压模)的压印。
应当注意，在例如Ayon等人的文献(Sensors and Actuators A91(2001)381～385)中描述了硅衬底中的各向异性沟槽的形成。
这使得能够例如在厚达几百微米的硅晶片中通过深RIE形成贯通沟槽，而同时侧壁得到保护并且不使长宽比变差。此外，可以不通过化学蚀刻而是通过流体能量或诸如喷砂那样通过使固体颗粒碰撞，形成贯通沟槽。
此外，可以在硅衬底2000中设置驱动器电路。当发光二极管(LED)被形成为包含化合物半导体多层膜时，这里提到的驱动器电路例如是用于驱动和控制LED的电路。
应当注意，硅衬底、所谓的CZ晶片当然可以是在其表面上具有外延硅层的衬底。此外，作为硅衬底的替代，可以使用SOI衬底。
应当注意，为了使得蚀刻剂(用于去除蚀刻牺牲层)容易渗透诸如硅衬底之类的第二衬底的贯通沟槽，可通过使用臭氧灰化或作为硫酸和过氧化氢的混合物的比拉溶液(piranha solution)处理硅衬底中的贯通沟槽的侧壁的表面。
此外，当第一衬底与诸如硅衬底之类的第二衬底接合时，可在它们之间或在硅衬底上的绝缘膜和第一衬底之间存在金属膜。当制造LED器件时，它可用作反射层。当然，作为金属膜的替代，可以使用DBR镜。应当注意，为了使得金属膜(例如，Ti、Au或Pt)用作反射镜，还可将其设置在绝缘膜和第二衬底(例如硅)之间。应当注意，当使用DBR即所谓的布拉格反射体时，DBR层被设置在化合物半导体多层膜1020和绝缘膜2010之间。
作为第二衬底，除了硅衬底以外，可以施加玻璃衬底、石英衬底、金属衬底、陶瓷衬底或涂覆有绝缘膜的衬底等。虽然不规定第二衬底的厚度，但是可使用诸如525μm(4英寸)、625μm(6英寸)、725μm(8英寸)或775μm(12英寸)之类的厚度。第二衬底的厚度为例如在300μm～1000μm的范围内，并且，从保证强度的观点以及从工艺的观点看，优选为在400μm～800μm的范围内。
应当注意，第二衬底中的贯通沟槽(贯通孔)可以为矩形狭缝，或者可以为如图3所示的以规定的间隔断续设置的狭缝。
再进一步地，可以使用管芯接合膜(Die Bonding Film，HitachiChemical Co.，Ltd.)以使第一衬底与第二衬底接合。例如，将同时用作切割带(dicing tape)和管芯接合膜的由Hitachi Chemical Co.，Ltd.制造的管芯接合膜(Die Bonding Film)接合到诸如硅衬底之类的第二衬底上，以提高可操作能力。然后，执行对准等。在接合中，去除切割带(例如，通过UV光施加进行去除)并执行与第一衬底侧的接合。应当注意，当管芯接合膜保留在穿过第二衬底的第二沟槽上时，通过蚀刻等去除它，并且执行与第一沟槽的耦接。
应当注意，在第二衬底中形成的贯通沟槽优选为断续设置的具有长边和短边的矩形(条带)形状或四边形的形状的多个贯通沟槽。特别地，优选多个贯通沟槽沿贯通沟槽的长边方向(沿纵向)对准(成阵列)并被断续设置。这里，“断续”意味着在沟槽之间存在间隙，即沟槽被分开。从保证衬底强度的观点看，这也是优选的，这一点在衬底被引入随后的器件工艺时十分重要。间隙的宽度例如处于几微米到几百微米的范围中。
此外，在将以阵列断续设置的沟槽被设置为使得阵列中的沟槽如图3所示的那样彼此平行是优选的。
(第一衬底)
作为第一衬底1000，可以应用GaAs衬底、p型GaAs衬底、n型GaAs衬底、InP衬底、SiC衬底或GaN衬底等。应当注意，除了化合物半导体衬底以外，还可以使用蓝宝石衬底或Ge衬底。诸如GaAs衬底或GaN衬底之类的化合物半导体衬底是优选的。
(蚀刻牺牲层)
这里提到的蚀刻牺牲层是比化合物半导体多层膜更快地被蚀刻的层，并且它也可被称为分离层。蚀刻牺牲层与其上的多层膜的蚀刻速度比为5或更大，优选为10或更大、更优选为100或更大。
蚀刻牺牲层例如是AlAs层或AlGaAs层(例如，Al0.7Ga0.3As)。
当AlGaAs层被表达为AlxGax-1As(1≥x≥0.7)时，当x为0.7或更大时，蚀刻选择性变得十分明显。当使用AlAs层作为蚀刻牺牲层时，可以使用2-10％HF的稀释溶液作为蚀刻剂。蚀刻剂例如是10％的氢氟酸。
应当注意，可以使用蓝宝石衬底作为第一衬底，并且可以使用诸如氮化铬(CrN)之类的金属氮化物膜作为其上的蚀刻牺牲层。在氮化铬上外延生长作为用于实现蓝光或UV光用器件(LED或激光器)的功能层的多层膜。关于该多层膜，可以使用作为活性层的GaInN以及作为隔层的AlGaN或GaN。
应当注意，作为牺牲层的蚀刻剂，可以使用普通的Cr蚀刻剂(铬蚀刻剂)。这种蚀刻剂由Mitsubishi Chemical Corporation供应。
(第二衬底中的贯通沟槽的制造)
当第二衬底为硅衬底时，可通过在SF6等的气氛下使用氟通过RIE(反应离子蚀刻)制造贯通沟槽。当然，原子团物类(radical species)不限于氟。当实施湿蚀刻时，可以使用NaOH、KOH或TMAH等。
应当注意，在本发明中，只要蚀刻剂可如图1所示与接合状态下的牺牲层接触，就可以在任何时间点露出蚀刻牺牲层。
可通过RIE(反应离子蚀刻)在硅衬底中形成贯通沟槽。当实施湿蚀刻时，可以利用氧化硅溶于氢氟酸中的事实使用诸如HNO3之类的氧化剂和氟化氢溶液的混合物作为蚀刻剂。使用CH3COOH或Br2等作为添加剂(多外延层)。
可以在第一衬底1000上交替重复层叠蚀刻牺牲层1010和化合物半导体多层膜1020。在这种情况下，化合物半导体多层膜可被重复转移到硅衬底上。当然，也可交替重复层叠蚀刻停止层1009、蚀刻牺牲层1010和化合物半导体多层膜1020。此外，即使当逐个多次实施一对牺牲层和多层膜1020的转移时，第一衬底上的事先的交替重复层叠也可避免衬底上的外延生长的多次热滞后，这是优选的。由于一般而言，化合物半导体衬底的价格为硅的10倍或更多，因此衬底的多次使用可望具有显著的经济效果。
(化合物半导体多层膜)
化合物半导体多层膜的层结构和材料依赖于作为半导体物品设置了什么器件。作为发光器件的示例性半导体物品包含发光二极管器件(LED器件)、发光激光二极管(LD器件)和光接收器件。
例如，当设置LED器件作为半导体物品时，层结构使用以下的材料。
在p型GaAs衬底上形成p-AlAs层(蚀刻牺牲层)，并且在其上设置以下各层作为化合物半导体多层膜。
设置p型GaAs接触层、p型AlGaAs包覆层、p型AlGaAs活性层、n型AlGaAs包覆层、以及n型GaAs接触层。
应当注意，作为蚀刻停止层，可以在牺牲层和化合物半导体衬底之间使用GaInP。
当用硫酸蚀刻GaAs层和AlGaAs层时，蚀刻被GaInP层停止。然后，通过盐酸去除GaInP层。当用过氧化氨混合物蚀刻GaAs层和AlGaAs层时，希望AlAs作为停止层。
此外，作为化合物半导体多层膜的材料，可以对本实施例应用GaAs以外的化合物半导体材料，例如AlGaInP型、InGaAsP型、GaN型、AlGaN型和InAlGaN型。
此外，可以在化合物半导体多层膜1020和由有机材料等形成的绝缘膜2010之间设置金属膜和DBR镜中的至少一个。
这里，金属膜由例如Au、Ag、Ti、Al或AlSi或由这些材料形成的多层膜形成。根据由LED发射的光的波长选择优选的金属膜材料。例如，当要制造700nm～800nm的红光LED时，Au或Ag等具有高的反射率。在约360nm的蓝光LED的情况下，Al是优选的。
当DBR镜(布拉格反射体)用于GaAs化合物半导体材料时，通过多次交替层叠AlAs层和AlGaAs层或交替层叠Al氧化物层和Al0.2Ga0.8As层，形成该DBR镜(布拉格反射体)。由于难以通过外延生长形成氧化铝，因此，实际上优选通过例如在AlxGa1-xAs中在0.2和0.8之间交替切换x的值来控制折射率。当然，通过使得低折射率侧的层中的Al的组分比更高并通过其在层叠之后的氧化，可以形成Al氧化物。
此外，当通过使用化合物半导体多层膜形成LED器件时，作为异质结LED的替代，可以形成在日本专利公开申请No.2005-012034中描述的同质结LED。在这种情况下，在通过外延生长形成相应层之后，通过固相扩散使杂质扩散，以在活性层中形成pn结。
应当注意，为了使接触层与p型电极或n型电极形成欧姆接触，比夹着活性层的包覆层高的杂质浓度是优选的。
应当注意，在图1中，省略了化合物半导体多层膜的层结构的细节。
优选地，第一衬底上的被构图的岛状区域沿矩形形状的长边方向的间隔(沿长边方向的岛状体之间的间隔)基本上与用于在随后的工艺中进行切割的间隔相对应。应当注意，图2中的附图标记2901表示长边方向，而附图标记2902表示短边方向。
应当注意，在从该构件去除蚀刻牺牲层之后，可以实施进一步的器件分离，使得通过使用掩模等在化合物半导体多层膜中形成点状发光点。
(绝缘膜)
根据本发明的本实施例的绝缘膜2010例如是由有机材料形成的膜。由有机材料形成的膜例如是聚酰亚胺或其它的有机绝缘膜，或绝缘膜。以这种方式，由有机材料形成的膜包含诸如聚酰亚胺之类的有机绝缘膜。更具体而言，绝缘膜由正类型感光聚酰亚胺形成。当然，在曝光之后，曝光的部分基本上不具有进一步的感光性。应当注意，只要可通过使用另一掩模等形成第三贯通沟槽，那么，不仅正类型感光聚酰亚胺，而且负类型感光聚酰亚胺，甚至非感光聚酰亚胺也可被应用于本发明。应当注意，这种聚酰亚胺例如由HD Micro Systems，Ltd.供应。
日本专利公开申请No.2005-012034详细描述了感光聚酰亚胺。更具体而言，芳族酐(aromatic anhydride)与具有双键的醇(例如，甲基丙烯酸羟酯(hydroxyethyl methacrylate))反应以形成二羧基酸，该二羧基酸与二胺反应以形成在其侧链上具有双键的聚酰胺。这与聚酰胺酸的羧基被具有可聚合的双键的结构所置换的结构相对应。聚合物与光引发剂、敏化剂和粘接助剂等一起溶于诸如NMP(n-甲基吡咯烷酮)之类的极性溶剂中的溶液为感光聚酰亚胺。
应当注意，作为聚酰亚胺，可以使用感光或非感光聚酰亚胺。
此外，为了使化合物半导体衬底与硅衬底接合，可以使用其它的有机材料膜。除上述的聚酰亚胺以外，可以采用环氧树脂粘接剂层等。
通过用感光有机材料膜覆盖贯通沟槽然后通过贯通沟槽施加UV光，硅中的贯通沟槽之上的有机绝缘层可以按照自对准的方式被去除。
此外，作为绝缘膜，不仅可以使用上述的有机材料膜，而且可以使用诸如氧化硅膜之类的无机绝缘氧化物膜。并且，还可以使用硅氧烷树脂等。
应当注意，当例如存在使用作为第二衬底的硅衬底上和/或内部的空间的电路区域时，为了提高电路区域的平面性，可以使用旋涂玻璃(SOG)以形成氧化硅绝缘膜。当然，多种绝缘膜可被层叠以被使用。
此外，可通过使用诸如聚酰亚胺之类的有机材料形成绝缘膜。特别地，从生产率的观点看，通过借助旋涂施加有机材料、预烘焙以使溶剂挥发然后增强粘接能力来实施以增强的粘接力与第一衬底的接合是有效的。
此外，在图1所示的构件中，可根据需要省略绝缘膜。此外，绝缘膜可由多个层形成。绝缘膜可被设置在第一衬底侧和第二衬底侧中的每一侧上以用于接合，或者，绝缘膜可仅被设置在一个衬底的一侧。
应当注意，当在作为第二衬底的硅衬底上或内部设置驱动电路等时，优选设置绝缘膜2010。然而，根据本发明，绝缘膜2010可被省略。
此外，在本发明中，可以使用感光聚合物片作为绝缘膜。更优选地，聚合物片自身具有粘接能力。应当注意，当在第二衬底上形成绝缘膜时或当在第一衬底侧形成绝缘膜时，可以在加热和压力接合工艺之后形成它。当然，可以通过旋涂使稀释的有机材料(感光聚酰亚胺等)形成为膜。或者，可以使用作为形成为诸如干膜之类的片状的感光聚酰亚胺的感光聚酰亚胺片。
(示例性半导体物品制造方法)
以下描述示例性半导体物品制造方法。更具体而言，该方法被实现为包含以下步骤：
1)制备化合物半导体衬底(第一衬底)和硅衬底(第二衬底)；
2)从化合物半导体衬底侧依次在化合物半导体衬底上形成蚀刻停止层、蚀刻牺牲层、包含活性层的化合物半导体多层膜、和反射镜层(应当注意，可以根据需要使用蚀刻停止层，对于本发明来说它不是必要的)；
3)在化合物半导体多层膜中形成第一沟槽，使得蚀刻牺牲层被露出，以将化合物半导体多层膜分割成岛状形状；
4)形成第二沟槽以穿过硅衬底；
5)使化合物半导体衬底与硅衬底接合以形成接合构件，使得其表面上具有有机材料膜的硅衬底中设置的第二沟槽与第一沟槽彼此相连；
6)使蚀刻牺牲层通过第一和第二沟槽接触蚀刻剂，以使化合物半导体衬底与该构件分开；和
7)在硅衬底上通过使用化合物半导体多层膜形成LED器件。
在后面描述的例子中详细描述该制造方法。应当注意，在工艺2)中，本发明不排除包含所描述的层以外的层，并且以上描述的层和膜以外的材料的存在当然在本发明的范围内。
此外，通过根据本发明接合形成的构件具有以下特性。
在硅衬底上具有化合物半导体多层膜的半导体构件从化合物半导体衬底侧依次在化合物半导体衬底上包含AlAs层、化合物半导体多层膜、有机绝缘膜和硅衬底，该化合物半导体多层膜设置有第一沟槽，使得牺牲层被露出，并且，硅衬底和有机材料膜设置有与第一沟槽连接的第二沟槽。
(其它)
应当注意，当第一沟槽1020和第二沟槽2005较深时，通过蚀刻由AlAs等形成的蚀刻牺牲层等产生的气泡(氢气)会阻塞沟槽的出口。在这种情况下，优选对于用于蚀刻的溶液以及对于诸如化合物半导体衬底之类的晶片连续或间歇地施加超声波(间歇的施加也是适用的)。此外，还优选向蚀刻剂(例如向氢氟酸)中添加醇。
(反射镜层)
可以在化合物半导体发光层和诸如有机材料膜之类的绝缘膜之间设置金属膜或DBR镜中的至少一个。应当注意，当反射镜为由Ti、Au、Pt或AlSi等形成的反射镜时，该反射镜可例如如图7所示的那样处于有机材料膜和第二衬底之间。在图7中，附图标记7010表示绝缘层，附图标记7081表示反射镜，以下描述细节。
这里，可以在外延生长的化合物半导体层上连续外延生长DBR镜。在这种情况下，图20中的附图标记7021是反射镜层。以下描述细节。可在生长的化合物半导体多层膜之上通过淀积形成金属镜、可在有机绝缘层之上通过淀积形成金属镜，或者可同时形成这两者。
以下详细描述作为反射镜的DBR。
DBR层形成发光层，所述发光层经由蚀刻牺牲层(分离层)形成在第一衬底上，以包含活性层。
这里，第一衬底是用于形成LED(发光二极管)的衬底。这里，使用上面可生长用于LED的化合物半导体膜的衬底。当生长基本上为GaAs的III-V族化合物时，用于第一衬底的示例性材料包含GaAs衬底和晶格常数接近GaAs的Ge衬底。在GaAs衬底的情况下，衬底可包含作为同一族的元素的Al或P等。此外，根据器件的结构，可以包含用于形成p型或n型的杂质。
通过MOCVD或MBE等依次在第一衬底上外延生长牺牲层、发光层和DBR层。这里，牺牲层是由可关于发光层被选择性蚀刻的材料形成的层，并例如由AlAs或AlxGa1-xAs(1≥x≥0.7)形成。用氢氟酸溶液选择性蚀刻这种组分的牺牲层。
发光层由用作发光器件的化合物半导体层形成，并且例如可使用GaAs、AlGaAs、InGaAs、GaP、InGaP、AlInGaP等。在层中存在pn结。并且，作为具体的结构，发光层1102由例如夹在包覆层之间的活性层形成。
DBR层可以在第一衬底上外延生长，并具有这样一种结构：其中，层叠多个对，每个对均具有关于目标LED波长不同的折射率的层。
所述多个对中的每一个对由高折射率层和低折射率层形成。通过多次层叠所述对形成的物体被称为布拉格反射体膜或DBR镜(DBR层)。
通过设定具有不同的折射率的两种膜的膜厚d1和d2使得光学膜厚n ×d为波长的1/4，并制备m对的这两种膜(m为大于或等于2的自然数)，布拉格反射体膜获得与对数m相对应的反射率。在这种情况下，即使对数较少，形成布拉格反射体膜的层的折射率之间的差值越大，则获得的反射率也越高。应当注意，在本发明中，优选优化用于形成DBR的条件，使得特定波长的光可以以70％或更大、优选为80％或更大、最优选为90％或更大的效率被反射。
例如，通过交替层叠包含不同量的Al的AlGaAs层获得DBR层。这里，当选择性去除蚀刻牺牲层时，为了抑制对于DBR层的损伤，当材料被表达为AlxGa1-xAs时，优选在该层中包含的Al的量x为0.8或更小。量x优选为0.7或更小，更优选为0.6或更小，进一步更优选为0.4或更小。x的下限例如为零。
在任何情况下，形成DBR层并且折射率比其它层低的低折射率层选自由AlxGa1-xAs(0≤x≤0.8)、AlInGaP型材料和AlGaP型材料构成的组。蚀刻牺牲层选自由AlAs和AlxGa1-xAs(0.7≤x≤1.0)构成的组、并且材料的组合使得当分离层被选择性蚀刻和去除时低折射率层抵抗损伤是重要的。应当注意，当选择AlAs层作为牺牲层并且使用AlInGaP型材料或AlGaP型材料作为低折射率层时，可以在不大大依赖于所包含的Al的量的情况下选择性去除分离层。
应当注意，关于DBR层的结构，作为对于氢氟酸具有高抵抗力的DBR结构，列出以下的三个组合例子(高折射率层/低折射率层)：
1)Al0.6Ga0.4As/Al0.2Ga0.8As
2)AlInGaP/Al0.2Ga0.8As
3)AlGaP/Al0.2Ga0.8As
应当注意，当制造激光器(LD)时，由于需要99.9％或更高的反射率，因此必须形成该对的30个层、40个层或更多的层。然而，在90％或更高的反射率令人满意的LED的情况下，几个层到约十个层是令人满意的。
例如，通过MOCVD在4英寸的GaAs衬底100上生长100nm厚度的作为分离层的p-AlAs层、约2000nm厚度的发光层、以及n-DBR层。发光层的细节如下。它由作为包覆层的p-Al0.4Ga0.6As：350nm、作为活性层的p-Al0.13Ga0.87As：300nm、以及要成为位于DBR层侧的包覆层的n-Al0.23Ga0.77As：1300nm形成。关于n-DBR层的细节，可通过层叠20对的Al0.2Ga0.8As：/Al0.8Ga0.2As：
Figure A20078003990200302
来形成它。应当注意，通过使得形成DBR的材料的电阻率较低，可从图20中的表示为7021的DBR镜来保证电连接。
当然，在活性层的两侧设置DBR的结构也是可能的。如下面描述的那样，当在打印机头中省略圆柱状透镜阵列时，该结构是优选的但不是必需的。
(蚀刻停止层)
当使用AlAs层作为在本发明中不必要求的蚀刻牺牲层时，例如可使用GaInP作为蚀刻停止层。
(缓冲层)
应当注意，通过在例如诸如GaAs衬底、Ge衬底或GaN衬底之类的化合物半导体衬底的第一衬底上生长蚀刻牺牲层之前形成缓冲层，可以获得具有少量的缺陷的令人满意的外延层。例如，可以在GaAs衬底上形成作为缓冲层的GaAs薄膜。在Ge衬底的情况下，GaInAs等适于晶格应变松弛。
(对准)
应当注意，可通过使用用于晶片接合等的双边对准器执行第一衬底和第二衬底之间的对准。特别地，当第二衬底是硅衬底时，可以使用设置在衬底中的贯通沟槽作为对准标记。此外，可以在划线上形成贯通沟槽。被转移到硅上的发光层具有与芯片尺寸对应的达几百微米的区域，并且几十微米的各发光器件的器件分离等在转移之后的工艺中被固定。因此，使岛状活性层与贯通沟槽接合不需要在器件工艺中所需要的几微米的精度，并且，几十微米的精度是令人满意的。从该观点看，可以使用晶片的取向平面作为对准的标准。
(接合和分离处理)
现在对于接合进行描述。通过加热到作为有机绝缘层(作为图1中的绝缘膜2010)的玻璃转变温度的几百度或更高的温度以给予其粘性(tackiness)，并且通过压接硅晶片，容易地实施接合。接合强度是令人满意的，在随后的工艺中没有问题。易于在不使用粘接剂层并且没有粘性的直接接合中出现的空洞以岛状形状被分开，并且，存在活性层。因此在压力接合中，空气的吸入容易沿岛状体之间的分离沟槽而消失。降低的压力下的接合减少空洞自身的量，并由此大大减少间隙自身的形成。为了转移和分离相互接合的两个晶片，可以在真空中设置蚀刻剂浴槽以在降低的压力下在蚀刻剂中浸泡构件，使得蚀刻剂更均匀地通过贯通沟槽渗入牺牲层中。此外，由于超声、加热和诸如晶片自身的轴向旋转和轨道旋转之类的转动运动导致的振动增大液体循环速度，以在短时间内均匀地完成转移和分离工艺。
应当注意，以下，描述经由蚀刻牺牲层(也被称为分离层)在诸如GaAs之类的第一衬底上形成化合物半导体多层膜、并且多次形成由两个层形成的对以使得可望降低工艺成本的方法。
(关于多外延生长)
参照图21A～21E进行描述。
在图21A中，附图标记1000表示第一衬底(例如GaAs)，附图标记2101表示缓冲层。
由于使用具有高度选择性蚀刻特性的AlAs(AlGaAs)作为分离层2102，因此上面可外延生长这种层的衬底是第一衬底。示例性衬底包括GaAs衬底和晶格常数接近AlAs(AlGaAs)的Ge衬底。虽然Si的晶格常数与GaAs的晶格常数相差约4％，但能够在Si上直接生长GaAs。因此，还能够使用具有在其上生长有GaAs膜的Si衬底作为第一衬底1000。此外，可以在这些衬底中掺杂杂质。
现在描述图21A中的第一衬底1000以外的部分。
依次在第一衬底1000上外延生长分离层2102和包含活性层的发光层2103。
分离层2102的材料为AlAs或Al(x)Ga(1-x)As(x≥0.7)，并且膜厚优选为几十到几百纳米。
发光层2103是作为发光器件的化合物半导体多层膜，并且，例如使用GaAs、AlGaAs、InGaAs、GaP、InGaP或AlInGaP。在发光层2103中存在pn结。
应当注意，虽然存在形成分离层2102之前形成缓冲层2101的情况，但这是任意的。缓冲层2101的目的是减少晶体缺陷等。
只要生长能够均匀，生长方法就不被特别限制，并且可以使用MOCVD、MBE和LPE等中的任何。
此外，将分离层2102和发光层2103组对，并且依次生长多对的分离层3102和4102以及发光层3103和4103，使得对数达到n。这里，不必使分离层2102的厚度均匀。还能够随着层上升而使得该厚度更小。
考虑到当分离层2102被侧边蚀刻时膜厚越小则蚀刻速度越高的这样一种特性，这是在第一衬底1000的外缘部分的下层部分中尽可能地避免无用的蚀刻的一种方法。
然后，如图21B所示，在最上面的发光层4103上形成光反射层4104。
然后，形成抗蚀剂构图2105以便留下岛状形状的光反射层4104。
光反射层4104的材料优选为对于要形成的发光器件的波长具有高反射率的材料。例如，当发光器件的材料为GaAs类型并且发光波长为约750nm～800nm时，Au(金)、Ag(银)、Al(铝)等是优选的。当然，可以使用其它的光反射材料。
在发射的光的波长为约360nm的蓝光发光器件的情况下，光反射层4104的材料优选为Al等。应当注意，作为光反射层的替代，可以使用上述的DBR层，并且还能够不设置专门的光反射层。换句话说，光反射层4104可被省略。
此外，岛状形状的发光层4103可形成一个发光器件的发光层，或者可以为多个发光器件被包含在阵列中的区域。这里，当切割要在后面描述的第二衬底2000时，优选岛状发光层4103的尺寸与芯片尺寸一致。
光反射层4104不是必要的。可以在下面描述的第二衬底2000一侧形成它，或者可以完全省略它。
然后，如图21C所示，光反射层4104和最上面的发光层4103以岛状形状被蚀刻以露出最上面的分离层2102的一部分。应当注意，上述的第一沟槽包围发光层，使得该发光层为岛状形状。
如图21D所示，第一衬底1000与第二衬底2000接合。
第二衬底2000的材料是任意的，并且可以使用任何材料，包括诸如Si衬底之类的半导体衬底、导电衬底和绝缘衬底。如上所述，可以设置用于驱动发光层等的驱动器电路。此外，可以在表面上设置诸如有机材料膜之类的绝缘膜。
此外，可以在第二衬底2000的表面上形成光反射层4104。此外，可以在第一衬底1000的表面和第二衬底2000的表面上形成反射层4104，或者可以使反射层4104彼此接合。
作为使第一衬底1000与第二衬底2000接合的方法，可以使用接合之后加热、加压、使用这两种方法等。在降低的压力下的气氛中接合也是有效的。
应当注意，如已经描述的，虽然在第二衬底2000中设置根据本实施例的第二沟槽(贯通沟槽)，但在附图中将其省略。
作为接合的结果，在界面的附近形成通过构图的沟槽构成的空间2106。第一沟槽和第二沟槽与空间2106连接。
图21E是示出衬底被分离的状态的视图。
通过蚀刻作为最上面的层的分离层4102实现分离。
这里，蚀刻剂流入通过岛状分离区域形成的空间2106中。
作为最上面的层的分离层4102被蚀刻，并且作为结果，第一衬底1000和第二衬底2000被分离。作为这里使用的蚀刻剂，可以使用氢氟酸溶液或盐酸溶液等。
作为结果，岛状区域中的发光层4103被转移到第二衬底2000上。
上面转移了发光层4103的第二衬底2000进行到器件工艺，并且形成发光器件。
另一方面，由于转移和蚀刻而失去了最上面的发光层4103和最上面的分离层4102的第一衬底1000的表面变为发光层4103，并且工艺返回图21A所示的工艺。
当发光层4103和分离层4102被配对时，通过将上述工艺重复n次(其中n为形成对的次数)，可以形成用于形成n个发光器件的衬底。应当注意，虽然描述了将分离层和发光层配对的情况，但是可以向该对中添加反射层以形成三个层的组，并且该组可被层叠多次。
如上所述，根据本发明，提供新型半导体物品制造方法和新型构件。当在芯片中制造典型为LED的发光器件时，进一步适当地执行器件分离工艺、布线工艺和用于切割第二衬底的工艺等。关于用于在芯片上制造具有多个发光点的LED的器件分离，例如，当化合物半导体多层膜的前表面侧的导电类型为p型时，对于其下面的n型层或几乎对于活性层实施构图，以去除它们。以这种方式，可以实施器件分离。应当注意，切割和第二贯通沟槽的方向可与图3所示的情况相反。更具体而言，不是如图3所示的那样沿芯片的长边方向的贯通沟槽，而是与其垂直的贯通沟槽沿短边方向被设置。在这种情况下，当该布置沿上表面的矩形的长边方向处于阵列中时，芯片之间的空间具有不是通过切割而是通过事先设置的贯通沟槽(例如通过RIE制造)形成的侧面。考虑到进行密集配置的情况，这是优选的。当然，还优选形成沿芯片的长边方向和短边方向二者断续设置的沟槽。在这种情况下，在岛状化合物半导体多层膜下方间歇地设置沿长边方向的贯通沟槽和沿短边方向的贯通沟槽。
(第二实施例)
通过使用在第一实施例中描述的制造方法，设置图6所示的LED阵列。图6是示出在布线衬底上连接驱动电路和LED阵列的示例性结构的截面图。可通过在上述的半导体物品制造方法的工艺(7)中在硅衬底上的岛状化合物半导体多层膜上形成多个LED器件并通过切割分割该硅衬底，获得LED阵列。各LED器件的截面结构与下面描述的图7和图15左边的包含LED发光区域的LED器件相同。在图6中，多个LED阵列芯片4000在布线衬底5000上布置成行，并且，多个驱动器IC 3050类似地在所述多个LED阵列芯片4000的两侧布置成行，并且LED阵列4000通过布线接合与所述多个驱动器IC 3050电连接。LED阵列芯片4000的各LED器件通过布线接合与交替布置在LED阵列芯片4000的两侧的驱动器IC 3050的驱动器件电连接。这里，所述多个驱动器IC 3050在配置成行的所述多个LED阵列芯片4000的两侧布置成行。当然，如果能够进行安装，那么所述多个驱动器IC 3050可被布置在所述多个LED阵列芯片4000的一侧。
此外，通过根据需要在布置成行的LED阵列芯片4000上安装圆柱状透镜阵列(例如，SLA：Selfoc Lens Array)3000，可以形成LED打印机头(图5)。从配置成行的LED阵列4000发射的光被圆柱状透镜阵列3000收集，以获得LED阵列图像3060。
应当注意，当如上面描述的那样经由金属膜或DBR镜在硅衬底上设置LED器件形成层时，通过改善方向性并增大亮度，即使器件尺寸是通过微加工获得的器件尺寸，也实现具有足够亮度的器件发光点。因此，能够省略圆柱状透镜阵列，并直接从LED打印头在感光构件上直接形成潜像，并且可以形成具有部件数量少且经济效果显著的图5所示的结构的LED打印机头。
应当注意，虽然图6示出驱动器IC(驱动电路)和LED器件通过布线接合彼此相连的情况，但是驱动器电路可被直接构建于要与LED器件连接的Si衬底的一侧(图7，其中在器件正下方的有机绝缘层上设置反射层)。
在图7中，在包含形成驱动器IC的MOS晶体管7060的硅衬底7000上设置由有机材料形成的绝缘膜7010。然后，在绝缘膜7010上设置由化合物半导体多层膜形成的LED发光区域7070。附图标记7080表示绝缘膜(诸如SiO2或SiN)，附图标记7050表示要成为MOS晶体管7060的源区或漏区的布线焊盘。附图标记7081表示用作反射镜(例如，Ti或Au等的金属镜)的层，附图标记7083和7084表示布线、嵌入布线或电极焊盘。
以这种方式，通过如图19所示的那样在要接合的第二衬底的一侧包含用于驱动的驱动器IC，可通过沿切割方向1625切割切出图19所示的芯片1960。应当注意，图19示出在打印衬底1930上布置切割芯片阵列1960的情况，在图19A中示出该切割芯片阵列1960的放大视图。附图标记1911表示第二衬底。应当注意，虽然如图3所示的那样沿芯片的长边在第二衬底中断续地设置作为贯通沟槽的第二沟槽，但在图19中省略了它。
应当注意，图8示出示例性矩阵驱动。图8是示出可为了减少电极的数量而被时分驱动的发光器件阵列电路8500的视图。在图8中，附图标记8011表示n侧电极，附图标记8017表示p型电极，附图标记8021表示n型AlGaAs上的绝缘膜，附图标记8022表示p型GaAs接触层上的绝缘膜，附图标记8023表示发光区域。
应当注意，虽然在本实施例中使用了利用LED作为发光器件的LED阵列芯片，但当然可以使用LD(激光器二极管)阵列芯片。
图20示出图7所示的实施例的示例性修改。类似的附图标记被用于表示具有与图7类似的功能的部分。在图7中，反射镜7081被设置在有机绝缘膜7010和硅衬底7000一侧。在图20中，反射镜层7021(金属镜或DBR层等)被直接设置在化合物半导体多层膜1020上。在这种情况下，由于由发光区域1020产生的射向衬底的光可以在不穿过有机绝缘膜7010的情况下被反射，因此极大地提高性能。在图7中，通过使用反射镜层7021进行与驱动电路7060的电连接。应当注意，当反射镜层是低电阻(n+)DBR时，类似地，可以使用该反射镜以进行与驱动电路的电连接。
(第三实施例)
图9A示出使用在第二实施例中描述的LED打印机头的LED打印机的示例性结构。
图9A是示出根据本发明的LED打印机的示例性结构的示意性截面图。
在图9A中，在打印机体8100中容纳顺时针转动的感光鼓8106。在感光鼓8106之上设置用于使感光鼓曝光的LED打印机头8104。LED打印机头8104由LED阵列8105和圆柱状透镜阵列8101形成，在所述LED阵列8105中，多个发光二极管根据图像信号发光，所述圆柱状透镜阵列8101用于在感光鼓8106上使各发光二极管的发光图案成像。这里，圆柱状透镜阵列8101具有在以上的实施例中描述的结构。进行布置，使得通过圆柱状透镜阵列8101产生的发光二极管的成像表面与感光鼓8106的位置相互对准。具体而言，通过圆柱状透镜阵列使得发光二极管的发光表面和感光鼓的感光表面处于光学共轭关系。
在感光鼓8106的周围设置充电单元8103和显影单元8102，所述充电单元8103用于使感光鼓8106的表面均匀带电，所述显影单元8102用于根据打印机头8104的曝光图案使调色剂附着到感光鼓8106上以形成调色剂图像。在感光鼓8106周围设置转印充电单元8107和清洁装置8108，所述转印充电单元8107用于将在感光鼓8106上形成的调色剂图像转印到图中未示出的诸如复印片材之类的转印材料上，所述清洁装置8108用于在转印之后收集感光鼓8106上的残留调色剂。以这种方式，形成成像单元。
此外，在打印机体8100中设置片材盒8109和片材馈送装置8110，所述片材盒8109装有转印材料，所述片材馈送装置8110用于向感光鼓8106和转印充电单元8107之间供给片材盒8109中的转印材料。此外，设置定影器件8112、传输装置8111、以及片材排出盘8113，所述定影器件8112用于在转印材料上定影转印的调色剂图像，所述传输装置8111用于将转印材料引向定影器件8112，所述片材排出盘8113用于保持在定影之后排出的转印材料。
图9B是示出根据本发明的彩色打印机的示例性结构的结构的示意图。存在多个(在图中为4个)成像单元。在图9B中，附图标记9001、9002、9003和9004分别表示品红色(M)、青色(C)、黄色(Y)和黑色(K)感光鼓，附图标记9005、9006、9007和9008表示LED打印机头。附图标记9009表示用于传输转印后的片材并用于使得与各感光鼓9001、9002、9003和9004接触的传输带。附图标记9010表示用于片材馈送的配准辊，附图标记9011表示定影辊。附图标记9012表示用于吸取转印后的片材并将其保持在传输带9009上的充电器，附图标记9013表示电荷消除充电器，附图标记9014表示用于检测转印后的片材的前边缘的传感器。
(第四实施例)
应当注意，使用在第一实施例中描述的半导体物品制造方法，可以制造LED器件，并且，使用该LED器件，可以制造诸如显示器之类的显示装置。在这种情况下，优选制备具有多个波长的多个LED。
(第五实施例：接合结构)
根据本实施例的发明涉及通过使第一衬底与第二衬底接合而形成的接合结构。
经由分离层在第一衬底上设置包含以岛状形状构图的化合物半导体多层膜的区域(图2中的1020)，并且在化合物半导体多层膜区域之间存在第一沟槽(图1中的1025)。
从顶部观察的化合物半导体多层膜区域的形状为具有长边方向2901和短边方向2902的矩形。
在第二衬底2000中设置穿过第二衬底的第二沟槽2005。通过断续设置沿长边方向平行的多个第二沟槽，形成长边方向(图3中的3998)的贯通沟槽组。
长边方向3998的贯通沟槽组的特征在于，多个贯通沟槽组被布置为相互平行，其间隔大于或等于岛状化合物半导体多层膜区域的短边的长度。这里提到的间隔由图3中的箭头3999表示。在两个衬底相互接合的状态下，区域1020位于两个第二沟槽之间。通过这种状态，通过沿短边方向切割接合结构，可以形成芯片。
应当注意，除上述的实施例中的描述变得不一致的情况以外，在本实施例的描述中出现的分离层、第一和第二衬底、以及包含化合物半导体多层膜的区域等均适用。特别地，关于第二衬底，硅晶片被设置有诸如驱动电路之类的驱动器也是优选的。
应当注意，区域1020的长边方向的长度可以小于或等于长边方向的第二贯通沟槽的长度。当然，例如，长边方向的区域1020的长度可被设为与四个贯通沟槽的长度对应的长度。
(第六实施例)
此外，本发明的另一方面具有以下特征。
一种制造发光器件的方法，该方法包括：从第一衬底侧依次在第一衬底上形成分离层和发光层；通过将第一衬底接合到第二衬底并使得发光层位于内部，形成接合构件；以及通过蚀刻和去除分离层将发光层转移到第二衬底上，其特征在于，将第一衬底上的分离层和发光层视为一对，该对的形成被重复淀积n次(n为2或更大的自然数)，在仅将最上面的发光层构图成多个岛状体的形状之后，使第一衬底接合到第二衬底以形成接合结构，并且，使蚀刻剂渗入通过岛状形状构图在接合结构中形成的空间中，以使得分离层与蚀刻剂接触，以选择性地将岛状发光层转移到第二衬底上。
(第七实施例)
此外，本发明的又一方面具有以下特征。
一种发光器件，其特征在于，经由DBR镜在硅衬底上设置发光器件。
在形成具有DBR的所谓的微腔LED结构之后，将该结构转移到硅衬底上以实现具有更高的方向性的斑点，并且可以获得不需要圆柱状透镜的接触型打印机头。
此外，LED阵列制造方法包括：在第一半导体衬底的表面上依次形成分离层、发光层和DBR层；经由绝缘膜将其接合到上面形成有半导体电路的第二衬底；通过蚀刻和去除分离层将第一衬底的发光层和DBR层转移到第二衬底上；使得转移的发光层处于多个发光部分的阵列中；以及使所述多个发光部分与用于控制所述发光部分的发光的半导体电路的电极部分电连接。
使用以下的例子描述本发明。
(例子)
参照图10～18B描述一个例子。
首先，制备p-GaAs衬底1000。在根据需要形成图中未示出的缓冲层之后，形成作为蚀刻停止层1009的GaInP层。在其上面形成作为蚀刻牺牲层1010的p-AlAs层。此外，形成化合物半导体多层膜1020。多层膜从顶部依次由n型GaAs接触层、n型包覆层、p型活性层、p型包覆层和p型接触层形成。
此外，在其上面，形成AlGaAs多层膜(10对的Al0.8GaAs/Al0.2GaA)1022以用作DBR镜(图10)。
应当注意，可以重复形成蚀刻停止层、牺牲层和化合物半导体多层膜(多外延生长)。在图11中示出这种情况的例子。在AlGaAs多层膜1022上形成作为蚀刻停止层1109的GaInP层。在其上面形成作为蚀刻牺牲层1110的p-AlAs层。此外，形成化合物半导体多层膜1120。此外，在其上面，形成AlGaAs多层膜(10对的Al0.8GaAs/Al0.2GaA)1022以用作DBR镜。
如图11所示，以抗蚀剂作为掩模通过蚀刻形成第一沟槽1125。将外延层1120分离为芯片。例如，与划线对应的250μm×8mm的尺寸和约80μm的分离宽度是优选的。作为替代方案，出于促进蚀刻的目的，可以减小250μm的芯片宽度。最短的可能的长度可以是作为单个LED器件的尺寸的几十微米。
如图12A和图12B所示，在硅衬底2000中与划线类似地形成贯通沟槽(半导体衬底沟槽)2005。沟槽具有80μm×8mm的矩形形状，并且在硅衬底中形成为在沿划线的纵向上穿过晶片。作为该方法，应用在MEMS中实际使用的深RIE或喷砂等。应当注意，利用硅的热导率高达三倍而价格低于十分之一的这种原始特性，其中形成有沟槽的硅衬底上可形成有驱动电路，或者可以在没有器件层的情况下被原样使用。
然后，正类型感光有机绝缘膜聚酰亚胺被旋涂，以用感光有机绝缘膜(有机材料膜)2010覆盖贯通沟槽。此后，通过贯通沟槽施加UV光。这使得能够以自对准的方式去除硅中的贯通沟槽之上的有机绝缘膜。这样，在有机绝缘膜中设置第三贯通沟槽2006。正类型感光聚酰亚胺和被用作永久粘接剂层的有机绝缘层被施加于具有沟槽的硅衬底的表面上，并且，覆盖沟槽的聚酰亚胺通过来自衬底的后表面的UV光施加而被曝光和显影，并被去除。
图12B示出从四英寸或六英寸晶片的顶部观察的贯通沟槽。
如图13A和图13B所示，两个衬底相互接合。通过在将有机绝缘膜2010预加热到高于玻璃转变温度的温度之后加压和加热来实施所述接合，以增强粘接力。应当注意，当使用多外延层实施多重转移时，在DBR反射层和器件层关于各芯片尺寸被蚀刻到AlAs牺牲层之后，实施所述接合，以便使蚀刻剂渗入沟槽中。使蚀刻剂进入其中或使用射流帮助蚀刻剂进入是有效的。将接合的晶片对放在降低的压力下或对间隙进行减压以促进蚀刻剂进入也是有效的。
被存在于有机绝缘膜中的沟槽分开的外延层的表面被压在、粘接到、并且接合到发粘的(粘性的)聚酰亚胺的表面上，以实现没有空洞的接合。聚酰亚胺层被用作粘接剂层并被用作用于器件分离的永久绝缘层。优选在接合的外延层一侧直接设置金属镜或DBR镜作为光反射层。在这种情况下，与在有机绝缘膜下面嵌入反射体层的情况相比，由于光吸收导致的光损失被避免，并且，光被放大两倍，或者，当考虑到界面的总反射率时，进一步的光放大是可能的。
然后，在2-10％HF的稀释溶液中浸泡接合构件，以选择性蚀刻和去除AlAs牺牲层1110。通过在HF的稀释溶液中浸泡接合的衬底，约几十万次选择性的选择性蚀刻溶解设置在外延层和GaAs衬底之间的界面上的分离层，并且，在短时间内完成分离。当不存在岛状分离时，取决于晶片的尺寸，分开晶片的整个区域会花一周或更长的时间。
应当注意，当蚀刻剂难以渗入时，对蚀刻剂施加超声或压力以使蚀刻剂进入其中或者使用射流帮助蚀刻剂进入是有效的。将接合的晶片对放在降低的压力下或对间隙进行减压以由此促进蚀刻剂进入也是有效的。
然后，如图14所示，使GaAs衬底1000与构件分开。
然后，通过台面蚀刻露出外延层的n层。更具体而言，如图15所示，通过将n型杂质掺入在接触层中，形成低电阻层，在所述接触层中，在包覆层或反射DBR镜下面形成阴电极。然后，在其正上方设置作为GaInP等的蚀刻停止层，并且，如图所示，LED的截面被整形为梯形，并且通过台面蚀刻露出阴极接触层。然后，形成钝化膜，形成接触孔，并且用金属填充接触孔以形成LED器件。
附图标记9000表示硅衬底。可以根据需要在其上形成驱动器电路。附图标记9010表示例如为有机材料的绝缘膜。附图标记9015表示布线接合焊盘。可以根据需要设置绝缘膜9010。附图标记9040表示用作由金属等形成的反射镜的部分。也可根据需要设置该层。附图标记9050表示布线。附图标记9030表示外延层，并具有例如多层结构。附图标记9020表示绝缘膜。外延层9030根据需要被台面蚀刻或经受器件分离，以用于点发射。当从顶部观察多层结构时，如果表面的导电类型(p型或n型)为例如p型，那么可通过实施去除直到露出活性层或直到露出n型层而关于各发光点实施该分离(成为阵列)。
附图标记9041表示根据需要设置的部分，并且例如是在多层膜9030上连续形成的低电阻层。换句话说，部分9041可被省略。应当注意，当部分9040是金属时，避免与引出布线9015的电连接。但是，引出布线9015和部分9040可被电连接，使得维持等于布线9015的电势的电势。
通过如图16所示的那样沿操作切割锯的方向1625在芯片1600的横向上进行锯切，晶片被切割，并且沿芯片的纵向对齐的贯通沟槽2005的端部通过所述锯切被连接。以这种方式，各单个芯片1600被分开。当然，通过使晶片接合到切割带，可以在芯片分离中防止散开。应当注意，在图16中，附图标记1611表示第二衬底(例如硅晶片)，附图标记1605和1705表示设置在第二衬底中的第二贯通沟槽。芯片1600中的小矩形示意地示出发光区域。
应当注意，当端面上的切屑(chipping)在通过连接高密度芯片的端面而实现长阵列时成为问题时，沿与芯片的纵向垂直的方向在芯片之间形成分离沟槽，并且沿纵向操作切割锯。首先，与较脆弱的化合物半导体衬底的切割相比，硅衬底的切割产生较少的切屑。特别地，在2400DPI的情况下(其中器件之间的距离为约10μm并且芯片必须以这种精度被连接)，通过RIE整形的沟槽端面的平滑性有效的。在芯片的四个边上留下硅并在其周围形成贯通沟槽也是有效的。在这种情况下，只有通过展开切割带才能够实现芯片分离。由于贯通沟槽的形成不是通过机械切割半导体衬底而是通过作为化学反应的蚀刻，因此切割表面的精度显著提高。通过沿由图16中的粗线示出的与阵列中的贯通沟槽的布置方向垂直的方向操作切割锯，实施分成各单个芯片的操作。应当注意，作为图16的放大视图的图16A中的C1和C2之间的部分例如是图15所示的芯片。
图17A示出在硅衬底上形成驱动器电路的结构。图17B是在晶片表面上布置包含移位寄存器和锁存器等的这种驱动电路芯片的平面图。在图17A和图17B中，附图标记1700表示硅衬底，附图标记1701表示由SiO2形成的绝缘膜，附图标记1702表示布线接合焊盘，附图标记1703表示形成驱动电路的MOS晶体管，附图标记1704表示硅晶片，附图标记1705表示驱动电路芯片。
如图18所示，首先，通过切割锯从硅晶片1800切出在图18A中示出放大视图的硅驱动电路芯片1822，并且通过切割锯从硅晶片1820切出在图18B中示出放大视图的LED芯片1821。优选在实施切割时使得第二衬底的后表面接合到切割带。
然后，实施硅驱动电路芯片1822和LED芯片1821与打印衬底1830的管芯接合，以通过导线接合来电连接硅驱动电路芯片1822和LED芯片1821。然后，打印衬底1830和硅驱动电路芯片1822的驱动器电路通过导线接合彼此相连。此外，添加光量差异校正电路IC以获得LED阵列。
虽然以上描述了本发明的代表性的实施例和例子，但是本实施例和本例子的各种变化是可能的，并且可以进行落入由本申请的权利要求限定的本发明的要旨和范围内的各种代替和修改。
与上述的日本专利公开申请No.2005-012034相比，根据本例子，通过使用具有贯通沟槽的硅衬底，用于将化合物半导体多层膜转移到硅衬底上的接合工艺的数量可大大减少。可望实现可归因于器件产量的提高和工艺数量的减少的显著效果。
(工业实用性)
本发明可被用于阵列器件，其中在半导体衬底上以阵列形成半导体器件，特别地，用于LED打印机、显示器、用于光学传送和接收的器件或使用在半导体衬底上形成的LED器件的光接收器件。当它被用于光接收器件中时，可以形成扫描仪。当该光接收器件与LED阵列头一起使用时，制造具有内置的照明系统的扫描仪。
虽然已参照示例性实施例描述了本发明，但应理解，本发明不限于公开的示例性实施例。所附的权利要求的范围应被赋予最宽的解释，以包含所有这些变更方式以及等同的结构和功能。
本申请要求在2006年10月27日提交的日本专利申请No.2006-293306和在2006年11月17日提交的日本专利申请No.2006-311625的权益，在此以引用方式加入它们的全部内容。

Claims (29)

1.一种制造半导体物品的方法，所述半导体物品具有在半导体衬底上形成的化合物半导体多层膜，该方法包括以下步骤：
制备构件，所述构件包含从化合物半导体衬底侧依次设置在化合物半导体衬底上的蚀刻牺牲层、化合物半导体多层膜、绝缘膜和半导体衬底，该构件具有设置在化合物半导体多层膜中的第一沟槽和穿过半导体衬底并与第一沟槽连接的第二沟槽；以及
通过第一沟槽和第二沟槽使蚀刻剂与蚀刻牺牲层接触，并由此蚀刻所述蚀刻牺牲层以使化合物半导体衬底与所述构件分开。
2.根据权利要求1所述的制造半导体物品的方法，其中，通过以下步骤制备所述构件：
在化合物半导体衬底上形成所述蚀刻牺牲层；
在所述蚀刻牺牲层上形成所述化合物半导体多层膜；
在所述化合物半导体多层膜中形成所述第一沟槽，使得露出所述蚀刻牺牲层；
制备具有所述第二沟槽和所述绝缘膜的所述半导体衬底；和
使所述化合物半导体衬底与所述半导体衬底接合，使得所述第一沟槽和所述第二沟槽彼此相连。
3.根据权利要求1或2所述的制造半导体物品的方法，其中，在所述化合物半导体衬底和所述蚀刻牺牲层之间设置蚀刻停止层，所述蚀刻停止层用于阻止蚀刻剂对于所述化合物半导体衬底的蚀刻。
4.根据权利要求1～3中的任一项所述的制造半导体物品的方法，其中，在所述绝缘膜中设置与所述第一沟槽和所述第二沟槽连接的第三沟槽。
5.根据权利要求1～4中的任一项所述的制造半导体物品的方法，其中，在绝缘膜侧的半导体衬底的表面上设置绝缘层和电路层中之一。
6.根据权利要求1所述的制造半导体物品的方法，其中，通过以下步骤制备所述构件：
在所述化合物半导体衬底上形成所述蚀刻牺牲层；
在所述蚀刻牺牲层上形成所述化合物半导体多层膜；
制备具有所述绝缘膜的所述半导体衬底；
使所述化合物半导体衬底与所述半导体衬底接合；
在所述半导体衬底中形成所述第二沟槽；
在所述绝缘膜中形成第三沟槽；以及
在所述化合物半导体多层膜中形成所述第一沟槽，使得所述蚀刻牺牲层被露出。
7.根据权利要求1～6中的任一项所述的制造半导体物品的方法，其中，在化合物半导体衬底上交替重复层叠所述蚀刻牺牲层和所述化合物半导体多层膜。
8.根据权利要求3所述的制造半导体物品的方法，其中，在所述化合物半导体衬底上交替重复层叠所述蚀刻停止层、所述蚀刻牺牲层和所述化合物半导体多层膜。
9.根据权利要求1～8中的任一项所述的制造半导体物品的方法，其中，在所述化合物半导体多层膜和所述绝缘膜之间设置金属膜和DBR镜中的至少一个。
10.根据权利要求1～9中的任一项所述的制造半导体物品的方法，其中，所述绝缘膜为聚酰亚胺绝缘材料。
11.根据权利要求1～10中的任一项所述的制造半导体物品的方法，其中，所述半导体衬底包含驱动器电路，所述驱动器电路用于驱动形成为包含所述化合物半导体多层膜的发光器件。
12.一种制造半导体物品的方法，所述半导体物品通过使化合物半导体衬底与半导体衬底接合而形成，该方法包括以下步骤：
制备所述化合物半导体衬底和所述半导体衬底；
从所述化合物半导体衬底侧依次在所述化合物半导体衬底上形成蚀刻停止层、蚀刻牺牲层、包含活性层的化合物半导体多层膜、和反射镜层；
在所述化合物半导体多层膜中设置第一沟槽，使得所述蚀刻牺牲层被露出，以将所述化合物半导体多层膜分割为岛状形状；
形成穿过所述半导体衬底的第二沟槽；
经由有机材料膜使所述化合物半导体衬底与所述半导体衬底接合，使得设置在所述半导体衬底中的所述第二沟槽与所述第一沟槽彼此相连，以形成构件；
使所述蚀刻牺牲层与蚀刻剂接触，以使所述化合物半导体衬底与所述构件分开；以及
在所述半导体衬底上通过使用所述化合物半导体多层膜形成发光器件。
13.一种阵列芯片，该阵列芯片包括通过使用根据权利要求1～12中的任一项所述的制造半导体物品的方法制造的LED和LD中之一。
14.一种LED打印机头，包括：
与所述LED打印机头连接的多个根据权利要求13所述的LED阵列芯片；以及
安装在其上面的圆柱状透镜阵列。
15.一种LED打印机，包括：
根据权利要求14所述的LED打印机头；
感光鼓；
充电单元；和
成像单元，用于以所述LED打印机头作为光源在所述感光鼓上写静电潜像。
16.一种彩色LED打印机，包括：
根据权利要求14所述的LED打印机头；
感光鼓；
充电单元；和
多个成像单元，用于以所述LED打印机头作为光源在所述感光鼓上写静电潜像。
17.一种半导体构件，所述半导体构件具有在半导体衬底上形成的化合物半导体多层膜，该半导体构件包含从化合物半导体衬底侧依次在化合物半导体衬底上形成的蚀刻牺牲层、所述半导体多层膜、绝缘膜和硅衬底，其中，用于露出蚀刻牺牲层的沟槽被设置在化合物半导体多层膜中，并且其中，与所述沟槽连接的贯通沟槽被设置在所述半导体衬底和所述绝缘膜中。
18.一种制造半导体物品的方法，所述半导体物品包括衬底上的化合物半导体多层膜，该方法包括以下步骤：
制备构件，所述构件包含从第一衬底侧依次设置在第一衬底上的蚀刻牺牲层、化合物半导体多层膜和第二衬底，该构件具有设置到所述化合物半导体多层膜上的第一沟槽和穿过所述第二衬底并与所述第一沟槽连接的第二沟槽；以及
通过所述第一沟槽和所述第二沟槽使蚀刻剂与所述蚀刻牺牲层接触，并由此蚀刻所述蚀刻牺牲层以使所述第一衬底与所述构件分开。
19.一种制造发光器件的方法，该方法包括以下步骤：
从第一衬底侧依次在第一衬底上形成分离层和发光层；
使所述第一衬底与第二衬底接合，使得所述发光层位于内部，以形成接合构件；
通过蚀刻和去除所述分离层将所述发光层转移到所述第二衬底上，
其中，所述第一衬底上的一对所述分离层和所述发光层被重复淀积n次，n为2或更大的自然数，只有最上面的发光层被构图成多个岛状体的形状，然后，使所述第一衬底与所述第二衬底接合以形成接合结构，以及
其中，使蚀刻剂渗入通过岛状形状构图在所述接合结构中形成的空间中，由此使得所述分离层与所述蚀刻剂接触，以选择性地将所述岛状的发光层转移到所述第二衬底上。
20.一种发光器件，所述发光器件包含经由DBR镜在硅衬底上形成的发光器件。
21.一种制造LED阵列的方法，包括以下步骤：
在第一半导体衬底的表面上依次形成分离层、发光层和DBR层，并经由绝缘膜使所述衬底与其上形成有半导体电路的第二衬底接合；
通过蚀刻和去除所述分离层，将第一衬底的所述发光层和所述DBR层转移到所述第二衬底上；
将转移的发光层制成多个发光部分的阵列；以及
使所述多个发光部分与用于控制所述发光部分的发光的半导体电路的电极部分电连接。
22.根据权利要求12所述的制造半导体物品的方法，其中，在被第一沟槽包围的化合物半导体衬底上形成的岛状化合物半导体多层膜具有矩形形状，所述矩形形状具有长边和短边，并且穿过半导体衬底的多个所述第二沟槽被断续地设置在与其长边方向(纵向)平行的阵列中。
23.根据权利要求12所述的制造半导体物品的方法，还包括以下步骤：
在使化合物半导体衬底与所述构件分离之后，经由绝缘构件在岛状化合物半导体多层膜上形成电极，以形成具有长边方向和短边方向的发光器件阵列芯片；和
沿长边方向切割第二衬底，使得设置在第二衬底中并沿短边方向布置的相互平行的第二贯通沟槽彼此相连。
24.根据权利要求18所述的制造半导体物品的方法，其中，通过第一沟槽以岛状形状构图的化合物半导体多层膜的形状的顶视图为具有长边方向和短边方向的矩形，并且其中，穿过第二衬底的多个所述第二沟槽被形成为沿长边方向平行，以由此形成长边方向的贯通沟槽组，其中，多个所述长边方向的贯通沟槽组被布置为相互平行，其间隔大于或等于岛状化合物半导体多层膜的短边的长度。
25.根据权利要求18所述的制造半导体物品的方法，其中，在化合物半导体多层膜和第二衬底之间设置反射体。
26.一种接合结构，所述接合结构通过使第一衬底与第二衬底接合而形成；所述第一衬底包含各自经由分离层在第一衬底上以岛状形状构图的多个化合物半导体多层膜区域，其中，第一沟槽被设置在所述化合物半导体多层膜区域之间，并且，所述化合物半导体多层膜区域的形状的顶视图为具有长边方向和短边方向的矩形；所述第二衬底包含穿过该第二衬底的第二沟槽，其中，多个所述第二沟槽被断续地设置为沿长边方向平行，以由此形成长边方向的贯通沟槽组，并且，多个所述长边方向的贯通沟槽组被布置为相互平行，其间隔大于或等于岛状化合物半导体多层膜区域的短边的长度。
27.一种LED打印机头，包括与其连接的、通过根据权利要求1～12和权利要求18中的任一项所述的制造半导体物品的方法所制造的多个LED阵列芯片，并且其中，其上面不安装圆柱状阵列透镜。
28.一种半导体构件，包括从第一衬底侧依次设置在第一衬底上的分离层、化合物半导体多层膜、绝缘膜和第二衬底，其中，在所述化合物半导体多层膜中设置沟槽，所述沟槽用于将所述化合物半导体多层膜分割成多个区域并用于露出所述分离层，并且其中，与所述沟槽连接的贯通沟槽被设置在所述第二衬底和所述绝缘膜中。
29.一种制造半导体物品的方法，所述半导体物品具有在半导体衬底上形成的化合物半导体多层膜，所述方法包括以下步骤：
制备包含从第一衬底侧依次设置在第一衬底上的分离层、化合物半导体多层膜和第二衬底的构件，该构件具有设置在化合物半导体多层膜中的第一沟槽和穿过第二衬底并与第一沟槽连接的第二沟槽；以及
使第一衬底与该构件分开。
CN2007800399024A 2006-10-27 2007-10-25 半导体构件、半导体物品制造方法以及使用该制造方法的led阵列 Expired - Fee Related CN101529605B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP293306/2006 2006-10-27
JP2006293306 2006-10-27
JP311625/2006 2006-11-17
JP2006311625A JP5171016B2 (ja) 2006-10-27 2006-11-17 半導体部材、半導体物品の製造方法、その製造方法を用いたｌｅｄアレイ
PCT/JP2007/071267 WO2008050901A1 (en) 2006-10-27 2007-10-25 Semiconductor member, semiconductor article manufacturing method, and led array using the manufacturing method

Publications (2)

Publication Number Publication Date
CN101529605A true CN101529605A (zh) 2009-09-09
CN101529605B CN101529605B (zh) 2011-05-11

Family

ID=39324679

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800399024A Expired - Fee Related CN101529605B (zh) 2006-10-27 2007-10-25 半导体构件、半导体物品制造方法以及使用该制造方法的led阵列

Country Status (9)

Country Link
US (2) US8237761B2 (zh)
EP (1) EP2082439B1 (zh)
JP (1) JP5171016B2 (zh)
KR (1) KR101243522B1 (zh)
CN (1) CN101529605B (zh)
BR (1) BRPI0718418A2 (zh)
RU (1) RU2416135C2 (zh)
TW (1) TWI387129B (zh)
WO (1) WO2008050901A1 (zh)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102157633A (zh) * 2011-01-17 2011-08-17 苏州纳方科技发展有限公司 Led外延芯片的分离方法
CN102447074A (zh) * 2010-10-05 2012-05-09 三星移动显示器株式会社 有机发光显示装置及其制造方法
CN102956552A (zh) * 2012-08-21 2013-03-06 王伟明 半导体器件的制备方法
CN102130221B (zh) * 2010-01-13 2013-03-27 晶元光电股份有限公司 发光二极管的形成方法
CN103794488A (zh) * 2012-11-02 2014-05-14 北京北方微电子基地设备工艺研究中心有限责任公司 一种衬底的刻蚀方法
CN103814437A (zh) * 2011-09-22 2014-05-21 住友化学株式会社 复合基板的制造方法及复合基板
CN103890981A (zh) * 2011-10-25 2014-06-25 昭和电工株式会社 发光二极管、发光二极管的制造方法、发光二极管灯和照明装置
CN105206716A (zh) * 2015-09-18 2015-12-30 华灿光电(苏州）有限公司 一种垂直结构发光二极管的制作方法
CN105529382A (zh) * 2016-01-20 2016-04-27 华灿光电(苏州）有限公司 一种红黄光的发光二极管外延片及芯片的制备方法
CN109103091A (zh) * 2018-07-11 2018-12-28 西安电子科技大学 Ga2O3基MOSFET器件的外延层转移方法
CN109148368A (zh) * 2018-07-11 2019-01-04 西安电子科技大学 AlGaN/GaN HEMT器件的外延层转移方法
CN109244026A (zh) * 2018-07-23 2019-01-18 西安电子科技大学 一种半导体器件外延层的转移方法
WO2020078103A1 (zh) * 2018-10-19 2020-04-23 昆山工研院新型平板显示技术中心有限公司 半导体器件剥离方法
CN111525013A (zh) * 2019-02-01 2020-08-11 隆达电子股份有限公司 发光二极管及其制造方法
CN112689903A (zh) * 2018-09-13 2021-04-20 三星显示有限公司 用于制造发光元件的方法和包括发光元件的显示装置
CN112992720A (zh) * 2020-07-22 2021-06-18 重庆康佳光电技术研究院有限公司 微发光二极管芯片巨量转移方法及系统
CN115939269A (zh) * 2022-11-11 2023-04-07 江苏第三代半导体研究院有限公司 自分离式氮化镓基光电子器件及其制作方法和应用

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009094144A (ja) * 2007-10-04 2009-04-30 Canon Inc 発光素子の製造方法
KR101001666B1 (ko) * 2008-07-08 2010-12-15 광주과학기술원 마이크로 수직 구조체의 제조 방법
US9064810B2 (en) * 2008-10-10 2015-06-23 Alta Devices, Inc. Mesa etch method and composition for epitaxial lift off
JP5132524B2 (ja) * 2008-11-04 2013-01-30 キヤノン株式会社 窒化ガリウム系化合物半導体層の移設方法、及び窒化ガリウム系化合物半導体層が接合された基板
JP5390832B2 (ja) * 2008-11-04 2014-01-15 キヤノン株式会社 機能性領域の移設方法、ｌｅｄアレイ、ｌｅｄプリンタヘッド、及びｌｅｄプリンタ
JP2010114106A (ja) * 2008-11-04 2010-05-20 Canon Inc 機能性領域の移設方法、ｌｅｄアレイ、ｌｅｄプリンタヘッド、及びｌｅｄプリンタ
JP5276412B2 (ja) * 2008-11-04 2013-08-28 キヤノン株式会社 機能性領域の移設方法、ｌｅｄアレイ、ｌｅｄプリンタヘッド、及びｌｅｄプリンタ
JP2010205943A (ja) * 2009-03-04 2010-09-16 Canon Inc 機能性領域の移設方法、ｌｅｄアレイ、ｌｅｄプリンタヘッド、及びｌｅｄプリンタ
JP2010238845A (ja) * 2009-03-31 2010-10-21 Oki Data Corp 半導体装置の製造方法、半導体装置、及び、半導体複合装置
US8481411B2 (en) 2009-06-10 2013-07-09 Seoul Opto Device Co., Ltd. Method of manufacturing a semiconductor substrate having a cavity
US8860183B2 (en) * 2009-06-10 2014-10-14 Seoul Viosys Co., Ltd. Semiconductor substrate, semiconductor device, and manufacturing methods thereof
JP5590837B2 (ja) * 2009-09-15 2014-09-17 キヤノン株式会社 機能性領域の移設方法
KR101047486B1 (ko) * 2009-11-12 2011-07-08 삼성전기주식회사 Ｓｏｉ 기판 가공방법
KR101106151B1 (ko) * 2009-12-31 2012-01-20 서울옵토디바이스주식회사 발광 소자 및 그것을 제조하는 방법
JPWO2011093405A1 (ja) * 2010-02-01 2013-06-06 有限会社Ｍｔｅｃ チップサイズパッケージの光半導体装置
US8828138B2 (en) 2010-05-17 2014-09-09 International Business Machines Corporation FET nanopore sensor
WO2012073656A1 (ja) * 2010-12-01 2012-06-07 株式会社村田製作所 圧電発電装置及びその製造方法
US8518829B2 (en) * 2011-04-22 2013-08-27 International Business Machines Corporation Self-sealed fluidic channels for nanopore array
US9269858B2 (en) * 2011-08-31 2016-02-23 Micron Technology, Inc. Engineered substrates for semiconductor devices and associated systems and methods
US8445361B1 (en) * 2011-09-28 2013-05-21 Paul C. Lindsey, Jr. Method of dividing a semiconductor wafer having semiconductor and metal layers into separate devices
DE102013105035A1 (de) * 2013-05-16 2014-11-20 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Halbleiterchips
US9690042B2 (en) 2013-05-23 2017-06-27 Electronics And Telecommunications Research Institute Optical input/output device, optical electronic system including the same, and method of manufacturing the same
TWI597863B (zh) * 2013-10-22 2017-09-01 晶元光電股份有限公司 發光元件及其製造方法
RU2546719C1 (ru) * 2013-12-05 2015-04-10 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Сибирская государственная геодезическая академия" (ФГБОУ ВПО "СГГА") Способ получения рельефа на поверхности
CN110010750B (zh) * 2014-06-18 2021-11-09 艾克斯展示公司技术有限公司 微组装led显示器
EP3326203B1 (en) 2015-07-24 2024-03-06 Artilux, Inc. Multi-wafer based light absorption apparatus and applications thereof
US10644187B2 (en) 2015-07-24 2020-05-05 Artilux, Inc. Multi-wafer based light absorption apparatus and applications thereof
FR3041364B1 (fr) * 2015-09-18 2017-10-06 Soitec Silicon On Insulator Procede de transfert de paves monocristallins
CN110504338A (zh) * 2018-05-18 2019-11-26 睿明科技股份有限公司 微元件工艺及制作显示器面板的方法
KR102568353B1 (ko) * 2018-08-16 2023-08-18 삼성디스플레이 주식회사 발광 소자, 이의 제조방법 및 발광 소자를 포함하는 표시 장치
KR102590984B1 (ko) * 2018-10-30 2023-10-18 삼성디스플레이 주식회사 발광 소자 구조물 및 발광 소자의 제조방법
WO2020226044A1 (ja) * 2019-05-08 2020-11-12 日亜化学工業株式会社 画像表示装置の製造方法および画像表示装置
WO2020230668A1 (ja) * 2019-05-10 2020-11-19 日亜化学工業株式会社 画像表示装置の製造方法および画像表示装置
CN110164322A (zh) * 2019-05-22 2019-08-23 深圳市华星光电半导体显示技术有限公司 一种显示面板及电子装置
KR20210008206A (ko) * 2019-07-10 2021-01-21 삼성디스플레이 주식회사 발광 소자, 이의 제조 방법 및 표시 장치
WO2021006112A1 (ja) * 2019-07-10 2021-01-14 日亜化学工業株式会社 画像表示装置の製造方法および画像表示装置
JPWO2021095603A1 (zh) * 2019-11-11 2021-05-20
RU196426U1 (ru) * 2019-12-27 2020-02-28 федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский университет ИТМО" (Университет ИТМО) Прозрачный гетеропереход на основе оксидов
WO2021226945A1 (zh) * 2020-05-14 2021-11-18 重庆康佳光电技术研究院有限公司 一种转移方法及显示装置
US11830733B2 (en) * 2021-03-26 2023-11-28 Alliance For Sustainable Energy, Llc Patterned nanochannel sacrificial layer for semiconductor substrate reuse

Family Cites Families (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5750000A (en) 1990-08-03 1998-05-12 Canon Kabushiki Kaisha Semiconductor member, and process for preparing same and semiconductor device formed by use of same
DE69133004T2 (de) 1990-08-03 2002-10-02 Canon Kk Verfahren zur Herstellung eines Halbleiterkörpers
JP2693032B2 (ja) 1990-10-16 1997-12-17 キヤノン株式会社 半導体層の形成方法及びこれを用いる太陽電池の製造方法
DE69126949T2 (de) 1990-11-15 1998-02-12 Canon Kk Verfahren zur Herstellung einer einkristallinen Schicht
CA2069038C (en) 1991-05-22 1997-08-12 Kiyofumi Sakaguchi Method for preparing semiconductor member
DE69232347T2 (de) 1991-09-27 2002-07-11 Canon Kk Verfahren zur Behandlung eines Substrats aus Silizium
JP3352118B2 (ja) 1992-08-25 2002-12-03 キヤノン株式会社 半導体装置及びその製造方法
JP3192000B2 (ja) 1992-08-25 2001-07-23 キヤノン株式会社 半導体基板及びその作製方法
JPH06244389A (ja) 1992-12-25 1994-09-02 Canon Inc 半導体基板の作製方法及び該方法により作製された半導体基板
US5545291A (en) 1993-12-17 1996-08-13 The Regents Of The University Of California Method for fabricating self-assembling microstructures
JP3265493B2 (ja) * 1994-11-24 2002-03-11 ソニー株式会社 Ｓｏｉ基板の製造方法
JPH09331049A (ja) 1996-04-08 1997-12-22 Canon Inc 貼り合わせｓｏｉ基板の作製方法及びｓｏｉ基板
JPH09293930A (ja) 1996-04-26 1997-11-11 Matsushita Electric Works Ltd 半導体発光素子
US6756289B1 (en) 1996-12-27 2004-06-29 Canon Kabushiki Kaisha Method of producing semiconductor member and method of producing solar cell
DE69738307T2 (de) 1996-12-27 2008-10-02 Canon K.K. Herstellungsverfahren eines Halbleiter-Bauelements und Herstellungsverfahren einer Solarzelle
CA2231625C (en) 1997-03-17 2002-04-02 Canon Kabushiki Kaisha Semiconductor substrate having compound semiconductor layer, process for its production, and electronic device fabricated on semiconductor substrate
CA2232796C (en) 1997-03-26 2002-01-22 Canon Kabushiki Kaisha Thin film forming process
JP3492142B2 (ja) 1997-03-27 2004-02-03 キヤノン株式会社 半導体基材の製造方法
US6143628A (en) 1997-03-27 2000-11-07 Canon Kabushiki Kaisha Semiconductor substrate and method of manufacturing the same
SG68035A1 (en) 1997-03-27 1999-10-19 Canon Kk Method and apparatus for separating composite member using fluid
JP3647191B2 (ja) 1997-03-27 2005-05-11 キヤノン株式会社 半導体装置の製造方法
EP0926709A3 (en) 1997-12-26 2000-08-30 Canon Kabushiki Kaisha Method of manufacturing an SOI structure
JP3697106B2 (ja) 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
US6331208B1 (en) 1998-05-15 2001-12-18 Canon Kabushiki Kaisha Process for producing solar cell, process for producing thin-film semiconductor, process for separating thin-film semiconductor, and process for forming semiconductor
JP2000164905A (ja) 1998-09-22 2000-06-16 Canon Inc 光電変換装置の製造方法とその製造装置
JP3488098B2 (ja) * 1998-10-06 2004-01-19 株式会社東芝 光半導体素子及びその製造方法
US6320206B1 (en) * 1999-02-05 2001-11-20 Lumileds Lighting, U.S., Llc Light emitting devices having wafer bonded aluminum gallium indium nitride structures and mirror stacks
US6452091B1 (en) 1999-07-14 2002-09-17 Canon Kabushiki Kaisha Method of producing thin-film single-crystal device, solar cell module and method of producing the same
JP4465745B2 (ja) * 1999-07-23 2010-05-19 ソニー株式会社 半導体積層基板，半導体結晶基板および半導体素子ならびにそれらの製造方法
US6653209B1 (en) 1999-09-30 2003-11-25 Canon Kabushiki Kaisha Method of producing silicon thin film, method of constructing SOI substrate and semiconductor device
JP2001284622A (ja) 2000-03-31 2001-10-12 Canon Inc 半導体部材の製造方法及び太陽電池の製造方法
JP3981797B2 (ja) 2000-04-05 2007-09-26 サンケン電気株式会社 半導体発光素子
JP2002359247A (ja) 2000-07-10 2002-12-13 Canon Inc 半導体部材、半導体装置およびそれらの製造方法
JP2002151734A (ja) 2000-09-04 2002-05-24 Sharp Corp 発光ダイオード
JP2002229473A (ja) 2001-01-31 2002-08-14 Canon Inc 表示装置の製造方法
JP4803884B2 (ja) 2001-01-31 2011-10-26 キヤノン株式会社 薄膜半導体装置の製造方法
JP4708577B2 (ja) 2001-01-31 2011-06-22 キヤノン株式会社 薄膜半導体装置の製造方法
JP4058590B2 (ja) 2001-06-29 2008-03-12 サンケン電気株式会社 半導体発光素子
JP4061062B2 (ja) * 2001-12-13 2008-03-12 ローム株式会社 半導体発光素子の製法および酸化炉
JP4211256B2 (ja) 2001-12-28 2009-01-21 セイコーエプソン株式会社 半導体集積回路、半導体集積回路の製造方法、電気光学装置、電子機器
JP4097510B2 (ja) 2002-11-20 2008-06-11 株式会社沖データ 半導体装置の製造方法
JP2004200209A (ja) * 2002-12-16 2004-07-15 Fuji Xerox Co Ltd 電極等の導電パターンの形成方法およびこれを用いた面発光型半導体レーザ並びにその製造方法
WO2004099473A1 (en) 2003-05-06 2004-11-18 Canon Kabushiki Kaisha Semiconductor substrate, semiconductor device, light emitting diode and producing method therefor
JP2004335642A (ja) 2003-05-06 2004-11-25 Canon Inc 基板およびその製造方法
JP2005005509A (ja) 2003-06-12 2005-01-06 Canon Inc 薄膜トランジスタ及びその製造方法
US6913985B2 (en) * 2003-06-20 2005-07-05 Oki Data Corporation Method of manufacturing a semiconductor device
JP4488702B2 (ja) 2003-07-30 2010-06-23 株式会社沖データ 半導体装置の製造方法
JP4315742B2 (ja) * 2003-06-20 2009-08-19 株式会社沖データ 半導体薄膜の製造方法及び半導体装置の製造方法
JP4315744B2 (ja) 2003-06-25 2009-08-19 株式会社沖データ 積層体及び半導体装置の製造方法
JP3801160B2 (ja) * 2003-09-11 2006-07-26 セイコーエプソン株式会社 半導体素子、半導体装置、半導体素子の製造方法、半導体装置の製造方法及び電子機器
US7408566B2 (en) 2003-10-22 2008-08-05 Oki Data Corporation Semiconductor device, LED print head and image-forming apparatus using same, and method of manufacturing semiconductor device
JP4672329B2 (ja) * 2003-10-22 2011-04-20 株式会社沖データ 半導体装置、及び、それを用いたｌｅｄプリントヘッド、画像形成装置、半導体装置の製造方法
JP2005159071A (ja) 2003-11-27 2005-06-16 Ricoh Co Ltd 半導体デバイスおよびその製造方法および光伝送システム
KR100576718B1 (ko) 2003-12-24 2006-05-03 한국전자통신연구원 실리콘 발광 소자
JP2005311072A (ja) 2004-04-21 2005-11-04 Matsushita Electric Ind Co Ltd 発光素子および照明装置
US7622367B1 (en) * 2004-06-04 2009-11-24 The Board Of Trustees Of The University Of Illinois Methods and devices for fabricating and assembling printable semiconductor elements
JP4771510B2 (ja) 2004-06-23 2011-09-14 キヤノン株式会社 半導体層の製造方法及び基板の製造方法
US7495313B2 (en) 2004-07-22 2009-02-24 Board Of Trustees Of The Leland Stanford Junior University Germanium substrate-type materials and approach therefor
JP2006216832A (ja) * 2005-02-04 2006-08-17 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2006237061A (ja) * 2005-02-22 2006-09-07 Matsushita Electric Ind Co Ltd 光半導体装置の製造方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103199160B (zh) * 2010-01-13 2015-12-09 晶元光电股份有限公司 发光二极管的形成方法
CN102130221B (zh) * 2010-01-13 2013-03-27 晶元光电股份有限公司 发光二极管的形成方法
CN102447074A (zh) * 2010-10-05 2012-05-09 三星移动显示器株式会社 有机发光显示装置及其制造方法
CN102447074B (zh) * 2010-10-05 2015-12-16 三星显示有限公司 有机发光显示装置及其制造方法
CN102157633B (zh) * 2011-01-17 2013-01-16 苏州纳方科技发展有限公司 Led外延芯片的分离方法
CN102157633A (zh) * 2011-01-17 2011-08-17 苏州纳方科技发展有限公司 Led外延芯片的分离方法
CN103814437A (zh) * 2011-09-22 2014-05-21 住友化学株式会社 复合基板的制造方法及复合基板
US9705034B2 (en) 2011-10-25 2017-07-11 Showa Denko K.K. Light-emitting diode, method for manufacturing light-emitting diode, light-emitting diode lamp and illumination device
CN103890981A (zh) * 2011-10-25 2014-06-25 昭和电工株式会社 发光二极管、发光二极管的制造方法、发光二极管灯和照明装置
CN103890981B (zh) * 2011-10-25 2017-03-08 昭和电工株式会社 发光二极管、发光二极管的制造方法、发光二极管灯和照明装置
CN102956552B (zh) * 2012-08-21 2016-03-16 王伟明 薄膜光伏电池的制备方法
CN102956552A (zh) * 2012-08-21 2013-03-06 王伟明 半导体器件的制备方法
CN103794488A (zh) * 2012-11-02 2014-05-14 北京北方微电子基地设备工艺研究中心有限责任公司 一种衬底的刻蚀方法
CN103794488B (zh) * 2012-11-02 2018-01-09 北京北方华创微电子装备有限公司 一种衬底的刻蚀方法
CN105206716A (zh) * 2015-09-18 2015-12-30 华灿光电(苏州）有限公司 一种垂直结构发光二极管的制作方法
CN105529382A (zh) * 2016-01-20 2016-04-27 华灿光电(苏州）有限公司 一种红黄光的发光二极管外延片及芯片的制备方法
CN109148368B (zh) * 2018-07-11 2021-09-14 西安电子科技大学 AlGaN/GaN HEMT器件的外延层转移方法
CN109103091B (zh) * 2018-07-11 2021-11-09 西安电子科技大学 Ga2O3基MOSFET器件的外延层转移方法
CN109148368A (zh) * 2018-07-11 2019-01-04 西安电子科技大学 AlGaN/GaN HEMT器件的外延层转移方法
CN109103091A (zh) * 2018-07-11 2018-12-28 西安电子科技大学 Ga2O3基MOSFET器件的外延层转移方法
CN109244026A (zh) * 2018-07-23 2019-01-18 西安电子科技大学 一种半导体器件外延层的转移方法
CN109244026B (zh) * 2018-07-23 2022-02-18 西安电子科技大学 一种半导体器件外延层的转移方法
CN112689903A (zh) * 2018-09-13 2021-04-20 三星显示有限公司 用于制造发光元件的方法和包括发光元件的显示装置
WO2020078103A1 (zh) * 2018-10-19 2020-04-23 昆山工研院新型平板显示技术中心有限公司 半导体器件剥离方法
CN111525013A (zh) * 2019-02-01 2020-08-11 隆达电子股份有限公司 发光二极管及其制造方法
US11522112B2 (en) 2019-02-01 2022-12-06 Lextar Electronics Corporation Light emitting diode and manufacturing method thereof
CN112992720A (zh) * 2020-07-22 2021-06-18 重庆康佳光电技术研究院有限公司 微发光二极管芯片巨量转移方法及系统
CN112992720B (zh) * 2020-07-22 2022-04-29 重庆康佳光电技术研究院有限公司 微发光二极管芯片巨量转移方法及系统
CN115939269A (zh) * 2022-11-11 2023-04-07 江苏第三代半导体研究院有限公司 自分离式氮化镓基光电子器件及其制作方法和应用
CN115939269B (zh) * 2022-11-11 2023-11-17 江苏第三代半导体研究院有限公司 自分离式氮化镓基光电子器件及其制作方法和应用

Also Published As

Publication number Publication date
BRPI0718418A2 (pt) 2013-11-12
TWI387129B (zh) 2013-02-21
US20100026779A1 (en) 2010-02-04
EP2082439B1 (en) 2013-12-11
KR101243522B1 (ko) 2013-03-21
CN101529605B (zh) 2011-05-11
RU2009120060A (ru) 2011-01-10
US8670015B2 (en) 2014-03-11
EP2082439A4 (en) 2011-08-03
EP2082439A1 (en) 2009-07-29
RU2416135C2 (ru) 2011-04-10
US20120282716A1 (en) 2012-11-08
KR20090074091A (ko) 2009-07-03
JP2008135419A (ja) 2008-06-12
JP5171016B2 (ja) 2013-03-27
TW200834988A (en) 2008-08-16
US8237761B2 (en) 2012-08-07
WO2008050901A1 (en) 2008-05-02

Similar Documents

Publication Publication Date Title
CN101529605B (zh) 半导体构件、半导体物品制造方法以及使用该制造方法的led阵列
US8420501B2 (en) Transfer method of functional region, LED array, LED printer head, and LED printer
US7943488B2 (en) Transfer method of functional region, LED array, LED printer head, and LED printer
US8507360B2 (en) Transfer method of functional region, LED array, LED printer head, and LED printer
JP2008147608A (ja) Ｌｅｄアレイの製造方法とｌｅｄアレイ、及びｌｅｄプリンタ
US8415230B2 (en) Method for transferring functional regions, LED array, LED printer head, and LED printer
WO2011033758A2 (en) Substrate structure including functional region and method for transferring functional region
US20190123231A1 (en) Optoelectronic integrated semiconductor module and method for manufacturing same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110511

Termination date: 20161025