JP2010205943A - 機能性領域の移設方法、ledアレイ、ledプリンタヘッド、及びledプリンタ - Google Patents

機能性領域の移設方法、ledアレイ、ledプリンタヘッド、及びledプリンタ Download PDF

Info

Publication number
JP2010205943A
JP2010205943A JP2009050012A JP2009050012A JP2010205943A JP 2010205943 A JP2010205943 A JP 2010205943A JP 2009050012 A JP2009050012 A JP 2009050012A JP 2009050012 A JP2009050012 A JP 2009050012A JP 2010205943 A JP2010205943 A JP 2010205943A
Authority
JP
Japan
Prior art keywords
substrate
region
functional
layer
functional region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009050012A
Other languages
English (en)
Other versions
JP2010205943A5 (ja
Inventor
Takao Yonehara
隆夫 米原
Yasuyoshi Takai
康好 高井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2009050012A priority Critical patent/JP2010205943A/ja
Priority to TW099105837A priority patent/TWI442450B/zh
Priority to PCT/JP2010/001379 priority patent/WO2010100882A1/en
Priority to CN201080009990.5A priority patent/CN102341243B/zh
Priority to US13/254,024 priority patent/US8415230B2/en
Publication of JP2010205943A publication Critical patent/JP2010205943A/ja
Publication of JP2010205943A5 publication Critical patent/JP2010205943A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/435Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
    • B41J2/447Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
    • B41J2/45Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Health & Medical Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】比較的高価な化合物半導体基板などのシード基板の利用効率を向上させることが可能で、口径に格差がある基板間の移設でも効率的に移設可能な移設方法等を提供する。
【解決手段】機能性領域の移設方法では、第1の基板103の第1の分離層105上に接合されて配されている機能性領域106の少なくとも一部を第2の基板100に移設する。第2の基板100上の機能性領域が移設される領域には、第2の分離層115が設けられる。第1の工程では、第1の基板103と第2の基板100とを、機能性領域106と第2の分離層115とが接触する様に貼り合わせて接合する。第2の工程では、第1の分離層105の所で第1の基板103と機能性領域106を分離する。第3の工程では、第2の工程の前或いは後に、第2の基板100の第2の分離層115がある面の反対側の面から第2の基板100と第2の分離層115を貫通する分離溝111を設ける。
【選択図】図3

Description

本発明は、半導体部材、半導体物品、半導体素子などを製造するための機能性領域を移設する方法に関する。また、本発明は、該方法を用いて作製されるLEDアレイ、LEDプリンタヘッド、LEDプリンタ等に関する。
GaAs基板上に犠牲層を介して成膜された発光ダイオード構成層を、シリコン基板上に移設(転写ともいう)する技術が知られている。
特許文献1には、シリコン基板上に、発光ダイオード構成層を移設する技術が記載されている。具体的には、まず、GaAs基板上に犠牲層を介して形成した発光ダイオード構成層に対して、それを発光領域毎に分割するための溝を設ける。該溝の直下には、前記犠牲層が露出している。次に、ドライフィルムレジストを前記発光ダイオード構成層に貼り付け、更に、このドライフィルムレジストにメタルワイヤからなるメッシュ状の支持部材を貼り合わせる。
その後、前記レジストの内、前記メタルワイヤの直下に位置する部分以外を除去する。そして、メッシュ状の支持部材を介してエッチング液と前記犠牲層とを接触させて該犠牲層のエッチングを行うことで、GaAs基板を前記貼り合わせ構造体から分離する。更に、GaAs基板を分離した後に、今度はシリコン基板と前記発光ダイオード構成層とを貼り合わせる。こうして、シリコン基板上に発光ダイオード構成層が移設(転写)される。
特開2005−012034号公報
GaAs基板上のGaAs等の化合物半導体を発光層に用いてLEDアレイ等を作製する場合、該GaAs基板はシリコン基板と比較して非常に高価であり、GaAs基板の有効利用が求められている。また、GaAs基板の大きさ(例えば2、4、6インチ基板)とシリコン基板の大きさ(例えば4、5、6、8、12、18インチ基板)が異なる場合、基板単位で一括して移設すると移設可能な領域は口径の小さい方の基板の領域となる。従って、効率良く移設するためには両方の基板の口径を小さい方の基板の大きさに合わせる必要があるという制約がある。
また、特許文献1に開示されている様な移設を行うと、有効に活用できるGaAs半導体層は、移設先のシリコン基板上に形成された素子の部分に対応する部分のみであって、素子の存在しない素子間の部分のGaAs半導体は活用されることなく廃棄される。
この課題について図面を用いて更に説明する。図20(a)、(b)は、夫々、シリコン基板上に形成された回路素子及びGaAs基板に形成された発光層を示す。図20において、11はGaAs基板、12はGaAsからなる発光層、13はシリコン基板、14はシリコン基板14上に形成された回路素子を示す。発光層12を回路素子14上に移設することで発光素子が完成する。この発光層12は回路素子14上の一部に(或いは回路素子に隣接して)設けられる。ここにおいて、発光層12のサイズ(L×w)は例えば8mm×50μm程度である。一方、回路素子14のサイズ(L×W)は例えば10mm×0.3mm程度である。従って、一括して発光層12を回路素子14に移設する場合の発光層12の配列及び取り個数は、回路素子14の配列に制約され、結果として、GaAs基板11の単位面積当たりで発光層12として活用できる面積は小さなものとなる。
更には、前述した様に、シード基板であるGaAs基板の大きさは高々6インチ程度である。これに対して、移設先基板であるシリコン基板の大きさはシリコン基板を利用する半導体技術の進歩と共に大面積化が進んでいる。そして、現在は12インチ(300mm)が主流であるが、今後は18インチ(450mm)に大面積化しつつある。こうした技術状況において、両者の口径の大幅な違いが、大面積のシリコン基板の有効な利用や、シード基板と移設先基板間の効率的な機能性領域の移設を困難にしている。
上記課題に鑑み、本発明の機能性領域の移設方法は、処理により分離可能状態になる第1の分離層を有する第1の基板の前記分離層上に配されている機能性領域の少なくとも一部を第2の基板に移設する方法であって、次の特徴を有する。前記第2の基板上の前記機能性領域が移設される領域は、処理により分離可能状態になる第2の分離層を有し、以下の第1乃至第3の工程が実行される。第1の工程では、前記第1の基板と前記第2の基板とを、前記機能性領域と前記第2の分離層とが接触する様に貼り合わせて接合する。第2の工程では、前記第1の分離層の所で前記第1の基板と前記機能性領域を分離する。第3の工程では、前記第2の工程の前或いは後に、前記第2の基板の前記第2の分離層がある面の反対側の面から前記第2の基板と前記第2の分離層を貫通する分離溝を設ける。典型的には、第3の工程では、前記第1の基板と前記第2の基板とが接合された状態で、前記分離溝を設け、第2の工程では、少なくとも前記分離溝を通って導入されるエッチング液により前記第1の分離層を除去して前記第1の基板と前記機能性領域を分離する。
本発明の移設方法によれば、前記分離溝で分割される第2の基板の所望の大きさのセグメントを仲介として、機能性領域を基板間で移設することができる。従って、機能性領域の移設を実行する基板間の大きさの違いによる困難を克服でき、更には、例えば、比較的高価な化合物半導体基板などのシード基板の利用効率を向上させ、コストを低減させることが可能となる。また移設工程における歩留まりを向上させることができる。
また、本発明の機能性領域の移設方法を用いることで、低コストで高性能なLEDアレイ、LEDプリンタヘッド、LEDプリンタ等を提供することができる。
本発明の機能性領域の移設方法に係わる実施例において用いる第1の基板(例えば、シード基板)と第2の基板(例えば、ガラス基板)を示す平面図である。 図1に示す第1の基板と第2の基板を位置合わせして接合する工程を説明する図である。 図1に示す第2の基板に分離溝を設け、第1の基板から第2の基板のセグメントへ機能性領域を移設する工程を説明する図である。 図1に示す第2の基板のセグメントから他の基板(例えば、シリコン回路基板)へ機能性領域を移設する工程を説明する図である。 図1に示す第2の基板のセグメントから他の基板(例えば、シリコン回路基板)へ機能性領域を移設する工程を説明する図である。 本発明の機能性領域の移設方法に係わる他の実施例において用いる第1の基板と第2の基板を位置合わせして接合する工程を説明する図である。 図6に示す第2の基板に分離溝を設け、第1の基板から第2の基板のセグメントへ機能性領域及び位置決め領域を移設する工程を説明する図である。 図6に示す第2の基板のセグメントから他の基板へ機能性領域を移設する工程を説明する図である。 図6に示す第2の基板のセグメントから他の基板へ機能性領域を移設する工程を説明する図である。 本発明の機能性領域の移設方法に係わる他の実施例において用いる第1の基板と第2の基板を位置合わせして接合する工程を説明する図である。 図10に示す第2の基板に分離溝を設け、第1の基板から第2の基板のセグメントへ機能性領域を移設する工程を説明する図である。 図10に示す第2の基板のセグメントから他の基板へ機能性領域を移設する工程を説明する図である。 図10に示す第2の基板のセグメントから他の基板へ機能性領域を移設する工程を説明する図である。 第2の基板のセグメントを再使用する方法に係る実施例を説明する平面図である。 第2の基板のセグメントから径の大きなシリコンウェーハへ機能性領域を移設する様子を説明する平面図である。 本発明のLEDプリンタヘッドに係わる実施例を示す斜視図である。 Si基板側に直接ドライバ回路を作り込み、LED素子と接続させた構造を示す断面図である。 電極数を減らすための時分割駆動可能な発光素子アレイ回路を示す平面図である。 (a)はLEDプリンタに係わる実施例の一構成例を示す概念図、(b)はカラープリンタに係わる実施例の一構成例を示す概念図である。 (a)は従来例における基板上の複数の移設予定領域を説明する平面図、(b)は従来例におけるシード基板上の複数の機能性領域を説明する平面図である。
本発明において機能性領域とは、代表的には、少なくとも半導体接合を有する領域を意味しており、単層の半導体膜であっても良いし、該領域が素子であってもよい。また、圧電特性、誘電特性、磁性特性等を有する領域であって、機能素子として使用し得る電気的、磁気的な機能などを有する領域を意味しており、該領域が素子であってもよい。いずれにせよ、本発明で重要なことは、機能性領域を第1の基板から第2の基板に移設する過程と分離溝で第2の基板をセグメントに分割する過程を経て、機能性領域が移設されたセグメントを得て、これを仲介として所望の基板に機能性領域を移設することである。本発明において、上記セグメントとは、本発明の機能性領域を移設する際の単位領域、又は当該単位領域が配された基板であって、所定の数の機能性領域を含む。そして当該単位領域毎に基板の分割、又は機能性領域の移設を行う。1つのセグメントに含まれる機能性領域の数は、移設元又は移設先の基板の大きさ、製造工程におけるセグメントのハンドリング性等に応じて適宜決定することができる。例えば、最終移設先の回路素子の配列に応じて決定することができる。1つのセグメントに含まれる機能性領域の数としては、例えば10個の機能性領域を1単位としてセグメントとすることも可能であり、100個の機能性領域を1単位としてセグメントとすることも可能である。また、複数の機能性領域を含む1つのセグメントから、全部又は一部の前記機能性領域を他の基板に移設することができる。
以下、本発明の実施の形態について説明する。前記考え方に基づき、本発明による移設方法の基本的な実施形態では、処理により分離可能状態になる第1の分離層を有する第1の基板の前記分離層上に接合されて配されている機能性領域の少なくとも一部を第2の基板に移設するために、次のことを実行する。第1の基板と第2の基板とを、前記機能性領域と第2の分離層とが接触する様に貼り合わせて接合し、第1の分離層の所で第1の基板と前記機能性領域を分離する。ここで、第2の分離層は、処理により分離可能状態になる層であって、第2の基板上の前記機能性領域が移設される領域に設けられている。この過程中で、前記機能性領域を分離する前或いは後に、第2の基板の第2の分離層がある面の反対側の面から第2の基板と第2の分離層を貫通する分離溝を設けてセグメントに分割する。本発明において、第1の基板は、機能性領域を成長させた化合物半導体基板等のシード基板であってもよいし、シード基板から機能性領域が移設された他の基板であってもよい。前者の場合、第1の分離層は典型的には後述するエッチング犠牲層などであり、後者の場合、第1の分離層は典型的には後述する両面剥離テープなどである。
第2の基板は、最終的な移設先基板への機能性領域の移設を仲介する基板(途中の工程でセグメント単位に分割する基板)であって、その材料やサイズは目的に応じて適当なものを選べばよい。例えば、比較的分離溝を形成し易く、他の基板との位置合わせをし易くするために、比較的安価な透明なガラス基板などを用いることができる。このような位置合わせ(アライメント)と、耐熱性、耐久性、機械強度等が必要な場合にはサファイア(Al)等を用いることもできる。また、分離溝については、第1の基板と第2の基板とが接合された状態で設けて、少なくとも当該分離溝を通って導入されるエッチング液によりエッチング犠牲層である第1の分離層を除去して第1の基板と前記機能性領域を分離するためにも用いることができる。或いは、第1の分離層における第1の基板と前記機能性領域の分離は、後述する流体の吹き付けや第1の分離層の光照射処理ないし熱処理などの他の手段で行い、分離溝は、第2の基板をセグメントに分割する役割のためにのみ用いることもできる。この場合、分離溝の形成は、第1の基板からの前記機能性領域の分離の前に行ってもよいし、後に行ってもよい。
また、例えば、前記機能性領域は、互いに所定の間隔領域を空けて複数の領域が第1の基板上に配され、第2の基板に設ける分離溝は、複数の機能性領域の間の該間隔領域の少なくとも一部に対応する位置に設けて第2の基板をセグメントに分割する様にできる。基板間の位置合わせのために用いる位置決め領域を第1の基板の第1の分離層上に設け、前記機能性領域を第1の基板から第2の基板に移設する際に、前記位置決め領域を第2の基板に移設するようにもできる。この際、位置決め領域に、前記機能性領域と同じ層構成を持たせれば作製が容易となる。この場合、第2の基板から他の基板に機能性領域を移設する際の基板間の位置合わせにこの位置決め領域を用いることができる。或いは、第1の基板上に位置決め領域を設け、第2の基板に、第1の基板上の位置決め領域に対応する位置決め領域を設けることもできる。また、本発明の機能性領域の移設方法を用いて半導体デバイスを作製する際に、求める半導体デバイスの仕様によっては、別個独立に位置決め領域を設けることなく機能性領域を移設することも可能である。例えば、本発明によりLEDアレイを作製するような場合に、当該LEDアレイが600dpiよりも解像度が小さく、アライメント許容範囲が或る程度大きい場合には以下のように移設することができる。即ち、機能性領域を移設する際に、前記機能性領域又は機能性領域の台座の役割を有する分離層又は接合層を位置決め領域として用い、当該機能性領域又は分離層を基準に接合位置を決定し、前記機能性領域を移設することができる。特に、前記機能性領域、接合層、又は分離層のエッジ部分を基準に位置決めを行うことが好ましい。
第1の基板と前記機能性領域の分離を、犠牲層のエッチングを用いず、例えば、前述した様に以下の如く行うこともできる。この場合、界面分離層形成工程で、シード基板(第1の基板)上に界面分離層をヘテロエピタキシャル成長させる。次に、半導体層形成工程で、界面分離層上に化合物半導体膜を形成する。接合工程では、界面分離層及び化合物半導体膜が形成されたシード基板を、夫々異なる条件で分解又は結合強度が低下する材料を含む分離層(両面剥離テープなど)を備える第2の基板にこの分離層を介して接合する。分離工程では、接合工程を経て形成される複合部材から、界面分離層を利用して、分離層を備える第2の基板と共に化合物半導体膜を分離して、化合物半導体膜(機能性領域)を有する第2の基板を得る。より具体的には、Ge基板等の結晶性を持つシード基板上に、この基板とは格子定数の異なる半導体層、例えばInGaAsからなる界面分離層をヘテロエピタキシャル成長させ、次いで、界面分離層上にGaAs等の半導体層を形成する。次に、接合工程において、半導体層を内側にして、シード基板を分離層付きのSi基板等の第2の基板に接合して複合部材を形成する。次いで、分離工程において、複合部材の界面分離層の内部、及び/又は、界面分離層と半導体層との界面、及び/又は、界面分離層とシード基板との界面に面方向に広がる亀裂を生じさせる。こうして、半導体層及び第2の基板を複合部材から分離する。以上の工程により、半導体層(機能性領域)がシード基板から第2の基板に移設され、分離層と半導体層を有する第2の基板が得られる。
この場合、シード基板は、単結晶構造を有する材料により構成されることが望ましく、Ge基板の他、例えば、Al、SiC、GaAs、InP、Siの基板が好適である。界面分離層は、基板とは格子定数及び/又は熱膨張係数の異なる材料により構成されるべきである。界面分離層としては、InGaAsの他、例えば、GaN、InGaN、AlGaN、AlN、AlAs、AlGaAs、InAlAs、InGaAlP、InGaAsP、InGaPの化合物半導体材料が好適である。半導体層は、GaAsの他、例えば、GaN、AlGaAs、InP、InGaN、AlGaN、AlN、AlAs、InGaAs、InAlAs、InGaAlP、InGaAsP、InGaPのいずれかの材料を含む化合物半導体材料が好適である。第2の基板は、Si等の半導体基板の他、例えば、Al、Cu、Cu−W等の金属基板、ガラス等の絶縁性基板、プラスチック等の可撓性基板が好適である。複合部材から半導体層及び第2の基板を分離する工程では、界面分離層又はその近傍に流体(液体、又は、気体)を吹き付けてもよい。界面分離層の内部、及び/又は、界面分離層と半導体層との界面、界面分離層と基板との界面に流体を注入することにより、複合部材の該注入部分に亀裂を発生させて好適に分離を行うことができる。
上記機能性領域の移設方法を用いてLEDアレイを製造することができる。例えばLEDを駆動する回路と、発光層である機能性領域とが電気的に接合されたLEDアレイとすることができる。また、LEDアレイに対して、ロッドレンズアレイを実装してLEDプリンタヘッドを作製することもできる。また、LEDアレイを含むLEDプリンタヘッドと、感光体(感光ドラム)と、帯電器とを含み、LEDプリンタヘッドを光源として感光ドラムに静電潜像を書き込む作像ユニットを備えるLEDプリンタを構成することもできる。LEDプリンタヘッドを光源として感光ドラムに静電潜像を書き込む作像ユニットを複数備えるカラーLEDプリンタを構成することもできる。
以下、本発明の機能性領域の移設方法、LEDアレイ、LEDプリンタヘッド、LEDプリンタなどの具体的な実施例を説明する。
(第1の実施例)
機能性領域の移設方法に係る第1の実施例を説明する。図1(a)、(b)は、夫々、シード基板である第1の基板の化合物半導体基板(図示例ではGaAs基板)103、移設先基板である第2の基板の透明なガラス基板100を示す。両者のサイズ(口径)は略同じである。化合物半導体基板103においては、機能性領域がエピタキシャル成長され、それは複数の島状の領域にエッチング等で分離され、更に分離された複数の島状領域がグループ(図1(a)では第1と第2のグループ101、102を符号で示す)を成す。複数のグループは所定の間隔の領域110を空けて配列されている。GaAs基板103には、更に、位置決め領域(アライメントマーク)117a、118aが形成されている。位置決め領域117aは、複数の島状領域を含むグループの外の領域に形成され、位置決め領域118aは、各グループの領域内に形成されている。島状の機能性領域の形状や配列形態は、図示例ではグループ毎にストライプ状のものが平行に並んでいるが、種々の形状(例えば、円形)のものが種々の配列形態で配置され得る。使用目的に応じて決定すればよい。
図1(b)に示すガラス基板100は、化合物半導体基板103上の複数の島状領域を含むグループに対応する領域であるセグメント120を含む。1つのセグメント120は、1つのグループに対応して決められてもよいし、複数のグループに対応して決められてもよい。図示例では、グループとセグメント120は1対1で対応している。各セグメント120の領域内には、前記位置決め領域118aに対応して位置決め領域(アライメントマーク)118bが形成されている。また、セグメント120の外の領域には、前記位置決め領域117aに対応して位置決め領域(アライメントマーク)117bが形成されている。図1(a)、(b)には、複数の島状領域を含むグループ及びセグメント120の領域を示す破線が描かれているが、こうした指示マークは実際にあってもよいが、無くてもよい。
図2は、ガラス基板100と化合物半導体基板103を接合する工程を示す。図2(a)は、アライメントマーク117a、117b及びアライメントマーク118a、118bが夫々合わされてガラス基板100と化合物半導体基板103が重ね合わされた状態を、透明なガラス基板100を通して見た様子を示す。図2(b)は、ガラス基板100と化合物半導体基板103が接合される直前の状態を側面から見た様子を示し、図2(c)は、ガラス基板100と化合物半導体基板103が重ね合わされて接合された状態を側面から見た様子を示す。
本例では、図2に示す様に、シード基板である化合物半導体基板103からガラス基板100に移設される第1及び第2のグループ101、102は化合物半導体膜106を含む。図2(b)、(c)に示す様に、第1及び第2のグループ101、102の機能性領域は、化合物半導体基板103上に、第1の分離層であるエッチング犠牲層105と、化合物半導体膜106とを、該化合物半導体基板103側からこの順に備えて形成される。この際、化合物半導体基板103上に形成した化合物半導体膜106上にレジスト107を形成してパターニングし、複数の島状領域間及びグループ101、102間をエッチングして、複数の島状領域間の溝及び間隔領域110を形成する。こうして、各グループ内でも、複数の島状領域間がエッチングされて分離されている。
シード基板103としては、GaAs基板、p型GaAs基板、n型GaAs基板、InP基板、SiC基板、GaN基板などを用いることができる。また、化合物半導体基板以外にも、サファイア基板、Ge基板などを用いることもできる。前記エッチング犠牲層とは、前記化合物半導体多層膜のエッチング速度よりも速くエッチングされる層のことである。本例では、AlAs層やAlGaAs層(例:Al0.7Ga0.3As)である。AlGaAs層をAlGax−1As(1≧x≧0.7)とした場合、xが0.7以上でエッチング選択性が顕著となる。エッチング犠牲層にAlAs層を用いる場合は、エッチング液として2%から10%に希釈したHF溶液を用いることができる。移設先の第2の基板としても、ガラス基板のほかに、シリコン基板などを用いることができる。
シード基板103として、サファイア基板を用いる場合、その上にエッチング犠牲層として、窒化クロム(CrN)などの金属窒化膜を用いることができる。こうした場合、青色や紫外光用のデバイス(LEDやレーザ)を実現するための機能性多層膜を窒化クロム上にエピタキシャル成長させることができる。この多層膜は、活性層としてGaInN、更にスペーサ層としてAlGaNやGaNを用いることができる。この犠牲層である窒化クロム(CrN)などの金属窒化膜のエッチャントとしては、一般的なCrエッチャント(クロムエッチング液など)を用いることができる。
図2(c)に示す接合では、第2の分離層である粘着層を持つシートなどの分離層115を介してガラス基板100と化合物半導体基板103上の第1及び第2のグループ101、102を接合する。ここでは、分離層115は、互いに異なる条件で分解又は結合強度が低下する材料を含む分離層115aと分離層115bを有する両面剥離テープである。本例では、分離層115aは、シート基材115cの一面に形成されたUV剥離粘着層であり、分離層115bは、シート基材115cの他面に形成された熱剥離又は感圧粘着層である。
図3は、化合物半導体基板103上の機能性領域のグループをガラス基板100のセグメント120に移設する工程を示す。図3(a)は、化合物半導体基板103に重ね合わされたガラス基板100に形成される分離溝であるスクライブライン111のパターンの例を示す。図3(b)は、ガラス基板100に形成されたスクライブライン111を側面から見た様子を示し、図3(c)は、機能性領域が化合物半導体基板103から分離される状態を側面から見た様子を示す。図3(a)では、グループとセグメント120が1対1で対応する様にスクライブライン111が引かれているが、図3(b)、(c)では、スクライブライン111の引かれ方はそうなってはいない。何れの形態を採用してもよい。
この様に、ガラス基板100に設けるスクライブライン111は、複数のグループ間の間隔領域110の少なくとも一部に対応する位置に、例えばダイシングマシンを用いて設けられる。スクライブライン111は、ガラス基板100の分離層115がある面の反対側の面からガラス基板100と分離層115を貫通して形成される。この様に、貫通溝のないセグメント基板を島状領域に両面剥離テープを介して貼り合わせ、その後、セグメント基板の表面から第1の基板上の分離層までダイシング装置などで切り込みを入れ、エッチング液導入貫通溝とすることは、コスト低減のために有効である。その理由は、基板100と分離層115に対して同じ切り込み工程で貫通溝を形成するからである。
移設先の基板100に分離溝を設ける場合、次の様に行うこともできる。例えば、基板100がシリコン基板である場合、分離溝である貫通溝の形成は、SFなどの雰囲気の下、フッ素を利用したRIEを用いて行うことができる。ラジカル種はフッ素に限られるものではない。ウエットで行う場合には、NaOHやKOH、TMAHなどを用いることができる。より詳細に説明すれば、分離層115を形成した面とは反対の面側に、溝を形成するためのマスク層をレジストを用いて形成し、マスクを利用してシリコン基板に溝を形成する。RIEなどのドライエッチングやウエットエッチングを用いてもよいが、露出箇所に石英の微粒子などをぶつけて物理的にシリコン基板を破壊しながら溝を掘っていくサンドブラスタなどを用いることもできる。この様な貫通溝は、例えば、側壁を保護しながらアスペクト比を劣化させずに数百ミクロンもの厚いシリコンウェーハに形成することができる上に、ガラス基板の様な部材にも容易に適応可能となる。こうして、化学的なエッチングにより溝を形成するのではなく、流体エネルギーやサンドブラスト法の様に固体粒子をぶつけることによって貫通溝を形成することもできる。レーザドリルやマイクロドリルを用いることもできる。
以上の様にして、図3(b)に示す如く、化合物半導体膜106に設けられた間隔領域110と、間隔領域110に連結する様にガラス基板100と分離層115を貫通して設けられた分離溝111とを有する複合部材が用意される。
次に、図3(c)に示す如く、分離溝111と間隔領域110を通して、エッチング液とエッチング犠牲層105とを接触させて該エッチング犠牲層105をエッチングし、前記複合部材から化合物半導体基板103を分離する。これにより、機能性領域のグループ101、102を備えるガラス基板の複数のセグメント120が夫々用意される。分離された化合物半導体基板103は、新たに化合物半導体膜を含む機能性領域を形成するために再使用することができる。なお、分離溝111が深い場合には、AlAsなどからなるエッチング犠牲層のエッチングにより発生したガス(水素)の泡が、その出口を塞いでしまうことがある。斯かる場合には、エッチングのための溶液や化合物半導体基板などのウェーハに、連続的或いは断続的に超音波を印加(間欠でも可)することが好ましい。また、エッチャント中に(例えば、フッ酸の中に)アルコールや、濡れ角を減少させる様な潤滑材を添加しておくことで泡の発生の抑制又は除去を行うことも好ましい。
前述した様に、第2の基板100の複数のセグメント120の用意する方法は、以上の方法に限られるものではない。例えば、前記複合部材の界面分離層の側面又はその近傍に流体を吹き付けることで、複合部材からシード基板103を分離することで基板100を用意する方法を採用することもできる。ただし、この場合は、シード基板103の分離工程の後に、基板100を何らかの固定具で固定しておいて基板100に分離溝111を形成し複数のセグメント120に分割するのが好ましい。
次に、上記工程を経て得られた複数の機能性領域を含むグループを担うセグメント120から、機能性領域を更に他の基板に移設する工程を説明する。この際、分離溝(スクライブライン)111によってセグメント120が完全に分割された状態になっていれば、粘着テープ上に複数のセグメント120を仮に配列しておくか、固定治具などで複数のセグメント120を仮止めしておくと良い。この状態から、所望のセグメント120を選択して取り出して、次の移設工程を行う。或いは、セグメント120が完全には切り離されない様に分離溝(スクライブライン)111を形成することも可能である。例えば、粗いミシン目の如く所々で基板材料を残して分離溝111を形成し、所望するセグメント120を選択して取り出す段階で、残った基板材料の所を破断して当該セグメント120を分離する方法を採用することもできる。
図4は、セグメント120からシリコン回路基板200に機能性領域を移設する工程を示す。ここでは、シリコン回路基板200のサイズは、前記ガラス基板100やセグメント120のサイズより格段に大きい。また、セグメント120上の複数の島状の機能性領域は選択的に異なる基板或いは同じ基板の異なる領域に移設されるものとする。勿論、セグメント120上の複数の島状機能性領域を一括で同じ基板の所定の領域に移設してもよい。図4(a)は、シリコン回路基板200上の各部にセグメント120から機能性領域を移設する仕方を示す。シリコン回路基板200上の位置決め領域119とセグメント120上の位置決め領域118aが合わされて移設が行われる。図4(b)は、シリコン回路基板200の一部にセグメント120から機能性領域を選択的に移設する工程を示す断面図である。
移設に際して、まず、セグメント120上の複数の機能性領域に含まれる第1の機能性領域と、シリコン回路基板200上の第1の機能性領域が移設される領域との、少なくとも一方に所定の厚さの接合層を設ける。図4(b)に示す様に、ここでは、シリコン回路基板200上の第1の機能性領域が移設される領域に接合層205が設けられる。設け方としては、基板200上に、所定の厚さの接合層(有機絶縁層)205を形成し、その上の第1の機能性領域の移設予定領域のみに対してレジストでマスキングを行う。化学的なエッチング或いはRIEでエッチングを行い、所望の領域のみに接合層205を設け、レジストをアッシャーなどで剥離する。ここでは、接合層205の厚さは2.0μm程度とし、その表面は充分に滑らかにする。この程度の厚さがあれば、第1の機能性領域と接合層205を接合するときに、他の機能性領域が基板200の表面に強く押し付けられることは防止できる。接合層の厚さとしては、1.0μm〜10μm程度が好ましい。1.0μm以下の厚さになると前記効果が小さくなり、また10μm以上になると、機能性領域を移設した後に、当該機能性領域と基板に形成された回路等とを金属配線で電気的に結合する際に段切れ等の問題が起こる可能性が高くなる。
本発明においては、一般に、シリコン回路基板200に比較して、セグメント120、更には分割移設される機能性領域の面積は小さいので、その平行度は、例えばフリップチップボンダのバンプ接合精度などから比較的容易に確保できる。よって、接合時等に他の機能性領域が基板200の表面に強く押し付けられる可能性は小さく、基板200の移設領域以外の非移設領域の表面を荒らすことは必須ではなくなる。勿論、選択的な移設をより確実にするために、接触の可能性のある領域の表面を荒らしても良い。その場合、非移設領域の表面を荒らすことを次の様に行えばよい。
例えば、粗面を形成する凹凸は、接合層(有機絶縁層)205を形成するときにオーバーエッチングなどを行うことで形成できる。凹凸の面は、接合層の表面より充分に粗いものである。例えば、接合層205の表面の滑らかさは、Rpv(凹凸のピークと谷の差の最大値)が2nm程度以下であり、R(凹凸のピークと谷の差の平均値)が0.2nm程度以下とする。一方、凹凸の面の粗さは、Rpv(凹凸のピークと谷の差の最大値)が2nm程度以上であり、R(凹凸のピークと谷の差の平均値)が0.2nm程度以上とする。この様に、分離層115を有する基板100のセグメント120の当該分離層の上には、島状に複数の機能性領域があり、第1の機能性領域以外に第2の機能性領域等が設けられる。そして、少なくともセグメント120上に残存する第1の機能性領域以外の第2の機能性領域に対応する基板200上の領域の表面に所定の凹凸を形成してもよい。
本例において、接合層205は、例えば有機材料からなる膜である。有機材料からなる膜としては、ポリイミドなどの有機絶縁膜がある。ポリイミド以外にも、エポキシ系接着層などを使用することもできる。また、絶縁膜としては、上述の有機材料膜のみならず、酸化シリコン膜などの無機系の絶縁性の酸化膜にメチル基、エチル基、フェニル基などを添加して、可塑性を増加させたスピンオンポリマーや、有機SOGを用いることもできる。例えば、基板200としてのシリコン基板上及び/または内部を利用して、回路領域を有する場合には、次の様にしてもよい。スピンオン有機グラス(Org.SOG)を利用して、該回路領域上の平坦性を上げるための酸化シリコン絶縁膜(これは、プリベーク温度100℃前後で、一定の粘着性を有する)を所定の厚さで基板200上に形成し、これをパターニングしてもよい。本例においては、この様にプリベーク処理の後に接合層205表面が一定の粘着性を有することが、その後の接合工程において効率的に接合を行う上で好ましい。一般に、タック性(粘着性)は、有機絶縁物(スピン・オン・ポリマー)に含有される加水分解性基であるシラノール基や有機成分であるアルコキシ基によって発現するものと考えられている。これらの成分は、処理温度により、脱水縮合反応が進行して、ウェーハ同士や素子間の接合(貼り合わせ)強度を強固する。また、可塑性については有機成分の中でも、非加水分解性基が高温(>400℃)での物質の可塑性の安定性に寄与する。貼り合わせ技術の成否を決する要素は、その表面平坦性とパーティクルとが最も大きなものとして知られている。これに対して、可塑性とタック性を持った有機絶縁層を介在させることにより、デバイス構造物などが存在する下地や、接合表面に必要とされる平坦性を緩和することができる。また、パーティクルの影響も、その可塑性によって、パーティクルの大きさによっては、介在する有機絶縁層に埋没させることが可能となるため、実質的にパーティクルの影響を排除することができる。可塑性は、層の厚みを増大させた場合に蓄積される歪みの緩和にも大きな役割を持ち、可塑性を向上させる有機成分が少なく且つ1μm以上の比較的厚い層を形成するとクラック等の欠陥や亀裂が生ずる場合がある。これらの理由により、有機SOG中に含まれる加水、非加水分解性基の中の有機成分量は、約1wt.%以上程度とすると、好ましい粘着性、可塑性を得ることができ、ミクロン・オーダの層厚としても、安定な膜とすることができる。
上述した様に、基板200は、例えば、半導体基板やシリコン基板や、表面に酸化層が形成されているシリコンウェーハや、所望の電気回路(例えば、ドライバ回路)が設けられているシリコンウェーハなどである。ここでいうドライバ回路とは、例えば、発光ダイオード(LED)が化合物半導体多層膜を含み構成される場合に、そのLEDを駆動・制御するための回路のことである。シリコン基板は、いわゆるCZウェーハは勿論、表面にエピタキシャルシリコン層を有する基板であってもよく、またシリコン基板に代わってSOI基板を用いることもできる。
次に、第1の機能性領域と基板200とを接合層205により接合する工程と、分離層115のUV剥離粘着層115aを所定の条件で処理することにより基板のセグメント120と第1の機能性領域とを分離する工程について説明する。図4(b)に示す様に、セグメント120の分離層115上の第1の機能性領域と接合層205をアライメントして接合し、図5(a)に示す様に、セグメント120と第1の機能性領域とを分離層115のUV剥離粘着層115aで分離する。本例においては、UV剥離粘着層115aは一定の処理により分離可能となる材料を用いる。この処理とは分離層の分解或いは結合強度の弱化をもたらす処理のことを意味する。ここでは、透明セグメント120の側からUV光を照射してUV剥離粘着層115aの分解或いは結合強度の弱化をもたらすことで、セグメント120と第1の機能性領域とを分離する。この際、例えば、UVレーザー光(例えばUV波長300nm〜400nm)を微小スポットに集光して、走査すればよい。
また、本例において、全体的に光の照射を行って、セグメント120と第1の機能性領域をUV剥離粘着層115aで分離することもできる。全体的に光の照射をすれば、分離層115のUV剥離粘着層115aは全体的に分解或いは結合強度が弱化して、接合層205と接合した第1の機能性領域はその接合力でUV剥離粘着層115aから分離される。このとき、基板200と接合していない他の機能性領域の部分でも、分離層115のUV剥離粘着層115aの粘着力は低下している。しかし、他の機能性領域の部分には基板200側から引き剥がし力が働かないので、他の機能性領域はセグメント120側に残ることになる。この方法は、条件(例えば、分離層の材料、光の波長、光強度、照射時間等)を詳細に選べば、確実性も確保しながら、遮光層を必要とせず光の照射も単純に行えばよいので、簡易に、低コストで行うことができる。全体にUV照射を行う場合には、I線UVランプや、UV光を発生するLEDを使用することができる。この場合も、分離層115の弱った粘着力のUV剥離粘着層115aによりセグメント120側に残った他の機能性領域の部分を、次に説明する様に更に他の基板に移設することができる。
分離層115は、前記構成のものに限られない。分離層115は、UV剥離粘着層115aと熱剥離/感圧粘着層115bの配置が図示例とは逆転したシートであってもよい。又、UV剥離層を感圧剥離層と複合させてもよい。第1の機能性領域と他の機能性領域に夫々対応して異なる特性を持つ分離層をセグメント120上に設けることもできる。例えば、一方がUV剥離粘着層で、他方が熱剥離粘着層という組み合わせがある。また、一方が第1の光剥離粘着層で、他方が第2の光剥離粘着層(これは第1の光剥離粘着層とは異なる波長の光で分解或いは結合強度が弱化する粘着層)という組み合わせがある。更には、一方が第1の熱剥離粘着層で、他方が第2の熱剥離粘着層(これは第1の熱剥離粘着層とは異なる温度で分解或いは結合強度が弱化する粘着層)という組み合わせもある。分離層115は、シートではなく、基板100上に塗布、蒸着などで形成することもできる。具体的な材料としては、熱発泡カプセルを含有したものがある。また、UV剥離粘着材料としては、UVエネルギー照射により架橋が切断するものや、UV光吸収により発泡するカプセルを内蔵するものなどがあり、熱剥離粘着材料としては、リバアルファ(日東電工製の商品名)などがある。
次に、図5(b)に示す様に、セグメント120に残存する第2の機能性領域と、基板300上の第2の機能性領域の移設予定領域との、少なくとも一方に所定の厚さの第2の接合層305を設ける工程を説明する。ここで、基板300は前記基板200の他の領域であってもよい。また、第2の機能性領域と基板300とを第2の接合層305により接合する工程と、セグメント120と第2の機能性領域とを、分離層115を所定の条件で処理することにより分離する工程を説明する。
第2の機能性領域を基板300に移設する場合も、前記第1の機能性領域の移設とほぼ同様のことを行えばよい。すなわち、図5(b)に示す様に、基板300上に第2の接合層(有機絶縁層)305を形成し、その上の第2の機能性領域の移設予定領域のみにレジストでマスキングを行う。そして、化学的なエッチング或いはRIEでエッチングを行い、所望の領域のみに接合層305を設ける。次に、第2の機能性領域と第2の接合層305をアライメントして接合し、セグメント120と第2の機能性領域とを分離層115で分離する。ここでも、図5(b)に示す様に、透明セグメント120の側からUV光を照射してUV剥離粘着層115aの分解或いは結合強度の弱化をもたらすことで、セグメント120と第2の機能性領域とを分離する。
UV光照射に代わって、170℃程度に加熱して分離層115の熱剥離粘着層115bの分解或いは結合強度の弱化をもたらすことで、セグメント120と第2の機能性領域とを分離することもできる。その後、レジスト107をリフトオフにより除去する。
この様に、第2の機能性領域を更に基板300に移設する場合は、セグメント120に残存する第2の機能性領域と、基板300上の第2の機能性領域が移設される領域との、少なくとも一方に所定の厚さの第2の接合層を設ける。そして、第2の機能性領域と基板300とを第2の接合層305により接合する工程と、基板100のセグメント120と第2の機能性領域とを分離層で分離する工程を更に実行する。この場合も、基板300上の、セグメント120上の第2の機能性領域以外の領域に対応する部分の表面に、所定の凹凸を形成してもよい。
以上に述べた様に、移設先基板100を複数のセグメント120に分割した後に、例えば、デバイス回路を内蔵したシリコン基板ウェーハ上へ逐次、複数の活性層領域を有するセグメント毎に移設・接合を実行することができる。本実施例においては、異なるサイズの基板間であっても、移設を複数回繰り返すことで、効率的に無駄なく機能性領域を移設することができる。例えば、シード基板である4インチ基板から、移設先基板に機能性領域を移設し、これを複数のセグメントに分割する。この際、シード基板上の機能性領域を、最終的に移設すべき基板サイズに合わせて(例えばシリコン5、6、8、12インチウェーハ)、配列間隔を狭くして密に配列する。そして、最終的移設基板である5、6、8、12インチ基板の移設すべき領域に、セグメント上に配された機能性領域のうち、当該移設領域に対応する機能性領域のみを選択的に或いは一括で移設する。その後、5、6、8、12インチ基板の残りの移設すべき領域に、同じ又は異なるセグメント上に配された機能性領域のうち、当該移設領域に対応する機能性領域のみを選択的に或いは一括で移設する。
この様にして、基板の大きさが異なる場合でも、所望のサイズに分割されたセグメントを仲介して、移設工程を複数回に分けて、基板の移設領域毎に機能性領域を選択的に移設することで、無駄なく機能性領域を移設できる。この手法は、基板材料が高価で口径が比較的小径な材料とシリコンの様な大口径まで作製可能で且つ比較的安価に入手できる基板材料やそのデバイス群との異種基板、異種材料、異種デバイス間の移設において、効果を発揮する。そして、本質的に材料間の差異が存在して、その口径や価格に大きなギャップがある異種基板間の移設・接合において、大きな経済効果が期待できる。更には、分割されたセグメントには複数の活性層領域が存在し、複数回に亘ってデバイス活性層を移設することにより、異種活性層が移設された複数枚の大口径のホストウェーハを作製することが可能となる。その経済効果は、一回の移設で作製されるものより、更に大きなものが期待できる。
前記第1及び第2の機能性領域はセグメント120上にどの様な島状で配置されてもよいが、代表的には、セグメント上に所定の間隔で配列される。この場合、例えば、図4(a)に示す様に、第1の機能性領域と接合する基板200の領域(接合層205が配置される領域を含みCMOSチップを備える領域)は所定の間隔で配列される。こうした構成で、セグメント120上の第1の機能性領域のみを基板200の接合層205の配置領域に移設するとしたとき、次の条件を満たすとより効率的且つ効果的に移設が完遂される。図15に示す様に、セグメント120上の第1及び第2の機能性領域の単位領域当たりの幅をw、長さをlとし、その間隔をsとし、第1の機能性領域と接合する基板200の単位領域当たりの幅をW、長さをL、その間隔をSとした場合、次の条件を満たすとよい。即ち、w、l、s、W、L、Sは以下の式1から3を満たすと良い。
(式1)l≦L
(式2)W>w
(式3)W+S>w+s
更には、以下の式4から6を満たすのもよい。
(式4)l=L
(式5)W=n×w
(式6)W+S=n(w+s)
ここで、nは2以上の整数を表す。ここでは、シード基板103から機能性領域が移設された基板100のセグメント120上に高密度で形成した機能性領域を選択的に最終的な基板200の接合層の配置領域に移設することを例えばn回繰り返す。こうすれば、発光層などとなる機能性領域を回路素子などに移設する場合に、機能性領域の配列及び取り個数は、回路素子などの配列にあまり制約されることはなくなる。従って、シード基板の単位面積当たりにおいて発光層などとして活用できる面積割合を大きくできる。その結果として、シリコンウェーハよりも数十倍も格段に高価な化合物半導体ウェーハなどを有効に利用することが可能となり、複合的な多機能素子集積回路において、より有利な経済効果をもたらすことができる。また、シード基板と移設先基板とのサイズの相違をあまり意識することなく、セグメントを仲介として、機能性領域の作製・移設を行うことができる。
ここでは、例えば、図4(b)に示すシリコン基板200は、CMOSチップを持つ第3の機能性領域を有し、第1の機能性領域は、接合層205を介して第3の機能性領域と接合する。同様に、図5(b)に示すシリコン基板300基板は第4の機能性領域を有し、第2の機能性領域は、第4の機能性領域と接合する。
また、前記基板200、300を最終的な移設先基板とせず、基板100のセグメント120と同様に仮の基板とし、基板200、300上に移設された機能性領域を全面的に最終的な基板に移設する様にすることもできる。こうした形態では、次の様な工程が実行される。第1の機能性領域と基板200とは、何らかの処理により分離可能となる分離層である接合層により接合される。例えば、図4における有機絶縁層の接合層205を分離層115の様なものに置き換える。そして、基板200上の分離層で接合された第1の機能性領域と次の移設先基板との、少なくとも一方に所定の厚さの接合層を設ける。この接合層の設け方は、前述した接合層の設け方とほぼ同様であるが、パターニングの必要は無い。次に、基板200上の全ての機能性領域と前記次の移設先基板とを接合層により接合する。続いて、基板200と第1の機能性領域とを分離層である接合層で分離する。この接合層は、選択的に分離可能な状態にする必要がないので前述の分離層より単純な構成で設ければよい。また、仮の基板である基板200も、前述の基板100と同様な材料で構成できる。
第2の機能性領域についても、同様なことを行えばよい。この方法によれば、仮の基板であるのセグメント120上の複数の機能性領域を選択的に、夫々、次の仮の基板である複数の基板に一旦全て移設し、その後、これらの基板上の機能性領域を全面的に最終的な各基板に移設する。この方法では仮の基板への移設の回数を増加させるので回り道をする様であるが、場合によっては、こうした方が作業の流れがスムーズになって効率的に移設を進行できることもある。
本例によれば、例えば、基板100のセグメント120に設けられた複数の機能性領域の各領域を選択的に夫々別の基板に確実に移設することができる。また、シード基板に高密度に形成した機能性領域の各部を、セグメント120を介して、歩留まりを低下させること無く他の基板に移設することができる。この際、シード基板と移設先基板とのサイズの違いを殆ど意識することなく、機能性領域の配列パターンを設計することができる。
更に、シード基板の半導体領域を有効活用できるので、低コストに素子を製造することができる。また、接合時に移設予定のない機能性領域が他の基板と接触する可能性が低減できるので、機能性領域の移設の際に該移設予定のない機能性領域に損傷を与えることを抑制できる。
(第2の実施例)
機能性領域の移設方法に係る第2の実施例を説明する。第2の実施例は、第1の実施例と次の点で異なる。第1の実施例では、シード基板と移設先基板との両方に別個に位置決め領域(アライメントマーク)を形成しておいて、これらを利用して両者の重ね合わせを行った。これに対して、第2の実施例では、シード基板に位置決め領域(アライメントマーク)を設けて、これをも移設先基板に移設して、この移設先基板の各セグメントが次の移設工程で前記位置決め領域を利用する。従って、シード基板と移設先基板を重ね合わせるときには、位置決め領域を用いないで両者の縁などを利用して位置合わせを行う。この段階では、あまり厳密な位置決めは要求されないので、こうした位置合わせでも充分目的が達せられる。その他の点は、第1の実施例と同様である。よって、同機能部分には、第1の実施例の説明で用いた図面における符号と同じ符号を付した図6乃至図9を用いて、本実施例を説明する。図6乃至図9は図2乃至5に夫々対応する。
図6に示す様に、本実施例のシード基板103には、複数の島状の機能性領域を含む各グループ101、102の領域に位置決め領域(アライメントマーク)318が設けられている。位置決め領域318も、島状の機能性領域と同じ層構成を有する。つまり、シード基板103に全面的に機能性領域をエピタキシャル成長した後に、パターニングとエッチングで複数の島状の機能性領域と位置決め領域318が同時に形成される。
図6(c)に示す様に、位置決め領域(アライメントマーク)318も分離層115に接合される。その後に、図7(c)に示す如く、分離溝111と間隔領域110を通して、エッチング液とエッチング犠牲層105とを接触させて該エッチング犠牲層105をエッチングし、シード基板103とガラス基板100が接合された複合部材から基板103を分離する。これにより、機能性領域のグループ101、102を備えるガラス基板の複数のセグメント120が用意される。このとき、各セグメント120に位置決め領域(アライメントマーク)318も転写される。
次に、上記工程を経て得られた複数の機能性領域を含むグループを担うセグメント120から、機能性領域を更に他の基板に移設する。図8は、セグメント120からシリコン回路基板400に機能性領域を移設する工程を示す。図8(a)は、シリコン回路基板400上の各部にセグメント120から機能性領域を移設する仕方を示す。シリコン回路基板400上の位置決め領域319とセグメント120上に転写された位置決め領域318とが合わされて移設が行われる様子を示す。図8(b)と図9(a)は、シリコン回路基板400の一部にセグメント120から機能性領域を選択的に移設する工程を示す断面図である。
続いて、図9(b)に示す様に、セグメント120に残存する第2の機能性領域と、基板500(これは前記基板400の他の領域であってもよい)上の第2の機能性領域の移設予定領域との、少なくとも一方に所定の厚さの接合層505を設ける。第2の機能性領域と基板500とを接合層505により接合し、セグメント120と第2の機能性領域とを、分離層115を所定の条件で処理することにより分離する。ここでも、シリコン回路基板500上の位置決め領域319とセグメント120上に転写された位置決め領域318が合わされて移設が行われる
(第3の実施例)
機能性領域の移設方法に係る第3の実施例を説明する。第3の実施例は、第1の実施例と次の点で異なる。第1の実施例では、シード基板と移設先基板との両方に別個に位置決め領域(アライメントマーク)を形成しておいて、これらを利用して両者の重ね合わせを行った。これに対して、第3の実施例では、位置決め領域(アライメントマーク)は全く用いずに基板間の位置決めと重ね合わせを行う。従って、シード基板と移設先基板を重ね合わせるときには、位置決め領域を用いないで両者の縁などを利用して位置合わせを行う。また、分割されたセグメントと移設先基板の位置決めと重ね合わせも、機能性領域や接合層などのエッジを利用した位置決めを利用して行う。集積度の低いLED群などの作製に際しては、精密な位置合わせを行う必要がないので、こうした位置合わせでも充分目的が達せられる。その他の点は、第1の実施例と同様である。よって、ここでも、同機能部分には、第1の実施例の説明で用いた図面における符号と同じ符号を付した図10乃至図13を用いて、本実施例を説明する。図10乃至図13は図2乃至5に夫々対応する。
図10に示す様に、本実施例では、シード基板103にも移設先の基板100にも、位置決め領域(アライメントマーク)が設けられていない。従って、シード基板103と移設先基板100を重ね合わせるときには、両者の縁などを合わせて位置合わせを行う。
移設は、図11に示す様に、前記実施例と同様に行われる。すなわち、図11(c)に示す如く、分離溝111と間隔領域110を通して導入したエッチング液とエッチング犠牲層105とを接触させて該エッチング犠牲層105をエッチングする。こうして、シード基板103とガラス基板100が接合された複合部材から化合物半導体基板103が分離される。これにより、機能性領域のグループ101、102を備えるガラス基板の複数のセグメント120が用意される。
上記工程を経て得られた複数の機能性領域を含むグループを担うセグメント120から、機能性領域を更に他の基板に移設する方法も、前記実施例と同様に行われる。図12は、セグメント120からシリコン回路基板600に機能性領域を移設する工程を示す。図12(a)は、シリコン回路基板600上の各部にセグメント120から機能性領域を移設する仕方を示す。ここでは、例えば、セグメント120上の機能性領域のエッジと接合層605のエッジの相対位置を見ながら位置決めを行う。図12(b)と図13(a)は、シリコン回路基板600の一部にセグメント120から機能性領域を選択的に移設する工程を示す断面図である。
次に、図13(b)に示す様に、セグメント120に残存する第2の機能性領域と、基板700(これは前記基板600の他の領域であってもよい)上の第2の機能性領域の移設予定領域との、少なくとも一方に所定の厚さの接合層705を設ける。第2の機能性領域と基板700とを接合層705により接合し、セグメント120と第2の機能性領域とを、分離層115を所定の条件で処理することにより分離する。
(第3の実施例)
第3の実施例は、分割されたセグメントの再使用法に係る。例えば、第1の実施例で作製されたセグメント120は、全ての機能性領域を移設後に再使用することがきる。その為に、使用した両面剥離テープである分離層115を剥離して、新しい分離層を再貼付する。そして、図14に示す様に、再生したセグメント120を適当なトレイ上に並べる。その後、所望するセグメント120を、シード基板103上に作製された複数の機能性領域を含むグループ上に、位置決め領域118bを利用して重ね合わせる。この後の工程は、第1の実施例で説明した通りに実行される。ここでも、フリップ・チップ貼り合わせ装置を用いて、再使用するセグメントをシード基板上へ配置し、貼り合わせすることが有効である。
この様に、本実施例では、分離溝により互いに分離された第2の基板のセグメント120を、この上の機能性領域を他の基板に移設し第2の分離層を除去して新しい第2の分離層を設けた後に、第2の基板として再使用する。本実施例によれば、分離溝111を形成する必要はなく、前記実施例と同様な工程を経てセグメント120に機能性領域を移設することができる。
前記各実施例の移設方法において、例えば、LEDを作製する場合、次の様な化合物半導体多層膜(機能性領域)を形成する。p型GaAs基板(シード基板)上に、p−AlAs層(エッチング犠牲層)を形成し、その上に化合物半導体多層膜として、以下の層を設ける。即ち、p型GaAsコンタクト層、p型AlGaAsクラッド層、p型AlGaAs活性層、n型AlGaAsクラッド層、n型GaAsコンタクト層を設ける。犠牲層と化合物半導体基板間には、エッチングストップ層としてAlInGaPを形成することもできる。硫酸でGaAs、AlGaAs層をエッチングする場合、AlInGaP層でストップする。そして、その後、AlInGaP層は塩酸で除去する。アンモニア過水でGaAs、AlGaAs層をエッチングする場合は、AlAsがストップ層として望ましい。
化合物半導体多層膜の材料としては、GaAs以外の系の化合物半導体材料、例えば、AlGaInP系、InGaAsP系、GaN系、AlGaN系、InAlGaN系を適用することもできる。
更に、化合物半導体多層膜上には、金属膜とDBRミラーの少なくとも一方を設けておくこともできる。ここで、金属膜とは、例えば、Au、Ti、Alなどの金属層からなる膜である。好ましい金属膜材料は、LEDの発光波長により選択される。例えば、700nmから800nmの赤色系LEDを作るのであれば、Au、Agなどが高い反射率を持つ。360nm付近の青色系LEDであればAlが好ましい。
DBRミラー(ブラッグ反射ミラー)とは、例えばGaAs系の化合物半導体材料に対しては、AlAs層とAlGaAs層とを交互に複数回積層して構成されるものである。或いは、Al酸化物層とAl0.2Ga0.8Asとが交互に積層されてなるものである。アルミニウム酸化物をエピタキシャル成長で形成するのは難しいので、実際には、AlGa1-xAsを用い、xの値を0.2と0.8の間で交互に変更するなどして屈折率を制御することが好ましい。
また、化合物半導体多層膜を利用してLED素子を形成する場合には、ヘテロ接合型のLEDに代えて、ホモ接合型のLEDを構成することもできる。この場合、各層をそれぞれエピタキシャル成長させた後、固相拡散法により不純物拡散を行って活性層内にpn接合を形成する。コンタクト層は、p側或いはn側電極とのオーミックコンタクトを取るために、活性層を挟むクラッド層よりも高い不純物濃度を有するのがよい。
上記具体例でも、前述した様にして用意されたシード基板から機能性領域が移設されたセグメント上の機能性領域が、接合層及び分離層により、他の基板に選択的或いは一括で移設される。
(第4の実施例)
上記機能性領域の移設方法を用いて製造されるLEDアレイに係る第4の実施例を説明する。前記実施形態や実施例において説明した移設方法を用いることにより、図16に示す様なLEDアレイが提供される。図16は、プリント基板5000上に駆動回路とLEDアレイ4000とが接続・配置された一構成例を示す斜視図である。駆動回路とLEDアレイは、前述した半導体物品の移設方法で図15に示す様なシリコン基板200上に複数のLED素子を形成し、シリコン基板をダイシングにより分割して得たものを複数並べることで得られる。各LED素子と駆動回路の断面構成は、後述する図17のLED発光領域を含むLED素子と駆動回路と同様なものである。
図16の構成では、複数のLEDアレイ/駆動回路4000をプリント基板5000上にライン状に並べている。LEDアレイ/駆動回路4000の各LED素子とドライバICの駆動素子は図17に示す様に電気的に接続されている。必要に応じて、ライン状に配されたLEDアレイ4000に、ロッドレンズアレイ(例えば、SLA:セルフォックレンズアレイ)3000を実装することにより、LEDプリンタヘッドとすることができる。ライン状に配されたLEDアレイ4000から放出された光はロッドレンズアレイ3000で集光され、LEDアレイ結像が得られる。LEDアレイの配列形態はライン状に限るものではなく、例えば、ジグザグ配列になった千鳥配列等の配列形態も可能である。使用目的に応じて決めればよい。
シリコン基板上に、金属膜かDBRミラーを介してLED素子構成層が設けられている場合には、その出射光の指向性の向上により、微細なスポットサイズが実現される。従って、ロッドレンズアレイは省略したLEDプリンタヘッドとすることもできる。
図17に示す様に、ドライバIC(駆動回路)とLED素子とを接続する形態としては、シリコン基板側に直接ドライバICを作り込んでおき、LED素子と接続することができる。図17の構成において、ドライバICを構成するMOSトランジスタ7060を含むシリコン基板7000上に、有機材料からなる絶縁膜7010(例えば、図4の接合層205参照)が設けられている。そして、絶縁膜7010上に、化合物半導体多層膜からなるLED発光領域7070が設けられている。図17において、7080は絶縁膜、7050は、MOSトランジスタ7060のソース又はドレイン領域となるワイヤボンディングパッドである。こうした構成は、例えば、図4の基板200の構成から作製することができる
マトリックス駆動する際の一例を、図18に示す。図18は、電極数を減らすための時分割駆動可能な発光素子アレイ回路8500を示す。図18において、8011はn側電極、8017はp側電極、8021はn型AlGaAs上の絶縁膜、8022はp型GaAsコンタクト層上の絶縁膜、8023は発光領域である。本発明の機能性領域の移設方法を用いることで、低コストで高性能な上記の如きLEDアレイ、LEDプリンタヘッドを提供することができる。
(第5の実施例)
第4の実施例で説明したLEDプリンタヘッドを用いて、LEDプリンタを構成した例を図19(a)に示す。このLEDプリンタは、前記LEDプリンタヘッドと、感光ドラムと、帯電器を備え、LEDプリンタヘッドを光源として感光ドラムに静電潜像を書き込む作像ユニットを含む。
LEDプリンタの構成例を示す概略断面図である図19(a)において、プリンタ本体8100の内部には、時計廻りに回転する感光ドラム8106が収納されている。図の紙面に垂直な方向に伸びた感光ドラム8106の上方には、感光ドラムを露光するための同方向に伸びたLEDプリンタヘッド8104が設けられている。LEDプリンタヘッド8104は、画像信号に応じて発光する複数の発光ダイオードが配列されたLEDアレイ8105と、各々の発光ダイオードの発光パターンを感光ドラム8106上に結像させるロッドレンズアレイ8101から構成される。ここで、ロッドレンズアレイ8101は、第4の実施例で説明した様な構成を有している。ロッドレンズアレイ8101により、発光ダイオードの結像面と感光ドラム8106の位置は一致する様になっている。つまり、発光ダイオードの発光面と感光ドラムの感光面とは、ロッドレンズアレイによって光学的に共役関係とされている。
感光ドラム8106の周囲には、感光ドラム8106の表面を一様に帯電させる帯電器8103、及びプリンタヘッド8104による露光パターンに応じて感光ドラム8106にトナーを付着させてトナー像を形成する現像器8102が設けられている。また、感光ドラム8106上に形成されたトナー像をコピー用紙等の不図示の被転写材上に転写する転写帯電器8107、及び転写後に感光ドラム8106上に残留しているトナーを回収するクリーニング手段8108も設けられている。
更に、プリンタ本体8100には、前記被転写材を積載する用紙カセット8109、用紙カセット8109内の被転写材を感光ドラム8106と転写帯電器8107との間に供給する給紙手段8110が設けられている。また、転写されたトナー像を被転写材に定着させるための定着器8112、被転写材を定着器8112に導く搬送手段8111、及び定着後に排出された被転写材を保持する排紙トレイ8113が設けられている。
次に、前記LEDプリンタヘッドと感光ドラムと帯電器を含み、LEDプリンタヘッドを光源として感光ドラムに静電潜像を書き込む作像ユニットを複数備えるカラーLEDプリンタを説明する。図19(b)に、カラーLEDプリンタの一構成例の機構部の概略構成を示す。図19(b)において、9001、9002、9003、9004はそれぞれマゼンタ(M)、シアン(C)、イエロー(Y)、ブラック(K)の各感光体ドラム、9005、9006、9007、9008は各LEDプリンタヘッドである。9009は、転写紙を搬送すると共に各感光体ドラム9001、9002、9003、9004に接触させるための搬送ベルトである。9010は給紙用のレジストローラ、9011は定着ローラである。また、9012は、搬送ベルト9009に転写紙を吸着保持するためのチャージャー、9013は除電チャージャー、9014は転写紙の先端検出用センサである。
本発明の機能性領域の移設方法を用いることで、GaAs基板等のシード基板の有効利用と再使用、移設を仲介するセグメントによる移設基板間の寸法差の問題の解消、更には機能性領域の確実な選択的或いは一括移設が可能となる。従って、低コストで高性能なLEDアレイ、LEDプリンタヘッド、LEDプリンタ等を提供することができる。
本発明は、半導体基板上にアレイ状に半導体素子を形成したアレイ素子等、特に半導体基板上に形成されたLED素子を用いたLEDプリンタやディスプレイなどの表示装置、或いは、光送受信用素子や受光素子などの製造に適用することができる。受光素子に適用すれば、スキャナーを構成することもできる。
100 第2の基板(移設先基板)
101 複数の機能性領域を含む第1のグループ
102 複数の機能性領域を含む第2のグループ
103 第1の基板(シード基板)
105 第1の分離層(エッチング犠牲層)
106 化合物半導体多層膜(機能性領域)
110 間隔領域
111 分離溝
115 第2の分離層(両面剥離テープ)
117a、118a 第1の基板上の位置決め領域(アライメントマーク)
117b、118b 第2の基板上の位置決め領域(アライメントマーク)
119 他の基板上の位置決め領域(アライメントマーク)
120 セグメント
200、300、400、500、600、700 他の基板
205、305、405、505、605、705 接合層
318 第2の基板上に移設される位置決め領域(アライメントマーク)
319 他の基板上の位置決め領域(アライメントマーク)
3000、8101 ロッドレンズアレイ
4000、8105 LEDアレイ
8103 帯電器
8104、9005〜9008 LEDプリンタヘッド
8106、9001〜9004 感光体(感光ドラム)

Claims (11)

  1. 処理により分離可能状態になる第1の分離層を有する第1の基板の前記分離層上に接合されて配されている機能性領域の少なくとも一部を第2の基板に移設する機能性領域の移設方法であって、
    前記第2の基板上の前記機能性領域が移設される領域は、処理により分離可能状態になる第2の分離層を有し、
    前記第1の基板と前記第2の基板とを、前記機能性領域と前記第2の分離層とが接触する様に貼り合わせて接合する第1の工程と、
    前記第1の分離層の所で前記第1の基板と前記機能性領域を分離する第2の工程と、
    前記第2の工程の前或いは後に、前記第2の基板の前記第2の分離層を有する面の反対側の面から前記第2の基板と前記第2の分離層とを貫通する分離溝を設ける第3の工程と、
    を含むことを特徴とする機能性領域の移設方法。
  2. 前記第3の工程では、前記第1の基板と前記第2の基板とが接合された状態で、前記分離溝を設け、
    前記第2の工程では、少なくとも前記分離溝を通って導入されるエッチング液により前記第1の分離層を除去して前記第1の基板と前記機能性領域を分離することを特徴とする請求項1に記載の機能性領域の移設方法。
  3. 前記機能性領域は、互いに所定の間隔領域を空けて複数の領域が前記第1の基板上に配されており、
    前記第2の基板に設ける分離溝は、前記複数の機能性領域の間の間隔領域の少なくとも一部に対応する位置に設けることを特徴とする請求項1または2に記載の機能性領域の移設方法。
  4. 前記第1の基板の前記分離層上には位置決め領域が設けられ、
    前記第2の工程では、前記機能性領域を前記第1の基板から前記第2の基板に移設する際に、前記位置決め領域も前記第2の基板に移設することを特徴とする請求項1乃至3の何れか1項に記載の機能性領域の移設方法。
  5. 前記第1の基板上には位置決め領域が設けられ、
    前記第2の基板には、前記第1の基板上の位置決め領域に対応する位置決め領域が設けられることを特徴とする請求項1乃至3の何れか1項に記載の機能性領域の移設方法。
  6. 前記機能性領域を移設する際に、前記機能性領域、又は前記機能性領域と前記基板とを接合する接合層、又は前記分離層を位置決め領域として接合位置を決定し、前記機能性領域を移設することを特徴とする請求項1乃至3の何れか1項に記載の機能性領域の移設方法。
  7. 前記第3の工程において前記分離溝により互いに分離された前記第2の基板のセグメントを、該セグメント上の機能性領域を他の基板に移設し前記第2の分離層を除去して新しい第2の分離層を設けた後に、前記第2の基板として再使用することを特徴とする請求項1乃至6の何れか1項に記載の機能性領域の移設方法。
  8. LEDを駆動する回路と、発光層である機能性領域とが電気的に接合されたLEDアレイであって、請求項1乃至7の何れか1項に記載の機能性領域の移設方法を用いて前記機能性領域が移設されたことを特徴とするLEDアレイ。
  9. 請求項8に記載のLEDアレイに対して、ロッドレンズアレイが実装されていることを特徴とするLEDプリンタヘッド。
  10. 請求項8に記載のLEDアレイを含むLEDプリンタヘッド又は請求項9に記載のLEDプリンタヘッドと、感光体と、帯電器を含み、
    前記LEDプリンタヘッドを光源として前記感光体に静電潜像を書き込む作像ユニットを備えることを特徴とするLEDプリンタ。
  11. 請求項8に記載のLEDアレイを含むLEDプリンタヘッド又は請求項9に記載のLEDプリンタヘッドと、感光体と、帯電器を含み、
    前記LEDプリンタヘッドを光源として前記感光体に静電潜像を書き込む作像ユニットを複数備えることを特徴とするカラーLEDプリンタ。
JP2009050012A 2009-03-04 2009-03-04 機能性領域の移設方法、ledアレイ、ledプリンタヘッド、及びledプリンタ Pending JP2010205943A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2009050012A JP2010205943A (ja) 2009-03-04 2009-03-04 機能性領域の移設方法、ledアレイ、ledプリンタヘッド、及びledプリンタ
TW099105837A TWI442450B (zh) 2009-03-04 2010-03-01 遷移功能區域的方法,發光二極體陣列,發光二極體列印頭,以及發光二極體列印機
PCT/JP2010/001379 WO2010100882A1 (en) 2009-03-04 2010-03-01 Method for transferring functional regions, led array, led printer head, and led printer
CN201080009990.5A CN102341243B (zh) 2009-03-04 2010-03-01 功能区域的转印方法、led阵列、led打印机头和led打印机
US13/254,024 US8415230B2 (en) 2009-03-04 2010-03-01 Method for transferring functional regions, LED array, LED printer head, and LED printer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009050012A JP2010205943A (ja) 2009-03-04 2009-03-04 機能性領域の移設方法、ledアレイ、ledプリンタヘッド、及びledプリンタ

Publications (2)

Publication Number Publication Date
JP2010205943A true JP2010205943A (ja) 2010-09-16
JP2010205943A5 JP2010205943A5 (ja) 2012-04-05

Family

ID=42246291

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009050012A Pending JP2010205943A (ja) 2009-03-04 2009-03-04 機能性領域の移設方法、ledアレイ、ledプリンタヘッド、及びledプリンタ

Country Status (5)

Country Link
US (1) US8415230B2 (ja)
JP (1) JP2010205943A (ja)
CN (1) CN102341243B (ja)
TW (1) TWI442450B (ja)
WO (1) WO2010100882A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014532307A (ja) * 2011-09-30 2014-12-04 マイクロリンク デバイシズ,インコーポレーテッド エピタキシャルリフトオフによって製造される発光ダイオード

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5590837B2 (ja) 2009-09-15 2014-09-17 キヤノン株式会社 機能性領域の移設方法
US9306117B2 (en) 2011-07-25 2016-04-05 Industrial Technology Research Institute Transfer-bonding method for light emitting devices
CN102903804B (zh) * 2011-07-25 2015-12-16 财团法人工业技术研究院 发光元件的转移方法以及发光元件阵列
DE102012024599B4 (de) * 2011-12-20 2020-07-09 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Anordnung mit optisch transparenten und funktionalen Bauelementen
KR102139681B1 (ko) * 2014-01-29 2020-07-30 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 발광소자 어레이 모듈 및 발광소자 어레이 칩들을 제어하는 방법
CN104880846B (zh) * 2015-06-15 2018-07-24 京东方科技集团股份有限公司 柔性基板及其制作方法、显示装置
JP6245239B2 (ja) * 2015-09-11 2017-12-13 日亜化学工業株式会社 半導体レーザ素子の製造方法
US10068888B2 (en) * 2015-12-21 2018-09-04 Hong Kong Beida Jade Bird Display Limited Making semiconductor devices with alignment bonding and substrate removal
US10325893B2 (en) * 2016-12-13 2019-06-18 Hong Kong Beida Jade Bird Display Limited Mass transfer of micro structures using adhesives
CN107170876A (zh) * 2017-05-27 2017-09-15 南方科技大学 一种Micro LED显示器件的制备方法
CN108122814B (zh) * 2017-10-27 2021-04-23 江西乾照光电有限公司 一种led芯片中led芯粒的分选转移方法
DE102020102952A1 (de) * 2020-02-05 2021-08-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur selektion von halbleiterbauelementen
FR3108777A1 (fr) * 2020-03-24 2021-10-01 Commissariat à l'Energie Atomique et aux Energies Alternatives procede de fabrication d’une structure semiconductrice par report de vignettes sur un substrat support
CN112968079B (zh) * 2020-07-08 2022-05-13 重庆康佳光电技术研究院有限公司 发光单元、显示背板及其制作方法和芯片及其转移方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002344028A (ja) * 2001-05-16 2002-11-29 Sony Corp 素子の転写方法及び画像表示装置の製造方法
JP2005051117A (ja) * 2003-07-30 2005-02-24 Oki Data Corp 半導体装置の製造方法
JP2005108943A (ja) * 2003-09-29 2005-04-21 Oki Data Corp 半導体ウェハ及びこれを用いた半導体装置の製造方法
JP2005150703A (ja) * 2003-10-22 2005-06-09 Oki Data Corp 半導体装置、及び、それを用いたledプリントヘッド、画像形成装置、半導体装置の製造方法
JP2005311333A (ja) * 2004-03-22 2005-11-04 Semiconductor Energy Lab Co Ltd 薄膜集積回路の作製方法
JP2008135419A (ja) * 2006-10-27 2008-06-12 Canon Inc 半導体部材、半導体物品の製造方法、その製造方法を用いたledアレイ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5042709A (en) 1990-06-22 1991-08-27 International Business Machines Corporation Methods and apparatus for precise alignment of objects
FR2781925B1 (fr) 1998-07-30 2001-11-23 Commissariat Energie Atomique Transfert selectif d'elements d'un support vers un autre support
JP2003174041A (ja) 2001-12-06 2003-06-20 Seiko Epson Corp 素子の実装方法、電子機器、フラットパネルディスプレイ、システムインパッケージ型icおよびオプティカルエレクトリカルic
JP2003258210A (ja) 2001-12-27 2003-09-12 Canon Inc 表示装置及びその製造方法
JP2004047691A (ja) * 2002-07-11 2004-02-12 Seiko Epson Corp 半導体装置の製造方法、電気光学装置、及び電子機器
CN101800183B (zh) * 2002-11-13 2013-02-06 日本冲信息株式会社 具有半导体薄膜的组合半导体装置
JP4370796B2 (ja) 2003-04-08 2009-11-25 セイコーエプソン株式会社 半導体装置、半導体装置の製造方法及び電子機器
US6913985B2 (en) 2003-06-20 2005-07-05 Oki Data Corporation Method of manufacturing a semiconductor device
JP4315742B2 (ja) 2003-06-20 2009-08-19 株式会社沖データ 半導体薄膜の製造方法及び半導体装置の製造方法
JP4468107B2 (ja) 2004-08-09 2010-05-26 シャープ株式会社 半導体装置の製造方法、半導体装置及び半導体回路基板
JP2009050012A (ja) 2008-09-29 2009-03-05 Seiko Epson Corp モータの速度制御システム、モータの制御回路、及びモータ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002344028A (ja) * 2001-05-16 2002-11-29 Sony Corp 素子の転写方法及び画像表示装置の製造方法
JP2005051117A (ja) * 2003-07-30 2005-02-24 Oki Data Corp 半導体装置の製造方法
JP2005108943A (ja) * 2003-09-29 2005-04-21 Oki Data Corp 半導体ウェハ及びこれを用いた半導体装置の製造方法
JP2005150703A (ja) * 2003-10-22 2005-06-09 Oki Data Corp 半導体装置、及び、それを用いたledプリントヘッド、画像形成装置、半導体装置の製造方法
JP2005311333A (ja) * 2004-03-22 2005-11-04 Semiconductor Energy Lab Co Ltd 薄膜集積回路の作製方法
JP2008135419A (ja) * 2006-10-27 2008-06-12 Canon Inc 半導体部材、半導体物品の製造方法、その製造方法を用いたledアレイ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014532307A (ja) * 2011-09-30 2014-12-04 マイクロリンク デバイシズ,インコーポレーテッド エピタキシャルリフトオフによって製造される発光ダイオード

Also Published As

Publication number Publication date
TW201034050A (en) 2010-09-16
CN102341243A (zh) 2012-02-01
WO2010100882A1 (en) 2010-09-10
US8415230B2 (en) 2013-04-09
CN102341243B (zh) 2015-07-01
TWI442450B (zh) 2014-06-21
US20110311276A1 (en) 2011-12-22

Similar Documents

Publication Publication Date Title
JP5276412B2 (ja) 機能性領域の移設方法、ledアレイ、ledプリンタヘッド、及びledプリンタ
JP5390832B2 (ja) 機能性領域の移設方法、ledアレイ、ledプリンタヘッド、及びledプリンタ
US8415230B2 (en) Method for transferring functional regions, LED array, LED printer head, and LED printer
KR101168881B1 (ko) 기능성 영역의 이설방법, led 어레이, led 프린터 헤드, 및 led 프린터
EP2082439B1 (en) Semiconductor member and semiconductor device manufacturing method
JP5599916B2 (ja) 半導体装置の製造方法、半導体装置及びそれを用いた光プリントヘッド、及び画像形成装置
US8513093B2 (en) Substrate structure including functional region and method for transferring functional region

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120220

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140318

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140507

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140815