JP2009050012A - モータの速度制御システム、モータの制御回路、及びモータ - Google Patents
モータの速度制御システム、モータの制御回路、及びモータ Download PDFInfo
- Publication number
- JP2009050012A JP2009050012A JP2008249629A JP2008249629A JP2009050012A JP 2009050012 A JP2009050012 A JP 2009050012A JP 2008249629 A JP2008249629 A JP 2008249629A JP 2008249629 A JP2008249629 A JP 2008249629A JP 2009050012 A JP2009050012 A JP 2009050012A
- Authority
- JP
- Japan
- Prior art keywords
- pwm
- pwm control
- motor
- control system
- duty ratio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】PWM周期を変動可能であり、かつ、負荷の運転状態に応じてデューティ比を設定可能な、フルロジックで形成可能PWM制御システムを提供する。
【解決手段】基本周波数信号を分周してPWM基本波を形成するPWM基本波発生手段12と、PWM基本波に基づいてPWM周期を設定するPWM周期設定手段22と、PWMの周期内のデューティ比(N/M:N≦M,Mは最大クロック数)を形成するデューティ比形成手段24と、このデューティ比を持ったPWM制御信号を負荷の駆動回路に出力するPWM制御信号出力手段と、を備えた。
【選択図】図1
【解決手段】基本周波数信号を分周してPWM基本波を形成するPWM基本波発生手段12と、PWM基本波に基づいてPWM周期を設定するPWM周期設定手段22と、PWMの周期内のデューティ比(N/M:N≦M,Mは最大クロック数)を形成するデューティ比形成手段24と、このデューティ比を持ったPWM制御信号を負荷の駆動回路に出力するPWM制御信号出力手段と、を備えた。
【選択図】図1
Description
本発明はモータの速度制御システム、モータの制御回路、及びモータに関するものである。本発明のモータの制御システムは、交流モータ、パルスモータを含む直流モータ等各種の負荷の駆動制御に利用可能である。本発明に係わるモータの制御回路は、モータ制御、表示ディバイス制御、音声出力制御、振動制御、触感制御、噴霧制御、混合制御等制御対象負荷の運転状態に応じて、負荷の駆動回路をデューティ比による駆動制御できるものであれば、広く適用可能である。
従来、PWM方式によって、例えばDCモータを駆動しており、あらかじめ設定されたPWM周期の駆動指令信号を発生させ、DCモータに必要なトルクが得られるように駆動指令信号のデューティ比を設定し、スイッチング素子をスイッチングさせるようにしている。
DCモータの駆動装置のシステムブロックにおいて、DCモータ全体の制御を行うCPUと、CPUからシステムバスを介して指令を受け、駆動指令信号を発生するPWM制御部が設けられている。駆動指令信号のデューティ比は前記DCモータに必要なトルクに比例するように設定される。
また、例えば、特開平7−163189号公報には、三角波等所定の波形を有する基準信号とモータに対する指令信号とが比較され、基準信号を指令信号によりPWM変調したスイッチング信号によるPWMモータ制御方式が記載されている。
さらに、特開2000−37079号公報には、外部から入力される信号波基準信号を基にした指令値となる信号波の出力と制御情報の設定とを行うCPUと、信号波基準信号を入力として、周波数が信号波基準信号の周波数のてい倍となるパルスおよび信号波基準信号が特定の位相になったことを示す位相基準信号を出力するPLL回路と、PLL回路から出力されるパルスを、予めCPUで設定された分周比で分周する分周器と、分周器の出力を入力として、PLL回路からの位相基準信号のタイミングで予め設定された所定の値に設定し、その値から別途設定された所定の二値間でアップ、ダウンカウントを繰り返し搬送波を出力するアップ/ダウン・カウンタと、搬送波と信号波とを比較してその大小に応じて、電力変換器のスイッチング素子のON/OFF制御を行うスイッチング信号を出力する比較器と、を有するPWM回路において、CPUで設定された分周器の分周比を一旦保持する第1のレジスタと、一旦保持された分周比をPLL回路からの位相基準信号のタイミングで入力して保持し、分周器に反映させる第2のレジスタとを備えたことをPWM回路が開示されている。このPWM回路では、スイッチング信号のON/OFFにより、負荷に供給される駆動信号のデューティ比が変更される。
特開平7−163189号公報
特開2000−37079号公報
負荷の運転効率を高めるためなどに、PWM周期を変動させる駆動方法が必要となってきているが、従来の制御方式では、PWM駆動周波数は固定状態でのみに用いられている。また、従来のPWM制御方式にはノコギリ波発生のためのアナログ回路が必要であった。
そこで、本発明はこのような問題を解決するために、PWM周期を変動可能であり、かつ、負荷の運転状態に応じてデューティ比を設定可能な、フルロジックで形成可能モータの速度制御システムを提供することを目的とするものである。
この目的を達成するために、本発明は、モータの速度制御システムにおいて、モータの回転速度を指示する速度指示部と、モータの回転状態を検出する回転速度センサ部と、速度指示部からの指示により回転速度指示波を形成する回転速度指示波形成部と、回転速度指示波形成部からの出力信号と回転速度センサ部からの出力信号との位相を比較する位相比較部と、位相比較部の比較結果から、モータの回転状態を速度指示部の指示通りに回転するように制御するPWM形成部と、を備えることを特徴とするものである。
本発明は、モータ制御回路において、モータの回転速度を指示する速度指示部と、モータの回転状態を検出する回転速度センサ部と、速度指示部からの指示により回転速度指示波を形成する回転速度指示波形成形回路と、回転速度指示波形成形回路からの出力信号と回転速度センサ部からの出力信号との位相を比較する位相比較回路と、位相比較回路の比較結果から、モータの回転状態を速度指示部の指示通りに回転するように制御するPWM形成回路と、を備え、PWM形成回路は、モータの回転状態に応じて決定されたPWM周期の最大クロック数M値と、比較結果からモータの回転状態を変更するように決定されたN値と、を用いてPWM周期内のデューティ比(N/M:N≦M,Mは最大クロック数)をデジタル回路で形成し、このデューティ比をもったPWM制御信号を負荷の駆動回路に出力することを特徴とするものである。
本発明によれば、PWM基本波にPWM周期を変更する変調をかけ、かつ、負荷の運転状態に応じてデューティ比を変更する変調をかけることができるために、PWM周期の変更とデューティ比の変更をアナログ回路の利用無くして確実に実行できる。
図1に本発明に係わるPWM制御システム1の代表機能ブロック図を示す。このPWM制御システムは直流モータの駆動制御システムである。図1において、符号10は水晶発信器であり、符号12は水晶発信器の発振周波数を分周するPLL回路を備えるPWM基本波発生部である。この分周率はCPU16によって決定され、レジスタ14に設定されている。PLL回路によって基本周波数クロックが分周されたPWM制御用基本波のクロック信号(F(Hz))が形成される。
図2の(1)には、PWM制御用基本波のクロック(PWM−CLK)が示されている。図1の符号18はPWM周期を形成させるための制御パラメータのレジスタであり、このパラメータが後述のデューティ比設定のための最大値として設定記憶されている。符号20はPWM制御波のデューティ制御用パラメータ(N)のレジスタである。M値及びN値は、負荷の運転状態とこれら数値との関連特性がメモリに設定されたCPUによって、前記レジスタに設定される。N値を数値テーブルにすることにより複雑なパターンのPWM制御を実現することが可能となる。また、N値をアナログ比較器から決定することにより、アナログ信号からPWM制御を実現することも可能である。
図2の(2)はこのPWM制御用基本波のクロックの拡大図である。PWM周期を設定するためのM値が、図1のシステム全体を制御するCPU16によって決定されると、(3)のように、PWMの基本波の周波数が(1/M)に分周されて、基本波のMパルス毎にPWM周期を決定するパルスが出力される。この結果、PWM周期(T)が基本波(1)のMパルス分の期間に設定されたことになる。なお、図2ではM=20の場合が示されている。PWM周期形成部22の分周回路は、レジスタ18の設定値を読み込んで、PWM基本クロックを(1/M)してPWM周期パルスを出力するように構成されている。
デューティ比形成部24は、PWM周期のパルスが入力されるたびに、リセットされるカウンタを備え、さらに、レジスタ20に記憶されているN値を読み込み、PWM周期の間PWM基本クロックのNクロック分を計測して、N/Mのデューティ比を持った駆動信号(PWM−OUT)を出力する。図2の(4),(5)はN/Mのデューティを持ったPWM変調された駆動制御指令信号波を示す波形特性であり、(4)はN/M=1/20(5%)のデューティ比を持った制御波形であり、(5)はN/M=19/20(95%)のデューティ比を持った制御波形である。この制御波形(PWM−OUT)が各種の負荷の駆動回路に出力される。
図3は、第2の実施形態に係わるものであり、図1の実施形態と異なる部分は、デューティ比形成部24が極性切換手段30を備えている点である。この極性切換手段は、N/Mのデューティ比を持ったPWN制御用パルスをその極性を切り換えて交互に出力する。図4の4A,5Aは正極時のデューティ比制御された波形である。このとき、正極の出力端子PWM−OUT(+)には、PWM周期毎に出力されるパルス(図4(3))に同期して、デューティ比が制御された制御パルス(4A,5A)が出力され、負極のための端子PWM−OUT(−)にはこの制御パルスが出力されていない(図4(10A))。
図4の4B,5Bは負極時のデューティ比制御された波形である。このとき、負極の出力端子PWM−OUT(−)には、PWM周期毎に出力されるパルス(図4(3))に同期して、デューティ比が制御された制御パルス(4B,5B)が出力され、正極のための端子PWM−OUT(+)にはこの制御パルスが出力されていない(図4(10B))。
図4の20A,20Bは負荷駆動回路に供給されるPWM制御指令波(PWM−OUT(+),PWM−OUT(−))からなる、お互いに同一の交流制御波である。極性切換手段は、PWM制御波の極性を交互に切り替えながら、既述のデューティ比制御を行い、正極側出力端子での出力と負極側出力端子での出力とを合成させた交流出力が負荷の駆動ドライバ回路に供給される。図3のPWM制御指令波が交流駆動型負荷(交流モータ)のドライバに入力されると、負荷に印加されるインバータの電圧を決められたデューティ比でスイッチグすることにより、負荷に供給される電力を制御することが可能となる。
図5は第3の実施形態に係わるものであり、第2の実施形態と異なる点は、交流駆動周波数信号50がPWM基本波発生回路12に入力され、交流駆動周波数の周期をPWM周期として維持することが示されている。交流駆動周波数を変動させることによって負荷、例えば交流モータの回転速度を変化させることが可能となるが、図5の実施形態によれば、さらに負荷の運転状態に合わせて負荷に供給されるPWM駆動指令信号のデューティ比を変化させることが可能となる。
図6はこの実施形態に係わる制御波形特性図を示すものである。PWM基本波発生部12は、交流駆動周波数(図6の(30))の1周期にPWMクロック信号(1)の2*Mパルスが来るように、PWM周期を交流駆動周波数にロックする(3)。
CPU16は、負荷の運転状態に応じてデューティ値設定のためのNを決定し、これをレジスタ18に記憶する。デューティ比形成部24では、PWMクロックのMパルス毎に出力されるPWM周期信号(極性切り換え信号)毎にPWMクロックをNパルスカウントし、デューティ比(N/M)を設定する。
極性切り換え信号の出力周期毎に、デューティ比設定部24は、デューティ比を持ったPWM制御信号を正極側の出力端(PWM−OUT(+))と負極側の出力端(PWM−OUT(−))に交互に出力する(5A,5B)。この結果、図6の(10)に示すように、交流駆動周波数に対応する周期を持つ、デューティ比制御された交流のPWM制御波を形成することが可能となる。
図7は、図1(或いは図3,図5)のPWM制御回路1をモータ74の回転速度制御装置に応用した実施形態を示したものである。モータからの検出信号を、PLLを介して帰還させ、負荷の運転状態検出信号に同期させて負荷の運転指令制御信号(回転速度指示波信号)を形成する。この結果、負荷の運転状態、例えばモータの回転速度の制御、例えば、増減速或いは速度維持、を実行することが可能となる。
モータとしては、ステッピングモータ等の直流モータ、交流モータなど各種モータを利用できる。モータにはホール素子が設けられてロータの回転位置に応じて検出信号が出力される。この検出信号はPLLの位相比較器78に入力される。モータに対する速度指示16AはCPU16に与えられる。CPU16はメモリ内の記憶テーブルから指示速度に対する分周率を決定し、この分周率を記憶部80に設定する。回転速度指示形成部82のPLL回路は、この分周率を記憶部80より読み込み、基本発振周波数をこの分周率で分周する。
分周されたPLL周波数は位相比較器78に供給され、位相比較結果に応じてモータの回転速度のアップ又はダウンが決定され、いずれかの指令値がカウンタ76に供給される。カウンタにはPWMクロック周波数が供給されている。
図8はその制御波形を示すものであり、(1)は図2のPWMクロック周波数を示している。(100)は、回転速度指示波形成部82から出力される回転速度指示波である。(102)は回転速度センサ部70から検出パルスであり、位相比較部78は、PWMクロックパルス(1)に同期して、回転速度指示波と検出パルスとの位相差に相当する位相差信号をカウンタ76に出力し、カウンタ76はこの期間カウンタ値をアップさせる(104)。このカウンタ値のアップがあると、モータの回転速度をアップさせるとして、カウント値(N)がカウンタ76によりPWM制御回路1に設定される。PWM制御回路はこのN値からデューティ比(N/M)を決定し、図1のようなデューティ比を持ったPWM制御指令信号をモータ駆動部72に出力する。
回転速度センサ部70からの検出波の周波数が低く、モータの回転速度が低いため、CPU16はより大きい値の位相差が出るように、分周率を選択し、これを記憶部80に設定する。なお、モータの回転速度の増加時には、比較部78からダウン指令は出力されない(図8(104A))。
一方、モータの回転速度の減速時では、すなわち、図8の(106)のようにモータの回転速度が高い状態からモータの回転速度を低下させようとする際、(108)に示すように、回転速度指示パルスと回転速度検出パルスと間に位相差が現れる。この間カウンタ76のカウント値が減算されて、これが順次ダウン信号としてPWM制御部1に出力される。
PWM制御回路1は、このカウンタ値が低下されると、それに応じてNが低下されて、デューティ比を低く設定する。モータの減速時にはアップ指令は出力されない(106A)。CPUは設定速度とモータの回転速度検出値からモータの回転速度の増加、減少の必要性を判別し、カウンタ76にカウンタのカウントアップフラグ或いはカウントダウンフラグを設定する。カウンタはこのフラグをチェックして、PWM制御クロック(1)と同期してカウントアップ又はカウントダウンを実行する。
図9は、本発明のさらに他の実施形態に係わるものであり、既述の実施形態と異なる点は、論理回路ゲートによって制御ブロックを構成する代わりに、パソコンによって制御ブロックを構成した場合を示している。CPU16は、モータの回転速度センサの検出値からモータの回転速度を演算し、回転速度演算値と速度指示部16Aから指示された指示値とを比較し、比較結果に応じて図1に示すように、PWM制御指令信号のデューティ比を調整する。すなわち、速度検出値が速度小さいときにはデューティ比(N/M)を増加させ、そうでないときにはこれを減少させる。
以上説明したPWM制御システムによれば、PWM駆動周波数(M)が変動しても、デューティ比を(N/M)に基づいて設定できるために、PWM周期に応じたPWM駆動制御を安定的に行えるという効果がある。
10:水晶発信器、12:PWM基本波発生部、14,18,20:レジスタ、16:CPU、22:PWM周期形成部、24:デューティ比形成部。
Claims (9)
- PWM制御システムにおいて、基本周波数信号を分周してPWM基本波を形成するPWM基本波発生手段と、PWM基本波に基づいてPWM周期を設定するPWM周期設定手段と、PWMの周期内のデューティ比(N/M:N≦M,Mは最大クロック数)を形成するデューティ比形成手段と、このデューティ比を持ったPWM制御信号を負荷の駆動回路に出力するPWM制御信号出力手段と、を備えてなるPWM制御システム。
- 前記PWM周期設定手段は、PWM基本波を前記M値で分周した周波数をPWM周期とした、請求項1記載のPWM制御システム。
- 負荷の運転状態に合わせて前記M値とデューティ比設定値(N)とを決定する制御特性設定手段を有する請求項1又は2記載のPWM制御システム。
- PWM基本波発生手段は、前記基本周波数信号をPLL回路によってM分周することにより、PWM基本周波数信号を形成する請求項1記載のPWM制御システム。
- 前記PWM制御信号出力手段は、前記出力されるPWM制御信号の極性を切り換えて、交流のPWM制御信号を出力するものである請求項1乃至4の何れか1項記載のPWM制御システム。
- 前記PWM基本波発生手段は、交流駆動周波数信号の周期にPWM周期をロックするように構成されてなる請求項4記載のPWM制御システム。
- 負荷の運転状態検出手段、負荷の運転状態指令手段、運転指令状態に応じた分周率で基本波を分周するPLL回路、PLL回路からの出力と負荷の運転状態検出値とを比較する比較手段を備え、この比較結果を請求項1乃至6の何れか記載のPWM制御システムに供給し、この比較結果に応じたデューティ比のPWM制御信号を負荷の駆動回路に出力してなる、負荷駆動制御システム。
- PWM基本波発生手段は、基本周波数信号をPLL回路によって分周してPWMによるデューティ制御のための基本波を形成するものである請求項1記載のPWM制御システム。
- 前記PWM制御信号を、三角波との比較をすることなく形成可能である請求項1記載のシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008249629A JP2009050012A (ja) | 2008-09-29 | 2008-09-29 | モータの速度制御システム、モータの制御回路、及びモータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008249629A JP2009050012A (ja) | 2008-09-29 | 2008-09-29 | モータの速度制御システム、モータの制御回路、及びモータ |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003157213A Division JP2004364366A (ja) | 2003-06-02 | 2003-06-02 | Pwm制御システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009050012A true JP2009050012A (ja) | 2009-03-05 |
Family
ID=40501714
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008249629A Withdrawn JP2009050012A (ja) | 2008-09-29 | 2008-09-29 | モータの速度制御システム、モータの制御回路、及びモータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009050012A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010100882A1 (en) | 2009-03-04 | 2010-09-10 | Canon Kabushiki Kaisha | Method for transferring functional regions, led array, led printer head, and led printer |
JP2012034463A (ja) * | 2010-07-29 | 2012-02-16 | Fuji Electric Co Ltd | インバータ装置 |
CN109361381A (zh) * | 2018-12-10 | 2019-02-19 | 珠海市微半导体有限公司 | 一种pwm生成电路、处理电路及芯片 |
CN113364369A (zh) * | 2021-06-28 | 2021-09-07 | 成都动芯微电子有限公司 | 一种步进电机细分控制电路及其控制方法 |
-
2008
- 2008-09-29 JP JP2008249629A patent/JP2009050012A/ja not_active Withdrawn
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010100882A1 (en) | 2009-03-04 | 2010-09-10 | Canon Kabushiki Kaisha | Method for transferring functional regions, led array, led printer head, and led printer |
JP2012034463A (ja) * | 2010-07-29 | 2012-02-16 | Fuji Electric Co Ltd | インバータ装置 |
CN109361381A (zh) * | 2018-12-10 | 2019-02-19 | 珠海市微半导体有限公司 | 一种pwm生成电路、处理电路及芯片 |
CN109361381B (zh) * | 2018-12-10 | 2024-05-03 | 珠海一微半导体股份有限公司 | 一种pwm生成电路、处理电路及芯片 |
CN113364369A (zh) * | 2021-06-28 | 2021-09-07 | 成都动芯微电子有限公司 | 一种步进电机细分控制电路及其控制方法 |
CN113364369B (zh) * | 2021-06-28 | 2023-04-25 | 成都动芯微电子有限公司 | 一种步进电机细分控制电路及其控制方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004364366A (ja) | Pwm制御システム | |
JP5023788B2 (ja) | 電力変換装置の制御装置および制御方法 | |
JP4837354B2 (ja) | Pwm信号生成装置及びpwm信号生成方法並びにモータ制御装置及びモータ制御方法 | |
JP2007028891A (ja) | モーター制御方法とその装置 | |
JP2008148542A (ja) | モータ駆動装置及びモータ駆動方法 | |
JPH07112360B2 (ja) | Pwmインバ−タの制御方法および装置 | |
JP2009050012A (ja) | モータの速度制御システム、モータの制御回路、及びモータ | |
JP4220481B2 (ja) | Pwmインバータ装置およびその制御方法 | |
JP2008148395A (ja) | モータインバータ装置及びその制御方法 | |
JPH0471386A (ja) | 同期電動機の製御装置 | |
JP3459808B2 (ja) | モータ駆動回路及びその駆動方法 | |
JP2008283714A (ja) | Pwm制御回路 | |
US20140001992A1 (en) | Control Circuit with Frequency Hopping for Permanent Magnet Motor Control | |
JP3796177B2 (ja) | モータのpwm駆動回路 | |
JP2009033919A (ja) | 誘導モータの制御装置及び誘導モータの制御方法 | |
JP2004187386A (ja) | インバータ装置、ドライブ制御装置及びドライブ制御方法 | |
JP6961096B2 (ja) | インバータ装置 | |
JPH10146090A (ja) | インバータ装置 | |
JP3409039B2 (ja) | 電力変換装置の制御装置 | |
JP2006081322A (ja) | 交流電動機の制御装置 | |
JP2522407B2 (ja) | パルス幅変調用パルス発生装置 | |
US7375480B2 (en) | Method and device for the production of two-channel or multi-channel pulse-width modulated rectangular pulses | |
JPH11220876A (ja) | 電力変換器の制御装置およびその制御方法 | |
JP3223216B2 (ja) | ステッピングモータの駆動方式 | |
JPH07177753A (ja) | 電力変換装置の制御方法および装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20100119 |