JP2004187386A - インバータ装置、ドライブ制御装置及びドライブ制御方法 - Google Patents
インバータ装置、ドライブ制御装置及びドライブ制御方法 Download PDFInfo
- Publication number
- JP2004187386A JP2004187386A JP2002350105A JP2002350105A JP2004187386A JP 2004187386 A JP2004187386 A JP 2004187386A JP 2002350105 A JP2002350105 A JP 2002350105A JP 2002350105 A JP2002350105 A JP 2002350105A JP 2004187386 A JP2004187386 A JP 2004187386A
- Authority
- JP
- Japan
- Prior art keywords
- inverter device
- phase
- inverter
- control
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/14—Arrangements for reducing ripples from dc input or output
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
- H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
- H02M7/53875—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with analogue control of three-phase output
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
【課題】リップル電流よるコンデンサの負担を抑制することが可能なインバータ装置を提供することを目的とする。
【解決手段】３相モータを駆動させるためのインバータ３１と、インバータ３１に直流電圧を印加させる電源回路３２と、各相のアームの上下にそれぞれ設けられるスイッチング素子３３（ＳＷ１〜ＳＷ６）と、インバータ３１に印加される電圧が所定値以上となることを防止するためのコンデンサ３４と、各スイッチング素子３３のＯＮ／ＯＦＦの切替動作を制御する制御信号（パルス波）を生成する制御回路３５とで構成され、制御回路３５において、各相のスイッチング素子３３のＯＮタイミングをずらす制御信号を生成させる。
【選択図】 図１
【解決手段】３相モータを駆動させるためのインバータ３１と、インバータ３１に直流電圧を印加させる電源回路３２と、各相のアームの上下にそれぞれ設けられるスイッチング素子３３（ＳＷ１〜ＳＷ６）と、インバータ３１に印加される電圧が所定値以上となることを防止するためのコンデンサ３４と、各スイッチング素子３３のＯＮ／ＯＦＦの切替動作を制御する制御信号（パルス波）を生成する制御回路３５とで構成され、制御回路３５において、各相のスイッチング素子３３のＯＮタイミングをずらす制御信号を生成させる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、インバータ装置に関し、特には、コンプレッサなどに備えられるモータ用のインバータ装置、ドライブ制御装置、及びドライブ制御方法に関する。
【０００２】
【従来の技術】
図３（ａ）は、既存のインバータ装置の回路の一例を示す図である。
図３（ａ）に示すインバータ装置３０は、例えば、コンプレッサなどに備えられる３相（Ｕ相、Ｖ相、及びＷ相）モータを駆動させるためのインバータ装置であって、互いに１２０°の位相差をもつ交流電流を各相に生成し、３相モータを駆動させるためのインバータ３１と、インバータ３１の各相の上下にそれぞれ設けられるスイッチング素子３３（ＳＷ１〜ＳＷ６）に電力を供給する電源回路３２と、電源回路３２から各スイッチング素子３３に印加される電圧を制限するコンデンサ３４と、各スイッチング素子３３のＯＮ／ＯＦＦの切替動作を制御する制御信号（パルス波）を生成する制御回路３５とで構成されている。そして、制御回路３５から上記６つのスイッチング素子３３に制御信号が与えられることによって、各スイッチング素子３３は、周期的にスイッチングし、各相には、互いに位相が１２０°ずれた交流電流が流れ、不図示の３相モータが駆動する。
【０００３】
ここで、図３（ｂ）は、上記各相のスイッチング素子３３に入力される制御信号の波形を示す図である。
図３（ｂ）に示すように、上記各相のスイッチング素子３３に入力される制御信号のＯＮタイミングは同じになる。すなわち、例えば、スイッチング素子３３のＳＷ２（Ｕ相）、ＳＷ４（Ｖ相）、及びＳＷ６（Ｗ相）がＯＮとなる場合の制御信号の位相は同じになる。そして、このように、各相のスイッチング素子３３のＯＮタイミングが同じタイミングとなるために、そのＯＮタイミング時にコンデンサ３４にリップル電流が生じる。そして、コンデンサ３４にリップル電流が生じることにより、コンデンサ３４を選定する際、このリップル電流を考慮して容量の大きいコンデンサ３４を用意する必要がある。また、リップル電流によりコンデンサ３４の寿命の低下も懸念される。
【０００４】
ところで、上述の図３（ａ）に示すインバータ装置３０と構成は異なるが、上記コンデンサ３４のような電圧制限用コンデンサに生じるリップル電流を抑制する方法が知られている（特許文献１参照）。この方法は、１つの電源回路を２つのインバータが共有するインバータ装置における電圧制限用コンデンサに生じるリップル電流の抑制方法であって、２つのインバータで使用されるそれぞれの基準信号（キャリア信号）の位相を互いにπずらすことによって、それぞれのインバータから発生するリップル電流を相殺し、２つのインバータに共通に使用される電圧制限用コンデンサに生じるリップル電流を抑制している。
【０００５】
【特許文献１】特開２０００−７８８５０ （第５頁 第４図）
【０００６】
【発明が解決しようとする課題】
しかしながら、特許文献１に記載される方法は、２つのインバータにおける電圧制限用コンデンサのリップル電流抑制方法であり、２つのインバータの内の一方のインバータについてだけ見ると、上記インバータ装置３０と同様に、電圧制限用コンデンサで生じるリップル電流は抑制されず、電圧制限用コンデンサの容量を大きくする必要があり、装置全体が大きくなってしまう。また、電圧制限用コンデンサの寿命も低下してしまう。
【０００７】
そこで、本発明は、使用されるインバータが１つの場合であっても、リップル電流による電圧制限用コンデンサの負担を抑制することが可能なインバータ装置、ドライブ制御装置、及びドライブ制御方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記の課題を解決するために本発明では、以下のような構成を採用した。
すなわち、本発明のインバータ装置は、複数のスイッチング素子からなるブリッジ回路と平滑コンデンサとを直流電源に並列接続し、制御回路から出力される制御信号に従って上記複数のスイッチング素子のそれぞれをオン、オフ制御することにより、上記直流電源からの直流電流を複数相の交流電流に変換するインバータ装置であって、上記制御回路は、各制御周期内における複数のスイッチング素子のオン動作のタイミングを互いにずらすように上記制御信号を出力することを特徴とする。
【０００９】
このように、上記各スイッチング素子のＯＮ動作のタイミングをずらすことによって、それぞれのスイッチング素子がＯＮする期間の重なり部分が少なくなる分、平滑コンデンサ（電圧制限用コンデンサ）に生じるリップル電流を抑制することができる。これより、平滑コンデンサの容量を小さくすることができ、装置全体を小型化することが可能となる。また、リップル電流が抑制されるので、平滑コンデンサの寿命の低下を抑えることが可能となる。
【００１０】
また、上記インバータ装置は、上記制御回路が、互いに所定の位相差をもつ制御信号を上記各スイッチング素子に生成させるように構成してもよい。
これより、各スイッチング素子のＯＮ動作のタイミングがずれ、平滑コンデンサに生じるリップル電流を抑制することができる。よって、平滑コンデンサの容量を小さくすることができ、装置全体を小型化することが可能となる。また、リップル電流が抑制されるので、平滑コンデンサの寿命の低下を抑えることが可能となる。
【００１１】
また、上記インバータ装置は、上記制御回路が、互いに所定の位相差をもつキャリア信号を使用して制御信号を上記各スイッチング素子に生成させるように構成してもよい。
通常、上記キャリア信号は、上記制御信号を生成するための基準となる信号であって、１つのキャリア信号から各相毎（各スイッチング素子毎）の制御信号をそれぞれ生成する。本発明のインバータ装置では、このキャリア信号を各相毎に用意し、それぞれのキャリア信号の位相をずらしている。
【００１２】
これより、各スイッチング素子のＯＮ動作のタイミングがずれ、平滑コンデンサに生じるリップル電流を抑制することができる。よって、平滑コンデンサの容量を小さくすることができ、装置全体を小型化することが可能となる。また、リップル電流が抑制されるので、平滑コンデンサの寿命の低下を抑えることが可能となる。
【００１３】
また、上記インバータ装置は、上記制御回路が、それぞれ一定の周期で変調されるキャリア信号を使用して制御信号を上記各スイッチング素子に生成させるように構成してもよい。
これより、各スイッチング素子のＯＮ動作のタイミングがずれ、また、ＯＮタイミングの順序が変更されるので、平滑コンデンサに生じるリップル電流を抑制することができる。よって、平滑コンデンサの容量を小さくすることができ、装置全体を小型化することが可能となる。また、リップル電流が抑制されるので、平滑コンデンサの寿命の低下を抑えることが可能となる。また、各相のスイッチング素子のＯＮタイミングの順番を入れ替えることで、各相の制御信号を均等に制御することができるので、各スイッチング素子間のＯＮ／ＯＦＦ時の負荷ばらつきを低減することが可能となる。
【００１４】
また、上記インバータ装置は、コンプレッサに備えられるモータのドライブ制御を行うようにしてもよい。
このように、リップル電流が抑制されるインバータ装置をコンプレッサのモータを駆動させるためのインバータ装置に採用することにより、平滑コンデンサを小さくできる分、コンプレッサを構成する装置全体を小型化することが可能となる。
【００１５】
また、本発明の範囲は、上記各相にそれぞれ設けられるスイッチング素子のＯＮ動作又はＯＦＦ動作を制御するドライブ制御装置及びそのドライブ方法にまで及ぶ。
【００１６】
【発明の実施の形態】
以下、本発明の実施形態を図面を用いて説明する。
＜第１の実施形態＞
図１（ａ）は、本発明の実施形態におけるインバータ装置の回路の一例を示す図である。なお、図３（ａ）に示すインバータ装置３０と同様な構成については同じ符号を付け、その詳細な説明を省略する。
【００１７】
本発明の実施形態におけるインバータ装置１０の制御回路１１からは、上記インバータ装置３０における制御信号とは異なる制御信号が出力される。以下に、そのインバータ装置１０における制御信号について説明する。
図１（ｂ）は、インバータ装置１０における制御信号の波形を示す図である。
【００１８】
図１（ｂ）に示す波形は、制御回路１１から各相のスイッチング素子３３に出力される制御信号の波形であり、例えば、スイッチング素子３３のＳＷ２（Ｕ相）、ＳＷ４（Ｖ相）、及びＳＷ６（Ｗ相）がＯＮとなる場合の制御信号の波形を示している。図１（ｂ）に示すように、各相のスイッチング素子３３のＯＮタイミングは、制御周期内において互いに所定の間隔でずれている。すなわち、各相のスイッチング素子３３の制御信号は、制御周期内において互いに所定の位相差でずれている。
【００１９】
上記図３（ａ）に示すインバータ装置３０の制御回路３５では、各相のスイッチング素子３３の制御信号を１つの基準信号（キャリア信号）によって生成している。すなわち、例えば、制御回路３５は、１つの基準信号の電圧値と各相に所望な交流電流を発生させるための指令値（電圧値）とを比較し、基準信号の電圧値が指令値よりも大きい場合、ＯＮタイミングとし、小さい場合、ＯＦＦタイミングとする。これより、各相のスイッチング素子３３のＯＮタイミングは同期し、コンデンサ３４にリップル電流が発生する。また、インバータ装置３０では、この制御信号のＤＵＴＹ値を変更させ、各相に位相が１２０°づつ異なる交流電流を発生させている。一方、本実施形態のインバータ装置１０では、基準信号を各相毎に用意し、各相のＤＵＴＹ値に基づいて各相のＯＮ期間が互いに重ならないように、各相の基準信号の位相をずらすことで、制御信号のＯＮタイミングをずらしている。そして、各相に位相が１２０°づつ異なる交流電流を発生させている。なお、図１（ｂ）に示す制御周期は、各相のスイッチング素子３３のＯＮ／ＯＦＦ動作周期であって、この制御周期内で基準信号の位相をずらすことが可能となる。すなわち、図１（ｂ）に示すＡは、Ｕ相の基準信号とＶ相の基準信号との位相差の大きさを示すものであり、Ｂは、Ｖ相の基準信号とＷ相の基準信号との位相差の大きさを示すものであり、各相の基準信号の位相は、Ａ又はＢが１２０°以内であればずらすことが可能である。また、各相のスイッチング素子３３がＯＮとなる期間は多少重なっていても（或いは、多少離れていても）かまわないが、その重なり部分が少ないほどコンデンサ３４に生じるリップル電流は小さくなる。
【００２０】
このように、制御周期内で各相のスイッチング素子３３のＯＮタイミングをずらすことによって、コンデンサ３４に生じるリップル電流を抑制することができるので、コンデンサ３４の容量を小さくすることができる。これより、コンデンサ３４を小さくでき、インバータ装置１０全体を小型化することができたり、設計自由度を向上させたりすることが可能となる。また、コンデンサ３４に発生するリップル電流が抑制されるので、コンデンサ３４の寿命の低下を抑えることができ、インバータ装置１０全体の信頼性を向上させることが可能となる。また、各相のスイッチング素子３３が同じタイミングでＯＮ又はＯＦＦしていたことで発生していたノイズをＯＮタイミングをずらすことによって低減することができる。
【００２１】
また、このような制御信号を生成する制御回路１１を備えるインバータ装置１０を、例えば、車両用のコンプレッサのモータなどを駆動させるためのインバータ装置に採用するようにしてもよい。これより、コンデンサ３４を小さくできることより、コンプレッサを構成する装置全体を小型化することが可能となる。
【００２２】
＜第２の実施形態＞
また、図２は、インバータ装置１０における他の制御信号の波形を示す図である。
図２に示す波形は、図１（ｂ）に示す制御信号と同様、制御回路１１から各相のスイッチング素子３３に出力される制御信号の波形であって、例えば、スイッチング素子３３のＳＷ２（Ｕ相）、ＳＷ４（Ｖ相）、及びＳＷ６（Ｗ相）がＯＮとなる場合の制御信号の波形を示している。
【００２３】
図１（ｂ）と同様に、各相のスイッチング素子３３のＯＮタイミングは制御周期内においてずれており、このＯＮタイミングでスイッチング素子３３がＯＮ動作することにより各相に交流電流を発生させている。そして、図２では、各相のスイッチング素子３３のＯＮタイミングをずらし、且つ、ＯＮタイミングの順序を変更している。例えば、図２に示す制御信号の波形の例では、図２に示される最初の制御周期では、Ｕ相、Ｖ相、Ｗ相の順序でＯＮタイミングとなるように制御信号が生成され、次の制御周期では、Ｖ相、Ｗ相、Ｕ相の順序でＯＮタイミングとなるように制御信号が生成され、そして、次に制御周期では、Ｗ相、Ｕ相、Ｖ相の順序でＯＮタイミングとなるように制御信号が生成されている。このように、各相のスイッチング素子３３のＯＮタイミングの順序を制御周期毎に変更している。
【００２４】
すなわち、制御回路１１において、各相毎にキャリア信号を用意し、そのキャリア信号の位相をそれぞれ互いにずらし、更に、その各キャリア信号の周波数をそれぞれ変えることによって、各相のスイッチング素子３３のＯＮタイミングがずれ、且つ、制御周期毎にＯＮタイミングの順序を変えることが可能となる。なお、キャリア信号の位相や周波数は規則的に変化させても、ランダムに変化させてもよい。
【００２５】
このように、制御周期内で各相のスイッチング素子３３のＯＮタイミングをずらし、且つ、そのＯＮタイミングの順序を可変させることによっても、コンデンサ３４に生じるリップル電流を抑制することができるので、コンデンサ３４の容量を小さくすることができる。これより、コンデンサ３４を小さくでき、インバータ装置１０全体を小型化することができたり、設計自由度を向上させたりすることが可能となる。また、各相のスイッチング素子３３のＯＮタイミングの順番を入れ替えることで、各相の制御信号を均等に制御することができるので、各スイッチング素子３３間のＯＮ／ＯＦＦ時の負荷ばらつきを低減することが可能となる。また、コンデンサ３４に発生するリップル電流が抑制されるので、コンデンサ３４の寿命の低下を抑えることができ、インバータ装置１０全体の信頼性を向上させることが可能となる。また、各相のスイッチング素子３３が同じタイミングでＯＮ又はＯＦＦしていたことで発生していたノイズをＯＮタイミングをずらすことによって低減することができる。
【００２６】
また、このような制御信号を生成する制御回路１１を備えるインバータ装置１０を、例えば、車両用のコンプレッサのモータなどを駆動させるためのインバータ装置に採用するようにしてもよい。これより、コンデンサ３４を小さくでき、コンプレッサを構成する装置全体を小型化することが可能となる。
【００２７】
なお、上記スイッチング素子３３は、ＣＭＯＳＦＥＴ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、又はバイポーラトランジスタを利用して構成してもよい。
【００２８】
【発明の効果】
以上、本発明のインバータ装置によれば、各相のスイッチング素子のＯＮタイミングをずらすことによって、そのインバータ装置に備えられる（電圧制限用）コンデンサに生じるリップル電流を抑制することができるので、コンデンサの容量を小さくすることができる。これより、コンデンサを小さくすることができ、インバータ装置全体を小型化することが可能となる。また、コンデンサで生じるリップル電流が抑制されるので、コンデンサの寿命の低下を抑えることが可能となる。また、このような制御信号を生成する制御回路を備えるインバータ装置をコンプレッサのモータを駆動させるためのインバータ装置に採用することにより、コンデンサを小さくできる分、コンプレッサを構成する装置全体を小型化することが可能となる。
【図面の簡単な説明】
【図１】（ａ）は、本発明の実施形態におけるインバータ装置の回路の一例を示す図である。
（ｂ）は、インバータ装置１０における制御信号の波形を示す図である。
【図２】インバータ装置１０におけるその他の制御信号の波形を示す図である。
【図３】（ａ）は、既存のインバータ装置の回路の一例を示す図である。
（ｂ）は、既存のインバータ装置における制御信号の波形を示す図である。
【符号の説明】
１０ インバータ装置
１１ 制御回路
３０ インバータ装置
３１ インバータ
３２ 電源回路
３３ スイッチング素子（ＳＷ１〜ＳＷ６）
３４ コンデンサ
３５ 制御回路
【発明の属する技術分野】
本発明は、インバータ装置に関し、特には、コンプレッサなどに備えられるモータ用のインバータ装置、ドライブ制御装置、及びドライブ制御方法に関する。
【０００２】
【従来の技術】
図３（ａ）は、既存のインバータ装置の回路の一例を示す図である。
図３（ａ）に示すインバータ装置３０は、例えば、コンプレッサなどに備えられる３相（Ｕ相、Ｖ相、及びＷ相）モータを駆動させるためのインバータ装置であって、互いに１２０°の位相差をもつ交流電流を各相に生成し、３相モータを駆動させるためのインバータ３１と、インバータ３１の各相の上下にそれぞれ設けられるスイッチング素子３３（ＳＷ１〜ＳＷ６）に電力を供給する電源回路３２と、電源回路３２から各スイッチング素子３３に印加される電圧を制限するコンデンサ３４と、各スイッチング素子３３のＯＮ／ＯＦＦの切替動作を制御する制御信号（パルス波）を生成する制御回路３５とで構成されている。そして、制御回路３５から上記６つのスイッチング素子３３に制御信号が与えられることによって、各スイッチング素子３３は、周期的にスイッチングし、各相には、互いに位相が１２０°ずれた交流電流が流れ、不図示の３相モータが駆動する。
【０００３】
ここで、図３（ｂ）は、上記各相のスイッチング素子３３に入力される制御信号の波形を示す図である。
図３（ｂ）に示すように、上記各相のスイッチング素子３３に入力される制御信号のＯＮタイミングは同じになる。すなわち、例えば、スイッチング素子３３のＳＷ２（Ｕ相）、ＳＷ４（Ｖ相）、及びＳＷ６（Ｗ相）がＯＮとなる場合の制御信号の位相は同じになる。そして、このように、各相のスイッチング素子３３のＯＮタイミングが同じタイミングとなるために、そのＯＮタイミング時にコンデンサ３４にリップル電流が生じる。そして、コンデンサ３４にリップル電流が生じることにより、コンデンサ３４を選定する際、このリップル電流を考慮して容量の大きいコンデンサ３４を用意する必要がある。また、リップル電流によりコンデンサ３４の寿命の低下も懸念される。
【０００４】
ところで、上述の図３（ａ）に示すインバータ装置３０と構成は異なるが、上記コンデンサ３４のような電圧制限用コンデンサに生じるリップル電流を抑制する方法が知られている（特許文献１参照）。この方法は、１つの電源回路を２つのインバータが共有するインバータ装置における電圧制限用コンデンサに生じるリップル電流の抑制方法であって、２つのインバータで使用されるそれぞれの基準信号（キャリア信号）の位相を互いにπずらすことによって、それぞれのインバータから発生するリップル電流を相殺し、２つのインバータに共通に使用される電圧制限用コンデンサに生じるリップル電流を抑制している。
【０００５】
【特許文献１】特開２０００−７８８５０ （第５頁 第４図）
【０００６】
【発明が解決しようとする課題】
しかしながら、特許文献１に記載される方法は、２つのインバータにおける電圧制限用コンデンサのリップル電流抑制方法であり、２つのインバータの内の一方のインバータについてだけ見ると、上記インバータ装置３０と同様に、電圧制限用コンデンサで生じるリップル電流は抑制されず、電圧制限用コンデンサの容量を大きくする必要があり、装置全体が大きくなってしまう。また、電圧制限用コンデンサの寿命も低下してしまう。
【０００７】
そこで、本発明は、使用されるインバータが１つの場合であっても、リップル電流による電圧制限用コンデンサの負担を抑制することが可能なインバータ装置、ドライブ制御装置、及びドライブ制御方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記の課題を解決するために本発明では、以下のような構成を採用した。
すなわち、本発明のインバータ装置は、複数のスイッチング素子からなるブリッジ回路と平滑コンデンサとを直流電源に並列接続し、制御回路から出力される制御信号に従って上記複数のスイッチング素子のそれぞれをオン、オフ制御することにより、上記直流電源からの直流電流を複数相の交流電流に変換するインバータ装置であって、上記制御回路は、各制御周期内における複数のスイッチング素子のオン動作のタイミングを互いにずらすように上記制御信号を出力することを特徴とする。
【０００９】
このように、上記各スイッチング素子のＯＮ動作のタイミングをずらすことによって、それぞれのスイッチング素子がＯＮする期間の重なり部分が少なくなる分、平滑コンデンサ（電圧制限用コンデンサ）に生じるリップル電流を抑制することができる。これより、平滑コンデンサの容量を小さくすることができ、装置全体を小型化することが可能となる。また、リップル電流が抑制されるので、平滑コンデンサの寿命の低下を抑えることが可能となる。
【００１０】
また、上記インバータ装置は、上記制御回路が、互いに所定の位相差をもつ制御信号を上記各スイッチング素子に生成させるように構成してもよい。
これより、各スイッチング素子のＯＮ動作のタイミングがずれ、平滑コンデンサに生じるリップル電流を抑制することができる。よって、平滑コンデンサの容量を小さくすることができ、装置全体を小型化することが可能となる。また、リップル電流が抑制されるので、平滑コンデンサの寿命の低下を抑えることが可能となる。
【００１１】
また、上記インバータ装置は、上記制御回路が、互いに所定の位相差をもつキャリア信号を使用して制御信号を上記各スイッチング素子に生成させるように構成してもよい。
通常、上記キャリア信号は、上記制御信号を生成するための基準となる信号であって、１つのキャリア信号から各相毎（各スイッチング素子毎）の制御信号をそれぞれ生成する。本発明のインバータ装置では、このキャリア信号を各相毎に用意し、それぞれのキャリア信号の位相をずらしている。
【００１２】
これより、各スイッチング素子のＯＮ動作のタイミングがずれ、平滑コンデンサに生じるリップル電流を抑制することができる。よって、平滑コンデンサの容量を小さくすることができ、装置全体を小型化することが可能となる。また、リップル電流が抑制されるので、平滑コンデンサの寿命の低下を抑えることが可能となる。
【００１３】
また、上記インバータ装置は、上記制御回路が、それぞれ一定の周期で変調されるキャリア信号を使用して制御信号を上記各スイッチング素子に生成させるように構成してもよい。
これより、各スイッチング素子のＯＮ動作のタイミングがずれ、また、ＯＮタイミングの順序が変更されるので、平滑コンデンサに生じるリップル電流を抑制することができる。よって、平滑コンデンサの容量を小さくすることができ、装置全体を小型化することが可能となる。また、リップル電流が抑制されるので、平滑コンデンサの寿命の低下を抑えることが可能となる。また、各相のスイッチング素子のＯＮタイミングの順番を入れ替えることで、各相の制御信号を均等に制御することができるので、各スイッチング素子間のＯＮ／ＯＦＦ時の負荷ばらつきを低減することが可能となる。
【００１４】
また、上記インバータ装置は、コンプレッサに備えられるモータのドライブ制御を行うようにしてもよい。
このように、リップル電流が抑制されるインバータ装置をコンプレッサのモータを駆動させるためのインバータ装置に採用することにより、平滑コンデンサを小さくできる分、コンプレッサを構成する装置全体を小型化することが可能となる。
【００１５】
また、本発明の範囲は、上記各相にそれぞれ設けられるスイッチング素子のＯＮ動作又はＯＦＦ動作を制御するドライブ制御装置及びそのドライブ方法にまで及ぶ。
【００１６】
【発明の実施の形態】
以下、本発明の実施形態を図面を用いて説明する。
＜第１の実施形態＞
図１（ａ）は、本発明の実施形態におけるインバータ装置の回路の一例を示す図である。なお、図３（ａ）に示すインバータ装置３０と同様な構成については同じ符号を付け、その詳細な説明を省略する。
【００１７】
本発明の実施形態におけるインバータ装置１０の制御回路１１からは、上記インバータ装置３０における制御信号とは異なる制御信号が出力される。以下に、そのインバータ装置１０における制御信号について説明する。
図１（ｂ）は、インバータ装置１０における制御信号の波形を示す図である。
【００１８】
図１（ｂ）に示す波形は、制御回路１１から各相のスイッチング素子３３に出力される制御信号の波形であり、例えば、スイッチング素子３３のＳＷ２（Ｕ相）、ＳＷ４（Ｖ相）、及びＳＷ６（Ｗ相）がＯＮとなる場合の制御信号の波形を示している。図１（ｂ）に示すように、各相のスイッチング素子３３のＯＮタイミングは、制御周期内において互いに所定の間隔でずれている。すなわち、各相のスイッチング素子３３の制御信号は、制御周期内において互いに所定の位相差でずれている。
【００１９】
上記図３（ａ）に示すインバータ装置３０の制御回路３５では、各相のスイッチング素子３３の制御信号を１つの基準信号（キャリア信号）によって生成している。すなわち、例えば、制御回路３５は、１つの基準信号の電圧値と各相に所望な交流電流を発生させるための指令値（電圧値）とを比較し、基準信号の電圧値が指令値よりも大きい場合、ＯＮタイミングとし、小さい場合、ＯＦＦタイミングとする。これより、各相のスイッチング素子３３のＯＮタイミングは同期し、コンデンサ３４にリップル電流が発生する。また、インバータ装置３０では、この制御信号のＤＵＴＹ値を変更させ、各相に位相が１２０°づつ異なる交流電流を発生させている。一方、本実施形態のインバータ装置１０では、基準信号を各相毎に用意し、各相のＤＵＴＹ値に基づいて各相のＯＮ期間が互いに重ならないように、各相の基準信号の位相をずらすことで、制御信号のＯＮタイミングをずらしている。そして、各相に位相が１２０°づつ異なる交流電流を発生させている。なお、図１（ｂ）に示す制御周期は、各相のスイッチング素子３３のＯＮ／ＯＦＦ動作周期であって、この制御周期内で基準信号の位相をずらすことが可能となる。すなわち、図１（ｂ）に示すＡは、Ｕ相の基準信号とＶ相の基準信号との位相差の大きさを示すものであり、Ｂは、Ｖ相の基準信号とＷ相の基準信号との位相差の大きさを示すものであり、各相の基準信号の位相は、Ａ又はＢが１２０°以内であればずらすことが可能である。また、各相のスイッチング素子３３がＯＮとなる期間は多少重なっていても（或いは、多少離れていても）かまわないが、その重なり部分が少ないほどコンデンサ３４に生じるリップル電流は小さくなる。
【００２０】
このように、制御周期内で各相のスイッチング素子３３のＯＮタイミングをずらすことによって、コンデンサ３４に生じるリップル電流を抑制することができるので、コンデンサ３４の容量を小さくすることができる。これより、コンデンサ３４を小さくでき、インバータ装置１０全体を小型化することができたり、設計自由度を向上させたりすることが可能となる。また、コンデンサ３４に発生するリップル電流が抑制されるので、コンデンサ３４の寿命の低下を抑えることができ、インバータ装置１０全体の信頼性を向上させることが可能となる。また、各相のスイッチング素子３３が同じタイミングでＯＮ又はＯＦＦしていたことで発生していたノイズをＯＮタイミングをずらすことによって低減することができる。
【００２１】
また、このような制御信号を生成する制御回路１１を備えるインバータ装置１０を、例えば、車両用のコンプレッサのモータなどを駆動させるためのインバータ装置に採用するようにしてもよい。これより、コンデンサ３４を小さくできることより、コンプレッサを構成する装置全体を小型化することが可能となる。
【００２２】
＜第２の実施形態＞
また、図２は、インバータ装置１０における他の制御信号の波形を示す図である。
図２に示す波形は、図１（ｂ）に示す制御信号と同様、制御回路１１から各相のスイッチング素子３３に出力される制御信号の波形であって、例えば、スイッチング素子３３のＳＷ２（Ｕ相）、ＳＷ４（Ｖ相）、及びＳＷ６（Ｗ相）がＯＮとなる場合の制御信号の波形を示している。
【００２３】
図１（ｂ）と同様に、各相のスイッチング素子３３のＯＮタイミングは制御周期内においてずれており、このＯＮタイミングでスイッチング素子３３がＯＮ動作することにより各相に交流電流を発生させている。そして、図２では、各相のスイッチング素子３３のＯＮタイミングをずらし、且つ、ＯＮタイミングの順序を変更している。例えば、図２に示す制御信号の波形の例では、図２に示される最初の制御周期では、Ｕ相、Ｖ相、Ｗ相の順序でＯＮタイミングとなるように制御信号が生成され、次の制御周期では、Ｖ相、Ｗ相、Ｕ相の順序でＯＮタイミングとなるように制御信号が生成され、そして、次に制御周期では、Ｗ相、Ｕ相、Ｖ相の順序でＯＮタイミングとなるように制御信号が生成されている。このように、各相のスイッチング素子３３のＯＮタイミングの順序を制御周期毎に変更している。
【００２４】
すなわち、制御回路１１において、各相毎にキャリア信号を用意し、そのキャリア信号の位相をそれぞれ互いにずらし、更に、その各キャリア信号の周波数をそれぞれ変えることによって、各相のスイッチング素子３３のＯＮタイミングがずれ、且つ、制御周期毎にＯＮタイミングの順序を変えることが可能となる。なお、キャリア信号の位相や周波数は規則的に変化させても、ランダムに変化させてもよい。
【００２５】
このように、制御周期内で各相のスイッチング素子３３のＯＮタイミングをずらし、且つ、そのＯＮタイミングの順序を可変させることによっても、コンデンサ３４に生じるリップル電流を抑制することができるので、コンデンサ３４の容量を小さくすることができる。これより、コンデンサ３４を小さくでき、インバータ装置１０全体を小型化することができたり、設計自由度を向上させたりすることが可能となる。また、各相のスイッチング素子３３のＯＮタイミングの順番を入れ替えることで、各相の制御信号を均等に制御することができるので、各スイッチング素子３３間のＯＮ／ＯＦＦ時の負荷ばらつきを低減することが可能となる。また、コンデンサ３４に発生するリップル電流が抑制されるので、コンデンサ３４の寿命の低下を抑えることができ、インバータ装置１０全体の信頼性を向上させることが可能となる。また、各相のスイッチング素子３３が同じタイミングでＯＮ又はＯＦＦしていたことで発生していたノイズをＯＮタイミングをずらすことによって低減することができる。
【００２６】
また、このような制御信号を生成する制御回路１１を備えるインバータ装置１０を、例えば、車両用のコンプレッサのモータなどを駆動させるためのインバータ装置に採用するようにしてもよい。これより、コンデンサ３４を小さくでき、コンプレッサを構成する装置全体を小型化することが可能となる。
【００２７】
なお、上記スイッチング素子３３は、ＣＭＯＳＦＥＴ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、又はバイポーラトランジスタを利用して構成してもよい。
【００２８】
【発明の効果】
以上、本発明のインバータ装置によれば、各相のスイッチング素子のＯＮタイミングをずらすことによって、そのインバータ装置に備えられる（電圧制限用）コンデンサに生じるリップル電流を抑制することができるので、コンデンサの容量を小さくすることができる。これより、コンデンサを小さくすることができ、インバータ装置全体を小型化することが可能となる。また、コンデンサで生じるリップル電流が抑制されるので、コンデンサの寿命の低下を抑えることが可能となる。また、このような制御信号を生成する制御回路を備えるインバータ装置をコンプレッサのモータを駆動させるためのインバータ装置に採用することにより、コンデンサを小さくできる分、コンプレッサを構成する装置全体を小型化することが可能となる。
【図面の簡単な説明】
【図１】（ａ）は、本発明の実施形態におけるインバータ装置の回路の一例を示す図である。
（ｂ）は、インバータ装置１０における制御信号の波形を示す図である。
【図２】インバータ装置１０におけるその他の制御信号の波形を示す図である。
【図３】（ａ）は、既存のインバータ装置の回路の一例を示す図である。
（ｂ）は、既存のインバータ装置における制御信号の波形を示す図である。
【符号の説明】
１０ インバータ装置
１１ 制御回路
３０ インバータ装置
３１ インバータ
３２ 電源回路
３３ スイッチング素子（ＳＷ１〜ＳＷ６）
３４ コンデンサ
３５ 制御回路
Claims (7)
- 複数のスイッチング素子からなるブリッジ回路と平滑コンデンサとを直流電源に並列接続し、制御回路から出力される制御信号に従って上記複数のスイッチング素子のそれぞれをオン、オフ制御することにより、上記直流電源からの直流電流を複数相の交流電流に変換するインバータ装置であって、
上記制御回路は、各制御周期内における複数のスイッチング素子のオン動作のタイミングを互いにずらすように上記制御信号を出力することを特徴とするインバータ装置。 - 請求項１に記載のインバータ装置であって、
上記制御回路は、互いに所定の位相差をもつ制御信号を上記各スイッチング素子に生成することを特徴とするインバータ装置。 - 請求項１に記載のインバータ装置であって、
上記制御回路は、互いに所定の位相差をもつキャリア信号を使用して制御信号を上記各スイッチング素子に生成することを特徴とするインバータ装置。 - 請求項１に記載のインバータ装置であって、
上記制御回路は、それぞれ一定の周期で変調されるキャリア信号を使用して制御信号を上記各スイッチング素子に生成することを特徴とするインバータ装置。 - 請求項１に記載のインバータ装置であって、
当該インバータ装置は、コンプレッサに備えられるモータのドライブ制御を行うことを特徴とするインバータ装置。 - 複数相に互いに所定の位相差をもつ交流電流を生成し、モータを駆動させるインバータのドライブ制御装置であって、
上記各相にそれぞれ設けられるスイッチング素子のＯＮ動作のタイミングをずらすことを特徴とするドライブ制御装置。 - 複数相に互いに所定の位相差をもつ交流電流を生成し、モータを駆動させるインバータのドライブ制御方法であって、
上記各相にそれぞれ設けられるスイッチング素子のＯＮ動作のタイミングをずらすことを特徴とするドライブ制御方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002350105A JP4016819B2 (ja) | 2002-12-02 | 2002-12-02 | インバータ装置、ドライブ制御装置及びドライブ制御方法 |
| US10/722,600 US20040105200A1 (en) | 2002-12-02 | 2003-11-25 | Inverter apparatus, drive control apparatus, and drive control method |
| DE10356086A DE10356086A1 (de) | 2002-12-02 | 2003-12-01 | Umrichtergericht, Antriebssteuerungsgerät und Antriebssteuerungsverfahren |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002350105A JP4016819B2 (ja) | 2002-12-02 | 2002-12-02 | インバータ装置、ドライブ制御装置及びドライブ制御方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004187386A true JP2004187386A (ja) | 2004-07-02 |
| JP2004187386A5 JP2004187386A5 (ja) | 2005-09-29 |
| JP4016819B2 JP4016819B2 (ja) | 2007-12-05 |
Family
ID=32376151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002350105A Expired - Fee Related JP4016819B2 (ja) | 2002-12-02 | 2002-12-02 | インバータ装置、ドライブ制御装置及びドライブ制御方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20040105200A1 (ja) |
| JP (1) | JP4016819B2 (ja) |
| DE (1) | DE10356086A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007159345A (ja) * | 2005-12-08 | 2007-06-21 | Honda Motor Co Ltd | 電動機の制御装置 |
| JP2008271617A (ja) * | 2007-04-16 | 2008-11-06 | Hitachi Ltd | 電力変換装置とその制御方法 |
| JP2010268589A (ja) * | 2009-05-14 | 2010-11-25 | Nissan Motor Co Ltd | 回転電機 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7512903B2 (en) * | 2006-04-13 | 2009-03-31 | International Business Machines Corporation | Selectively displaying in an IDE |
| JP5381361B2 (ja) * | 2009-06-11 | 2014-01-08 | 株式会社豊田自動織機 | インバータ装置 |
| DE102012210532A1 (de) * | 2012-01-24 | 2013-07-25 | Magna Electronics Europe Gmbh & Co. Kg | Verfahren zur Ansteuerung (Kontrolle) eines BLDC Motor |
| US9712002B2 (en) | 2013-08-23 | 2017-07-18 | Magna Powertrain Bad Homburg GmbH | Interlocked stator yoke and star for electric motor |
| US10253676B2 (en) | 2013-12-20 | 2019-04-09 | Magna Powertrain Bad Homburg GmbH | Molded rotor for cooling fan motor |
| US11799403B2 (en) | 2017-11-21 | 2023-10-24 | Magna Electronics Inc. | BLDC motor with reduced EMC behavior |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04275091A (ja) * | 1991-02-28 | 1992-09-30 | Toshiba Corp | 無整流子電動機の駆動制御装置 |
| US6320767B1 (en) * | 1998-12-18 | 2001-11-20 | Kabushiki Kaisha Toshiba | Inverter apparatus |
| JP3721116B2 (ja) * | 2000-11-14 | 2005-11-30 | 株式会社豊田中央研究所 | 駆動装置，動力出力装置およびその制御方法 |
| US7425806B2 (en) * | 2004-04-12 | 2008-09-16 | York International Corporation | System and method for controlling a variable speed drive |
-
2002
- 2002-12-02 JP JP2002350105A patent/JP4016819B2/ja not_active Expired - Fee Related
-
2003
- 2003-11-25 US US10/722,600 patent/US20040105200A1/en active Pending
- 2003-12-01 DE DE10356086A patent/DE10356086A1/de not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007159345A (ja) * | 2005-12-08 | 2007-06-21 | Honda Motor Co Ltd | 電動機の制御装置 |
| JP4722689B2 (ja) * | 2005-12-08 | 2011-07-13 | 本田技研工業株式会社 | 電動機の制御装置 |
| JP2008271617A (ja) * | 2007-04-16 | 2008-11-06 | Hitachi Ltd | 電力変換装置とその制御方法 |
| JP4509134B2 (ja) * | 2007-04-16 | 2010-07-21 | 株式会社日立製作所 | 電力変換装置とその制御方法 |
| JP2010268589A (ja) * | 2009-05-14 | 2010-11-25 | Nissan Motor Co Ltd | 回転電機 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4016819B2 (ja) | 2007-12-05 |
| US20040105200A1 (en) | 2004-06-03 |
| DE10356086A1 (de) | 2004-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5377634B2 (ja) | 負荷駆動システムの制御装置 | |
| JP4362176B2 (ja) | スイッチング増幅装置 | |
| US8233294B2 (en) | Method and system for controlling a power converter system connected to a DC-bus capacitor | |
| EP2575250B1 (en) | Power converter | |
| JP2008109727A (ja) | インバータ装置 | |
| JP2007295786A (ja) | 電力変換装置 | |
| JP2004187386A (ja) | インバータ装置、ドライブ制御装置及びドライブ制御方法 | |
| JP5109354B2 (ja) | モータインバータ装置及びその制御方法 | |
| JP2007074818A (ja) | 電力変換装置 | |
| JP2005051838A (ja) | インバータ装置及びリップル電流の低減方法 | |
| JP2004201453A (ja) | 直流３相ブラシレスモータの駆動装置 | |
| US20070153890A1 (en) | Pulse width modulation method | |
| JP5320356B2 (ja) | 電力変換装置 | |
| US11349412B2 (en) | Three-phase AC control apparatus and three-phase AC control system | |
| JP2001016860A (ja) | インバータ制御装置 | |
| JP2004274974A (ja) | Ｐｗｍ駆動装置 | |
| JP4276097B2 (ja) | インバータの駆動方法及びインバータ装置 | |
| JPH09182458A (ja) | 電流形変換器の制御装置 | |
| JP2004312822A (ja) | 二相変調制御式インバータ装置 | |
| JP2004194449A (ja) | オフサージ低減方法及び電力変換装置 | |
| JP5894031B2 (ja) | 電力変換装置 | |
| JP5734120B2 (ja) | 電力変換装置 | |
| KR100853588B1 (ko) | 다위상 ｄｃ 모터를 작동시키는 방법 및 회로와, 다위상 ｄｃ 모터 작동시 음향 노이즈 저감 방법과, 다위상 ｄｃ 모터를 포함하는 디스크 드라이브 제품 | |
| JPH0824426B2 (ja) | パルス幅変調形インバ−タ装置 | |
| JPH11196582A (ja) | 単相入力３相出力電力変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050421 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050421 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061020 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061114 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070403 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070531 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070828 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070910 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110928 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120928 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120928 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130928 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |