JP2002344028A - 素子の転写方法及び画像表示装置の製造方法 - Google Patents

素子の転写方法及び画像表示装置の製造方法

Info

Publication number
JP2002344028A
JP2002344028A JP2001145969A JP2001145969A JP2002344028A JP 2002344028 A JP2002344028 A JP 2002344028A JP 2001145969 A JP2001145969 A JP 2001145969A JP 2001145969 A JP2001145969 A JP 2001145969A JP 2002344028 A JP2002344028 A JP 2002344028A
Authority
JP
Japan
Prior art keywords
substrate
elements
alignment
alignment mark
transferred
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001145969A
Other languages
English (en)
Other versions
JP4701537B2 (ja
Inventor
Katsuhiro Tomota
勝寛 友田
Toyoji Ohata
豊治 大畑
Masato Doi
正人 土居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001145969A priority Critical patent/JP4701537B2/ja
Publication of JP2002344028A publication Critical patent/JP2002344028A/ja
Application granted granted Critical
Publication of JP4701537B2 publication Critical patent/JP4701537B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54406Marks applied to semiconductor devices or parts comprising alphanumeric information
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/5442Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 【課題】 素子本来の機能や形状を制限することなく素
子を位置決め可能とし、高速且つ安価な転写を実現す
る。 【解決手段】 第一基板上に配列された素子を第二基板
上に転写する際に、第一基板上の素子が形成されていな
い領域に位置合わせ用のアライメントマークを形成して
おき、このアライメントマークを位置合わせの基準とし
て素子を第二基板上に転写する。例えば、アライメント
マークを基準として第一基板とマスクの位置合わせし、
レーザアブレーションを行えば、確実に転写対象となる
素子のみが基板から剥離され、第二基板上に転写され
る。このとき、個々の素子の位置決めをする必要はな
い。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体発光素子な
どの素子を転写する素子の転写方法に関するものであ
り、さらには、この転写方法を応用して微細加工された
素子をより広い領域に転写する素子の配列方法、および
画像表示装置の製造方法に関する。
【0002】
【従来の技術】各種製品の小型化、高機能化に伴い、そ
れを構成する内部素子の小型化、高集積化が急速に進ん
でいる。それに伴い、実装技術においても、微細な素子
の取り扱い、あるいは超並列実装などの点で変革が求め
られている。例えば、数百万個の微細な(例えば300
μm角の)液晶素子を各画素とし、それをひとつづつ並
べてディスプレイ装置として組み上げる研究が行われて
いるが、従来の実装技術では素子が小さすぎるため取り
扱いが困難であるし、また素子の数が多いために膨大な
実装コストを要し現実的ではない。
【0003】そこで各素子を集積度高く形成し、各素子
を広い領域に転写などによって離間させながら移動さ
せ、画像表示装置などの比較的大きな表示装置を構成す
る技術が開発されており、例えば米国特許543824
1号に記載される薄膜転写法や、特開平11-1428
78号に記載される表示用トランジスタアレイパネルの
形成方法などの技術が知られている。
【0004】
【発明が解決しようとする課題】上述のような転写技術
により画像表示装置を製造する場合、転写対象となる素
子のみが選択的に、且つ確実に転写される必要がある。
また、効率的な転写、精度の良い転写も要求される。
【0005】例えば、第一基板上に並べて形成された複
数の素子を第二基板上に転写する場合、第一基板上にお
いて転写対象となる素子の位置を正確に把握し、これを
確実に第二基板上に転写する必要がある。これを実現す
るためには、各素子の中にアライメントマークを形成す
るか、若しくは各素子の形状自体をアライメントマーク
として各素子の位置決めして転写することが考えられ
る。
【0006】しかしながら、前記方法のうち、素子の中
に形成されたアライメントマークを用いる場合には、各
素子の中に本来の機能には不必要なアライメントマーク
を形成しなければならず、その大きさの分だけ素子を形
成する際に有効に使われる面積が小さくなるため製作コ
ストが増大し、また素子自体も大型化するため製品の小
型化が妨げられるという問題が生ずる。一方、各素子の
形状自体をアライメントマークとする場合には、素子の
形状が制約されるために素子本来の機能を設計する際に
制約が生じ、設計に要するコストが増大する。
【0007】また、いずれの場合においても各素子の大
きさが小さくなるほど個々の認識が困難になり、位置決
めに高価な装置を必要とする。特に、各素子の大きさが
100μm程度以下になると、個々の素子を認識して転
写する方法は現実的でない。さらに、大量の素子を個別
に転写する場合、個々の素子のアライメントマークある
いは形状を認識しながら転写を行うと、極めて時間を要
する工程となり、生産性を大きく損ない製造コストも著
しく増大する。
【0008】本発明は、かかる従来の実情に鑑みて提案
されたものであり、素子本来の機能や形状を制限するこ
となく素子を位置決め可能とし、高速且つ安価に素子を
転写することが可能な素子の転写方法を提供することを
目的とする。また、本発明は、例えば100μm以下の
微細な素子でも容易に精度良く転写することが可能な素
子の転写方法を提供することを目的とする。さらには、
基板上の素子のうち転写対象となる素子のみを確実に転
写することができ、効率的且つ精度良く素子を拡大転写
することが可能な素子の配列方法、画像表示装置の製造
方法を提供することを目的とする。
【0009】
【課題を解決するための手段】上述の目的を達成するた
めに、本発明の素子の転写方法は、第一基板上に配列さ
れた素子を第二基板上に転写する転写方法において、上
記第一基板上の素子が形成されていない領域に位置合わ
せ用のアライメントマークを形成し、当該アライメント
マークを位置合わせの基準として素子を第二基板上に転
写することを特徴とする。
【0010】上記転写方法においては、上記アライメン
トマークを基準として各素子の転写が行われるので、精
度の高い転写が実現される。このとき、各素子にアライ
メントマークを形成する必要がなく、各素子は本来の機
能に必要な大きさで済む。また、転写の際に各素子の形
状を認識する必要がなく、各素子の形状に制約が生ずる
こともない。さらに、アライメントマークの大きさには
制約がなく、これを基準にすれば個々の検出が困難な微
細な素子であっても容易に転写される。
【0011】また、本発明の素子の配列方法は、第一基
板上に配列された複数の素子を第二基板上に配列する素
子の配列方法において、前記第一基板上で前記素子が配
列された状態よりは離間した状態となるように前記素子
を転写して一時保持用部材に該素子を保持させる第一転
写工程と、前記一時保持用部材に保持された前記素子を
さらに離間して前記第二基板上に転写する第二転写工程
を有し、上記第一転写工程においては、上記第一基板上
の素子が形成されていない領域に位置合わせ用のアライ
メントマークを形成し、当該アライメントマークを位置
合わせの基準として素子を一時保持用部材上に転写する
ことを特徴とするものである。上記配列方法において
は、上記転写方法の利点をそのままに、素子の転写が効
率的且つ確実に行われるので、素子間の距離を大きくす
る拡大転写を円滑に実施することができる。
【0012】さらに、本発明の画像表示装置の製造方法
は、発光素子をマトリクス状に配置した画像表示装置の
製造方法において、第一基板上で発光素子が配列された
状態よりは離間した状態となるように前記発光素子を転
写して一時保持用部材に前記発光素子を保持させる第一
転写工程と、前記一時保持用部材に保持された前記発光
素子をさらに離間して第二基板上に転写する第二転写工
程と、前記各発光素子に接続させる配線を形成する配線
形成工程とを有し、上記第一転写工程においては、上記
第一基板上の発光素子が形成されていない領域に位置合
わせ用のアライメントマークを形成し、当該アライメン
トマークを位置合わせの基準として発光素子を一時保持
用部材上に転写することを特徴とするものである。
【0013】上記画像表示装置の製造方法によれば、上
記転写方法、配列方法によって発光素子がマトリクス状
に配置され、画像表示部分が構成される。すなわち、密
な状態すなわち集積度を高くして微細加工を施して作成
された発光素子を、効率よく、且つ精度良く離間して再
配置することができ、生産性が大幅に改善され製造コス
トも削減される。
【0014】
【発明の実施の形態】以下、本発明を適用した素子の転
写方法、及び素子の配列方法、画像表示装置の製造方法
について、図面を参照しながら詳細に説明する。先ず、
基本となる素子の転写方法について詳述する。ここで
は、サファイア基板(第一基板)上のGaN発光素子
を、紫外線(UV)硬化性接着剤を塗布した第二基板に
離間して転写し固定する場合を例にして説明する。
【0015】転写に際しては、先ず、素子が形成された
第一基板と、UV硬化性接着剤を塗布した第二基板とを
用意する。第一基板としては、例えばサファイア基板を
用い、この上に例えばGaN系の発光層を結晶成長させ
る。選択成長により素子を形成する場合には、サファイ
ア基板上に選択的に成長したGaN系の発光層がそのま
ま素子として使用される。このとき、サファイア基板の
不要部分(素子が成長形成されない領域)にも例えば十
字のパターンを成長させ、これをアライメントマークと
する。GaN系の発光層を全面に成長させる場合には、
成長後、例えば反応性イオンエッチング(RIE)など
の手法により発光層をエッチングし、各素子に分離す
る。この各素子に分離する工程において、同じく素子が
形成されない領域の発光層に十字のパターンをエッチン
グし、これをアライメントマークとする。
【0016】図1は、素子が形成された第一基板の一例
を示すものである。図示の通り、第一基板(サファイア
基板)1上には、所定形状(ここでは矩形状)のGaN
系発光層が素子2として配列形成されている。素子2は
図1(b)に示すようにマトリクス状に配列されてお
り、本例ではその配列数は12個×9個である。また、
上記第一基板1の素子2が形成されない領域には、十字
のパターンがアライメントマーク3として形成されてい
る。このアライメントマーク3は、上記選択成長により
形成した場合には、GaN系発光層が十字形状に成長し
たパターンとして、また全面成長及びエッチングにより
形成した場合には、GaN系発光層が十字形状にエッチ
ングされずに残ったパターンとして形成されている。い
ずれの場合にも、上記アライメントマーク3は、第一基
板1の裏面側から透過して観察したときに、そのエッジ
をはっきりと認識することができる。一方、第二基板に
は、第一基板1と同様に例えばサファイア基板を用い、
この上にUV硬化性接着剤を例えばスピンコートなどに
より塗布しておくが、ここでは図示は省略する。
【0017】上記第一基板1上の素子2を第二基板上に
転写するには、レーザ照射によるレーザアブレーション
を利用する。レーザアブレーションは、レーザ光を吸収
した物質の急激な体積増加を利用して剥離する方法であ
る。例えば、一般に、高分子物質は紫外光の吸収効率が
高く、紫外線レーザを照射することで効率的にアブレー
ションを起こすことが知られている。素子2がGaN系
材料などの窒化物半導体からなる半導体素子である場
合、レーザ光の照射によって素子2と第一基板1の界面
でGaN系材料に含まれる窒素がガス化し、素子2は第
一基板1から分離される。
【0018】本例では、転写対象となる素子2に対応し
て開口部を形成したマスクを用い、第一基板1の裏面側
からこのマスクを介してレーザ光を照射し、転写対象と
なる素子にのみ上記のレーザアブレーションを起こし、
第一基板1から剥離して第二基板上に転写し、第二基板
上のUV硬化性接着剤を硬化してこれを固定する。
【0019】図2は、用いるマスクの一例を示すもので
ある。マスク4は、第一基板1との最初の位置合わせ
(原点出し)のためのアライメントマーク5と、第一基
板1上の転写対象となる素子2にのみ選択的にエキシマ
レーザを照射するための開口部6とを有する。本例は、
横方向に4倍に転写、縦方向に3倍に転写する場合のマ
スクの例である。第一基板1上の図中破線で囲まれる1
2個の素子2が、マスク4の開口部6のうち図中左上の
開口部6Aを通過するエキシマレーザによって1つずつ
第一基板1から選択的に剥離される。
【0020】上記マスク4を用いて第一基板1上の素子
2を第二基板上に転写するには、実施に際しては、例え
ばこれらの相対位置を調整し、レーザ照射と紫外線照射
を同時に行う転写装置を用いる。転写装置は、例えば図
3に示すように、第一基板1をセットする第一ステージ
11、第二基板7をセットする第二ステージ12、マス
ク4をセットするマスクステージ13を備え、さらには
エキシマレーザを照射する光学系及びUV照射手段を備
える。
【0021】ここで、第一ステージ11は、GaN系発
光層からなる素子2が形成された面が図中下向きになる
ようにして上記第一基板1を真空吸着し、これを固定す
るものである。第二ステージ12は、第二基板7のUV
硬化性接着剤形成面が図中上向きになるようにして真空
吸着し、これを保持するものであり、上記第一ステージ
11に固定された第一基板1との相対位置(x,y方
向)及び距離(z方向)を変更する位置調整機構を有す
る。マスクステージ13は、マスク4を真空吸着して保
持するものであり、やはり上記第一ステージ11に固定
された第一基板1との相対位置(x,y方向)及び距離
(z方向)を変更する位置調整機構を有する。
【0022】エキシマレーザを照射する光学系は、レー
ザ光源(図示は省略する。)からのエキシマレーザの向
きを変更する反射ミラー14、マスクパターンを縮小投
影するレンズ群15、アライメントマークを検出するた
めのマーク検出機構16、このマーク検出機構16に対
応して設置されるハーフミラー17とから構成される。
この光学系により、マスク4のマスクパターンに応じて
エキシマレーザが第一基板1の裏面側から素子2に照射
される。また、上記マーク検出機構16により、上記第
一基板1上のアライメントマークと上記マスク4のアラ
イメントマークとを検出し、第一基板1とマスク4の最
初の位置合わせ(原点出し)を行う。
【0023】上記転写装置を用いて第一基板1上の素子
2を第二基板7上に転写するが、以下、その手順につい
て説明する。転写に際しては、先ず、マスク4をマスク
ステージ13にセットし、第一基板1、第二基板7を第
一ステージ11、第二ステージ12にそれぞれセットす
る。そして、第二ステージ12を調整して、第一基板1
と第二基板7の相対位置(x,y,z方向)を調整す
る。
【0024】次に、第一基板1とマスク4との位置合わ
せを行う。このとき、マスク4に形成された開口部6に
よって第一基板1から剥離される素子2が決まるので、
これらを高精度に位置合わせする必要がある。例えば、
マスク4の開口部6の位置が転写されるべき素子2の位
置とずれている場合、他の素子2が不用意に剥離された
り、複数の素子2が剥離されるなどの不都合が生ずる。
そこで、上記第一基板1上に形成されたアライメントマ
ーク3と、マスク4に形成されたアライメントマーク5
をマーク検出機構16によって検出しながら、これらが
一致するように第一基板1とマスク4を高精度に位置合
わせする。第一基板1とマスク4の位置合わせは、この
とき一度だけ行えばよく、以下の工程はこの位置を基準
(原点)として行う。
【0025】上記位置合わせの後、これを原点として、
1)マスクステージの移動、2)エキシマレーザの照射
による素子の剥離、3)UV照射による第二基板上のU
V硬化性接着剤の硬化(剥離された素子の保持)、4)
第二基板の交換(移動)という一連の工程を繰り返し行
い、第一基板に配列された全ての素子を複数の第二基板
上、あるいは第二基板の異なる領域上に離間して転写す
る。
【0026】これら一連の工程を図4を参照して説明す
る。図4に示すように、第一基板1上の素子2を第二基
板7上に拡大転写するには、第一基板1上に配列される
素子2のうち転写対象となる素子2のみにエキシマレー
ザを照射し、これを剥離するとともに、第二基板7上の
UV硬化性接着剤層8にUV光を照射してこれを硬化
し、転写された素子2を固定する。図4(a)は、第1
のステップとして第一基板1上の素子2Aのみを選択的
に転写する工程を示している。先の転写装置において、
アライメントマークを用いて正確に第一基板1とマスク
4の位置合わせを行っているので、この第1のステップ
では、マスク4の開口部6を通過したエキシマレーザ
は、転写対象となる素子2Aにのみ照射される。その結
果、第一基板1と素子2Aの界面でレーザアブレーショ
ンが起こり、素子2Aが第一基板1から剥離されて第二
基板7上に転写される。
【0027】第2のステップでは、図4(b)に示すよ
うに、マスク4を素子1つ分だけ移動し、レーザアブレ
ーションによる転写を行う。このマスク4の移動は、上
記最初の位置合わせ(原点出し)位置を基準にして機械
的に行う。また、このとき第二基板7は、新たな基板に
交換する。あるいは、第二基板7として第一基板1より
も面積の大きなものを用い、第1のステップとは異なる
領域を第一基板1と対向させる。この第2のステップで
転写されるのは、図4(b)に示す通り、隣接する素子
2Bである。
【0028】次いで、図4(c)に示す第3のステッ
プ、図4(d)に示す第4のステップを行う。これら第
3のステップや第4のステップにおいても、先の第2の
ステップと同様、マスク4を素子1つ分ずつ移動し、レ
ーザアブレーションによる転写を繰り返す。第3のステ
ップで転写されるのは素子2C、第4のステップで転写
されるのは素子2Dである。以下、行を変えて同様のス
テップを繰り返す。
【0029】図1に示す第一基板1では、第一基板1上
の図中破線で囲まれる12個の素子2が、マスク4の開
口部6のうち図中左上の開口部6Aを通過するエキシマ
レーザによって1つずつ第一基板1から選択的に剥離さ
れ、第二基板7上に転写される。この一連の操作を示す
ものが図5である。図5(A)に示すように第一基板1
とマスク4の最初の位置合わせを行って素子2Aを転写
した後、図5(B)〜図5(D)に示すように、マスク
4を素子1つ分ずつ移動して素子2B、素子2C、素子
2Dを順次転写する。次に、マスク4を図中下方に一行
分ずらし、同様の転写を繰り返す。図5(E)〜図5
(H)に示すステップでは、それぞれ素子2E、2F、
2G、2Hが転写される。以下、同様のマスク4の移動
を行い、図5(I)〜図5(L)に示すステップで、素
子2I、素子2J、素子2K、素子2Lの転写を行う。
以上により、横方向に4倍、縦方向に3倍の拡大転写が
行われる。
【0030】以上が本発明の基本的な転写方法の一例で
あるが、かかる転写方法によれば、各素子2にアライメ
ントマークを形成する必要がないため、各素子2は本来
の機能に必要な大きさで済み、材料を有効利用すること
ができ、素子を形成する際の製作コストを低減すること
ができる。また、素子2の小型化により、それを用いる
製品自体の省資源化及び小型化を実現することができ
る。例えば、図6に示すように、各素子2の中にアライ
メントマークMKを形成すると、有効に使える面積は斜
線領域に限られる。
【0031】また、本発明の転写方法では、転写の際に
各素子2の形状を認識する必要がないため、各素子2の
形状に制約が生ずることはない。したがって、素子2の
設計コストを低減することができる。例えば、図7に示
すように、各素子2に切り込みKKを入れ、素子2の形
状自体を検出し、すなわち上記切り込みKKをアライメ
ントマークとして利用し転写を行う場合には、素子2の
形状に制約が生ずる。
【0032】さらに、本発明の転写方法では、アライメ
ントマーク3がアライメントに必要な大きさをもってい
れば良いので、通常の装置では検出が困難な100μm
以下の極めて小さな素子であっても個々に転写すること
が可能である。また、大量の素子2を個別に転写する場
合にも、個々の素子2の位置決めをせずに実施すること
が可能であるため、転写速度を向上し製作コストを低減
することができる。
【0033】なお、上記の例では、十字形状のアライメ
ントマーク3を素子2とは別に形成しているが、図8に
示すように、素子の配列自体をアライメントマークとし
て利用することも可能である。例えば、4つの素子
、S、S、Sを図8に示すように配置したと
きに、これらの素子のエッジで囲まれる領域(図中斜線
領域)は、十字形状となる。そこで、この領域(素子S
、S、S、Sのエッジ)をアライメントマーク
として使用する。この場合、アライメントマークを別途
形成する必要がなく、工程をさらに簡略化することがで
きる。
【0034】次に、上記転写方法の応用例として、二段
階拡大転写法による素子の配列方法及び画像表示装置の
製造方法について説明する。本例では、先ず、高集積度
をもって第一基板上に作成された素子を第一基板上で素
子が配列された状態よりは離間した状態となるように一
時保持用部材に転写し、次いで一時保持用部材に保持さ
れた前記素子をさらに離間して第二基板上に転写する二
段階の拡大転写を行う。なお、本例では転写を2段階と
しているが、素子を離間して配置する拡大度に応じて転
写を三段階やそれ以上の多段階とすることもできる。
【0035】図9は二段階拡大転写法の基本的な工程を
示す図である。まず、図9の(a)に示す第一基板20上
に、例えば発光素子のような素子22を密に形成する。
素子を密に形成することで、各基板当たりに生成される
素子の数を多くすることができ、製品コストを下げるこ
とができる。第一基板20は例えば半導体ウエハ、ガラ
ス基板、石英ガラス基板、サファイア基板、プラスチッ
ク基板などの種々素子形成可能な基板であるが、各素子
22は第一基板20上に直接形成したものであっても良
く、他の基板上で形成されたものを配列したものであっ
ても良い。
【0036】次に図9の(b)に示すように、第一基板2
0から各素子22が図中破線で示す一時保持用部材21
に転写され、この一時保持用部材21の上に各素子22
が保持される。ここで隣接する素子22は離間され、図
示のようにマトリクス状に配される。すなわち素子22
はx方向にもそれぞれ素子の間を広げるように転写され
るが、x方向に垂直なy方向にもそれぞれ素子の間を広
げるように転写される。このとき離間される距離は、特
に限定されず、一例として後続の工程での樹脂部形成や
電極パッドの形成を考慮した距離とすることができる。
一時保持用部材21上に第一基板20から転写した際に
第一基板20上の全部の素子が離間されて転写されるよ
うにすることができる。この場合には、一時保持用部材
21のサイズはマトリクス状に配された素子12の数
(x方向、y方向にそれぞれ)に離間した距離を乗じた
サイズ以上であれば良い。また、一時保持用部材21上
に第一基板20上の一部の素子が離間されて転写される
ようにすることも可能である。
【0037】このような第一転写工程の後、図9の(c)
に示すように、一時保持用部材21上に存在する素子2
2は離間されていることから、各素子22毎に素子周り
の樹脂の被覆と電極パッドの形成が行われる。素子周り
の樹脂の被覆は電極パッドを形成し易くし、次の第二転
写工程での取り扱いを容易にするなどのために形成され
る。電極パッドの形成は、後述するように、最終的な配
線が続く第二転写工程の後に行われるため、その際に配
線不良が生じないように比較的大き目のサイズに形成さ
れるものである。なお、図9の(c)には電極パッドは図
示していない。各素子22の周りを樹脂23が覆うこと
で樹脂形成チップ24(本発明の表示素子に相当す
る。)が形成される。素子22は平面上、樹脂形成チッ
プ24の略中央に位置するが、一方の辺や角側に偏った
位置に存在するものであっても良い。
【0038】次に、図9の(d)に示すように、第二転写
工程が行われる。この第二転写工程では一時保持用部材
21上でマトリクス状に配される素子22が樹脂形成チ
ップ24ごと更に離間するように第二基板25上に転写
される。
【0039】第二転写工程においても、隣接する素子2
2は樹脂形成チップ24ごと離間され、図示のようにマ
トリクス状に配される。すなわち素子22はx方向にも
それぞれ素子の間を広げるように転写されるが、x方向
に垂直なy方向にもそれぞれ素子の間を広げるように転
写される。第二転写工程のよって配置された素子の位置
が画像表示装置などの最終製品の画素に対応する位置で
あるとすると、当初の素子22間のピッチの略整数倍が
第二転写工程によって配置された素子22のピッチとな
る。ここで第一基板20から一時保持用部材21での離
間したピッチの拡大率をnとし、一時保持用部材21か
ら第二基板25での離間したピッチの拡大率をmとする
と、略整数倍の値EはE=nxmであらわされる。拡大
率n、mはそれぞれ整数であっても良く、整数でなくと
もEが整数となる組み合わせ(例えばn=2.4でm=5)
であれば良い。
【0040】第二基板25上に樹脂形成チップ24ごと
離間された各素子22には、配線が施される。この時、
先に形成した電極パッド等を利用して接続不良を極力抑
えながらの配線がなされる。この配線は例えば素子22
が発光ダイオードなどの発光素子の場合には、p電極、
n電極への配線を含み、液晶制御素子の場合は、選択信
号線、電圧線や、配向電極膜などの配線等を含む。
【0041】図9に示した二段階拡大転写法において
は、第一転写後の離間したスペースを利用して電極パッ
ドや樹脂固めなどを行うことができ、そして第二転写後
に配線が施されるが、先に形成した電極パッド等を利用
して接続不良を極力抑えながらの配線がなされる。従っ
て、画像表示装置の歩留まりを向上させることができ
る。また、本例の二段階拡大転写法においては、素子間
の距離を離間する工程が2工程であり、このような素子
間の距離を離間する複数工程の拡大転写を行うことで、
実際は転写回数が減ることになる。すなわち、例えば、
ここで第一基板20から一時保持用部材21での離間し
たピッチの拡大率を2(n=2)とし、一時保持用部材
21から第二基板25での離間したピッチの拡大率を2
(m=2)とすると、仮に一度の転写で拡大した範囲に
転写しようとしたときでは、最終拡大率が2×2の4倍
で、その二乗の16回の転写すなわち第一基板のアライ
メントを16回行う必要が生ずるが、本例の二段階拡大
転写法では、アライメントの回数は第一転写工程での拡
大率2の二乗の4回と第二転写工程での拡大率2の二乗
の4回を単純に加えただけの計8回で済むことになる。
即ち、同じ転写倍率を意図する場合においては、(n+
m)=n+2nm+mであることから、必ず2n
m回だけ転写回数を減らすことができることになる。従
って、製造工程も回数分だけ時間や経費の節約となり、
特に拡大率の大きい場合に有益となる。
【0042】次に、上記二段階拡大転写法において表示
素子として用いられる樹脂形成チップ24について説明
する。図10及び図11に示すように、樹脂形成チップ
24は略平板上でその主たる面が略正方形状とされる。
この樹脂形成チップ24の形状は樹脂23を固めて形成
された形状であり、具体的には未硬化の樹脂を各素子2
2を含むように全面に塗布し、これを硬化した後で縁の
部分をダイシング等で切断することで得られる形状であ
る。
【0043】略平板状の樹脂23の表面側と裏面側には
それぞれ電極パッド26,27が形成される。これら電
極パッド26,27の形成は全面に電極パッド26,2
7の材料となる金属層や多結晶シリコン層などの導電層
を形成し、フォトリソグラフィー技術により所要の電極
形状にパターンニングすることで形成される。これら電
極パッド26,27は発光素子である素子22のp電極
とn電極にそれぞれ接続するように形成されており、必
要な場合には樹脂23にビアホールなどが形成される。
【0044】ここで電極パッド26,27は樹脂形成チ
ップ24の表面側と裏面側にそれぞれ形成されている
が、一方の面に両方の電極パッドを形成することも可能
である。電極パッド26,27の位置が平板上ずれてい
るのは、最終的な配線形成時に上側からコンタクトをと
っても重ならないようにするためである。電極パッド2
6,27の形状も正方形に限定されず他の形状としても
良い。
【0045】このような樹脂形成チップ24を構成する
ことで、素子22の周りが樹脂23で被覆され平坦化に
よって精度良く電極パッド26,27を形成できるとと
もに素子22に比べて広い領域に電極パッド26,27
を延在でき、次の第二転写工程での転写を吸着治具で進
める場合には取り扱いが容易になる。後述するように、
最終的な配線が続く第二転写工程の後に行われるため、
比較的大き目のサイズの電極パッド26,27を利用し
た配線を行うことで、配線不良が未然に防止される。
【0046】上記素子22はGaN系の発光ダイオード
であり、たとえばサファイア基板上に結晶成長される素
子である。このようなGaN系の発光ダイオードでは、
基板を透過するレーザ照射によってレーザアブレーショ
ンが生じ、GaNの窒素が気化する現象にともなってサ
ファイア基板とGaN系の成長層の間の界面で膜剥がれ
が生じ、素子分離を容易なものにできる特徴を有してい
る。
【0047】その構造については、図12(a)及び
(b)に示すように、GaN系半導体層からなる下地成
長層31上に選択成長された六角錐形状のGaN層32
が形成されている。なお、下地成長層31上には図示し
ない絶縁膜が存在し、六角錐形状のGaN層32はその
絶縁膜を開口した部分にMOCVD法などによって形成
される。このGaN層32は、成長時に使用されるサフ
ァイア基板の主面をC面とした場合にS面(1−101
面)で覆われたピラミッド型の成長層であり、シリコン
をドープさせた領域である。このGaN層32の傾斜し
たS面の部分はダブルへテロ構造のクラッドとして機能
する。GaN層32の傾斜したS面を覆うように活性層
であるInGaN層33が形成されており、その外側に
マグネシウムドープのGaN層34が形成される。この
マグネシウムドープのGaN層34もクラッドとして機
能する。
【0048】このような発光ダイオードには、上記電極
パッド26,27と接続されるp電極35とn電極36
が形成されている。p電極35はマグネシウムドープの
GaN層34上に形成されるNi/Pt/AuまたはN
i(Pd)/Pt/Auなどの金属材料を蒸着して形成
される。n電極36は前述の図示しない絶縁膜を開口し
た部分でTi/Al/Pt/Auなどの金属材料を蒸着
して形成される。なお、下地成長層31の裏面側からn
電極取り出しを行う場合は、n電極36の形成は下地成
長層31の表面側には不要となる。
【0049】このような構造のGaN系の発光ダイオー
ドは、青色発光も可能な素子であって、特にレーザアブ
レーションよって比較的簡単にサファイア基板から剥離
することができ、レーザビームを選択的に照射すること
で選択的な剥離が実現される。なお、GaN系の発光ダ
イオードとしては、平板上や帯状に活性層が形成される
構造であっても良く、上端部にC面が形成された角錐構
造のものであっても良い。また、他の窒化物系発光素子
や化合物半導体素子などであっても良い。
【0050】次に、図13から図19までを参照しなが
ら、図9に示す発光素子の配列方法の具体的手法につい
て説明する。先ず、図13に示すように、第一基板41
の主面上には複数の発光ダイオード42がマトリクス状
に形成されている。発光ダイオード42の大きさは約2
0μm程度とすることができる。第一基板41の構成材
料としてはサファイア基板などのように光ダイオード4
2に照射するレーザの波長の透過率の高い材料が用いら
れる。発光ダイオード42にはp電極などまでは形成さ
れているが最終的な配線は未だなされておらず、素子間
分離の溝42gが形成されていて、個々の発光ダイオー
ド42は分離できる状態にある。この溝42gの形成は
例えば反応性イオンエッチングで行う。また、上記第一
基板41の発光ダイオード42が形成されていない領域
には、配列される発光ダイオード42の位置合わせの基
準となるアライメントマーク40が形成されている。こ
のアライメントマーク40は、例えば十字形状のパター
ンとして形成される。このような第一基板41を一時保
持用部材43に対峙させて図13に示すように選択的な
転写を行う。
【0051】一時保持用部材43の第一基板41に対峙
する面には剥離層44と接着剤層45が2層になって形
成されている。ここで一時保持用部材43の例として
は、ガラス基板、石英ガラス基板、プラスチック基板な
どを用いることができ、一時保持用部材43上の剥離層
44の例としては、フッ素コート、シリコーン樹脂、水
溶性接着剤(例えばポリビニルアルコール:PVA)、
ポリイミドなどを用いることができる。また一時保持用
部材43の接着剤層45としては紫外線(UV)硬化型
接着剤、熱硬化性接着剤、熱可塑性接着剤のいずれかか
らなる層を用いることができる。一例としては、一時保
持用部材43として石英ガラス基板を用い、剥離層44
としてポリイミド膜4μmを形成後、接着剤層45とし
てのUV硬化型接着剤を約20μm厚で塗布する。
【0052】一時保持用部材43の接着剤層45は、硬
化した領域45sと未硬化領域45yが混在するように
調整され、未硬化領域45yに選択転写にかかる発光ダ
イオード42が位置するように位置合わせされる。硬化
した領域45sと未硬化領域45yが混在するような調
整は、例えばUV硬化型接着剤を露光機にて選択的に2
00μmピッチでUV露光し、発光ダイオード42を転
写するところは未硬化でそれ以外は硬化させてある状態
にすればよい。このようなアライメントの後、転写対象
位置の発光ダイオード42に対しレーザを第一基板41
の裏面から照射し、当該発光ダイオード42を第一基板
41からレーザアブレーションを利用して剥離する。G
aN系の発光ダイオード42はサファイアとの界面で金
属のGaと窒素に分解することから、比較的簡単に剥離
できる。照射するレーザとしてはエキシマレーザ、高調
波YAGレーザなどが用いられる。
【0053】このとき、上記アライメントマーク40を
発光ダイオード42の位置決めの基準としてレーザ照射
を行い、転写対象となる発光ダイオード42のみをレー
ザアブレーションにより剥離し、一時保持用部材43上
に転写する。具体的には、上記アライメントマーク40
とレーザを選択的に照射するためのマスク(図示は省略
する。)に設けられたアライメントマークとを用い、第
一基板41とマスクとの最初の位置合わせ(原点出し)
をし、順次発光ダイオード42にレーザ光を照射してこ
れを剥離する。この場合の転写方法は、先の図4あるい
は図5に示すプロセスと同様である。また、本例では、
図14に示すように、上記アライメントマーク40もレ
ーザアブレーションにより剥離し一時保持用部材43上
に転写する。これは、後の転写工程においてもアライメ
ントマークとして利用するためである。
【0054】このレーザアブレーションを利用した剥離
によって、選択照射にかかる発光ダイオード42はGa
N層と第一基板41の界面で分離し、反対側の接着剤層
45にp電極部分を突き刺すようにして転写される。他
のレーザが照射されない領域の発光ダイオード42につ
いては、対応する接着剤層45の部分が硬化した領域s
であり、レーザも照射されていないために、一時保持用
部材43側に転写されることはない。なお、図13では
1つの発光ダイオード42だけが選択的にレーザ照射さ
れているが、nピッチ分だけ離間した領域においても同
様に発光ダイオード42はレーザ照射されているものと
する。このような選択的な転写によっては発光ダイオー
ド42第一基板41上に配列されている時よりも離間し
て一時保持用部材43上に配列される。
【0055】発光ダイオード42は一時保持用部材43
の接着剤層45に保持された状態で、発光ダイオード4
2の裏面がn電極側(カソード電極側)になっていて、
発光ダイオード42の裏面には樹脂(接着剤)がないよ
うに除去、洗浄されているため、図14に示すように電
極パッド46を形成すれば、電極パッド46は発光ダイ
オード42の裏面と電気的に接続される。
【0056】接着剤層45の洗浄の例としては酸素プラ
ズマで接着剤用樹脂をエッチング、UVオゾン照射にて
洗浄する。かつ、レーザにてGaN系発光ダイオードを
サファイア基板からなる第一基板41から剥離したとき
には、その剥離面にGaが析出しているため、そのGa
をエッチングすることが必要であり、NaOH水溶液も
しくは希硝酸で行うことになる。その後、電極パッド4
6をパターニングする。このときのカソード側の電極パ
ッドは約60μm角とすることができる。電極パッド4
6としては透明電極(ITO、ZnO系など)もしくは
Ti/Al/Pt/Auなどの材料を用いる。透明電極
の場合は発光ダイオードの裏面を大きく覆っても発光を
さえぎることがないので、パターニング精度が粗く、大
きな電極形成ができ、パターニングプロセスが容易にな
る。
【0057】上記電極パッド46の形成の後、ダイシン
グプロセスにより発光ダイオード42毎に硬化した接着
剤層45を分断し、各発光ダイオード42に対応した樹
脂形成チップとする。ここで、ダイシングプロセスは、
機械的手段を用いたダイシング、あるいはレーザビーム
を用いたレーザダイシングにより行う。ダイシングによ
る切り込み幅は画像表示装置の画素内の接着剤層45で
覆われた発光ダイオード42の大きさに依存するが、例
えば20μm以下の幅の狭い切り込みが必要なときに
は、上記レーザビームを用いたレーザによる加工を行う
ことが必要である。このとき、レーザビームとしては、
エキシマレーザ、高調波YAGレーザ、炭酸ガスレーザ
などを用いることができる。
【0058】図15は一時保持用部材44から発光ダイ
オード42及びアライメントマーク40を第二の一時保
持用部材47に転写し、発光ダイオード42のアノード
電極(p電極)側のビアホール50を形成した後、アノ
ード側電極パッド49を形成し、樹脂からなる接着剤層
45をダイシングした状態を示している。このダイシン
グの結果、素子分離溝51が形成され、発光ダイオード
42は素子ごとに区分けされたものになる。素子分離溝
51はマトリクス状の各発光ダイオード42を分離する
ため、平面パターンとしては縦横に延長された複数の平
行線からなる。素子分離溝51の底部では第二の一時保
持用部材47の表面が臨む。第二の一時保持用部材47
は、一例としてプラスチック基板にUV粘着材が塗布し
てある、いわゆるダイシングシートであり、UVが照射
されると粘着力が低下するものを利用できる。
【0059】このプロセスの例として、接着剤層45の
表面を酸素プラズマで発光ダイオード42の表面が露出
してくるまでエッチングする。ビアホール50の形成
は、やはりエキシマレーザ、高調波YAGレーザ、炭酸
ガスレーザなどを用いて行う。このとき、ビアホールは
約3〜7μmの径を開けることになる。アノード側電極
パッドはNi/Pt/Auなどで形成する。ダイシング
プロセスは上記の通り、レーザビームを用いたダイシン
グにより行う。その切り込み幅は画像表示装置の画素内
の樹脂からなる接着剤層45で覆われた発光ダイオード
42の大きさに依存する。一例として、エキシマレーザ
にて幅約40μmの溝加工を行い、チップの形状を形成
する。
【0060】次に、機械的手段を用いて発光ダイオード
42が第二の一時保持用部材47から剥離される。この
とき、第二の一時保持用部材47上には剥離層48が形
成されている。この剥離層48は例えばフッ素コート、
シリコーン樹脂、水溶性接着剤(例えばPVA)、ポリ
イミドなどを用いて作成することができる。このような
剥離層48を形成した一時保持部材47の裏面から例え
ばYAG第3高調波レーザを照射する。これにより、例
えば剥離層48としてポリイミドを形成した場合では、
ポリイミドと石英基板の界面でポリイミドのアブレーシ
ョンにより剥離が発生して、各発光ダイオード42は第
二の一時保持部材47から上記機械的手段により容易に
剥離可能となる。
【0061】図16は、第二の一時保持用部材47上に
配列している発光ダイオード42を吸着装置53でピッ
クアップするところを示した図である。このときの吸着
孔55は画像表示装置の画素ピッチにマトリクス状に開
口していて、発光ダイオード42を多数個、一括で吸着
できるようになっている。このときの開口径は、例えば
約φ100μmで600μmピッチのマトリクス状に開
口されて、一括で約300個を吸着できる。このときの
吸着孔55の部材は例えば、Ni電鋳により作製したも
の、もしくはステンレス(SUS)などの金属板52を
エッチングで穴加工したものが使用され、金属板52の
吸着孔55の奥には、吸着チャンバ54が形成されてお
り、この吸着チャンバ54を負圧に制御することで発光
ダイオード42の吸着が可能になる。発光ダイオード4
2はこの段階で樹脂43で覆われており、その上面は略
平坦化されており、このために吸着装置53による選択
的な吸着を容易に進めることができる。
【0062】本例では、第二の一時保持用部材47上に
転写された発光ダイオード42と上記吸着装置53の位
置合わせにも、上記アライメントマーク40を用いる。
上記アライメントマーク40は、上記発光ダイオード4
2と同時に第二の一時保持用部材47上に転写されたも
のであるので、相対位置精度は第一基板41上での状態
が維持されている。そこで、このアライメントマーク4
0を位置決めの基準として上記吸着装置53の最初の位
置決めを行えば、正確な転写を行うことが可能である。
【0063】図17は発光ダイオード42を第二基板6
0に転写するところを示した図である。第二基板60に
装着する際に第二基板60にあらかじめ接着剤層56が
塗布されており、その発光ダイオード42下面の接着剤
層56を硬化させ、発光ダイオード42を第二基板60
に固着して配列させることができる。この装着時には、
吸着装置53の吸着チャンバ54が圧力の高い状態とな
り、吸着装置53と発光ダイオード42との吸着による
結合状態は解放される。接着剤層56はUV硬化型接着
剤、熱硬化性接着剤、熱可塑性接着剤などによって構成
することができる。発光ダイオード42が配置される位
置は、一時保持用部材43、47上での配列よりも離間
したものとなる。そのとき接着剤層56の樹脂を硬化さ
せるエネルギーは第二基板60の裏面から供給される。
UV硬化型接着剤の場合はUV照射装置にて、熱硬化性
接着剤の場合はレーザにて発光ダイオード42の下面の
み硬化させ、熱可塑性接着剤場合は、同様にレーザ照射
にて接着剤を溶融させ接着を行う。
【0064】また、第二基板60上にシャドウマスクと
しても機能する電極層57を配設し、特に電極層57の
画面側の表面すなわち当該表示装置を見る人がいる側の
面に黒クロム層58を形成する。このようにすることで
画像のコントラストを向上させることができると共に、
黒クロム層58でのエネルギー吸収率を高くして、選択
的に照射されるビーム73によって接着剤層56が早く
硬化するようにすることができる。この転写時のUV照
射としては、UV硬化型接着剤の場合は約1000mJ/cm2
照射する。
【0065】図18はRGBの3色の発光ダイオード4
2、61、62を第二基板60に配列させ絶縁層59を
塗布した状態を示す図である。図16および図17で用
いた吸着装置53をそのまま使用して、第二基板60に
マウントする位置をその色の位置にずらすだけでマウン
トすると、画素としてのピッチは一定のまま3色からな
る画素を形成できる。絶縁層59としては透明エポキシ
接着剤、UV硬化型接着剤、ポリイミドなどを用いるこ
とができる。3色の発光ダイオード42、61、62は
必ずしも同じ形状でなくとも良い。図18では赤色の発
光ダイオード61が六角錐のGaN層を有しない構造と
され、他の発光ダイオード42、62とその形状が異な
っているが、この段階では各発光ダイオード42、6
1、62は既に樹脂形成チップとして樹脂43で覆われ
ており、素子構造の違いにもかかわらず同一の取り扱い
が実現される。
【0066】次に、図19に示すように、発光ダイオー
ド42の電極パッド46,49や第二基板60上の電極
層57に対応して、これらを電気的に接続するために開
口部(ビアホール)65、66、67、68、69、7
0を形成し、さらに配線を形成する。この開口部の形成
も例えばレーザビームを用いて行う。
【0067】このときに形成する開口部すなわちビアホ
ールは、発光ダイオード42、61、62の電極パッド
46、49の面積を大きくしているので、ビアホール形
状は大きく、ビアホールの位置精度も各発光ダイオード
に直接形成するビアホールに比べて粗い精度で形成でき
る。例えば、このときのビアホールは約60μm角の電
極パッド46、49に対し、約φ20μmのものを形成
できる。また、ビアホールHの深さは配線基板と接続す
るもの、アノード電極と接続するもの、カソード電極と
接続するものの3種類の深さがあるので、形成に当たっ
ては例えばレーザのパルス数でこれを制御し、最適な深
さを開口する。
【0068】絶縁層59に開口部65、66、67、6
8、69、70を形成した後、発光ダイオード42、6
1、62のアノード、カソードの電極パッドと第二基板
60の配線用の電極層57を接続する配線63、64、
71を形成する。その後、保護層を配線上に形成し、画
像表示装置のパネルは完成する。このときの保護層は図
18の絶縁層59と同様、透明エポキシ接着剤などの材
料が使用できる。この保護層は加熱硬化し配線を完全に
覆う。この後、パネル端部の配線からドライバーICを
接続して駆動パネルを製作することになる。
【0069】上述のような発光素子の配列方法において
は、一時保持用部材43に発光ダイオード42を保持さ
せた時点で既に、素子間の距離が大きくされ、その広が
った間隔を利用して比較的サイズの電極パッド46、4
9などを設けることが可能となる。それら比較的サイズ
の大きな電極パッド46、49を利用した配線が行われ
るために、素子サイズに比較して最終的な装置のサイズ
が著しく大きな場合であっても容易に配線を形成でき
る。また、本例の発光素子の配列方法では、発光ダイオ
ード42の周囲が硬化した接着剤層45で被覆され平坦
化によって精度良く電極パッド46,49を形成できる
とともに素子に比べて広い領域に電極パッド46,49
を延在でき、次の第二転写工程での転写を吸着治具で進
める場合には取り扱いが容易になる。
【0070】
【発明の効果】以上の説明からも明らかなように、本発
明の転写方法によれば、素子の位置決めを素子本来の機
能や形状を制限することなく安価に且つ高速に行うこと
ができ、微細な素子を容易に転写することが可能であ
る。
【0071】また、本発明の素子の配列方法によれば、
上記転写方法の利点をそのまま生かして素子の転写を効
率的、確実に行うことができ、素子間の距離を大きくす
る拡大転写を円滑に実施することが可能である。同様
に、本発明の画像表示装置の製造方法によれば、密な状
態すなわち集積度を高くして微細加工を施して作成され
た発光素子を、効率よく離間して再配置することがで
き、したがって精度の高い画像表示装置を生産性良く製
造することが可能である。
【図面の簡単な説明】
【図1】素子及びアライメントマークを形成した第一基
板の一例を示すものであり、(a)は概略断面図、
(b)は概略平面図である。
【図2】マスクの一例を示す概略平面図である。
【図3】転写装置の位置構成例を示す模式図である。
【図4】転写プロセスの一例を示す概略断面図である。
【図5】マスクの移動操作を操作順に示す模式的な平面
図である。
【図6】各素子にアライメントマークを形成した状態を
示す模式的な平面図である。
【図7】各素子の形状自体をアライメントマークとして
利用した例を示す模式的な平面図である。
【図8】素子の配列自体をアライメントマークとして利
用する例を示す模式的な平面図である。
【図9】素子の配列方法を示す模式図である。
【図10】樹脂形成チップの概略斜視図である。
【図11】樹脂形成チップの概略平面図である。
【図12】発光素子の一例を示す図であって、(a)は
断面図、(b)は平面図である。
【図13】第一転写工程を示す概略断面図である。
【図14】電極パッド形成工程を示す概略断面図であ
る。
【図15】第二の一時保持用部材への転写後の電極パッ
ド形成工程及びダイシング工程を示す概略断面図であ
る。
【図16】吸着工程を示す概略断面図である。
【図17】第二転写工程を示す概略断面図である。
【図18】絶縁層の形成工程を示す概略断面図である。
【図19】ビアホール形成及び配線形成工程を示す概略
断面図である。
【符号の説明】
1 第一基板 2 素子 3 アライメントマーク 4 マスク 7 第二基板 8 UV硬化性接着剤層 11 第一ステージ 12 第二ステージ 13 マスクステージ 16 マーク検出機構 40 アライメントマーク 41 第一基板 42 発光ダイオード 43 一時保持用部材 47 第二の一時保持用部材 53 吸着装置 60 第二基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 土居 正人 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 Fターム(参考) 5C094 AA43 BA03 BA26 CA19 GB01 5F041 CA04 CA40 CA46 CA65 CA82 CA92 DA13 DA20 FF06 5G435 AA17 CC09 KK05

Claims (15)

    【特許請求の範囲】
  1. 【請求項1】 第一基板上に配列された素子を第二基板
    上に転写する転写方法において、上記第一基板上の素子
    が形成されていない領域に位置合わせ用のアライメント
    マークを形成し、当該アライメントマークを位置合わせ
    の基準として素子を第二基板上に転写することを特徴と
    する素子の転写方法。
  2. 【請求項2】 上記アライメントマークを上記第一基板
    上に配列される全ての素子の位置合わせの基準とするこ
    とを特徴とする請求項1記載の素子の転写方法。
  3. 【請求項3】 上記アライメントマークを位置合わせの
    基準として第一基板上に配列される素子のうち転写対象
    となる素子のみを選択的に第二基板上に転写することを
    特徴とする請求項1記載の素子の転写方法。
  4. 【請求項4】 上記素子を第一基板上での配列間隔より
    も離間して第二基板上に転写することを特徴とする請求
    項1記載の素子の転写方法。
  5. 【請求項5】 上記アライメントマークは、上記素子の
    形成と同時に第一基板上に形成することを特徴とする請
    求項1記載の素子の転写方法。
  6. 【請求項6】 上記アライメントマークを第二基板上に
    転写し、第二基板上に転写された素子の位置合わせの基
    準とすることを特徴とする請求項1記載の素子の転写方
    法。
  7. 【請求項7】 転写対象となる素子に対応して開口部を
    形成したマスクを用い、第一基板の裏面側から当該マス
    クを介してレーザ光を照射し、転写対象となる素子を第
    一基板から剥離して第二基板上に転写することを特徴と
    する請求項1記載の素子の転写方法。
  8. 【請求項8】 上記アライメントマークを基準として上
    記第一基板とマスクの位置合わせを行うことを特徴とす
    る請求項7記載の素子の転写方法。
  9. 【請求項9】 上記第一基板のアライメントマークと位
    置合わせするためのアライメントマークが上記マスクに
    形成されていることを特徴とする請求項8記載の素子の
    転写方法。
  10. 【請求項10】 上記アライメントマーク同士を位置合
    わせして第一基板とマスクの位置合わせした後、これを
    原点として上記マスクを順次移動し、転写対象となる素
    子を順次第二基板上に転写することを特徴とする請求項
    9記載の素子の転写方法。
  11. 【請求項11】 上記素子は窒化物半導体を用いた半導
    体素子であることを特徴とする請求項7記載の素子の転
    写方法。
  12. 【請求項12】 第一基板上に配列された複数の素子を
    第二基板上に配列する素子の配列方法において、前記第
    一基板上で前記素子が配列された状態よりは離間した状
    態となるように前記素子を転写して一時保持用部材に該
    素子を保持させる第一転写工程と、前記一時保持用部材
    に保持された前記素子をさらに離間して前記第二基板上
    に転写する第二転写工程を有し、上記第一転写工程にお
    いては、上記第一基板上の素子が形成されていない領域
    に位置合わせ用のアライメントマークを形成し、当該ア
    ライメントマークを位置合わせの基準として素子を一時
    保持用部材上に転写することを特徴とする素子の配列方
    法。
  13. 【請求項13】 上記第一転写工程において上記第一基
    板上のアライメントマークを一時保持用部材に転写し、
    第二転写工程において当該アライメントマークを位置合
    わせの基準として素子を第二基板上に転写することを特
    徴とする請求項12記載の素子の配列方法。
  14. 【請求項14】 発光素子をマトリクス状に配置した画
    像表示装置の製造方法において、第一基板上で発光素子
    が配列された状態よりは離間した状態となるように前記
    発光素子を転写して一時保持用部材に前記発光素子を保
    持させる第一転写工程と、前記一時保持用部材に保持さ
    れた前記発光素子をさらに離間して第二基板上に転写す
    る第二転写工程と、前記各発光素子に接続させる配線を
    形成する配線形成工程とを有し、上記第一転写工程にお
    いては、上記第一基板上の発光素子が形成されていない
    領域に位置合わせ用のアライメントマークを形成し、当
    該アライメントマークを位置合わせの基準として発光素
    子を一時保持用部材上に転写することを特徴とする画像
    表示装置の製造方法。
  15. 【請求項15】 上記第一転写工程において上記第一基
    板上のアライメントマークを一時保持用部材に転写し、
    第二転写工程において当該アライメントマークを位置合
    わせの基準として発光素子を第二基板上に転写すること
    を特徴とする請求項14記載の画像表示装置の製造方
    法。
JP2001145969A 2001-05-16 2001-05-16 素子の転写方法及び画像表示装置の製造方法 Expired - Fee Related JP4701537B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001145969A JP4701537B2 (ja) 2001-05-16 2001-05-16 素子の転写方法及び画像表示装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001145969A JP4701537B2 (ja) 2001-05-16 2001-05-16 素子の転写方法及び画像表示装置の製造方法

Publications (2)

Publication Number Publication Date
JP2002344028A true JP2002344028A (ja) 2002-11-29
JP4701537B2 JP4701537B2 (ja) 2011-06-15

Family

ID=18991693

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001145969A Expired - Fee Related JP4701537B2 (ja) 2001-05-16 2001-05-16 素子の転写方法及び画像表示装置の製造方法

Country Status (1)

Country Link
JP (1) JP4701537B2 (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006293353A (ja) * 2005-04-07 2006-10-26 Samsung Sdi Co Ltd 平板表示装置及びその製造方法
DE102007030129A1 (de) * 2007-06-29 2009-01-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente und optoelektronisches Bauelement
JP2010506393A (ja) * 2006-10-03 2010-02-25 プラスティック ロジック リミテッド 歪み許容プロセシング
JP2010205943A (ja) * 2009-03-04 2010-09-16 Canon Inc 機能性領域の移設方法、ledアレイ、ledプリンタヘッド、及びledプリンタ
JP2012023144A (ja) * 2010-07-13 2012-02-02 Toshiba Corp ワイドギャップ半導体基板およびワイドギャップ半導体装置の製造方法
CN105723528A (zh) * 2015-11-04 2016-06-29 歌尔声学股份有限公司 微发光二极管的转移方法、制造方法、装置和电子设备
JP2018124524A (ja) * 2017-02-04 2018-08-09 パイクリスタル株式会社 アクティブマトリクス基板
WO2018216318A1 (ja) * 2017-05-26 2018-11-29 シャープ株式会社 半導体モジュールおよびその製造方法
WO2019059628A1 (ko) * 2017-09-19 2019-03-28 엘지이노텍 주식회사 반도체 모듈 및 이를 포함하는 표시 장치
CN110088886A (zh) * 2019-03-20 2019-08-02 京东方科技集团股份有限公司 微发光二极管转移设备、转移微发光二极管的方法、显示设备
JP2020042247A (ja) * 2018-09-13 2020-03-19 芝浦メカトロニクス株式会社 素子実装装置及び素子実装基板の製造方法
CN111415955A (zh) * 2019-01-08 2020-07-14 群创光电股份有限公司 显示装置及其制造方法
CN112542398A (zh) * 2019-09-20 2021-03-23 东贝光电科技股份有限公司 微型led面板的制造方法及其微型led面板
CN113394137A (zh) * 2021-06-09 2021-09-14 成都辰显光电有限公司 微发光器件的转印装置、转印方法及显示面板
JPWO2020174909A1 (ja) * 2019-02-26 2021-12-02 京セラ株式会社 マイクロled素子搭載基板およびそれを用いた表示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275485A (ja) * 1993-03-23 1994-09-30 Mitsubishi Electric Corp 半導体光素子製造用アライメントマーカの製造方法およびマスクアライメント方法
JPH07169673A (ja) * 1993-12-15 1995-07-04 Mitsubishi Electric Corp 光デバイスの製造方法
JPH11142878A (ja) * 1997-11-12 1999-05-28 Sharp Corp 表示用トランジスタアレイパネルの形成方法
JPH11307878A (ja) * 1998-04-27 1999-11-05 Sharp Corp 光入出力素子アレイ装置の製造法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275485A (ja) * 1993-03-23 1994-09-30 Mitsubishi Electric Corp 半導体光素子製造用アライメントマーカの製造方法およびマスクアライメント方法
JPH07169673A (ja) * 1993-12-15 1995-07-04 Mitsubishi Electric Corp 光デバイスの製造方法
JPH11142878A (ja) * 1997-11-12 1999-05-28 Sharp Corp 表示用トランジスタアレイパネルの形成方法
JPH11307878A (ja) * 1998-04-27 1999-11-05 Sharp Corp 光入出力素子アレイ装置の製造法

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8953138B2 (en) 2005-04-07 2015-02-10 Samsung Display Co., Ltd. Flat panel display and method of fabricating the same
JP2006293353A (ja) * 2005-04-07 2006-10-26 Samsung Sdi Co Ltd 平板表示装置及びその製造方法
JP2010506393A (ja) * 2006-10-03 2010-02-25 プラスティック ロジック リミテッド 歪み許容プロセシング
DE102007030129A1 (de) * 2007-06-29 2009-01-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente und optoelektronisches Bauelement
US8461601B2 (en) 2007-06-29 2013-06-11 Osram Opto Semiconductors Gmbh Method for producing a plurality of optoelectronic devices, and optoelectronic device
JP2010205943A (ja) * 2009-03-04 2010-09-16 Canon Inc 機能性領域の移設方法、ledアレイ、ledプリンタヘッド、及びledプリンタ
US8841681B2 (en) 2010-07-13 2014-09-23 Kabushiki Kaisha Toshiba Wide-gap semiconductor substrate and method to fabricate wide-gap semiconductor device using the same
JP2012023144A (ja) * 2010-07-13 2012-02-02 Toshiba Corp ワイドギャップ半導体基板およびワイドギャップ半導体装置の製造方法
CN105723528A (zh) * 2015-11-04 2016-06-29 歌尔声学股份有限公司 微发光二极管的转移方法、制造方法、装置和电子设备
JP2018124524A (ja) * 2017-02-04 2018-08-09 パイクリスタル株式会社 アクティブマトリクス基板
JP6995333B2 (ja) 2017-02-04 2022-01-14 パイクリスタル株式会社 アクティブマトリクス基板およびアクティブマトリクス基板の製造方法
JPWO2018216318A1 (ja) * 2017-05-26 2020-03-26 シャープ株式会社 半導体モジュールおよびその製造方法
WO2018216318A1 (ja) * 2017-05-26 2018-11-29 シャープ株式会社 半導体モジュールおよびその製造方法
US11251134B2 (en) 2017-05-26 2022-02-15 Sharp Kabushiki Kaisha Semiconductor module and method for manufacturing same
US11158668B2 (en) 2017-09-19 2021-10-26 Lg Innotek Co., Ltd. Semiconductor module and display device including same
WO2019059628A1 (ko) * 2017-09-19 2019-03-28 엘지이노텍 주식회사 반도체 모듈 및 이를 포함하는 표시 장치
JP2020042247A (ja) * 2018-09-13 2020-03-19 芝浦メカトロニクス株式会社 素子実装装置及び素子実装基板の製造方法
JP7154074B2 (ja) 2018-09-13 2022-10-17 芝浦メカトロニクス株式会社 素子実装装置及び素子実装基板の製造方法
CN111415955A (zh) * 2019-01-08 2020-07-14 群创光电股份有限公司 显示装置及其制造方法
JPWO2020174909A1 (ja) * 2019-02-26 2021-12-02 京セラ株式会社 マイクロled素子搭載基板およびそれを用いた表示装置
JP7105362B2 (ja) 2019-02-26 2022-07-22 京セラ株式会社 マイクロled素子搭載基板およびそれを用いた表示装置
CN110088886A (zh) * 2019-03-20 2019-08-02 京东方科技集团股份有限公司 微发光二极管转移设备、转移微发光二极管的方法、显示设备
CN110088886B (zh) * 2019-03-20 2022-09-09 京东方科技集团股份有限公司 微发光二极管转移设备、转移微发光二极管的方法、显示设备
CN112542398A (zh) * 2019-09-20 2021-03-23 东贝光电科技股份有限公司 微型led面板的制造方法及其微型led面板
CN113394137A (zh) * 2021-06-09 2021-09-14 成都辰显光电有限公司 微发光器件的转印装置、转印方法及显示面板

Also Published As

Publication number Publication date
JP4701537B2 (ja) 2011-06-15

Similar Documents

Publication Publication Date Title
JP4055405B2 (ja) 電子部品及びその製造方法
US7091525B2 (en) Apparatus for producing a display unit
JP3608615B2 (ja) 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
US7501752B2 (en) Color image display unit
JP2002313914A (ja) 配線形成方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP3994681B2 (ja) 素子の配列方法及び画像表示装置の製造方法
JP2003098977A (ja) 素子の転写方法、素子の配列方法、及び画像表示装置の製造方法
JP4701537B2 (ja) 素子の転写方法及び画像表示装置の製造方法
JP4734770B2 (ja) 樹脂形成素子の製造方法、画像表示装置の製造方法、および照明装置の製造方法
JP3890921B2 (ja) 素子の配列方法及び画像表示装置の製造方法
JP4078825B2 (ja) 回路基板の製造方法、並びに表示装置の製造方法
JP2002314053A (ja) チップ部品の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2002343944A (ja) 電子部品の転写方法及び素子の配列方法、画像表示装置の製造方法
JP2003078170A (ja) 回路素子の検査方法及びその検査構造、回路素子内蔵基板及びその製造方法、並びに電気回路装置及びその製造方法
JP2002314123A (ja) 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2003162231A (ja) 素子の製造方法、素子の配列方法及び画像表示装置の製造方法
JP2002351054A (ja) 位置合わせ用マーク及びこれを用いた位置合わせ方法、素子の転写方法
JP2002158237A (ja) 素子の転写方法及び素子の実装方法
JP2002368288A (ja) 素子の配列方法及び画像表示装置の製造方法
JP2003060242A (ja) 素子の実装方法、素子の配列方法及び画像表示装置の製造方法
JP4103369B2 (ja) 部品の実装方法
JP2003077984A (ja) 素子の位置決め方法、素子の取り出し方法、素子の転写方法、素子の配列方法及び画像表示装置の製造方法
JP2002313981A (ja) チップ部品の作製方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP4126913B2 (ja) 半導体発光素子、画像表示装置、照明装置及びこれらの製造方法
JP2003029670A (ja) 表示パネル及び画像表示装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050510

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050527

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101021

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110221

LAPS Cancellation because of no payment of annual fees