JP4370796B2 - 半導体装置、半導体装置の製造方法及び電子機器 - Google Patents
半導体装置、半導体装置の製造方法及び電子機器 Download PDFInfo
- Publication number
- JP4370796B2 JP4370796B2 JP2003104018A JP2003104018A JP4370796B2 JP 4370796 B2 JP4370796 B2 JP 4370796B2 JP 2003104018 A JP2003104018 A JP 2003104018A JP 2003104018 A JP2003104018 A JP 2003104018A JP 4370796 B2 JP4370796 B2 JP 4370796B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- tile
- electrode
- semiconductor device
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置、半導体装置の製造方法及び電子機器に関する。
【０００２】
【従来の技術】
従来、ある基板に形成された半導体素子を、その基板から微小なタイル形状に切り離して微小タイル状素子を作るエピタキシャルリフトオフ法が考えだされている。その微小タイル状素子はハンドリングされて任意の基板（最終基板）に貼り付けられ、これにより薄膜デバイスを備える基板が形成される（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開２０００−５８５６２号公報
【０００４】
【発明が解決しようとする課題】
ところで、微小タイル状素子が備える半導体素子の電極（端子）と、最終基板に設けられている回路の端子とは電気配線で接続される。その電気配線は、例えば、配線対象となる微小タイル状素子の上面などに設けられた電極とその微小タイル状素子の上面又は側面とが異なる極性である場合、その微小タイル状素子の上面又は側面をまたいで形成しなければならない。
【０００５】
しかしながら、電気配線をワイヤーボンドなどの空中配線で構成すると、その配線に多大な手間がかかり、特に微小な配線をするのは難しく、多大な製造コストが必要となる。また、その電気配線を金属薄膜の蒸着などの手法を用いて単純に形成すると、その電気配線が微小タイル状素子の側面などと短絡してしまう場合がある。また、微小タイル状素子の側面が基板表面に対して急峻な段差を構成している場合、その段差において金属薄膜などからなる電気配線が断線するおそれもある。
【０００６】
さらにまた、その電気配線と微小タイル状素子の側面との間などで寄生容量が発生する場合もあり、微小タイル状素子が高速動作可能な半導体素子を備えていても、その半導体素子を高速に駆動することができないという事態も生じる。
【０００７】
本発明は、上記事情に鑑みてなされたもので、基板上に微小タイル状素子を貼り付けて薄膜デバイス（半導体装置）を構成する場合に、その薄膜デバイスについての配線が短絡すること及び寄生容量が増大することを低減できる半導体装置、半導体装置の製造方法及び電子機器の提供を目的とする。
【０００８】
【課題を解決するための手段】
上記した目的を達成するために本発明の半導体装置は、基板と、前記基板に貼り付けられているものであって微小なタイル形状の素子からなる微小タイル状素子と、前記微小タイル状素子と前記基板とを電気的に接続する配線の通り道となる部位であって、該微小タイル状素子の上面及び側面の一部を少なくとも含む部位に設けられた絶縁物と、少なくとも前記絶縁物の上面を横断するように設けられた配線とを有することを特徴とする。
本発明によれば、微小タイル状素子の上面及び側面の一部に絶縁物を設けて、その絶縁部の上面を配線が通るようにしたので、その配線を微小タイル状素子の側面から絶縁することができる。そこで、本発明によれば、微小タイル状素子上面の電極などと基板上の電極などとを接続する配線が微小タイル状素子の側面に現れている部材に短絡することを防ぐことができる。したがって、本発明によれば、微小タイル状素子上面の電極などと基板上の電極などとを接続する配線を、ワイヤボンドなどの空中配線をすることなく、平面的に簡易に構成することができる。
また、本発明によれば、微小タイル状素子の側面と基板の表面とがなす段差を絶縁物によってなだらかにすることができるので、配線の通り道において急峻な段差がなくなり、断線が生じることを大幅に低減することができる。また、本発明によれば、絶縁物を容易に厚膜化できるので、微小タイル状素子の側面を通る配線の寄生容量を容易に低減することもできる。これらにより本発明によれば、従来よりもコンパクトであり、配線短絡の発生確率が低く、かつ高速に動作する半導体装置を容易に構成することができる。
【０００９】
また、本発明の半導体装置は、前記絶縁物が前記基板における前記配線の通り道となる部位であって、前記微小タイル状素子の側面付近にも設けられていることが好ましい。
本発明によれば、配線の通り道における微小タイル状素子の側面と基板上面との接辺の周辺にも絶縁物が設けられているので、その配線が微小タイル状素子の側面部材に短絡することをより効果的に防ぐことができ、寄生容量をさらに低減することもできる。
【００１０】
また、本発明の半導体装置は、前記絶縁物が前記配線を前記微小タイル状素子の側面から絶縁するものであることが好ましい。
本発明によれば、微小タイル状素子の側面の所望部位などに設けた絶縁物によって、配線がその微小タイル状素子の側面から絶縁されるので、半導体装置の厚みを低減しながら、配線短絡を防ぎ、かつ寄生容量を低減することができる。そこで、本発明によれば、従来よりもコンパクトであり、配線短絡の発生確率が低く、高速に動作する半導体装置を容易に構成することができる。
【００１１】
また、本発明の半導体装置は、前記絶縁物が、樹脂、ガラス、セラミックのいずれかからなることが好ましい。
本発明によれば、例えば樹脂、ガラス又はセラミックなどの構成元となる液状体を微小タイル状素子の側面の所望部位などに塗布し、その後硬化させることなどにより、容易に上記絶縁物を構成することができる。そこで、本発明によれば、従来よりもコンパクトであり、配線短絡の発生確率が低く、高速に動作する半導体装置を安価に提供することができる。
【００１２】
また、本発明の半導体装置は、前記絶縁物が酸化シリコン（ＳｉＯ２）からなることが好ましい。
本発明によれば、液状体であるポリシランサン（スピンオングラス）を微小タイル状素子の側面の所望部位などに塗布し、その後硬化させることにより、絶縁物をなす酸化シリコン（ＳｉＯ２）を構成することができる。そこで、本発明によれば、従来よりもコンパクトであり、配線短絡の発生確率が低く、高速に動作する半導体装置を安価に提供することができる。
【００１３】
また、本発明の半導体装置は、前記絶縁物の厚さが、前記配線を通る所望周波数の電気信号が該絶縁物及び該配線のなす容量によって影響を受けない厚さであることが好ましい。
本発明によれば、絶縁物は容易に厚膜化できるので、微小タイル状素子の側面を通る配線の寄生容量を容易に低減することができる。そこで、例えば特に高速な動作が要求される半導体装置を構成する場合は絶縁物を厚く形成し、高速な動作が要求されない半導体装置を構成する場合は絶縁物を比較的薄く形成するようにしてもよい。したがって、本発明によれば、所望の電気的特性を備えた半導体装置を簡便に構成することができる。
【００１４】
また、本発明の半導体装置は、前記微小タイル状素子が、エピタキシャルリフトオフ法を用いて前記基板に貼り付けられたものであることが好ましい。
本発明によれば、エピタキシャルリフトオフ法、すなわち、上記基板とは別の基板に犠牲層を形成しておき、その犠牲層の上に上記微小タイル状素子をなす半導体素子を形成しておき、犠牲層をエッチングすることにより、半導体素子を基板から切り離して上記微小タイル状素子とする方法を用いて、所望の基板（最終基板）上に半導体装置を設けることができる。
換言すれば、微小タイル形状に切り離された半導体素子（微小タイル状素子）を任意の基板に接合して、その基板の所望位置に半導体装置を形成することが可能となる。ここで、半導体素子は化合物半導体でもシリコン半導体でもよく、半導体素子が接合される基板はシリコン半導体基板でも化合物半導体基板でもその他の物質でもよい。そこで、本発明によれば、シリコン半導体基板上に、ガリウム・ヒ素製の面発光レーザ又はフォトダイオードなどなす半導体装置を形成するというように、半導体素子を当該半導体素子とは材質の異なる基板上に形成することが可能となる。また、半導体基板上で半導体素子を完成させてから微小タイル形状に切り離すので、集積回路などを作成する前に、予め半導体素子をテストして選別することが可能となる。
【００１５】
また、本発明の半導体装置は、前記微小タイル状素子が高速に動作する能動素子を有することが好ましい。
本発明によれば、微小タイル状素子に設けられた能動素子と基板上の回路などとを接続する配線の寄生容量を容易に低減することができるので、極めて高速に動作する半導体装置を提供することができる。
【００１６】
また、本発明の半導体装置は、前記微小タイル状素子が、面発光レーザ、発光ダイオード、フォトダイオード、フォトトランジスタ、高電子移動度トランジスタ、ヘテロバイポーラトランジスタ、インダクター、キャパシター及び抵抗のうちの少なくとも一つを有することが好ましい。
本発明によれば、微小タイル状素子は化合物半導体でもシリコン半導体でもよく、その微小タイル状素子も化合物半導体でもシリコン半導体でもその他の材料からなるものでもよい。すなわち、本発明によれば、基板の材質とは異なる材質からなる微小タイル状素子を、その基板に貼り付けて半導体装置を構成することができる。したがって、本発明によれば、基板上の所望位置に所望の材質からなる各種の高速に動作する半導体装置を形成することができ、その半導体装置についての配線短絡を効果的に防止することができる。
【００１７】
また、本発明の半導体装置は、前記微小タイル状素子が、面発光レーザを有し、前記配線は前記面発光レーザのアノード電極又はカソード電極と前記基板に設けられている電極又は素子とを電気的に接続するものであることが好ましい。
本発明によれば、例えばシリコン半導体からなる基板の上に、化合物半導体からなる面発光レーザを微小タイル状素子として貼り付け、その面発光レーザの電極と基板に直接形成されているシリコン半導体集積回路などの電極とを上記絶縁物上を通る配線で接続することができる。そこで、本発明によれば、任意の材質からなる基板の所望位置に面発光レーザを設けることができ、その面発光レーザの配線が短絡することを防ぐことができ、その面発光レーザを高速に駆動することができる。
【００１８】
本発明の電子機器は、前記半導体装置を備えたことを特徴とする。
本発明によれば、配線短絡が起こりにくく、高速に動作し、薄くコンパクトな半導体装置を備えた電子機器を提供することができる。そこで、本発明によれば、不具合の発生率が低く、高速に動作するコンパクトな電子機器を提供することができる。
【００１９】
また、本発明の半導体装置の製造方法は、基板に微小タイル状素子を貼り付け、前記微小タイル状素子の側面の所望箇所を横断するように該絶縁物を形成し、前記絶縁物の上を横断するように、導電体膜からなる配線を形成することを特徴とする。
本発明によれば、微小タイル状素子の側面に絶縁物を形成し、その絶縁物の上面を通るように配線を形成するので、配線が微小タイル状素子の側面に短絡することを、ワイヤーボンドなどの空中配線をせずに、防ぐことができる。また、絶縁物は容易に厚膜化できるので、配線の寄生容量を容易に低減することもできる。そこで、本発明によれば、従来よりもコンパクトであり、配線短絡の発生確率が低く、かつ高速に動作する半導体装置を容易に製造することができる。
【００２０】
また、本発明の半導体装置の製造方法は、前記配線が、前記微小タイル状素子の上面に設けられた電極と前記基板に設けられた電極とを接続するように形成されることが好ましい。
本発明によれば、前記微小タイル状素子の電極と基板の電極とを接続する配線が短絡することを防ぐことができ、その配線の寄生容量を容易に低減することができる。
【００２１】
また、本発明の半導体装置の製造方法は、前記絶縁物が、液状体の絶縁材料を前記所望箇所に塗布し、その後硬化させることで形成することが好ましい。
本発明によれば、微小タイル状素子の側面と配線とが短絡することを防ぐ絶縁物を、簡易に形成することができる。
【００２２】
また、本発明の半導体装置の製造方法は、前記絶縁物が液滴吐出方式を用いて形成されることが好ましい。
本発明によれば、インクジェットノズル又はディスペンサなどから液滴を吐出する液滴吐出方式を用いて上記絶縁物を形成するので、所望の位置に所望の形状とする絶縁物を、簡便にかつ少ない材料で形成することができる。
【００２３】
また、本発明の半導体装置の製造方法は、前記配線が液滴吐出方式を用いて形成されることが好ましい。
本発明によれば、上記絶縁物の上面を通る配線を、簡便にかつ少ない材料で形成することができる。
【００２４】
また、本発明の半導体装置の製造方法は、前記微小タイル状素子がエピタキシャルリフトオフ法を用いて前記基板に接着されることが好ましい。
本発明によれば、微小タイル形状に切り離された半導体素子（微小タイル状素子）を任意の基板に接合して、その基板の所望位置に半導体装置を形成することが可能となる。ここで、半導体素子は化合物半導体でもシリコン半導体でもよく、半導体素子が接合される基板はシリコン半導体基板でも化合物半導体基板でもその他の物質でもよい。そこで、本発明によれば、シリコン半導体基板上に、ガリウム・ヒ素製の面発光レーザ又はフォトダイオードなどなす半導体装置を形成するというように、半導体素子を当該半導体素子とは材質の異なる基板上に形成することが可能となる。また、半導体基板上で半導体素子を完成させてから微小タイル形状に切り離すので、集積回路などを作成する前に、予め半導体素子をテストして選別することが可能となる。
【００２５】
また、本発明の半導体装置の製造方法は、エッチングによって除去することが可能な層である犠牲層を最下層に有する半導体基板に、半導体素子を形成し、前記半導体基板の表面に、少なくとも前記犠牲層に到達する深さをもつ溝である分離溝を形成し、前記半導体基板の表面に、フィルムを貼り付け、前記分離溝と前記フィルムで囲まれた空間にエッチング液を注入して、前記犠牲層をエッチングすることで、前記半導体素子を前記半導体基板から切り離すことで、前記微小タイル状素子を形成し、前記基板への微小タイル状素子の貼り付けは、前記半導体基板から切り離された前記半導体素子を前記フィルムに貼り付けた状態でハンドリングして、前記基板の所望位置に接着することで行うことが好ましい。
本発明によれば、エピタキシャルリフトオフ法を用いて微小タイル状素子を形成するのであるが、所望基板から半導体素子を微小タイル状に切り離すまえに、その半導体素子（基板）にフィルムを貼り付け、その状態で所望基板から半導体素子を微小タイル状素子として切り離し、その微小タイル状素子をフィルムに貼り付けた状態でハンドリングして、最終基板に貼り付けることができる。そこで、本発明によれば、半導体素子（微小タイル状素子）を個別に選択して最終基板に接合できるとともに、ハンドリングできる微小タイル状素子のサイズを従来の実装技術のものよりも小さくすることができる。したがって、本発明によれば、従来よりもコンパクトであり、配線短絡の発生確率が低く、かつ高速に動作する半導体装置を容易に製造することができる。
【００２６】
【発明の実施の形態】
以下、本発明の実施形態に係る薄膜デバイス（半導体装置）について、図面を参照して説明する。
図１は本発明の実施形態に係る薄膜デバイスを示す概要断面図である。図２は図１に示す薄膜デバイスの斜視図である。本薄膜デバイスは、基板１０の上面に貼り付けられた微小タイル状素子２０を有して構成されている。さらに、本実施形態の薄膜デバイスは、微小タイル状素子２０の上面及び側面の一部に設けられた２つの絶縁物３１，３２と、絶縁物３１の上面を横断するように設けられた配線４１と、絶縁物３２の上面を横断するように設けられた配線４２とを備える。
【００２７】
本実施形態では微小タイル状素子２０が半導体素子として面発光レーザ（ＶＣＳＥＬ；Vertical-cavity surface-emitting lasers）を備えている例を挙げて説明するが、本発明はこれに限定されるものではない。基板１０としては、シリコン、セラミック、ガラス、ガラスエポキシ、プラスチック、ポリイミドなど任意の部材を適用することができる。そして、基板１０には、電子素子、電気光学素子、電極又は集積回路（図示せず）などが設けられているものとする。
【００２８】
微小タイル状素子２０は、微小なタイル形状の半導体デバイスである。この微小タイル状素子２０は、例えば、厚さが２０μｍ以下であり、縦横の大きさが数十μｍから数百μｍの板状部材である。微小タイル状素子２０の製造方法については、後で詳細に説明する。
【００２９】
そして、微小タイル状素子２０は、ｎ型半導体２１と、活性層（図示せず）と、ｐ型半導体２２と、絶縁層２３と、アノード電極２４と、カソード電極２５とを備えている。ｎ型半導体２１は、薄いタイル形状をしており、例えばｎ型のＡｌＧａＡｓ多層膜からなるＤＢＲ（Distributed Bragg Reflector）ミラーを構成している。なお、ｎ型半導体２１は、図１及び図２に示すように順テーパ形状をしている（すなわち側面が傾斜している）が、本発明はこれに限定されず、側面が垂直になっている（すなわち薄い直方体）形状であってもよい。
【００３０】
活性層は、ｎ型半導体２１の上面における中央付近の領域に薄い円柱形状に積層されており、例えばＡｌＧａＡｓからなる。ｐ型半導体２２は、活性層の上面に円柱形状に積層されており、例えばｐ型のＡｌＧａＡｓ多層膜からなるＤＢＲミラーを構成している。これらのｎ型半導体２１、活性層及びｐ型半導体２２によって面発光レーザをなす光共振器が形成されている。
【００３１】
カソード電極２５は、ｎ型半導体２１の上面に設けられている。具体的には、ｎ型半導体２１の上面おける上記活性層及びｐ型半導体２２が設けられている領域以外の領域、すなわちｎ型半導体２１の上面における中央付近以外の領域に、カソード電極２５が設けられている。そして、カソード電極２５は、ｎ型半導体２１とオーミック接触している。
【００３２】
また、微小タイル状素子２０のｎ型半導体２１の上面には、絶縁層２３が設けられている。絶縁層２３は、ｎ型半導体２１の上面おける上記活性層及びｐ型半導体２２がなす円柱の辺縁の一方側を埋め込むように、設けられている。そして、絶縁層２３の上面とｐ型半導体２２の上面と一つの平面になるように、形成されている。絶縁層２３は、例えばポリイミドで形成する。
【００３３】
アノード電極２４は、ｐ型半導体２２の上面及び絶縁層２３の上面を１つの金属膜で覆うように設けられている。そして、アノード電極２４はｐ型半導体２２とオーミック接触している。
【００３４】
本実施形態の薄膜デバイスにおける絶縁物３１は、アノード電極２４と基板１０の電極などを接続する配線４１の通り道となる部位であって、微小タイル状素子２０の上面及び側面の一部に設けられている。そして、配線４１は、絶縁物３１の上面を横断するように設けられている。この絶縁物３１により、配線４１はｎ型半導体２１から絶縁されている。
【００３５】
また、絶縁物３２は、カソード電極２５と基板１０の電極などを接続する配線４２の通り道となる部位であって、微小タイル状素子２０の上面及び側面の一部に設けられている。絶縁物３２は、本実施形態の薄膜デバイスにとってある方が好ましいが、必ずしも必要となるものではない。そして、配線４２は、絶縁物３２の上面を横断するように設けられている。
絶縁物３１，３２は、例えば樹脂、ガラス、セラミックのいずれかからなるものとする。また絶縁物３１，３２は、酸化シリコン（ＳｉＯ２）からなるものとしてもよい。
【００３６】
これらにより、本実施形態によれば、絶縁物３１により、アノード電極２２についての配線４１がｎ型半導体２１に短絡することを防ぐことができる。
また、絶縁物３１は容易に厚膜化できるので、配線４１とｎ型半導体の側面との間隔を容易に大きくすることができ、その配線４１とｎ型半導体の側面との間で生じる寄生容量を容易に低減することができる。すなわち、アノード電極２２についての配線４１とｎ型半導体の側面との間が薄い絶縁層で隔てられていると、その部分で大きな寄生容量が発生してしまうので、配線４１とｎ型半導体の側面との間隔を絶縁物３１によって大きくすることにより、その部分の寄生容量を大幅に低減することができる。
【００３７】
また、絶縁物３１，３２により、配線４１，４２の通り道における微小タイル状素子２０の側面と基板１０の表面とがなす段差がなだらかになるので、配線４１，４２において急峻なカーブ（段差）がなくなり、断線が生じることを大幅に低減することができる。
【００３８】
したがって、本実施形態によれば、微小タイル状素子２０上面の電極と基板１０上の電極などとを接続する配線４１，４２を、ワイヤボンドなどの空中配線をすることなく平面的に簡易に構成することができ、従来よりもコンパクトであり配線短絡の発生確率が低く、かつ高速に動作する薄膜デバイスを容易に構成することができる。
【００３９】
（薄膜デバイスの製造方法）
次に、本実施形態の薄膜デバイス（半導体装置）の製造方法について説明する。
先ず、上記微小タイル状素子２０を製造し、その微小タイル状素子２０を基板１０の上面の所望位置に接着する。この微小タイル状素子２０の製造方法についてエピタキシャルリフト法を用いることが好ましいが、その詳細については後で説明する。
【００４０】
次いで、微小タイル状素子２０の側面の所望箇所を横断するように絶縁物３１，３２を形成する。この絶縁物３１，３２の形成は、インクジェットノズル又はディスペンサなどから液状体（液滴）を上記所望箇所に吐出することで行うのが好ましい。ここで、液状体としては、硬化すると絶縁物となるものであり、例えばポリシランサン（スピンオングラス）を適用することができる。ポリシラサンを硬化させると酸化シリコン（ＳｉＯ２）となる。
【００４１】
ついで、絶縁物３１，３２の上を横断するように、導電体膜からなる配線４１，４２を形成する。ここで、配線４１は、アノード電極２４と基板１０上の電極（又は端子）とを電気的に接続するように設ける。配線４２は、カソード電極２５と基板１０上の電極（又は端子）とを電気的に接続するように設ける。また、配線４１，４２の形成方法としては、液滴吐出方式を用いてもよい。すなわち、所望の金属材料を含む液状体をインクジェットノズル又はディスペンサなどから所望箇所に吐出することで、配線４１，４２を形成する。
【００４２】
これらにより、本製造方法によれば、微小タイル状素子２０の側面に絶縁物３１，３２を形成し、その絶縁物３１，３２の上面を通るように配線４１，４２を形成するので、配線４１，４２が微小タイル状素子２０の側面に短絡することを、ワイヤーボンドなどの空中配線をせずに、防ぐことができる。また、絶縁物３１，３２は容易に厚膜化できるので、配線４１，４２の寄生容量を容易に低減することもできる。そこで、本製造方法によれば、従来よりもコンパクトであり、配線短絡の発生確率が低く、かつ高速に動作する薄膜デバイス（半導体装置）を容易に製造することができる。
【００４３】
（微小タイル状素子の製造方法）
次に、上記微小タイル状素子２０の製造方法と、その微小タイル状素子２０を基板（最終基板）１０に貼り付ける方法とについて、図３乃至図１２を参照して説明する。本製造方法は、エピタキシャルリフトオフ法をベースにしている。また本製造方法では、微小タイル状素子としての化合物半導体デバイス（化合物半導体素子）を最終基板上に接着する場合について説明するが、最終基板の種類及び形態に関係なく本製造方法を適用することができる。なお、本実施形態における「半導体基板」とは、半導体物資から成る物体をいうが、板形状の基板に限らず、どのような形状であっても半導体物資であれば「半導体基板」に含まれる。
【００４４】
＜第１工程＞
図３は本微小タイル状素子の製造方法の第１工程を示す概略断面図である。図３において、基板１１０は、半導体基板であり、例えばガリウム・ヒ素化合物半導体基板とする。基板１１０における最下位層には、犠牲層１１１を設けておく。犠牲層１１１は、アルミニウム・ヒ素（ＡｌＡｓ）からなり、厚さが例えば数百ｎｍの層である。
例えば、犠牲層１１１の上層には機能層１１２を設ける。機能層１１２の厚さは、例えば１μｍから１０（２０）μｍ程度とする。そして、機能層１１２において半導体デバイス（例えば面発光レーザ）１１３を作成する。半導体デバイス１１３としては、面発光レーザ（ＶＣＳＥＬ）のほかに他の機能素子、例えばフォトトランジスタ（ＰＤ）、あるいは高電子移動度トランジスタ（ＨＥＭＴ）、ヘテロバイポーラトランジスタ（ＨＢＴ）などからなるドライバ回路又はＡＰＣ回路などを形成してもよい。これらの半導体デバイス１１３は、何れも基板１１０上に多層のエピタキシャル層を積層して素子が形成されたものである。また、各半導体デバイス１１３には、電極も形成し、動作テストも行う。
【００４５】
＜第２工程＞
図４は本微小タイル状素子の製造方法の第２工程を示す概略断面図である。本工程においては、各半導体デバイス１１３を分割するように分離溝１２１を形成する。分離溝１２１は、少なくとも犠牲層１１１に到達する深さをもつ溝とする。例えば、分離溝の幅及び深さともに、１０μｍから数百μｍとする。また、分離溝１２１は、後述するところの選択エッチング液が当該分離溝１２１を流れるように、行き止まりなく繋がっている溝とする。さらに、分離溝１２１は、碁盤のごとく格子状に形成することが好ましい。
また、分離溝１２１相互の間隔を数十μｍから数百μｍとすることで、分離溝１２１によって分割・形成される各半導体デバイス１１３のサイズを、数十μｍから数百μｍ四方の面積をもつものとする。分離溝１２１の形成方法としては、フォトリソグラフィとウェットエッチングによる方法、またはドライエッチングによる方法を用いる。また、クラックが基板に生じない範囲でＵ字形溝のダイシングで分離溝１２１を形成してもよい。
【００４６】
＜第３工程＞
図５は本微小タイル状素子の製造方法の第３工程を示す概略断面図である。本工程においては、中間転写フィルム１３１を基板１１０の表面（半導体デバイス１１３側）に貼り付ける。中間転写フィルム１３１は、表面に粘着剤が塗られたフレキシブルなフィルムである。
【００４７】
＜第４工程＞
図６は本微小タイル状素子の製造方法の第４工程を示す概略断面図である。本工程においては、分離溝１２１に選択エッチング液１４１を注入する。本工程では、犠牲層１１１のみを選択的にエッチングするために、選択エッチング液１４１として、アルミニウム・ヒ素に対して選択性が高い低濃度の塩酸を用いる。
【００４８】
＜第５工程＞
図７は本微小タイル状素子の製造方法の第５工程を示す概略断面図である。本工程においては、第４工程での分離溝１２１への選択エッチング液１４１の注入後、所定時間の経過により、犠牲層１１１のすべてを選択的にエッチングして基板１１０から取り除く。
【００４９】
＜第６工程＞
図８は本微小タイル状素子の製造方法の第６工程を示す概略断面図である。第５工程で犠牲層１１１が全てエッチングされると、基板１１０から機能層１１２が切り離される。そして、本工程において、中間転写フィルム１３１を基板１１０から引き離すことにより、中間転写フィルム１３１に貼り付けられている機能層１１２を基板１１０から引き離す。
これらにより、半導体デバイス１１３が形成された機能層１１２は、分離溝１２１の形成及び犠牲層１１１のエッチングによって分割されて、所定の形状（例えば、微小タイル形状）の微小タイル状素子１６１（上記実施形態の「微小タイル状素子１」）とされ、中間転写フィルム１３１に貼り付け保持されることとなる。ここで、機能層の厚さが例えば１μｍから１０μｍ程度、大きさ（縦横）が例えば数十μｍから数百μｍであるのが好ましい。
【００５０】
＜第７工程＞
図９は本微小タイル状素子の製造方法の第７工程を示す概略断面図である。本工程においては、（微小タイル状素子１６１が貼り付けられた）中間転写フィルム１３１を移動させることで、最終基板１７１（図１の基板１０）の所望位置に微小タイル状素子１６１をアライメントする。ここで、最終基板１７１は、例えば、シリコン半導体からなり、ＬＳＩ領域１７２が形成されている。また、最終基板１７１の所望位置には、微小タイル状素子１６１を接着するための接着剤１７３を塗布しておく。接着剤１７３は、微小タイル状素子１６１に塗布してもかまわない。
【００５１】
＜第８工程＞
図１０は本微小タイル状素子の製造方法の第８工程を示す概略断面図である。本工程においては、最終基板１７１の所望の位置にアライメントされた微小タイル状素子１６１を、中間転写フィルム１３１越しに裏押し治具１８１で押しつけて最終基板１７１に接合する。ここで、所望の位置には接着剤１７３が塗布されているので、その最終基板１７１の所望の位置に微小タイル状素子１６１が接着される。
【００５２】
＜第９工程＞
図１１は本微小タイル状素子の製造方法の第９工程を示す概略断面図である。本工程においては、中間転写フィルム１３１の粘着力を消失させて、微小タイル状素子１６１から中間転写フィルム１３１を剥がす。
中間転写フィルム１３１の粘着剤は、ＵＶ硬化性又は熱硬化性のものにしておく。ＵＶ硬化性の粘着剤とした場合は、裏押し治具１８１を透明な材質にしておき、裏押し治具１８１の先端から紫外線（ＵＶ）を照射することで中間転写フィルム１３１の粘着力を消失させる。熱硬化性の接着剤とした場合は、裏押し治具１８１を加熱すればよい。あるいは第６工程の後で、中間転写フィルム１３１を全面紫外線照射するなどして粘着力を全面消失させておいてもよい。粘着力が消失したとはいえ実際には僅かに粘着性が残っており、微小タイル状素子１６１は非常に薄く軽いので中間転写フィルム１３１に保持される。
【００５３】
＜第１０工程＞
本工程は、図示していない。本工程においては、加熱処理などを施して、微小タイル状素子１６１を最終基板１７１に本接合する。
【００５４】
＜第１１工程＞
図１２は本微小タイル状素子の製造方法の第１１工程を示す概略断面図である。本工程においては、先ず図１に示すように、微小タイル状素子１６１の上面及び側面の一部に絶縁物３１を形成する。この絶縁物３１の形成は、液滴吐出方式を用いて所望部位に液状体を塗布し、その後液状体を硬化させることで行う。次いで、微小タイル状素子１６１の電極と最終基板１７１上の回路を電気的に接続する配線１９１を、絶縁物３１の上を通るように形成する。これにより、１つのＬＳＩチップなどの半導体集積回路が完成する。最終基板１７１としては、シリコン半導体のみならず、ガラス基板、石英基板又はプラスチックフィルムを適用してもよい。
【００５５】
これらにより、最終基板１７１である基板１０が例えばシリコンであっても、その基板１０上の所望位置にガリウム・ヒ素製の面発光レーザなどを備える微小タイル状素子１６１を形成するというように、面発光レーザなどをなす半導体素子を当該半導体素子とは材質の異なる基板上に形成することが可能となる。
また、半導体基板上で面発光レーザなどを完成させてから微小タイル形状に切り離すので、面発光レーザを組み込んだ集積回路などを作成する前に、予め面発光レーザなどをテストして選別することが可能となる。
【００５６】
また、上記製造方法によれば、半導体素子（面発光レーザなど）を含む機能層のみを、微小タイル状素子として半導体基板から切り取り、フィルムにマウントしてハンドリングすることができるので、半導体素子を個別に選択して基板１０に接合することができ、ハンドリングできる半導体素子のサイズを従来の実装技術のものよりも小さくすることができる。したがって、上記製造方法によれば、従来よりもコンパクトであり、配線短絡の発生確率が低く、かつ高速に動作する薄膜デバイス（半導体装置）を備えた集積回路を容易かつ低コストで製造することができる。
【００５７】
（電子機器）
上記実施形態の薄膜デバイス（半導体装置）を備えた電子機器の例について説明する。
上記実施形態の薄膜デバイスは、面発光レーザ、発光ダイオード、フォトダイオード、フォトトランジスタ、高電子移動度トランジスタ、ヘテロバイポーラトランジスタ、インダクター、キャパシター又は抵抗などに適用することができる。これらの薄膜デバイスを備えた応用回路又は電子機器としては、光インターコネクション回路、光ファイバ通信モジュール、レーザプリンタ、レーザビーム投射器、レーザビームスキャナ、リニアエンコーダ、ロータリエンコーダ、変位センサ、圧力センサ、ガスセンサ、血液血流センサ、指紋センサ、高速電気変調回路、無線ＲＦ回路、携帯電話、無線ＬＡＮなどが挙げられる。
図１３は、携帯電話の一例を示した斜視図である。図１３において、符号１０００は上記薄膜デバイスを用いた携帯電話本体を示し、符号１００１は表示部を示している。
【００５８】
図１４は、腕時計型電子機器の一例を示した斜視図である。図１４において、符号１１００は上記薄膜デバイスを用いた時計本体を示し、符号１１０１は表示部を示している。
【００５９】
図１５は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図１５において、符号１２００は情報処理装置、符号１２０２はキーボードなどの入力部、符号１２０４は上記薄膜デバイスを用いた情報処理装置本体、符号１２０６は表示部を示している。
【００６０】
図１３から図１５に示す電子機器は、上記実施形態の薄膜デバイスを備えているので、配線短絡が起こりにくく、高速に動作し、薄くコンパクトなものとすることができる。
【００６１】
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、実施形態で挙げた具体的な材料や層構成などはほんの一例に過ぎず、適宜変更が可能である。
【００６２】
上記実施形態では、微小タイル状素子２０が面発光レーザを備えている構成について説明したが、本発明はこれに限定されるものではなく、微小タイル状素子２０が発光ダイオード、フォトダイオード、フォトトランジスタ、高電子移動度トランジスタ、ヘテロバイポーラトランジスタ、インダクター、キャパシター及び抵抗のうちの少なくとも一つを有することとしてもよい。
【００６３】
また、上記実施形態において、絶縁物３１の厚さは、微小タイル状素子２０が備える素子などに入出力される信号（すなわち配線４１を通る電気信号）の周波数などの速度に応じて可変してもよい。例えば、かかる信号が無線通信信号などの高周波信号の場合は絶縁物３１の厚さを大きくし、比較的低い周波の場合は絶縁物３１の厚さを小さくする。これらにより、所望の電気的特性を備えた薄膜デバイスを簡便に構成することができる。
【図面の簡単な説明】
【図１】 本発明の実施形態に係る薄膜デバイス（半導体装置）の概要断面図である。
【図２】 同上の薄膜デバイスの斜視図である。
【図３】 微小タイル状素子の製造方法の第１工程を示す断面図である。
【図４】 同上の製造方法の第２工程を示す断面図である。
【図５】 同上の製造方法の第３工程を示す断面図である。
【図６】 同上の製造方法の第４工程を示す断面図である。
【図７】 同上の製造方法の第５工程を示す断面図である。
【図８】 同上の製造方法の第６工程を示す断面図である。
【図９】 同上の製造方法の第７工程を示す断面図である。
【図１０】 同上の製造方法の第８工程を示す断面図である。
【図１１】 同上の製造方法の第９工程を示す断面図である。
【図１２】 同上の製造方法の第１１工程を示す断面図である。
【図１３】 上記薄膜デバイスを備えた電子機器の一例を示す図である。
【図１４】 上記薄膜デバイスを備えた電子機器の一例を示す図である。
【図１５】 上記薄膜デバイスを備えた電子機器の一例を示す図である。
【符号の説明】
１０…基板、２０…微小タイル状素子、２１…ｎ型半導体、２２…ｐ型半導体、２３…絶縁層、２４…アノード電極、２５…カソード電極、３１，３２…絶縁物、４１，４２…配線
【発明の属する技術分野】
本発明は、半導体装置、半導体装置の製造方法及び電子機器に関する。
【０００２】
【従来の技術】
従来、ある基板に形成された半導体素子を、その基板から微小なタイル形状に切り離して微小タイル状素子を作るエピタキシャルリフトオフ法が考えだされている。その微小タイル状素子はハンドリングされて任意の基板（最終基板）に貼り付けられ、これにより薄膜デバイスを備える基板が形成される（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開２０００−５８５６２号公報
【０００４】
【発明が解決しようとする課題】
ところで、微小タイル状素子が備える半導体素子の電極（端子）と、最終基板に設けられている回路の端子とは電気配線で接続される。その電気配線は、例えば、配線対象となる微小タイル状素子の上面などに設けられた電極とその微小タイル状素子の上面又は側面とが異なる極性である場合、その微小タイル状素子の上面又は側面をまたいで形成しなければならない。
【０００５】
しかしながら、電気配線をワイヤーボンドなどの空中配線で構成すると、その配線に多大な手間がかかり、特に微小な配線をするのは難しく、多大な製造コストが必要となる。また、その電気配線を金属薄膜の蒸着などの手法を用いて単純に形成すると、その電気配線が微小タイル状素子の側面などと短絡してしまう場合がある。また、微小タイル状素子の側面が基板表面に対して急峻な段差を構成している場合、その段差において金属薄膜などからなる電気配線が断線するおそれもある。
【０００６】
さらにまた、その電気配線と微小タイル状素子の側面との間などで寄生容量が発生する場合もあり、微小タイル状素子が高速動作可能な半導体素子を備えていても、その半導体素子を高速に駆動することができないという事態も生じる。
【０００７】
本発明は、上記事情に鑑みてなされたもので、基板上に微小タイル状素子を貼り付けて薄膜デバイス（半導体装置）を構成する場合に、その薄膜デバイスについての配線が短絡すること及び寄生容量が増大することを低減できる半導体装置、半導体装置の製造方法及び電子機器の提供を目的とする。
【０００８】
【課題を解決するための手段】
上記した目的を達成するために本発明の半導体装置は、基板と、前記基板に貼り付けられているものであって微小なタイル形状の素子からなる微小タイル状素子と、前記微小タイル状素子と前記基板とを電気的に接続する配線の通り道となる部位であって、該微小タイル状素子の上面及び側面の一部を少なくとも含む部位に設けられた絶縁物と、少なくとも前記絶縁物の上面を横断するように設けられた配線とを有することを特徴とする。
本発明によれば、微小タイル状素子の上面及び側面の一部に絶縁物を設けて、その絶縁部の上面を配線が通るようにしたので、その配線を微小タイル状素子の側面から絶縁することができる。そこで、本発明によれば、微小タイル状素子上面の電極などと基板上の電極などとを接続する配線が微小タイル状素子の側面に現れている部材に短絡することを防ぐことができる。したがって、本発明によれば、微小タイル状素子上面の電極などと基板上の電極などとを接続する配線を、ワイヤボンドなどの空中配線をすることなく、平面的に簡易に構成することができる。
また、本発明によれば、微小タイル状素子の側面と基板の表面とがなす段差を絶縁物によってなだらかにすることができるので、配線の通り道において急峻な段差がなくなり、断線が生じることを大幅に低減することができる。また、本発明によれば、絶縁物を容易に厚膜化できるので、微小タイル状素子の側面を通る配線の寄生容量を容易に低減することもできる。これらにより本発明によれば、従来よりもコンパクトであり、配線短絡の発生確率が低く、かつ高速に動作する半導体装置を容易に構成することができる。
【０００９】
また、本発明の半導体装置は、前記絶縁物が前記基板における前記配線の通り道となる部位であって、前記微小タイル状素子の側面付近にも設けられていることが好ましい。
本発明によれば、配線の通り道における微小タイル状素子の側面と基板上面との接辺の周辺にも絶縁物が設けられているので、その配線が微小タイル状素子の側面部材に短絡することをより効果的に防ぐことができ、寄生容量をさらに低減することもできる。
【００１０】
また、本発明の半導体装置は、前記絶縁物が前記配線を前記微小タイル状素子の側面から絶縁するものであることが好ましい。
本発明によれば、微小タイル状素子の側面の所望部位などに設けた絶縁物によって、配線がその微小タイル状素子の側面から絶縁されるので、半導体装置の厚みを低減しながら、配線短絡を防ぎ、かつ寄生容量を低減することができる。そこで、本発明によれば、従来よりもコンパクトであり、配線短絡の発生確率が低く、高速に動作する半導体装置を容易に構成することができる。
【００１１】
また、本発明の半導体装置は、前記絶縁物が、樹脂、ガラス、セラミックのいずれかからなることが好ましい。
本発明によれば、例えば樹脂、ガラス又はセラミックなどの構成元となる液状体を微小タイル状素子の側面の所望部位などに塗布し、その後硬化させることなどにより、容易に上記絶縁物を構成することができる。そこで、本発明によれば、従来よりもコンパクトであり、配線短絡の発生確率が低く、高速に動作する半導体装置を安価に提供することができる。
【００１２】
また、本発明の半導体装置は、前記絶縁物が酸化シリコン（ＳｉＯ２）からなることが好ましい。
本発明によれば、液状体であるポリシランサン（スピンオングラス）を微小タイル状素子の側面の所望部位などに塗布し、その後硬化させることにより、絶縁物をなす酸化シリコン（ＳｉＯ２）を構成することができる。そこで、本発明によれば、従来よりもコンパクトであり、配線短絡の発生確率が低く、高速に動作する半導体装置を安価に提供することができる。
【００１３】
また、本発明の半導体装置は、前記絶縁物の厚さが、前記配線を通る所望周波数の電気信号が該絶縁物及び該配線のなす容量によって影響を受けない厚さであることが好ましい。
本発明によれば、絶縁物は容易に厚膜化できるので、微小タイル状素子の側面を通る配線の寄生容量を容易に低減することができる。そこで、例えば特に高速な動作が要求される半導体装置を構成する場合は絶縁物を厚く形成し、高速な動作が要求されない半導体装置を構成する場合は絶縁物を比較的薄く形成するようにしてもよい。したがって、本発明によれば、所望の電気的特性を備えた半導体装置を簡便に構成することができる。
【００１４】
また、本発明の半導体装置は、前記微小タイル状素子が、エピタキシャルリフトオフ法を用いて前記基板に貼り付けられたものであることが好ましい。
本発明によれば、エピタキシャルリフトオフ法、すなわち、上記基板とは別の基板に犠牲層を形成しておき、その犠牲層の上に上記微小タイル状素子をなす半導体素子を形成しておき、犠牲層をエッチングすることにより、半導体素子を基板から切り離して上記微小タイル状素子とする方法を用いて、所望の基板（最終基板）上に半導体装置を設けることができる。
換言すれば、微小タイル形状に切り離された半導体素子（微小タイル状素子）を任意の基板に接合して、その基板の所望位置に半導体装置を形成することが可能となる。ここで、半導体素子は化合物半導体でもシリコン半導体でもよく、半導体素子が接合される基板はシリコン半導体基板でも化合物半導体基板でもその他の物質でもよい。そこで、本発明によれば、シリコン半導体基板上に、ガリウム・ヒ素製の面発光レーザ又はフォトダイオードなどなす半導体装置を形成するというように、半導体素子を当該半導体素子とは材質の異なる基板上に形成することが可能となる。また、半導体基板上で半導体素子を完成させてから微小タイル形状に切り離すので、集積回路などを作成する前に、予め半導体素子をテストして選別することが可能となる。
【００１５】
また、本発明の半導体装置は、前記微小タイル状素子が高速に動作する能動素子を有することが好ましい。
本発明によれば、微小タイル状素子に設けられた能動素子と基板上の回路などとを接続する配線の寄生容量を容易に低減することができるので、極めて高速に動作する半導体装置を提供することができる。
【００１６】
また、本発明の半導体装置は、前記微小タイル状素子が、面発光レーザ、発光ダイオード、フォトダイオード、フォトトランジスタ、高電子移動度トランジスタ、ヘテロバイポーラトランジスタ、インダクター、キャパシター及び抵抗のうちの少なくとも一つを有することが好ましい。
本発明によれば、微小タイル状素子は化合物半導体でもシリコン半導体でもよく、その微小タイル状素子も化合物半導体でもシリコン半導体でもその他の材料からなるものでもよい。すなわち、本発明によれば、基板の材質とは異なる材質からなる微小タイル状素子を、その基板に貼り付けて半導体装置を構成することができる。したがって、本発明によれば、基板上の所望位置に所望の材質からなる各種の高速に動作する半導体装置を形成することができ、その半導体装置についての配線短絡を効果的に防止することができる。
【００１７】
また、本発明の半導体装置は、前記微小タイル状素子が、面発光レーザを有し、前記配線は前記面発光レーザのアノード電極又はカソード電極と前記基板に設けられている電極又は素子とを電気的に接続するものであることが好ましい。
本発明によれば、例えばシリコン半導体からなる基板の上に、化合物半導体からなる面発光レーザを微小タイル状素子として貼り付け、その面発光レーザの電極と基板に直接形成されているシリコン半導体集積回路などの電極とを上記絶縁物上を通る配線で接続することができる。そこで、本発明によれば、任意の材質からなる基板の所望位置に面発光レーザを設けることができ、その面発光レーザの配線が短絡することを防ぐことができ、その面発光レーザを高速に駆動することができる。
【００１８】
本発明の電子機器は、前記半導体装置を備えたことを特徴とする。
本発明によれば、配線短絡が起こりにくく、高速に動作し、薄くコンパクトな半導体装置を備えた電子機器を提供することができる。そこで、本発明によれば、不具合の発生率が低く、高速に動作するコンパクトな電子機器を提供することができる。
【００１９】
また、本発明の半導体装置の製造方法は、基板に微小タイル状素子を貼り付け、前記微小タイル状素子の側面の所望箇所を横断するように該絶縁物を形成し、前記絶縁物の上を横断するように、導電体膜からなる配線を形成することを特徴とする。
本発明によれば、微小タイル状素子の側面に絶縁物を形成し、その絶縁物の上面を通るように配線を形成するので、配線が微小タイル状素子の側面に短絡することを、ワイヤーボンドなどの空中配線をせずに、防ぐことができる。また、絶縁物は容易に厚膜化できるので、配線の寄生容量を容易に低減することもできる。そこで、本発明によれば、従来よりもコンパクトであり、配線短絡の発生確率が低く、かつ高速に動作する半導体装置を容易に製造することができる。
【００２０】
また、本発明の半導体装置の製造方法は、前記配線が、前記微小タイル状素子の上面に設けられた電極と前記基板に設けられた電極とを接続するように形成されることが好ましい。
本発明によれば、前記微小タイル状素子の電極と基板の電極とを接続する配線が短絡することを防ぐことができ、その配線の寄生容量を容易に低減することができる。
【００２１】
また、本発明の半導体装置の製造方法は、前記絶縁物が、液状体の絶縁材料を前記所望箇所に塗布し、その後硬化させることで形成することが好ましい。
本発明によれば、微小タイル状素子の側面と配線とが短絡することを防ぐ絶縁物を、簡易に形成することができる。
【００２２】
また、本発明の半導体装置の製造方法は、前記絶縁物が液滴吐出方式を用いて形成されることが好ましい。
本発明によれば、インクジェットノズル又はディスペンサなどから液滴を吐出する液滴吐出方式を用いて上記絶縁物を形成するので、所望の位置に所望の形状とする絶縁物を、簡便にかつ少ない材料で形成することができる。
【００２３】
また、本発明の半導体装置の製造方法は、前記配線が液滴吐出方式を用いて形成されることが好ましい。
本発明によれば、上記絶縁物の上面を通る配線を、簡便にかつ少ない材料で形成することができる。
【００２４】
また、本発明の半導体装置の製造方法は、前記微小タイル状素子がエピタキシャルリフトオフ法を用いて前記基板に接着されることが好ましい。
本発明によれば、微小タイル形状に切り離された半導体素子（微小タイル状素子）を任意の基板に接合して、その基板の所望位置に半導体装置を形成することが可能となる。ここで、半導体素子は化合物半導体でもシリコン半導体でもよく、半導体素子が接合される基板はシリコン半導体基板でも化合物半導体基板でもその他の物質でもよい。そこで、本発明によれば、シリコン半導体基板上に、ガリウム・ヒ素製の面発光レーザ又はフォトダイオードなどなす半導体装置を形成するというように、半導体素子を当該半導体素子とは材質の異なる基板上に形成することが可能となる。また、半導体基板上で半導体素子を完成させてから微小タイル形状に切り離すので、集積回路などを作成する前に、予め半導体素子をテストして選別することが可能となる。
【００２５】
また、本発明の半導体装置の製造方法は、エッチングによって除去することが可能な層である犠牲層を最下層に有する半導体基板に、半導体素子を形成し、前記半導体基板の表面に、少なくとも前記犠牲層に到達する深さをもつ溝である分離溝を形成し、前記半導体基板の表面に、フィルムを貼り付け、前記分離溝と前記フィルムで囲まれた空間にエッチング液を注入して、前記犠牲層をエッチングすることで、前記半導体素子を前記半導体基板から切り離すことで、前記微小タイル状素子を形成し、前記基板への微小タイル状素子の貼り付けは、前記半導体基板から切り離された前記半導体素子を前記フィルムに貼り付けた状態でハンドリングして、前記基板の所望位置に接着することで行うことが好ましい。
本発明によれば、エピタキシャルリフトオフ法を用いて微小タイル状素子を形成するのであるが、所望基板から半導体素子を微小タイル状に切り離すまえに、その半導体素子（基板）にフィルムを貼り付け、その状態で所望基板から半導体素子を微小タイル状素子として切り離し、その微小タイル状素子をフィルムに貼り付けた状態でハンドリングして、最終基板に貼り付けることができる。そこで、本発明によれば、半導体素子（微小タイル状素子）を個別に選択して最終基板に接合できるとともに、ハンドリングできる微小タイル状素子のサイズを従来の実装技術のものよりも小さくすることができる。したがって、本発明によれば、従来よりもコンパクトであり、配線短絡の発生確率が低く、かつ高速に動作する半導体装置を容易に製造することができる。
【００２６】
【発明の実施の形態】
以下、本発明の実施形態に係る薄膜デバイス（半導体装置）について、図面を参照して説明する。
図１は本発明の実施形態に係る薄膜デバイスを示す概要断面図である。図２は図１に示す薄膜デバイスの斜視図である。本薄膜デバイスは、基板１０の上面に貼り付けられた微小タイル状素子２０を有して構成されている。さらに、本実施形態の薄膜デバイスは、微小タイル状素子２０の上面及び側面の一部に設けられた２つの絶縁物３１，３２と、絶縁物３１の上面を横断するように設けられた配線４１と、絶縁物３２の上面を横断するように設けられた配線４２とを備える。
【００２７】
本実施形態では微小タイル状素子２０が半導体素子として面発光レーザ（ＶＣＳＥＬ；Vertical-cavity surface-emitting lasers）を備えている例を挙げて説明するが、本発明はこれに限定されるものではない。基板１０としては、シリコン、セラミック、ガラス、ガラスエポキシ、プラスチック、ポリイミドなど任意の部材を適用することができる。そして、基板１０には、電子素子、電気光学素子、電極又は集積回路（図示せず）などが設けられているものとする。
【００２８】
微小タイル状素子２０は、微小なタイル形状の半導体デバイスである。この微小タイル状素子２０は、例えば、厚さが２０μｍ以下であり、縦横の大きさが数十μｍから数百μｍの板状部材である。微小タイル状素子２０の製造方法については、後で詳細に説明する。
【００２９】
そして、微小タイル状素子２０は、ｎ型半導体２１と、活性層（図示せず）と、ｐ型半導体２２と、絶縁層２３と、アノード電極２４と、カソード電極２５とを備えている。ｎ型半導体２１は、薄いタイル形状をしており、例えばｎ型のＡｌＧａＡｓ多層膜からなるＤＢＲ（Distributed Bragg Reflector）ミラーを構成している。なお、ｎ型半導体２１は、図１及び図２に示すように順テーパ形状をしている（すなわち側面が傾斜している）が、本発明はこれに限定されず、側面が垂直になっている（すなわち薄い直方体）形状であってもよい。
【００３０】
活性層は、ｎ型半導体２１の上面における中央付近の領域に薄い円柱形状に積層されており、例えばＡｌＧａＡｓからなる。ｐ型半導体２２は、活性層の上面に円柱形状に積層されており、例えばｐ型のＡｌＧａＡｓ多層膜からなるＤＢＲミラーを構成している。これらのｎ型半導体２１、活性層及びｐ型半導体２２によって面発光レーザをなす光共振器が形成されている。
【００３１】
カソード電極２５は、ｎ型半導体２１の上面に設けられている。具体的には、ｎ型半導体２１の上面おける上記活性層及びｐ型半導体２２が設けられている領域以外の領域、すなわちｎ型半導体２１の上面における中央付近以外の領域に、カソード電極２５が設けられている。そして、カソード電極２５は、ｎ型半導体２１とオーミック接触している。
【００３２】
また、微小タイル状素子２０のｎ型半導体２１の上面には、絶縁層２３が設けられている。絶縁層２３は、ｎ型半導体２１の上面おける上記活性層及びｐ型半導体２２がなす円柱の辺縁の一方側を埋め込むように、設けられている。そして、絶縁層２３の上面とｐ型半導体２２の上面と一つの平面になるように、形成されている。絶縁層２３は、例えばポリイミドで形成する。
【００３３】
アノード電極２４は、ｐ型半導体２２の上面及び絶縁層２３の上面を１つの金属膜で覆うように設けられている。そして、アノード電極２４はｐ型半導体２２とオーミック接触している。
【００３４】
本実施形態の薄膜デバイスにおける絶縁物３１は、アノード電極２４と基板１０の電極などを接続する配線４１の通り道となる部位であって、微小タイル状素子２０の上面及び側面の一部に設けられている。そして、配線４１は、絶縁物３１の上面を横断するように設けられている。この絶縁物３１により、配線４１はｎ型半導体２１から絶縁されている。
【００３５】
また、絶縁物３２は、カソード電極２５と基板１０の電極などを接続する配線４２の通り道となる部位であって、微小タイル状素子２０の上面及び側面の一部に設けられている。絶縁物３２は、本実施形態の薄膜デバイスにとってある方が好ましいが、必ずしも必要となるものではない。そして、配線４２は、絶縁物３２の上面を横断するように設けられている。
絶縁物３１，３２は、例えば樹脂、ガラス、セラミックのいずれかからなるものとする。また絶縁物３１，３２は、酸化シリコン（ＳｉＯ２）からなるものとしてもよい。
【００３６】
これらにより、本実施形態によれば、絶縁物３１により、アノード電極２２についての配線４１がｎ型半導体２１に短絡することを防ぐことができる。
また、絶縁物３１は容易に厚膜化できるので、配線４１とｎ型半導体の側面との間隔を容易に大きくすることができ、その配線４１とｎ型半導体の側面との間で生じる寄生容量を容易に低減することができる。すなわち、アノード電極２２についての配線４１とｎ型半導体の側面との間が薄い絶縁層で隔てられていると、その部分で大きな寄生容量が発生してしまうので、配線４１とｎ型半導体の側面との間隔を絶縁物３１によって大きくすることにより、その部分の寄生容量を大幅に低減することができる。
【００３７】
また、絶縁物３１，３２により、配線４１，４２の通り道における微小タイル状素子２０の側面と基板１０の表面とがなす段差がなだらかになるので、配線４１，４２において急峻なカーブ（段差）がなくなり、断線が生じることを大幅に低減することができる。
【００３８】
したがって、本実施形態によれば、微小タイル状素子２０上面の電極と基板１０上の電極などとを接続する配線４１，４２を、ワイヤボンドなどの空中配線をすることなく平面的に簡易に構成することができ、従来よりもコンパクトであり配線短絡の発生確率が低く、かつ高速に動作する薄膜デバイスを容易に構成することができる。
【００３９】
（薄膜デバイスの製造方法）
次に、本実施形態の薄膜デバイス（半導体装置）の製造方法について説明する。
先ず、上記微小タイル状素子２０を製造し、その微小タイル状素子２０を基板１０の上面の所望位置に接着する。この微小タイル状素子２０の製造方法についてエピタキシャルリフト法を用いることが好ましいが、その詳細については後で説明する。
【００４０】
次いで、微小タイル状素子２０の側面の所望箇所を横断するように絶縁物３１，３２を形成する。この絶縁物３１，３２の形成は、インクジェットノズル又はディスペンサなどから液状体（液滴）を上記所望箇所に吐出することで行うのが好ましい。ここで、液状体としては、硬化すると絶縁物となるものであり、例えばポリシランサン（スピンオングラス）を適用することができる。ポリシラサンを硬化させると酸化シリコン（ＳｉＯ２）となる。
【００４１】
ついで、絶縁物３１，３２の上を横断するように、導電体膜からなる配線４１，４２を形成する。ここで、配線４１は、アノード電極２４と基板１０上の電極（又は端子）とを電気的に接続するように設ける。配線４２は、カソード電極２５と基板１０上の電極（又は端子）とを電気的に接続するように設ける。また、配線４１，４２の形成方法としては、液滴吐出方式を用いてもよい。すなわち、所望の金属材料を含む液状体をインクジェットノズル又はディスペンサなどから所望箇所に吐出することで、配線４１，４２を形成する。
【００４２】
これらにより、本製造方法によれば、微小タイル状素子２０の側面に絶縁物３１，３２を形成し、その絶縁物３１，３２の上面を通るように配線４１，４２を形成するので、配線４１，４２が微小タイル状素子２０の側面に短絡することを、ワイヤーボンドなどの空中配線をせずに、防ぐことができる。また、絶縁物３１，３２は容易に厚膜化できるので、配線４１，４２の寄生容量を容易に低減することもできる。そこで、本製造方法によれば、従来よりもコンパクトであり、配線短絡の発生確率が低く、かつ高速に動作する薄膜デバイス（半導体装置）を容易に製造することができる。
【００４３】
（微小タイル状素子の製造方法）
次に、上記微小タイル状素子２０の製造方法と、その微小タイル状素子２０を基板（最終基板）１０に貼り付ける方法とについて、図３乃至図１２を参照して説明する。本製造方法は、エピタキシャルリフトオフ法をベースにしている。また本製造方法では、微小タイル状素子としての化合物半導体デバイス（化合物半導体素子）を最終基板上に接着する場合について説明するが、最終基板の種類及び形態に関係なく本製造方法を適用することができる。なお、本実施形態における「半導体基板」とは、半導体物資から成る物体をいうが、板形状の基板に限らず、どのような形状であっても半導体物資であれば「半導体基板」に含まれる。
【００４４】
＜第１工程＞
図３は本微小タイル状素子の製造方法の第１工程を示す概略断面図である。図３において、基板１１０は、半導体基板であり、例えばガリウム・ヒ素化合物半導体基板とする。基板１１０における最下位層には、犠牲層１１１を設けておく。犠牲層１１１は、アルミニウム・ヒ素（ＡｌＡｓ）からなり、厚さが例えば数百ｎｍの層である。
例えば、犠牲層１１１の上層には機能層１１２を設ける。機能層１１２の厚さは、例えば１μｍから１０（２０）μｍ程度とする。そして、機能層１１２において半導体デバイス（例えば面発光レーザ）１１３を作成する。半導体デバイス１１３としては、面発光レーザ（ＶＣＳＥＬ）のほかに他の機能素子、例えばフォトトランジスタ（ＰＤ）、あるいは高電子移動度トランジスタ（ＨＥＭＴ）、ヘテロバイポーラトランジスタ（ＨＢＴ）などからなるドライバ回路又はＡＰＣ回路などを形成してもよい。これらの半導体デバイス１１３は、何れも基板１１０上に多層のエピタキシャル層を積層して素子が形成されたものである。また、各半導体デバイス１１３には、電極も形成し、動作テストも行う。
【００４５】
＜第２工程＞
図４は本微小タイル状素子の製造方法の第２工程を示す概略断面図である。本工程においては、各半導体デバイス１１３を分割するように分離溝１２１を形成する。分離溝１２１は、少なくとも犠牲層１１１に到達する深さをもつ溝とする。例えば、分離溝の幅及び深さともに、１０μｍから数百μｍとする。また、分離溝１２１は、後述するところの選択エッチング液が当該分離溝１２１を流れるように、行き止まりなく繋がっている溝とする。さらに、分離溝１２１は、碁盤のごとく格子状に形成することが好ましい。
また、分離溝１２１相互の間隔を数十μｍから数百μｍとすることで、分離溝１２１によって分割・形成される各半導体デバイス１１３のサイズを、数十μｍから数百μｍ四方の面積をもつものとする。分離溝１２１の形成方法としては、フォトリソグラフィとウェットエッチングによる方法、またはドライエッチングによる方法を用いる。また、クラックが基板に生じない範囲でＵ字形溝のダイシングで分離溝１２１を形成してもよい。
【００４６】
＜第３工程＞
図５は本微小タイル状素子の製造方法の第３工程を示す概略断面図である。本工程においては、中間転写フィルム１３１を基板１１０の表面（半導体デバイス１１３側）に貼り付ける。中間転写フィルム１３１は、表面に粘着剤が塗られたフレキシブルなフィルムである。
【００４７】
＜第４工程＞
図６は本微小タイル状素子の製造方法の第４工程を示す概略断面図である。本工程においては、分離溝１２１に選択エッチング液１４１を注入する。本工程では、犠牲層１１１のみを選択的にエッチングするために、選択エッチング液１４１として、アルミニウム・ヒ素に対して選択性が高い低濃度の塩酸を用いる。
【００４８】
＜第５工程＞
図７は本微小タイル状素子の製造方法の第５工程を示す概略断面図である。本工程においては、第４工程での分離溝１２１への選択エッチング液１４１の注入後、所定時間の経過により、犠牲層１１１のすべてを選択的にエッチングして基板１１０から取り除く。
【００４９】
＜第６工程＞
図８は本微小タイル状素子の製造方法の第６工程を示す概略断面図である。第５工程で犠牲層１１１が全てエッチングされると、基板１１０から機能層１１２が切り離される。そして、本工程において、中間転写フィルム１３１を基板１１０から引き離すことにより、中間転写フィルム１３１に貼り付けられている機能層１１２を基板１１０から引き離す。
これらにより、半導体デバイス１１３が形成された機能層１１２は、分離溝１２１の形成及び犠牲層１１１のエッチングによって分割されて、所定の形状（例えば、微小タイル形状）の微小タイル状素子１６１（上記実施形態の「微小タイル状素子１」）とされ、中間転写フィルム１３１に貼り付け保持されることとなる。ここで、機能層の厚さが例えば１μｍから１０μｍ程度、大きさ（縦横）が例えば数十μｍから数百μｍであるのが好ましい。
【００５０】
＜第７工程＞
図９は本微小タイル状素子の製造方法の第７工程を示す概略断面図である。本工程においては、（微小タイル状素子１６１が貼り付けられた）中間転写フィルム１３１を移動させることで、最終基板１７１（図１の基板１０）の所望位置に微小タイル状素子１６１をアライメントする。ここで、最終基板１７１は、例えば、シリコン半導体からなり、ＬＳＩ領域１７２が形成されている。また、最終基板１７１の所望位置には、微小タイル状素子１６１を接着するための接着剤１７３を塗布しておく。接着剤１７３は、微小タイル状素子１６１に塗布してもかまわない。
【００５１】
＜第８工程＞
図１０は本微小タイル状素子の製造方法の第８工程を示す概略断面図である。本工程においては、最終基板１７１の所望の位置にアライメントされた微小タイル状素子１６１を、中間転写フィルム１３１越しに裏押し治具１８１で押しつけて最終基板１７１に接合する。ここで、所望の位置には接着剤１７３が塗布されているので、その最終基板１７１の所望の位置に微小タイル状素子１６１が接着される。
【００５２】
＜第９工程＞
図１１は本微小タイル状素子の製造方法の第９工程を示す概略断面図である。本工程においては、中間転写フィルム１３１の粘着力を消失させて、微小タイル状素子１６１から中間転写フィルム１３１を剥がす。
中間転写フィルム１３１の粘着剤は、ＵＶ硬化性又は熱硬化性のものにしておく。ＵＶ硬化性の粘着剤とした場合は、裏押し治具１８１を透明な材質にしておき、裏押し治具１８１の先端から紫外線（ＵＶ）を照射することで中間転写フィルム１３１の粘着力を消失させる。熱硬化性の接着剤とした場合は、裏押し治具１８１を加熱すればよい。あるいは第６工程の後で、中間転写フィルム１３１を全面紫外線照射するなどして粘着力を全面消失させておいてもよい。粘着力が消失したとはいえ実際には僅かに粘着性が残っており、微小タイル状素子１６１は非常に薄く軽いので中間転写フィルム１３１に保持される。
【００５３】
＜第１０工程＞
本工程は、図示していない。本工程においては、加熱処理などを施して、微小タイル状素子１６１を最終基板１７１に本接合する。
【００５４】
＜第１１工程＞
図１２は本微小タイル状素子の製造方法の第１１工程を示す概略断面図である。本工程においては、先ず図１に示すように、微小タイル状素子１６１の上面及び側面の一部に絶縁物３１を形成する。この絶縁物３１の形成は、液滴吐出方式を用いて所望部位に液状体を塗布し、その後液状体を硬化させることで行う。次いで、微小タイル状素子１６１の電極と最終基板１７１上の回路を電気的に接続する配線１９１を、絶縁物３１の上を通るように形成する。これにより、１つのＬＳＩチップなどの半導体集積回路が完成する。最終基板１７１としては、シリコン半導体のみならず、ガラス基板、石英基板又はプラスチックフィルムを適用してもよい。
【００５５】
これらにより、最終基板１７１である基板１０が例えばシリコンであっても、その基板１０上の所望位置にガリウム・ヒ素製の面発光レーザなどを備える微小タイル状素子１６１を形成するというように、面発光レーザなどをなす半導体素子を当該半導体素子とは材質の異なる基板上に形成することが可能となる。
また、半導体基板上で面発光レーザなどを完成させてから微小タイル形状に切り離すので、面発光レーザを組み込んだ集積回路などを作成する前に、予め面発光レーザなどをテストして選別することが可能となる。
【００５６】
また、上記製造方法によれば、半導体素子（面発光レーザなど）を含む機能層のみを、微小タイル状素子として半導体基板から切り取り、フィルムにマウントしてハンドリングすることができるので、半導体素子を個別に選択して基板１０に接合することができ、ハンドリングできる半導体素子のサイズを従来の実装技術のものよりも小さくすることができる。したがって、上記製造方法によれば、従来よりもコンパクトであり、配線短絡の発生確率が低く、かつ高速に動作する薄膜デバイス（半導体装置）を備えた集積回路を容易かつ低コストで製造することができる。
【００５７】
（電子機器）
上記実施形態の薄膜デバイス（半導体装置）を備えた電子機器の例について説明する。
上記実施形態の薄膜デバイスは、面発光レーザ、発光ダイオード、フォトダイオード、フォトトランジスタ、高電子移動度トランジスタ、ヘテロバイポーラトランジスタ、インダクター、キャパシター又は抵抗などに適用することができる。これらの薄膜デバイスを備えた応用回路又は電子機器としては、光インターコネクション回路、光ファイバ通信モジュール、レーザプリンタ、レーザビーム投射器、レーザビームスキャナ、リニアエンコーダ、ロータリエンコーダ、変位センサ、圧力センサ、ガスセンサ、血液血流センサ、指紋センサ、高速電気変調回路、無線ＲＦ回路、携帯電話、無線ＬＡＮなどが挙げられる。
図１３は、携帯電話の一例を示した斜視図である。図１３において、符号１０００は上記薄膜デバイスを用いた携帯電話本体を示し、符号１００１は表示部を示している。
【００５８】
図１４は、腕時計型電子機器の一例を示した斜視図である。図１４において、符号１１００は上記薄膜デバイスを用いた時計本体を示し、符号１１０１は表示部を示している。
【００５９】
図１５は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図１５において、符号１２００は情報処理装置、符号１２０２はキーボードなどの入力部、符号１２０４は上記薄膜デバイスを用いた情報処理装置本体、符号１２０６は表示部を示している。
【００６０】
図１３から図１５に示す電子機器は、上記実施形態の薄膜デバイスを備えているので、配線短絡が起こりにくく、高速に動作し、薄くコンパクトなものとすることができる。
【００６１】
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、実施形態で挙げた具体的な材料や層構成などはほんの一例に過ぎず、適宜変更が可能である。
【００６２】
上記実施形態では、微小タイル状素子２０が面発光レーザを備えている構成について説明したが、本発明はこれに限定されるものではなく、微小タイル状素子２０が発光ダイオード、フォトダイオード、フォトトランジスタ、高電子移動度トランジスタ、ヘテロバイポーラトランジスタ、インダクター、キャパシター及び抵抗のうちの少なくとも一つを有することとしてもよい。
【００６３】
また、上記実施形態において、絶縁物３１の厚さは、微小タイル状素子２０が備える素子などに入出力される信号（すなわち配線４１を通る電気信号）の周波数などの速度に応じて可変してもよい。例えば、かかる信号が無線通信信号などの高周波信号の場合は絶縁物３１の厚さを大きくし、比較的低い周波の場合は絶縁物３１の厚さを小さくする。これらにより、所望の電気的特性を備えた薄膜デバイスを簡便に構成することができる。
【図面の簡単な説明】
【図１】 本発明の実施形態に係る薄膜デバイス（半導体装置）の概要断面図である。
【図２】 同上の薄膜デバイスの斜視図である。
【図３】 微小タイル状素子の製造方法の第１工程を示す断面図である。
【図４】 同上の製造方法の第２工程を示す断面図である。
【図５】 同上の製造方法の第３工程を示す断面図である。
【図６】 同上の製造方法の第４工程を示す断面図である。
【図７】 同上の製造方法の第５工程を示す断面図である。
【図８】 同上の製造方法の第６工程を示す断面図である。
【図９】 同上の製造方法の第７工程を示す断面図である。
【図１０】 同上の製造方法の第８工程を示す断面図である。
【図１１】 同上の製造方法の第９工程を示す断面図である。
【図１２】 同上の製造方法の第１１工程を示す断面図である。
【図１３】 上記薄膜デバイスを備えた電子機器の一例を示す図である。
【図１４】 上記薄膜デバイスを備えた電子機器の一例を示す図である。
【図１５】 上記薄膜デバイスを備えた電子機器の一例を示す図である。
【符号の説明】
１０…基板、２０…微小タイル状素子、２１…ｎ型半導体、２２…ｐ型半導体、２３…絶縁層、２４…アノード電極、２５…カソード電極、３１，３２…絶縁物、４１，４２…配線
Claims (12)
- 基板と、
前記基板上に形成され側面が順テーパー状のタイル部と、該タイル部上に形成された柱状部と、を有する微小タイル状素子と、
前記タイル部の上面に形成された第１電極と、
前記柱状部を挟んで前記第１電極と反対側の前記タイル部上面に、前記柱状部と平面を成し前記柱状部の側面の少なくとも一部が埋め込まれるように形成された、側面が順テーパー形状を有する絶縁層と、
前記柱状部の上面および前記絶縁層の上面に形成された第２電極と、
前記タイル部の側面の上と、前記第１電極の上面の一部と、に形成された第１の絶縁物と、
前記タイル部の側面の上と、前記絶縁層の側面の上と、前記第２電極の上面の一部と、に形成された第２の絶縁物と、
前記基板上の一部と、前記第１の絶縁物の上面と、前記第１電極の上面の一部と、に形成された第１配線と、
前記基板上の一部と、前記第２の絶縁物の上面と、前記第２電極の上面の一部と、に形成された第２配線と、を備え、
前記第１及び第２配線は、前記タイル部の異なる側面から引き回されていることを特徴とする半導体装置。 - 前記第１及び第２の絶縁物は、樹脂、ガラス、セラミックのいずれかからなることを特徴とする請求項１に記載の半導体装置。
- 前記第１及び第２の絶縁物は、酸化シリコンからなることを特徴とする請求項１に記載の半導体装置。
- 前記微小タイル状素子は、面発光レーザ、発光ダイオード、フォトダイオード、フォトトランジスタ、高電子移動度トランジスタ、ヘテロバイポーラトランジスタ、インダクター、キャパシター及び抵抗のうちの少なくとも一つを有することを特徴とする請求項１から３のいずれか１項に記載の半導体装置。
- 前記微小タイル状素子は、面発光レーザを有し、
前記配線は、前記面発光レーザのアノード電極又はカソード電極と前記基板に設けられている電極又は素子とを電気的に接続するものであることを特徴とする請求項１から４のいずれか１項に記載の半導体装置。 - 請求項１から５のいずれか１項に記載の半導体装置を備えたことを特徴とする電子機器。
- 基板上に、タイル部及び前記タイル部の上面に形成された柱状部を有する微小タイル状素子を設ける工程と、
前記タイル部の上面に前記柱状部と平面を成し、前記柱状部の側面の少なくとも一部を埋め込むように、側面が順テーパー形状を有する絶縁層を形成する工程と、
前記柱状部を挟んで前記絶縁層と反対側の前記タイル部の上面に第１電極を形成するとともに、前記柱状部の上面及び前記絶縁層の上面に第２電極を形成する工程と、
前記タイル部の側面の上と、前記第１電極の上面の一部と、に第１の絶縁物を形成する工程と、
前記タイル部の側面の上と、前記絶縁層の前記側面の上と、前記第２電極の上面の一部と、に第２の絶縁物を形成する工程と、
前記基板上の一部から前記第１の絶縁物の上面を経由して前記第１電極の上面に達する第１配線を形成する工程と、
前記基板上の一部から前記第２の絶縁物の上面を経由して前記第２電極の上面に達する第２配線を形成する工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記第１配線及び第２配線を、前記タイル部の上面に設けられた前記第１電極及び第２電極と前記基板に設けられた電極とを接続するように形成することを特徴とする請求項７に記載の半導体装置の製造方法。
- 前記第１及び第２の絶縁物を、液状体の絶縁材料を前記所望箇所に塗布し、その後硬化させることで形成することを特徴とする請求項７又は８に記載の半導体装置の製造方法。
- 前記第１及び第２の絶縁物を、液滴吐出方式を用いて形成することを特徴とする請求項９に記載の半導体装置の製造方法。
- 前記第１及び第２配線を、液滴吐出方式を用いて形成することを特徴とする請求項７から１０のいずれか１項に記載の半導体装置の製造方法。
- 前記タイル部を、エピタキシャルリフトオフ法を用いて前記基板に接着することを特徴とする請求項７から１１のいずれか１項に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003104018A JP4370796B2 (ja) | 2003-04-08 | 2003-04-08 | 半導体装置、半導体装置の製造方法及び電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003104018A JP4370796B2 (ja) | 2003-04-08 | 2003-04-08 | 半導体装置、半導体装置の製造方法及び電子機器 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004311765A JP2004311765A (ja) | 2004-11-04 |
| JP2004311765A5 JP2004311765A5 (ja) | 2005-10-27 |
| JP4370796B2 true JP4370796B2 (ja) | 2009-11-25 |
Family
ID=33466967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003104018A Expired - Fee Related JP4370796B2 (ja) | 2003-04-08 | 2003-04-08 | 半導体装置、半導体装置の製造方法及び電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4370796B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102006061696A1 (de) | 2006-12-28 | 2008-07-03 | Robert Bosch Gmbh | Mobiltelefon sowie Verwendung |
| JP2010044964A (ja) * | 2008-08-13 | 2010-02-25 | Toshiba Corp | マイクロ可動デバイス |
| JP2010114106A (ja) | 2008-11-04 | 2010-05-20 | Canon Inc | 機能性領域の移設方法、ｌｅｄアレイ、ｌｅｄプリンタヘッド、及びｌｅｄプリンタ |
| JP5276412B2 (ja) | 2008-11-04 | 2013-08-28 | キヤノン株式会社 | 機能性領域の移設方法、ｌｅｄアレイ、ｌｅｄプリンタヘッド、及びｌｅｄプリンタ |
| JP5390832B2 (ja) | 2008-11-04 | 2014-01-15 | キヤノン株式会社 | 機能性領域の移設方法、ｌｅｄアレイ、ｌｅｄプリンタヘッド、及びｌｅｄプリンタ |
| JP2010205943A (ja) | 2009-03-04 | 2010-09-16 | Canon Inc | 機能性領域の移設方法、ｌｅｄアレイ、ｌｅｄプリンタヘッド、及びｌｅｄプリンタ |
| FR3108777A1 (fr) * | 2020-03-24 | 2021-10-01 | Commissariat à l'Energie Atomique et aux Energies Alternatives | procede de fabrication d’une structure semiconductrice par report de vignettes sur un substrat support |
-
2003
- 2003-04-08 JP JP2003104018A patent/JP4370796B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004311765A (ja) | 2004-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4400327B2 (ja) | タイル状素子用配線形成方法 | |
| JP4211256B2 (ja) | 半導体集積回路、半導体集積回路の製造方法、電気光学装置、電子機器 | |
| US7709283B2 (en) | Method of manufacturing a semiconductor device having an insulating protective film covering at least a portion of a tile-shaped element | |
| JP3956697B2 (ja) | 半導体集積回路の製造方法 | |
| WO2018192322A1 (zh) | 微型发光二极管器件及其制作方法 | |
| JP2010238845A (ja) | 半導体装置の製造方法、半導体装置、及び、半導体複合装置 | |
| JP4370796B2 (ja) | 半導体装置、半導体装置の製造方法及び電子機器 | |
| JP2008296578A (ja) | 圧電インクジェットデバイスの製作方法 | |
| JP3801160B2 (ja) | 半導体素子、半導体装置、半導体素子の製造方法、半導体装置の製造方法及び電子機器 | |
| US10115877B2 (en) | Method for manufacturing semiconductor device | |
| JP4042608B2 (ja) | トランジスタ及び電子機器 | |
| CN114284234A (zh) | 一种封装结构和用于封装结构的制作方法 | |
| JP2000349113A (ja) | 半導体装置およびそれを用いた高周波回路装置 | |
| JP4403712B2 (ja) | 半導体装置の製造方法 | |
| JP4281488B2 (ja) | 配線形成方法 | |
| JP4586350B2 (ja) | 薄膜デバイス及び電子機器 | |
| JP2005093703A (ja) | タイル状素子用配線形成方法、タイル状素子用配線構造物及び電子機器 | |
| JP2004311765A5 (ja) | ||
| JP2008034638A (ja) | 半導体装置の製造方法 | |
| JP4501412B2 (ja) | 半導体素子、デバイス及び電子機器 | |
| JP4578070B2 (ja) | ミリ波発振器 | |
| JP4502598B2 (ja) | ミリ波発振器 | |
| JP2017076729A (ja) | 半導体発光装置、及び、半導体発光装置の製造方法 | |
| JP2002033505A (ja) | 面型受光素子、その製造方法、およびこれを用いた装置 | |
| JP2005150298A (ja) | 微小タイル状素子、接続構造、接続方法、薄膜デバイス及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050707 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050707 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050708 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080401 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080528 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090602 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090716 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090717 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090811 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090824 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130911 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |