JP4403712B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4403712B2 JP4403712B2 JP2003102899A JP2003102899A JP4403712B2 JP 4403712 B2 JP4403712 B2 JP 4403712B2 JP 2003102899 A JP2003102899 A JP 2003102899A JP 2003102899 A JP2003102899 A JP 2003102899A JP 4403712 B2 JP4403712 B2 JP 4403712B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor
- micro tile
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Weting (AREA)
- Led Device Packages (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
- Light Receiving Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置、半導体装置の製造方法及び電子機器に関する。
【０００２】
【従来の技術】
従来、ある基板に薄膜状に形成された半導体素子を、その基板から微小なタイル形状に切り離して微小タイル状素子を作るエピタキシャルリフトオフ法が考えだされている。その微小タイル状素子はハンドリングされて任意の基板（最終基板）に貼り付けられ、これにより薄膜デバイスを備える基板が形成される（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開２０００−５８５６２号公報
【０００４】
【発明が解決しようとする課題】
ところで、最終基板の表面に貼り付けられた微小タイル状素子の電極は、その微小タイル状素子の上面に設けられている。図２３は、従来の微小タイル状素子を備える半導体装置を示す概要断面図である。最終基板１０の表面には微小タイル状素子６０が貼り付けられている。微小タイル状素子６０は、薄膜状とはいえ数μｍ程度の厚さがある。
【０００５】
そして、微小タイル状素子６０の上面に設けられている電極と最終基板１０に直接設けられている電子回路などとを接続しようとすると、その微小タイル状素子６０の厚さがなす数μｍの段差を乗り越えて配線３０を形成することになる。しかしながら、この段差の斜面である微小タイル状素子６０の側面６１が最終基板１０の表面に対して垂直である、又は逆テーパ状（オーバーハング状）である場合、配線３０が段差部である側面６１で断線することがあった。
【０００６】
また、微小タイル状素子６０の上面に発光素子又は受光素子が設けられ、最終基板１０の表面に受光素子又は発光素子が設けられる場合もある。この場合、微小タイル状素子の発光素子などと最終基板１０の受光素子などとを光学的に接続するために、微小タイル状素子６０の側面６１を乗り越えて光導波路を形成することになる。
しかしながら、微小タイル状素子６０の側面６１が最終基板１０の表面に対して垂直である、又は逆テーパ状（オーバーハング状）であると、段差部である側面６１において、光導波路が急峻に曲がり光の散乱などが生じ、その光導波路の光結合効率が低下することがあった。
【０００７】
本発明は、上記事情に鑑みてなされたもので、基板上に微小タイル状素子を貼り付けて半導体装置を構成する場合に、その微小タイル状素子と基板上の回路などとを接続する配線が断線することを防ぐことができる半導体装置、半導体装置の製造方法及び電子機器の提供を目的とする。
【０００８】
また、本発明は、基板上に微小タイル状素子を貼り付けて半導体装置を構成する場合に、その微小タイル状素子が備える発光素子又は受光素子と基板に設けられている受光素子又は発光素子などとを光学的に接続する光導波路の光結合効率を高めることができる半導体装置、半導体装置の製造方法及び電子機器の提供を目的とする。
【０００９】
【課題を解決するための手段】
上記した目的を達成するために本発明の半導体装置は、半導体素子を備えた微小タイル状素子と、前記微小タイル状素子が貼り付けられた基板とを有してなり、前記微小タイル状素子における少なくとも１つの側面が順テーパ形状となっていることを特徴とする。
本発明によれば、基板の上面などに貼り付けられた微小タイル状素子の側面が順テーパ形状となっているので、その側面を横断するように配線を形成した場合、その配線が断線することを防ぐことができる。すなわち、従来の微小タイル状素子を備えた基板のように、微小タイル状素子の側面が基板面に対して垂直であったり逆テーパ状（オーバハング状）であると、その側面上を横断するように金属膜などからなる配線を形成することは非常に困難である。本発明によれば、ワイヤーボンドなどの手間のかかる空中配線をせずに、微小タイル状素子の側面を横切る配線であって断線が生じ難い配線を簡易に設けることができる。したがって、本発明によれば、従来よりも断線の発生確率が低く、コンパクトで製造し易い半導体装置を安価に提供することができる。
また、上記配線の代わりに光信号の伝送路となる光導波路を、前記微小タイル状素子の順テーパ形状の側面を横切るように設けてもよい。この場合本発明によれば、光導波路が滑らかな曲線形状となるので、光結合効率の高い光導波路を備えた半導体装置を安価に提供することができる。
また、本発明によれば、微小タイル状素子（半導体素子）を、任意の基板に貼り付けて集積回路などを形成することが可能となる。ここで、微小タイル状素子は化合物半導体でもシリコン半導体でもよく、微小タイル状素子が接合される基板はシリコン半導体基板でも化合物半導体基板でもその他の物質でもよい。そこで、本発明によれば、シリコン半導体基板上に、ガリウム・ヒ素製の面発光レーザ又はフォトダイオードなどを形成するというように、半導体素子を当該半導体素子とは材質の異なる基板上に形成することが可能となる。また、半導体基板上で半導体素子を完成させてから微小タイル形状に切り離すので、集積回路などを作成する前に、予め半導体素子をテストして選別することが可能となる。
【００１０】
また、本発明の半導体装置は、前記微小タイル状素子の上面の電極と前記基板の回路とを電気的に接続する配線が該微小タイル状素子の順テーパ形状の側面の少なくとも一部を横切るように設けられていることが好ましい。
本発明によれば、配線が微小タイル状素子の順テーパ形状の側面を横切るように設けるので、その配線をなす金属膜などを順テーパ形状の側面に良好に設けることができ、その配線が断線することを防ぐことができる。
【００１１】
また、本発明の半導体装置は、前記微小タイル状素子の光学要素と前記基板の光学要素とを光学的に接続する光導波路が該微小タイル状素子の順テーパ形状の側面を横切るように設けられていることが好ましい。
本発明によれば、微小タイル状素子と基板との間で送受信される光信号の伝送路となる光導波路を、微小タイル状素子の順テーパ形状の側面を横切るように設けるので、その光導波路を滑らかな曲線形状にすることができる。そこで、本発明によれば、光結合効率の高い光導波路を備えたコンパクトな半導体装置を安価に提供することができる。
【００１２】
また、本発明の半導体装置は、前記微小タイル状素子がエピタキシャルリフトオフ法を用いて設けられたものであることが好ましい。
本発明によれば、エピタキシャルリフトオフ法、すなわち、上記基板とは別の基板に犠牲層を形成しておき、その犠牲層の上に半導体素子を形成しておき、犠牲層をエッチングすることにより、半導体素子を基板から切り離して上記微小タイル状素子とする方法を用いて、所望の基板（最終基板）上に薄膜デバイス（微小タイル状素子）を貼り付けることができる。
換言すれば、微小タイル形状に切り離された半導体素子（微小タイル状素子）を任意の基板に接合することにより、その基板の所望位置に薄膜デバイスを形成することが可能となる。ここで、半導体素子は化合物半導体でもシリコン半導体でもよく、半導体素子が接合される基板はシリコン半導体基板でも化合物半導体基板でもその他の物質でもよい。そこで、本発明によれば、シリコン半導体基板上に、ガリウム・ヒ素製の面発光レーザ又はフォトダイオードなどなす薄膜デバイスを形成するというように、半導体素子を当該半導体素子とは材質の異なる基板上に形成することが可能となる。また、半導体基板上で半導体素子を完成させてから微小タイル形状に切り離すので、集積回路などを作成する前に、予め半導体素子をテストして選別することが可能となる。
【００１３】
また、本発明の半導体装置は、前記微小タイル状素子の厚さが２０μｍ以下であることが好ましい。
本発明によれば、シリコン半導体素子と化合物半導体素子とが混在した集積回路を、非常に薄く構成することができる。また、本発明によれば、基板平面と微小タイル状素子とがなす段差を十分に小さくすることができ、さらに、微小タイル状素子の側面が順テーパ形状であるので、その側面を横切る配線が断線することを防ぐことができる。
また、本発明によれば、微小タイル状素子の順テーパ形状の側面を横切る光導波路を滑らかな曲線形状に設けることができるので、その側面付近における光導波路内での光の伝達損失をほとんど無視することができ、かかる光導波路の光結合効率を高めることができる。
【００１４】
また、本発明の半導体装置は、前記微小タイル状素子が化合物半導体デバイスであり、前記基板が化合物半導体以外の部材からなることが好ましい。
本発明によれば、例えば、シリコン半導体基板上の所望位置に、ガリウム・ヒ素製の面発光レーザ又はフォトダイオードなどを形成した半導体装置を簡便に提供することができる。
【００１５】
また、本発明の半導体装置は、前記微小タイル状素子がシリコン半導体デバイスであり、前記基板はシリコン半導体以外の部材からなることが好ましい。
本発明によれば、例えばガラス基板上にシリコン半導体デバイスを形成した半導体装置を簡便に提供することができる。
【００１６】
また、本発明の半導体装置は、前記微小タイル状素子が、面発光レーザ、発光ダイオード、フォトダイオード、フォトトランジスタ、高電子移動度トランジスタ、ヘテロバイポーラトランジスタ、インダクター、キャパシター及び抵抗のうちの少なくとも一つを有することが好ましい。
本発明によれば、微小タイル状素子は化合物半導体でもシリコン半導体でもよく、その微小タイル状素子が貼り付けられる基板も化合物半導体でもシリコン半導体でもその他の材料からなるものでもよい。すなわち、本発明によれば、基板の材質とは異なる材質からなる微小タイル状素子を、その基板の所望位置に貼り付けて半導体装置を構成することができる。したがって、本発明によれば、基板上の所望位置に所望の材質からなる各種の高速に動作する薄膜デバイスを形成することができ、その薄膜デバイスについての配線が断線することを防ぐことができ、その薄膜デバイスについての光導波路の光結合効率を高めることができる。
【００１７】
本発明の電子機器は、前記半導体装置を備えたことを特徴とする。
本発明によれば、断線が起こりにくく、光導波路の光結合効率が高く、高速に動作し、薄くコンパクトな電子機器を提供することができる。そこで、本発明によれば、不具合の発生率が低く、高速に動作するコンパクトな電子機器を安価に提供することができる。
【００１８】
また、本発明の半導体装置の製造方法は、微小なタイル形状の半導体素子を有してなるものであって少なくとも１つの側面が順テーパ形状となっている微小タイル状素子を、エピタキシャルリフトオフ法を用いて形成し、前記微小タイル状素子を基板に貼り付けることを特徴とする。
本発明によれば、基板の上面などに貼り付けられた微小タイル状素子の側面が順テーパ形状となっているので、その側面を横断するように、金属膜などで配線を形成しても、その配線が断線することを防ぐことができる。そこで、本発明によれば、ワイヤーボンドなどの手間のかかる空中配線をせずに、微小タイル状素子の側面を横切る配線であって断線が生じ難い配線を簡易に製造することができる。したがって、本発明によれば、従来よりも断線の発生確率が低く、コンパクトな半導体装置を安価に製造することができる。
また、上記配線の代わりに光信号の伝送路となる光導波路を、前記微小タイル状素子の順テーパ形状の側面を横切るように設けてもよい。この場合本発明によれば、光導波路を滑らかな曲線形状にすることができるので、光結合効率の高い光導波路を備えた半導体装置を安価に製造することができる。
【００１９】
また、本発明の半導体装置の製造方法は、前記微小タイル状素子が、エッチングによって除去することが可能な層である犠牲層を最下層に有する半導体基板に、半導体素子を形成し、前記半導体基板の表面に、少なくとも前記犠牲層に到達する深さをもつ溝である分離溝を、横断面がＶ字形とオーバハングのないＵ字形とのうちの一方の形状となるように、１本以上形成し、前記半導体基板の表面に、フィルムを貼り付け、前記分離溝と前記フィルムで囲まれた空間にエッチング液を注入して、前記犠牲層をエッチングすることで、前記半導体素子を前記半導体基板から切り離すことで形成され、前記基板への微小タイル状素子の貼り付けは、前記半導体基板から切り離された前記半導体素子を前記フィルムに貼り付けた状態でハンドリングして、前記基板の所望位置に接着することで行うことが好ましい。
本発明によれば、半導体素子を含む機能層のみを、微小タイル形状として半導体基板から切り取り、フィルムにマウントしてハンドリングすることができるので、半導体素子（微小タイル状素子）を個別に選択して基板（最終基板）に接合できるとともに、ハンドリングできる半導体素子（微小タイル状素子）のサイズを従来の実装技術のものよりも小さくすることができる。
また、本発明によれば、分離溝の横断面をＶ字形又はオーバハングのないＵ字形に形成することで、微小タイル状素子の側面を順テーパ形状にすることができる。
【００２０】
また、本発明の半導体装置の製造方法は、前記微小タイル状素子が、該微小タイル状素子の順テーパ形状の側面が前記基板の被接着面に対して９０度以下で接するように、該被接着面に貼り付けられることが好ましい。
本発明によれば、基板面と微小タイル状素子の順テーパ形状の側面とが９０度以下の角度で接するので、その側面を横切る電気配線が断線することを防ぐことができ、その側面を横切る光導波路の光結合効率を高めることができる。
【００２１】
また、本発明の半導体装置の製造方法は、前記微小タイル状素子の順テーパ形状の側面を横切るように、電気配線を設けることことが好ましい。
本発明によれば、上記電気配線を金属膜などで形成しても、その金属膜を順テーパ形状の側面上に良好に設けることができるので、その電気配線が断線することを防ぐことができる。
【００２２】
また、本発明の半導体装置の製造方法は、前記微小タイル状素子の順テーパ形状の側面を横切るように、光導波路を設けることが好ましい。
本発明によれば、順テーパ形状の側面を横切る光導波路が滑らかな曲線形状となるので、その側面付近における光導波路内で散乱などが生じることを低減することができ、かかる光導波路の光結合効率を高めることができる。
【００２３】
また、本発明の半導体装置の製造方法は、ダイシングソーを用いて前記分離溝を形成することが好ましい。
本発明によれば、タイシングソーを用いて、機械的に半導体ウエハの表面などを削り取って、断面がＶ字形状などの分離溝を形成することができるので、微小タイル状素子における全ての側面を、確実に順テーパ形状にすることができる。
【００２４】
また、本発明の半導体装置の製造方法は、前記分離溝がウエットエッチングにおける結晶異方性を用いて形成されることが好ましい。
本発明によれば、ウエットエッチングによって分離溝を形成するので、その形成過程において半導体ウエハに過大な機械的応力が生じることがなく、半導体ウエハなどが破損するような事態を回避することができる。また、本発明によれば半導体ウエハなどの結晶異方性をウエットエッチングで用いているので、そのウエットエッチングで断面がＶ字形状又はオーバハングのないＵ字形状などの分離溝を形成することができる。そして、結晶異方性を用いているので、半導体ウエハ表面に碁盤の目のように形成する複数の分離溝のうち、所定方向に向いている分離溝の断面だけを選択的にＶ字形状又はオーバハングのないＵ字形状などの分離溝を形成することができる。
【００２５】
また、本発明の半導体装置の製造方法は、前記半導体基板としてガリウム・ヒ素系の材料からなる基板を用い、前記ガリウム・ヒ素系の材料からなる基板について、結晶方位（０１-１）に対してプラス・マイナス４５度以内の方向に、前記分離溝の長手方向を形成することが好ましい。
本発明によれば、ガリウム・ヒ素系の材料からなる基板（例えば面発光レーザが複数設けられた半導体ウエハ）について、結晶方位（０１-１）に対してプラス・マイナス４５度以内の方向に分離溝の長手方向が向くように、ウエットエッチングすることで、その分離溝の断面をＶ字形状又はオーバハングのないＵ字形状にすることができる。ここで、分離溝の長手方向と結晶方位（０１-１）とのなす角度を小さくするほど、その分離溝の断面をなだらかにすることができる。
【００２６】
また、本発明の半導体装置の製造方法は、前記ウエットエッチングが非選択性ウエットエッチングであることが好ましい。
本発明によれば、半導体素子が形成される層、その下の犠牲層及びその下の層についてまで、非選択的にウエットエッチングするので、横断面がＶ字形又はオーバハングのないＵ字形となる分離溝を形成することができる。
【００２７】
また、本発明の半導体装置の製造方法は、前記電気配線がフォトリソグラフィ法を用いて設けられることが好ましい。
本発明によれば、微小タイル状素子の順テーパ形状の側面上を横切る電気配線をなす金属膜などを、フォトリソグラフィー法により良好にかつ簡便に設けることができる。そこで、本発明によれば、微小タイル状素子の電極などと基板上の電極などとを接続する電気配線であって断線が生じ難い電気配線を、簡便に設けることができる。
【００２８】
また、本発明の半導体装置の製造方法は、前記電気配線が液滴吐出方式を用いて設けられることが好ましい。
本発明によれば、インクジェットノズルなどから導電材料を含む液状体を吐出する液滴吐出方式を用いて、微小タイル状素子の順テーパ形状の側面上を横切る電気配線をなす金属膜などを、良好にかつ簡便に形成することができる。そこで、本発明によれば、微小タイル状素子の電極などと基板上の電極などとを接続する電気配線であって断線が生じ難い電気配線を、少ない構成材料で簡便に設けることができる。
【００２９】
また、本発明の半導体装置の製造方法は、前記光導波路がフォトリソグラフィ法を用いて設けられることが好ましい。
本発明によれば、微小タイル状素子の順テーパ形状の側面上を横切る光導波路を、フォトリソグラフィー法により良好にかつ簡便に設けることができる。そこで、本発明によれば、例えば微小タイル状素子が備える発光素子又は受光素子と基板に直接設けられた受光素子又は発光素子とを光学的に接続する光導波路であって、光結合効率の高い光導波路を、より細く簡便に設けることができる。
【００３０】
また、本発明の半導体装置の製造方法は、前記光導波路が液滴吐出方式を用いて設けられることが好ましい。
本発明によれば、インクジェットノズルなどから光導波路をなす材料を含む液状体を吐出する液滴吐出方式を用いて、微小タイル状素子の順テーパ形状の側面上を横切る光導波路を、良好にかつ簡便に形成することができる。そこで、本発明によれば、例えば微小タイル状素子が備える発光素子又は受光素子と基板に直接設けられた受光素子又は発光素子とを光学的に接続する光導波路であって、光結合効率の高い光導波路を、少ない構成材料で簡便に設けることができる。
【００３１】
【発明の実施の形態】
以下、本発明の実施形態に係る半導体装置について図面を参照して説明する。図１は本発明の実施形態に係る半導体装置を示す概念断面図である。任意の基板である最終基板１０の上面には、微小なタイル形状の半導体素子である微小タイル状素子２０が貼り付けられている。この微小タイル状素子２０は、エピタキシャルリフト（ＥＬＯ）法を用いて製作され、最終基板１０の上面に接着されている。
【００３２】
微小タイル状素子２０は、面発光レーザ、発光ダイオード、フォトダイオード、フォトトランジスタ、高電子移動度トランジスタ、ヘテロバイポーラトランジスタ、インダクター、キャパシター及び抵抗などのうちの少なくとも一つを備えるものとする。
【００３３】
そして、微小タイル状素子２０の側面２１は順テーパ形状となっている。ここで微小タイル状素子２０は、例えば四角形の板状であり、４つある側面のうち少なくとも１つの側面２１が順テーパ形状となっていればよい。この順テーパ形状となっている側面２１と、微小タイル状素子２０の底面（すなわち最終基板１０の上面）とのなす角度θは、なるべく小さいこと、すなわち０度に近いことが好ましい。
【００３４】
また、微小タイル状素子２０の順テーパ形状の側面２１上を横切るように、配線３０が設けられている。配線３０は、微小タイル状素子２０の上面、側面２１及び最終基板１０の上面に設けられた１つの細長い金属膜（導電膜）などからなる。この配線３０は、微小タイル状素子２０の上面に設けられた電極などと最終基板１０に直接設けられている回路の端子などとを接続するものである。
【００３５】
これらにより、本実施形態の半導体装置によれば、微小タイル状素子２０の側面２１が順テーパ形状になっているので、その側面２１を横断するように設けた配線３０が断線することを防ぐことができる。
すなわち、図２３に示す従来の微小タイル状素子６０を備えた最終基板１０のように、微小タイル状素子６０の側面６１が基板面に対して垂直であったり、逆テーパ状（オーバハング状）であると、その側面６１上を横断するように金属膜などからなる配線３０を形成することは非常に困難である。本実施形態によれば、ワイヤーボンドなどの手間のかかる空中配線をせずに、微小タイル状素子２０の側面２１を横切る配線３０であって断線が生じ難い配線３０を簡易に設けることができる。
したがって、本実施形態によれば、従来よりも断線の発生確率が低く、コンパクトで製造し易い半導体装置を安価に提供することができる。
【００３６】
また微小タイル状素子２０が発光素子又は受光素子を備えている場合などは、上記配線３０の代わりに光信号の伝送路となる光導波路（図示せず）を、微小タイル状素子２０の順テーパ形状の側面２１を横切るように設けてもよい。この光導波路は、微小タイル状素子２０の上面に設けられた発光素子又は受光素子と最終基板１０の上面に設けられた受光素子又は発光素子とを光学的に接続するものである。
【００３７】
このようにすると、微小タイル状素子２０の側面２１を横切る光導波路が滑らかな曲線形状となるので、光結合効率の高い光導波路を備えた半導体装置を簡易に構成することができる。
【００３８】
また、本実施形態によれば、微小タイル状素子２０（半導体素子）を、任意の基板からなる最終基板１０に貼り付けて集積回路などを形成することが可能となる。ここで、微小タイル状素子は化合物半導体でもシリコン半導体でもよく、最終基板１０はシリコン半導体基板でも化合物半導体基板でもその他の物質（ガラス、プラスチックなど）でもよい。そこで、本発明によれば、シリコン半導体基板上に、ガリウム・ヒ素製の面発光レーザ又はフォトダイオードなどを形成するというように、半導体素子を当該半導体素子とは材質の異なる基板上に形成することが可能となる。また、半導体基板上で半導体素子を完成させてから微小タイル形状に切り離すので、集積回路などを作成する前に、予め半導体素子をテストして選別することが可能となる。
【００３９】
（製造方法）
次に、上記構成の半導体装置の製造方法について説明する。先ず図２から図９を参照して、順テーパ形状の側面２１を備える微小タイル状素子２０の製造方法について説明する。図２から図４は、微小タイル状素子２０の製造工程における分離溝４１の製造以降の工程を示す模式断面図である。本製造方法では、エピタキシャルリフトオフ（ＥＬＯ）法を用いている。
【００４０】
具体的には、先ず図２に示すように、半導体基板である基板１１０において、犠牲層１１１を設け、犠牲層１１１の上に機能層１１２を設ける。ここで犠牲層１１１は、エッチングによって除去することが可能な層であり、後の工程においてエッチング液などにより除去される層である。機能層１１２は、半導体素子が形成されている層であり、後の工程において微小タイル状素子となる層である。また、機能層１１２において半導体素子は、平面上に複数設けられており、互いに所定の間隔をもって行列をなしている。
【００４１】
次いで、各半導体素子を分割するように、分離溝４１を形成する。例えば基板１１０の上面に対して、碁盤の目のように分離溝４１を形成する。この分離溝４１は、少なくとも犠牲層１１１に到達する深さとする。
【００４２】
また、分離溝４１の形成は、ダイシングソー４０を用いて行う。ダイシングソー４０によって、基板１１０の上面の所望ラインについて機械的に削ることにより、順テーパ形状（横断面がＶ字形状）の分離溝４１を確実に形成することができる。ここで分離溝４１の横断面の形状は、オーバハングのないＵ字形としてもよい。また、分離溝４１の順テーパ形状をなす面は、基板１１０の平面（上面又は底面）に対してなるべく水平に近い角度をもつように形成するのが好ましい。このようにして微小タイル状素子を製造すると、上記微小タイル状素子２０の側面２１と底面とがなす角度を０度に近づけることができる。
【００４３】
また、基板１１０の上面に碁盤の目のように複数本設ける分離溝４１のうち、一部の分離溝４１のみを順テーパ形状としてもよい。このようにすると、４つの側面のうち一部の側面のみが順テーパ形状の微小タイル状素子２０を製造することができる。
【００４４】
次いで、基板１１０の上面に中間転写フィルム１３１を貼り付ける。次いで、分離溝４１と中間転写フィルム１３１で囲まれた空間にエッチング液を注入して犠牲層１１１をエッチングする。このエッチング液は犠牲層１１１のみを選択的にエッチングするものである。これにより、図３に示すように、機能層１１２の一部が基板１１０から切り離され、微小タイル状素子２０が形成される。
【００４５】
この微小タイル状素子２０の上面には中間転写フィルム１３１が貼り付けられたままとなっているので、中間転写フィルム１３１を移動させることで微小タイル状素子２０を所望位置に正確にアライメント（ハンドリング）することができる。そして、最終基板１０の所望位置に接着材を塗布し、その接着材の上に微小タイル状素子２０の底面を押し付ける。
【００４６】
次いで、その接着材を硬化させ、微小タイル状素子２０の上面から中間転写フィルム１３１を剥がす。これらにより、図４に示すように最終基板１０に接着され、順テーパ形状の側面２１をもつ微小タイル状素子２０が形成される。
その後、微小タイル状素子２０の順テーパ形状の側面２０を横切るように、配線３０又は光導波路を設ける。ここで、配線３０又は光導波路は、フォトリソグラフィ法又は液滴吐出方式などを用いて簡易に設けることができる。
【００４７】
上記製造方法において順テーパ形状の分離溝は、ウエットエッチングにおける結晶異方性を利用して形成することもできる。次に、このウエットエッチングによる分離溝の形成方法について、図５から図９を参照して説明する。
【００４８】
微小タイル状素子２０の元となる基板（図４における基板１１０）は、例えばガリウム・ヒ素（ＧａＡｓ）系材料からなるものとする。そして、基板の上面（微小タイル状素子２０の上面）の結晶面方位は（１００）とする。この基板の上面（微小タイル状素子２０の上面）上から眺めたとき、結晶方位（０１-１）に対してプラス・マイナス４５度以内の方向に、ウエットエッチングにより、分離溝の長手方向を形成すると、順テーパ形状の側面２１を形成することができる。ウエットエッチングは、非選択性ウエットエッチングであることが好ましい。すなわち、基板における機能層及び犠牲層を略均一にエッチングする液を用いることが好ましい。
【００４９】
ここで、基板の上面（微小タイル状素子２０の上面）上から眺めたとき、結晶方位（０１-１）の方向に分離溝の長手方向を形成すると、ウエットエッチング法において傾斜角度が一番小さい順テーパ形状の側面２１を形成することができる。図５は、この製造方法において、結晶方位（０１-１）の方向に分離溝５１の長手方向を形成したときの横断面図である。順テーパ形状の側面２１が形成されていることがわかる。
【００５０】
一方、結晶方位（０１-１）に対してプラス・マイナス４５度以上ずれた方向に、分離溝の長手方向を形成すると、逆テーパ形状（オーバーハング）を持った側面２１’を形成することができる。図６は、この製造方法において、結晶方位（０１１）の方向に、分離溝５２の長手方向を形成したときの横断面図である。逆テーパ形状をもった側面２１’が形成されていることがわかる。
【００５１】
図７は、上記ウエットエッチングによる分離溝の形成例を示す模式平面図である。図７は、微小タイル状素子の元となる基板である半導体ウエハの上面を示している。この半導体ウエハは、ガリウム・ヒ素（ＧａＡｓ）系材料からなるものとする。そして、半導体ウエハの上面の結晶面方位は（１００）とする。
【００５２】
この半導体ウエハ表面には複数の半導体素子が形成されており、各半導体素子は分離溝５１，５２で区分けされている。そして、分離溝５１は結晶方位（０１-１）の方向に形成されている。これにより、分離溝５１は順テーパ形状の横断面をもつこととなる。
一方、分離溝５２は、結晶方位（０１１）の方向に形成されている。これにより、分離溝５２は逆テーパ形状の横断面をもつこととなる。
次いで、図３に示すように基板１１０の上面に中間転写フィルム１３１を貼り付ける。次いで、分離溝４１と中間転写フィルム１３１で囲まれた空間にエッチング液を注入して犠牲層１１１をエッチングする。このエッチング液は犠牲層１１１のみを選択的にエッチングするものである。これにより、図３に示すように機能層１１２の一部が基板１１０から切り離され、微小タイル状素子２０が形成される。
このようにして得られた微小タイル状素子２０は、図８に示すような形状と結晶方位を持つ。
【００５３】
図９は、上記ウエットエッチングにより分離溝５１を形成した基板１１０の一例を示す模式断面図である。機能層１１２には、複数の半導体デバイス１１３が設けられている。機能層１１２の下層には犠牲層１１１が設けられている。分離溝５１は、犠牲層に到達する深さをもち、各半導体デバイス１１３を区分けしている。そして、分離溝５１の横断面は、オーバーハングのないＵ字形状をしている。
【００５４】
これらにより、本製造方法によれば、ウェットエッチングにおける結晶異方性を利用して分離溝を形成したので、その分離溝の形成過程において半導体ウエハなどに過大な機械的応力を与えることがなく、半導体ウエハなどが破損するような事態を回避しながら、横断面がＶ字形状又はオーバハングのないＵ字形状などの分離溝を形成することができる。
【００５５】
また、本製造方法によれば、結晶異方性を用いているので、半導体ウエハ表面に碁盤の目のように形成する複数の分離溝のうち、所定方向に向いている分離溝の断面だけを選択的にＶ字形状又はオーバハングのないＵ字形状などの分離溝を形成することができる。
【００５６】
（微小タイル状素子の製造方法）
次に、上記微小タイル状素子２０の製造方法と、その微小タイル状素子２０を最終基板１０に貼り付ける方法との詳細について、図１０乃至図１９を参照して説明する。本製造方法は、エピタキシャルリフトオフ法をベースにしている。また本製造方法では、微小タイル状素子としての化合物半導体デバイス（化合物半導体素子）を最終基板上に接着する場合について説明するが、最終基板の種類及び形態に関係なく本製造方法を適用することができる。なお、本実施形態における「半導体基板」とは、半導体物資から成る物体をいうが、板形状の基板に限らず、どのような形状であっても半導体物資であれば「半導体基板」に含まれる。
【００５７】
＜第１工程＞
図１０は本微小タイル状素子の製造方法の第１工程を示す概略断面図である。図１０において、基板１１０は、半導体基板であり、例えばガリウム・ヒ素化合物半導体基板とする。基板１１０における最下位層には、犠牲層１１１を設けておく。犠牲層１１１は、アルミニウム・ヒ素（ＡｌＡｓ）からなり、厚さが例えば数百ｎｍの層である。
例えば、犠牲層１１１の上層には機能層１１２を設ける。機能層１１２の厚さは、例えば１μｍから１０（２０）μｍ程度とする。そして、機能層１１２において半導体デバイス（例えば面発光レーザ）１１３を作成する。半導体デバイス１１３としては、面発光レーザ（ＶＣＳＥＬ）のほかに他の機能素子、例えばフォトトランジスタ（ＰＤ）、あるいは高電子移動度トランジスタ（ＨＥＭＴ）、ヘテロバイポーラトランジスタ（ＨＢＴ）などからなるドライバ回路又はＡＰＣ回路などを形成してもよい。これらの半導体デバイス１１３は、何れも基板１１０上に多層のエピタキシャル層を積層して素子が形成されたものである。また、各半導体デバイス１１３には、電極も形成し、動作テストも行う。
【００５８】
＜第２工程＞
図１１は本微小タイル状素子の製造方法の第２工程を示す概略断面図である。本工程においては、各半導体デバイス１１３を分割するように分離溝１２１を形成する。分離溝１２１は、図２に示す分離溝４１のように、又は図９に示す分離溝５１のように、横断面がＶ字形又はオーバハングのないＵ字形になるように形成する。そして、上記のように、ダイシングソーを用いて、又はウエットエッチングの結晶異方性を用いて、分離溝１２１を形成する。
【００５９】
また、分離溝１２１は、少なくとも犠牲層１１１に到達する深さをもつ溝とする。例えば、分離溝の幅及び深さともに、１０μｍから数百μｍとする。また、分離溝１２１は、後述するところの選択エッチング液が当該分離溝１２１を流れるように、行き止まりなく繋がっている溝とする。さらに、分離溝１２１は、碁盤のごとく格子状に形成することが好ましい。
また、分離溝１２１相互の間隔を数十μｍから数百μｍとすることで、分離溝１２１によって分割・形成される各半導体デバイス１１３のサイズを、数十μｍから数百μｍ四方の面積をもつものとする。
【００６０】
＜第３工程＞
図１２は本微小タイル状素子の製造方法の第３工程を示す概略断面図である。本工程においては、中間転写フィルム１３１を基板１１０の表面（半導体デバイス１１３側）に貼り付ける。中間転写フィルム１３１は、表面に粘着剤が塗られたフレキシブルなフィルムである。
【００６１】
＜第４工程＞
図１３は本微小タイル状素子の製造方法の第４工程を示す概略断面図である。本工程においては、分離溝１２１に選択エッチング液１４１を注入する。本工程では、犠牲層１１１のみを選択的にエッチングするために、選択エッチング液１４１として、アルミニウム・ヒ素に対して選択性が高い低濃度の塩酸を用いる。
【００６２】
＜第５工程＞
図１４は本微小タイル状素子の製造方法の第５工程を示す概略断面図である。本工程においては、第４工程での分離溝１２１への選択エッチング液１４１の注入後、所定時間の経過により、犠牲層１１１のすべてを選択的にエッチングして基板１１０から取り除く。
【００６３】
＜第６工程＞
図１５は本微小タイル状素子の製造方法の第６工程を示す概略断面図である。第５工程で犠牲層１１１が全てエッチングされると、基板１１０から機能層１１２が切り離される。そして、本工程において、中間転写フィルム１３１を基板１１０から引き離すことにより、中間転写フィルム１３１に貼り付けられている機能層１１２を基板１１０から引き離す。
これらにより、半導体デバイス１１３が形成された機能層１１２は、分離溝１２１の形成及び犠牲層１１１のエッチングによって分割されて、所定の形状（例えば、微小タイル形状）の微小タイル状素子１６１（上記実施形態の「微小タイル状素子２０」）とされ、中間転写フィルム１３１に貼り付け保持されることとなる。ここで、分離溝１２１の横断面がＶ字形状又はオーバーハングのないＵ字形状であるので、微小タイル状素子１６１の側面は順テーパ形状となっている。また、機能層の厚さが例えば１μｍから１０μｍ程度、大きさ（縦横）が例えば数十μｍから数百μｍであるのが好ましい。
【００６４】
＜第７工程＞
図１６は本微小タイル状素子の製造方法の第７工程を示す概略断面図である。本工程においては、（微小タイル状素子１６１が貼り付けられた）中間転写フィルム１３１を移動させることで、最終基板１７１（図１の最終基板１０）の所望位置に微小タイル状素子１６１をアライメントする。ここで、最終基板１７１は例えば、シリコン半導体からなり、ＬＳＩ領域１７２が形成されている。また、最終基板１７１の所望位置には、微小タイル状素子１６１を接着するための接着剤１７３を塗布しておく。接着剤１７３は、微小タイル状素子１６１に塗布してもかまわない。
【００６５】
＜第８工程＞
図１７は本微小タイル状素子の製造方法の第８工程を示す概略断面図である。本工程においては、最終基板１７１の所望の位置にアライメントされた微小タイル状素子１６１を、中間転写フィルム１３１越しに裏押し治具１８１で押しつけて最終基板１７１に接合する。ここで、所望の位置には接着剤１７３が塗布されているので、その最終基板１７１の所望の位置に微小タイル状素子１６１が接着される。
【００６６】
＜第９工程＞
図１８は本微小タイル状素子の製造方法の第９工程を示す概略断面図である。本工程においては、中間転写フィルム１３１の粘着力を消失させて、微小タイル状素子１６１から中間転写フィルム１３１を剥がす。
中間転写フィルム１３１の粘着剤は、ＵＶ硬化性又は熱硬化性のものにしておく。ＵＶ硬化性の粘着剤とした場合は、裏押し治具１８１を透明な材質にしておき、裏押し治具１８１の先端から紫外線（ＵＶ）を照射することで中間転写フィルム１３１の粘着力を消失させる。熱硬化性の接着剤とした場合は、裏押し治具１８１を加熱すればよい。あるいは第６工程の後で、中間転写フィルム１３１を全面紫外線照射するなどして粘着力を全面消失させておいてもよい。粘着力が消失したとはいえ実際には僅かに粘着性が残っており、微小タイル状素子１６１は非常に薄く軽いので中間転写フィルム１３１に保持される。
【００６７】
＜第１０工程＞
本工程は、図示していない。本工程においては、加熱処理などを施して、微小タイル状素子１６１を最終基板１７１に本接合する。
【００６８】
＜第１１工程＞
図１９は本微小タイル状素子の製造方法の第１１工程を示す概略断面図である。本工程においては、微小タイル状素子１６１の順テーパ形状の側面２１を横断するように、配線１９１を形成する。配線１９１は、微小タイル状素子の上面の電極と最終基板１７１上の回路とを電気的に接続するものである。この配線１９１の形成は、フォトリソグラフィ法又は液滴吐出方式などを用いる。また、配線１９１の代わりに、あるいは配線１９１とともに、微小タイル状素子１６１の順テーパ形状の側面２１を横断するように上記光導波路を設けてもよい。
これにより、１つのＬＳＩチップなどの半導体装置が完成する。最終基板１７１としては、シリコン半導体のみならず、ガラス基板、石英基板又はプラスチックフィルムを適用してもよい。
【００６９】
これらにより、本製造方法によれば、微小タイル状素子１６１の側面を順テーパ形状にすることができるので、その側面を横断する配線１９１が断線することを防ぐことができ、その配線１９１を容易に設けることができる。
また、本製造方法によれば、微小タイル状素子１６１の側面を順テーパ形状にすることができるので、その側面を横断する光導波路の光結合効率を向上させることができる。
また、本製造方法によれば、最終基板１７１が例えばシリコンであっても、その最終基板１７１上の所望位置にガリウム・ヒ素製の面発光レーザなどを備える微小タイル状素子１６１を形成するというように、面発光レーザなどをなす半導体素子を当該半導体素子とは材質の異なる基板上に形成することが可能となる。また、半導体基板上で面発光レーザなどを完成させてから微小タイル形状に切り離すので、面発光レーザを組み込んだ集積回路などを作成する前に、予め面発光レーザなどをテストして選別することが可能となる。
【００７０】
また、上記製造方法によれば、半導体素子（面発光レーザなど）を含む機能層のみを、微小タイル状素子として半導体基板から切り取り、フィルムにマウントしてハンドリングすることができるので、半導体素子を個別に選択して最終基板１７１に接合することができ、ハンドリングできる半導体素子のサイズを従来の実装技術のものよりも小さくすることができる。したがって、上記製造方法によれば、従来よりもコンパクトであり、断線の発生確率が低く、光結合効率が高い微小タイル状素子を備えた半導体装置を容易かつ低コストで製造することができる。
【００７１】
（電子機器）
上記実施形態に係る半導体装置を備えた電子機器の例について説明する。
上記実施形態に係る半導体装置の構成要素である微小タイル状素子は、面発光レーザ、発光ダイオード、フォトダイオード、フォトトランジスタ、高電子移動度トランジスタ、ヘテロバイポーラトランジスタ、インダクター、キャパシター及び抵抗のうちの少なくとも１つを備えるものとすることができる。このような微小タイル状素子を備えた半導体装置の応用回路や機器としては、光インターコネクション回路、光ファイバ通信モジュール、レーザプリンタ、レーザービーム投射器、レーザービームスキャナ、リニアエンコーダー、ロータリエンコーダ、変位センサ、圧力センサ、ガスセンサ、血液血流センサ、指紋センサ、高速電気変調回路、無線ＲＦ回路、携帯電話、無線ＬＡＮなどを挙げることができる。
図２０は、携帯電話の一例を示した斜視図である。図２０において、符号１０００は上記半導体装置を用いた携帯電話本体を示し、符号１００１は表示部を示している。
【００７２】
図２１は、腕時計型電子機器の一例を示した斜視図である。図２１において、符号１１００は上記半導体装置を用いた時計本体を示し、符号１１０１は表示部を示している。
【００７３】
図２２は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図２２において、符号１２００は情報処理装置、符号１２０２はキーボードなどの入力部、符号１２０４は上記半導体装置を用いた情報処理装置本体、符号１２０６は表示部を示している。
【００７４】
図２０から図２２に示す電子機器は、上記実施形態の半導体装置を備えているので、断線が起こりにくく、高速に動作し、薄くコンパクトで安価なものとすることができる。
【００７５】
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、実施形態で挙げた具体的な材料や層構成などはほんの一例に過ぎず、適宜変更が可能である。
【００７６】
上記実施形態において、微小タイル状素子の厚さは、例えば２０μｍ以下とするのが好ましいが、それ以上の厚さであっても本実施形態の半導体装置を構成することができる。
【図面の簡単な説明】
【図１】 本発明の実施形態に係る半導体装置を示す概念断面図である。
【図２】 微小タイル状素子の製造方法の工程を示す概念断面図である。
【図３】 同上工程の次工程を示す概念断面図である。
【図４】 同上工程の次工程を示す概念断面図である。
【図５】 順テーパ形状をもつ分離溝の形成例を示す横断面図である。
【図６】 逆テーパ形状をもつ分離溝の形成例を示す横断面図である。
【図７】 ウエットエッチングによる分離溝の形成例の模式平面図である。
【図８】 同上工程で製造された微小タイル状素子を示す説明図である。
【図９】 ウエットエッチングによる分離溝の形成例の模式断面図である。
【図１０】 本発明の実施形態に係る半導体装置の製造方法の第１工程を示す概略断面図である。
【図１１】 同上の製造方法の第２工程を示す概略断面図である。
【図１２】 同上の製造方法の第３工程を示す概略断面図である。
【図１３】 同上の製造方法の第４工程を示す概略断面図である。
【図１４】 同上の製造方法の第５工程を示す概略断面図である。
【図１５】 同上の製造方法の第６工程を示す概略断面図である。
【図１６】 同上の製造方法の第７工程を示す概略断面図である。
【図１７】 同上の製造方法の第８工程を示す概略断面図である。
【図１８】 同上の製造方法の第９工程を示す概略断面図である。
【図１９】 同上の製造方法の第１１工程を示す概略断面図である。
【図２０】 上記半導体装置を備えた電子機器の一例を示す図である。
【図２１】 上記半導体装置を備えた電子機器の一例を示す図である。
【図２２】 上記半導体装置を備えた電子機器の一例を示す図である。
【図２３】 従来の半導体装置の一例を示す概要断面図である。
【符号の説明】
１０…最終基板、２０…微小タイル状素子、２１，２１’…側面、３０…配線、４０…ダイシングソー、４１，５１，５２…分離溝、１１０…基板、１１１…犠牲層、１１２…機能層、θ…角度
【発明の属する技術分野】
本発明は、半導体装置、半導体装置の製造方法及び電子機器に関する。
【０００２】
【従来の技術】
従来、ある基板に薄膜状に形成された半導体素子を、その基板から微小なタイル形状に切り離して微小タイル状素子を作るエピタキシャルリフトオフ法が考えだされている。その微小タイル状素子はハンドリングされて任意の基板（最終基板）に貼り付けられ、これにより薄膜デバイスを備える基板が形成される（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開２０００−５８５６２号公報
【０００４】
【発明が解決しようとする課題】
ところで、最終基板の表面に貼り付けられた微小タイル状素子の電極は、その微小タイル状素子の上面に設けられている。図２３は、従来の微小タイル状素子を備える半導体装置を示す概要断面図である。最終基板１０の表面には微小タイル状素子６０が貼り付けられている。微小タイル状素子６０は、薄膜状とはいえ数μｍ程度の厚さがある。
【０００５】
そして、微小タイル状素子６０の上面に設けられている電極と最終基板１０に直接設けられている電子回路などとを接続しようとすると、その微小タイル状素子６０の厚さがなす数μｍの段差を乗り越えて配線３０を形成することになる。しかしながら、この段差の斜面である微小タイル状素子６０の側面６１が最終基板１０の表面に対して垂直である、又は逆テーパ状（オーバーハング状）である場合、配線３０が段差部である側面６１で断線することがあった。
【０００６】
また、微小タイル状素子６０の上面に発光素子又は受光素子が設けられ、最終基板１０の表面に受光素子又は発光素子が設けられる場合もある。この場合、微小タイル状素子の発光素子などと最終基板１０の受光素子などとを光学的に接続するために、微小タイル状素子６０の側面６１を乗り越えて光導波路を形成することになる。
しかしながら、微小タイル状素子６０の側面６１が最終基板１０の表面に対して垂直である、又は逆テーパ状（オーバーハング状）であると、段差部である側面６１において、光導波路が急峻に曲がり光の散乱などが生じ、その光導波路の光結合効率が低下することがあった。
【０００７】
本発明は、上記事情に鑑みてなされたもので、基板上に微小タイル状素子を貼り付けて半導体装置を構成する場合に、その微小タイル状素子と基板上の回路などとを接続する配線が断線することを防ぐことができる半導体装置、半導体装置の製造方法及び電子機器の提供を目的とする。
【０００８】
また、本発明は、基板上に微小タイル状素子を貼り付けて半導体装置を構成する場合に、その微小タイル状素子が備える発光素子又は受光素子と基板に設けられている受光素子又は発光素子などとを光学的に接続する光導波路の光結合効率を高めることができる半導体装置、半導体装置の製造方法及び電子機器の提供を目的とする。
【０００９】
【課題を解決するための手段】
上記した目的を達成するために本発明の半導体装置は、半導体素子を備えた微小タイル状素子と、前記微小タイル状素子が貼り付けられた基板とを有してなり、前記微小タイル状素子における少なくとも１つの側面が順テーパ形状となっていることを特徴とする。
本発明によれば、基板の上面などに貼り付けられた微小タイル状素子の側面が順テーパ形状となっているので、その側面を横断するように配線を形成した場合、その配線が断線することを防ぐことができる。すなわち、従来の微小タイル状素子を備えた基板のように、微小タイル状素子の側面が基板面に対して垂直であったり逆テーパ状（オーバハング状）であると、その側面上を横断するように金属膜などからなる配線を形成することは非常に困難である。本発明によれば、ワイヤーボンドなどの手間のかかる空中配線をせずに、微小タイル状素子の側面を横切る配線であって断線が生じ難い配線を簡易に設けることができる。したがって、本発明によれば、従来よりも断線の発生確率が低く、コンパクトで製造し易い半導体装置を安価に提供することができる。
また、上記配線の代わりに光信号の伝送路となる光導波路を、前記微小タイル状素子の順テーパ形状の側面を横切るように設けてもよい。この場合本発明によれば、光導波路が滑らかな曲線形状となるので、光結合効率の高い光導波路を備えた半導体装置を安価に提供することができる。
また、本発明によれば、微小タイル状素子（半導体素子）を、任意の基板に貼り付けて集積回路などを形成することが可能となる。ここで、微小タイル状素子は化合物半導体でもシリコン半導体でもよく、微小タイル状素子が接合される基板はシリコン半導体基板でも化合物半導体基板でもその他の物質でもよい。そこで、本発明によれば、シリコン半導体基板上に、ガリウム・ヒ素製の面発光レーザ又はフォトダイオードなどを形成するというように、半導体素子を当該半導体素子とは材質の異なる基板上に形成することが可能となる。また、半導体基板上で半導体素子を完成させてから微小タイル形状に切り離すので、集積回路などを作成する前に、予め半導体素子をテストして選別することが可能となる。
【００１０】
また、本発明の半導体装置は、前記微小タイル状素子の上面の電極と前記基板の回路とを電気的に接続する配線が該微小タイル状素子の順テーパ形状の側面の少なくとも一部を横切るように設けられていることが好ましい。
本発明によれば、配線が微小タイル状素子の順テーパ形状の側面を横切るように設けるので、その配線をなす金属膜などを順テーパ形状の側面に良好に設けることができ、その配線が断線することを防ぐことができる。
【００１１】
また、本発明の半導体装置は、前記微小タイル状素子の光学要素と前記基板の光学要素とを光学的に接続する光導波路が該微小タイル状素子の順テーパ形状の側面を横切るように設けられていることが好ましい。
本発明によれば、微小タイル状素子と基板との間で送受信される光信号の伝送路となる光導波路を、微小タイル状素子の順テーパ形状の側面を横切るように設けるので、その光導波路を滑らかな曲線形状にすることができる。そこで、本発明によれば、光結合効率の高い光導波路を備えたコンパクトな半導体装置を安価に提供することができる。
【００１２】
また、本発明の半導体装置は、前記微小タイル状素子がエピタキシャルリフトオフ法を用いて設けられたものであることが好ましい。
本発明によれば、エピタキシャルリフトオフ法、すなわち、上記基板とは別の基板に犠牲層を形成しておき、その犠牲層の上に半導体素子を形成しておき、犠牲層をエッチングすることにより、半導体素子を基板から切り離して上記微小タイル状素子とする方法を用いて、所望の基板（最終基板）上に薄膜デバイス（微小タイル状素子）を貼り付けることができる。
換言すれば、微小タイル形状に切り離された半導体素子（微小タイル状素子）を任意の基板に接合することにより、その基板の所望位置に薄膜デバイスを形成することが可能となる。ここで、半導体素子は化合物半導体でもシリコン半導体でもよく、半導体素子が接合される基板はシリコン半導体基板でも化合物半導体基板でもその他の物質でもよい。そこで、本発明によれば、シリコン半導体基板上に、ガリウム・ヒ素製の面発光レーザ又はフォトダイオードなどなす薄膜デバイスを形成するというように、半導体素子を当該半導体素子とは材質の異なる基板上に形成することが可能となる。また、半導体基板上で半導体素子を完成させてから微小タイル形状に切り離すので、集積回路などを作成する前に、予め半導体素子をテストして選別することが可能となる。
【００１３】
また、本発明の半導体装置は、前記微小タイル状素子の厚さが２０μｍ以下であることが好ましい。
本発明によれば、シリコン半導体素子と化合物半導体素子とが混在した集積回路を、非常に薄く構成することができる。また、本発明によれば、基板平面と微小タイル状素子とがなす段差を十分に小さくすることができ、さらに、微小タイル状素子の側面が順テーパ形状であるので、その側面を横切る配線が断線することを防ぐことができる。
また、本発明によれば、微小タイル状素子の順テーパ形状の側面を横切る光導波路を滑らかな曲線形状に設けることができるので、その側面付近における光導波路内での光の伝達損失をほとんど無視することができ、かかる光導波路の光結合効率を高めることができる。
【００１４】
また、本発明の半導体装置は、前記微小タイル状素子が化合物半導体デバイスであり、前記基板が化合物半導体以外の部材からなることが好ましい。
本発明によれば、例えば、シリコン半導体基板上の所望位置に、ガリウム・ヒ素製の面発光レーザ又はフォトダイオードなどを形成した半導体装置を簡便に提供することができる。
【００１５】
また、本発明の半導体装置は、前記微小タイル状素子がシリコン半導体デバイスであり、前記基板はシリコン半導体以外の部材からなることが好ましい。
本発明によれば、例えばガラス基板上にシリコン半導体デバイスを形成した半導体装置を簡便に提供することができる。
【００１６】
また、本発明の半導体装置は、前記微小タイル状素子が、面発光レーザ、発光ダイオード、フォトダイオード、フォトトランジスタ、高電子移動度トランジスタ、ヘテロバイポーラトランジスタ、インダクター、キャパシター及び抵抗のうちの少なくとも一つを有することが好ましい。
本発明によれば、微小タイル状素子は化合物半導体でもシリコン半導体でもよく、その微小タイル状素子が貼り付けられる基板も化合物半導体でもシリコン半導体でもその他の材料からなるものでもよい。すなわち、本発明によれば、基板の材質とは異なる材質からなる微小タイル状素子を、その基板の所望位置に貼り付けて半導体装置を構成することができる。したがって、本発明によれば、基板上の所望位置に所望の材質からなる各種の高速に動作する薄膜デバイスを形成することができ、その薄膜デバイスについての配線が断線することを防ぐことができ、その薄膜デバイスについての光導波路の光結合効率を高めることができる。
【００１７】
本発明の電子機器は、前記半導体装置を備えたことを特徴とする。
本発明によれば、断線が起こりにくく、光導波路の光結合効率が高く、高速に動作し、薄くコンパクトな電子機器を提供することができる。そこで、本発明によれば、不具合の発生率が低く、高速に動作するコンパクトな電子機器を安価に提供することができる。
【００１８】
また、本発明の半導体装置の製造方法は、微小なタイル形状の半導体素子を有してなるものであって少なくとも１つの側面が順テーパ形状となっている微小タイル状素子を、エピタキシャルリフトオフ法を用いて形成し、前記微小タイル状素子を基板に貼り付けることを特徴とする。
本発明によれば、基板の上面などに貼り付けられた微小タイル状素子の側面が順テーパ形状となっているので、その側面を横断するように、金属膜などで配線を形成しても、その配線が断線することを防ぐことができる。そこで、本発明によれば、ワイヤーボンドなどの手間のかかる空中配線をせずに、微小タイル状素子の側面を横切る配線であって断線が生じ難い配線を簡易に製造することができる。したがって、本発明によれば、従来よりも断線の発生確率が低く、コンパクトな半導体装置を安価に製造することができる。
また、上記配線の代わりに光信号の伝送路となる光導波路を、前記微小タイル状素子の順テーパ形状の側面を横切るように設けてもよい。この場合本発明によれば、光導波路を滑らかな曲線形状にすることができるので、光結合効率の高い光導波路を備えた半導体装置を安価に製造することができる。
【００１９】
また、本発明の半導体装置の製造方法は、前記微小タイル状素子が、エッチングによって除去することが可能な層である犠牲層を最下層に有する半導体基板に、半導体素子を形成し、前記半導体基板の表面に、少なくとも前記犠牲層に到達する深さをもつ溝である分離溝を、横断面がＶ字形とオーバハングのないＵ字形とのうちの一方の形状となるように、１本以上形成し、前記半導体基板の表面に、フィルムを貼り付け、前記分離溝と前記フィルムで囲まれた空間にエッチング液を注入して、前記犠牲層をエッチングすることで、前記半導体素子を前記半導体基板から切り離すことで形成され、前記基板への微小タイル状素子の貼り付けは、前記半導体基板から切り離された前記半導体素子を前記フィルムに貼り付けた状態でハンドリングして、前記基板の所望位置に接着することで行うことが好ましい。
本発明によれば、半導体素子を含む機能層のみを、微小タイル形状として半導体基板から切り取り、フィルムにマウントしてハンドリングすることができるので、半導体素子（微小タイル状素子）を個別に選択して基板（最終基板）に接合できるとともに、ハンドリングできる半導体素子（微小タイル状素子）のサイズを従来の実装技術のものよりも小さくすることができる。
また、本発明によれば、分離溝の横断面をＶ字形又はオーバハングのないＵ字形に形成することで、微小タイル状素子の側面を順テーパ形状にすることができる。
【００２０】
また、本発明の半導体装置の製造方法は、前記微小タイル状素子が、該微小タイル状素子の順テーパ形状の側面が前記基板の被接着面に対して９０度以下で接するように、該被接着面に貼り付けられることが好ましい。
本発明によれば、基板面と微小タイル状素子の順テーパ形状の側面とが９０度以下の角度で接するので、その側面を横切る電気配線が断線することを防ぐことができ、その側面を横切る光導波路の光結合効率を高めることができる。
【００２１】
また、本発明の半導体装置の製造方法は、前記微小タイル状素子の順テーパ形状の側面を横切るように、電気配線を設けることことが好ましい。
本発明によれば、上記電気配線を金属膜などで形成しても、その金属膜を順テーパ形状の側面上に良好に設けることができるので、その電気配線が断線することを防ぐことができる。
【００２２】
また、本発明の半導体装置の製造方法は、前記微小タイル状素子の順テーパ形状の側面を横切るように、光導波路を設けることが好ましい。
本発明によれば、順テーパ形状の側面を横切る光導波路が滑らかな曲線形状となるので、その側面付近における光導波路内で散乱などが生じることを低減することができ、かかる光導波路の光結合効率を高めることができる。
【００２３】
また、本発明の半導体装置の製造方法は、ダイシングソーを用いて前記分離溝を形成することが好ましい。
本発明によれば、タイシングソーを用いて、機械的に半導体ウエハの表面などを削り取って、断面がＶ字形状などの分離溝を形成することができるので、微小タイル状素子における全ての側面を、確実に順テーパ形状にすることができる。
【００２４】
また、本発明の半導体装置の製造方法は、前記分離溝がウエットエッチングにおける結晶異方性を用いて形成されることが好ましい。
本発明によれば、ウエットエッチングによって分離溝を形成するので、その形成過程において半導体ウエハに過大な機械的応力が生じることがなく、半導体ウエハなどが破損するような事態を回避することができる。また、本発明によれば半導体ウエハなどの結晶異方性をウエットエッチングで用いているので、そのウエットエッチングで断面がＶ字形状又はオーバハングのないＵ字形状などの分離溝を形成することができる。そして、結晶異方性を用いているので、半導体ウエハ表面に碁盤の目のように形成する複数の分離溝のうち、所定方向に向いている分離溝の断面だけを選択的にＶ字形状又はオーバハングのないＵ字形状などの分離溝を形成することができる。
【００２５】
また、本発明の半導体装置の製造方法は、前記半導体基板としてガリウム・ヒ素系の材料からなる基板を用い、前記ガリウム・ヒ素系の材料からなる基板について、結晶方位（０１-１）に対してプラス・マイナス４５度以内の方向に、前記分離溝の長手方向を形成することが好ましい。
本発明によれば、ガリウム・ヒ素系の材料からなる基板（例えば面発光レーザが複数設けられた半導体ウエハ）について、結晶方位（０１-１）に対してプラス・マイナス４５度以内の方向に分離溝の長手方向が向くように、ウエットエッチングすることで、その分離溝の断面をＶ字形状又はオーバハングのないＵ字形状にすることができる。ここで、分離溝の長手方向と結晶方位（０１-１）とのなす角度を小さくするほど、その分離溝の断面をなだらかにすることができる。
【００２６】
また、本発明の半導体装置の製造方法は、前記ウエットエッチングが非選択性ウエットエッチングであることが好ましい。
本発明によれば、半導体素子が形成される層、その下の犠牲層及びその下の層についてまで、非選択的にウエットエッチングするので、横断面がＶ字形又はオーバハングのないＵ字形となる分離溝を形成することができる。
【００２７】
また、本発明の半導体装置の製造方法は、前記電気配線がフォトリソグラフィ法を用いて設けられることが好ましい。
本発明によれば、微小タイル状素子の順テーパ形状の側面上を横切る電気配線をなす金属膜などを、フォトリソグラフィー法により良好にかつ簡便に設けることができる。そこで、本発明によれば、微小タイル状素子の電極などと基板上の電極などとを接続する電気配線であって断線が生じ難い電気配線を、簡便に設けることができる。
【００２８】
また、本発明の半導体装置の製造方法は、前記電気配線が液滴吐出方式を用いて設けられることが好ましい。
本発明によれば、インクジェットノズルなどから導電材料を含む液状体を吐出する液滴吐出方式を用いて、微小タイル状素子の順テーパ形状の側面上を横切る電気配線をなす金属膜などを、良好にかつ簡便に形成することができる。そこで、本発明によれば、微小タイル状素子の電極などと基板上の電極などとを接続する電気配線であって断線が生じ難い電気配線を、少ない構成材料で簡便に設けることができる。
【００２９】
また、本発明の半導体装置の製造方法は、前記光導波路がフォトリソグラフィ法を用いて設けられることが好ましい。
本発明によれば、微小タイル状素子の順テーパ形状の側面上を横切る光導波路を、フォトリソグラフィー法により良好にかつ簡便に設けることができる。そこで、本発明によれば、例えば微小タイル状素子が備える発光素子又は受光素子と基板に直接設けられた受光素子又は発光素子とを光学的に接続する光導波路であって、光結合効率の高い光導波路を、より細く簡便に設けることができる。
【００３０】
また、本発明の半導体装置の製造方法は、前記光導波路が液滴吐出方式を用いて設けられることが好ましい。
本発明によれば、インクジェットノズルなどから光導波路をなす材料を含む液状体を吐出する液滴吐出方式を用いて、微小タイル状素子の順テーパ形状の側面上を横切る光導波路を、良好にかつ簡便に形成することができる。そこで、本発明によれば、例えば微小タイル状素子が備える発光素子又は受光素子と基板に直接設けられた受光素子又は発光素子とを光学的に接続する光導波路であって、光結合効率の高い光導波路を、少ない構成材料で簡便に設けることができる。
【００３１】
【発明の実施の形態】
以下、本発明の実施形態に係る半導体装置について図面を参照して説明する。図１は本発明の実施形態に係る半導体装置を示す概念断面図である。任意の基板である最終基板１０の上面には、微小なタイル形状の半導体素子である微小タイル状素子２０が貼り付けられている。この微小タイル状素子２０は、エピタキシャルリフト（ＥＬＯ）法を用いて製作され、最終基板１０の上面に接着されている。
【００３２】
微小タイル状素子２０は、面発光レーザ、発光ダイオード、フォトダイオード、フォトトランジスタ、高電子移動度トランジスタ、ヘテロバイポーラトランジスタ、インダクター、キャパシター及び抵抗などのうちの少なくとも一つを備えるものとする。
【００３３】
そして、微小タイル状素子２０の側面２１は順テーパ形状となっている。ここで微小タイル状素子２０は、例えば四角形の板状であり、４つある側面のうち少なくとも１つの側面２１が順テーパ形状となっていればよい。この順テーパ形状となっている側面２１と、微小タイル状素子２０の底面（すなわち最終基板１０の上面）とのなす角度θは、なるべく小さいこと、すなわち０度に近いことが好ましい。
【００３４】
また、微小タイル状素子２０の順テーパ形状の側面２１上を横切るように、配線３０が設けられている。配線３０は、微小タイル状素子２０の上面、側面２１及び最終基板１０の上面に設けられた１つの細長い金属膜（導電膜）などからなる。この配線３０は、微小タイル状素子２０の上面に設けられた電極などと最終基板１０に直接設けられている回路の端子などとを接続するものである。
【００３５】
これらにより、本実施形態の半導体装置によれば、微小タイル状素子２０の側面２１が順テーパ形状になっているので、その側面２１を横断するように設けた配線３０が断線することを防ぐことができる。
すなわち、図２３に示す従来の微小タイル状素子６０を備えた最終基板１０のように、微小タイル状素子６０の側面６１が基板面に対して垂直であったり、逆テーパ状（オーバハング状）であると、その側面６１上を横断するように金属膜などからなる配線３０を形成することは非常に困難である。本実施形態によれば、ワイヤーボンドなどの手間のかかる空中配線をせずに、微小タイル状素子２０の側面２１を横切る配線３０であって断線が生じ難い配線３０を簡易に設けることができる。
したがって、本実施形態によれば、従来よりも断線の発生確率が低く、コンパクトで製造し易い半導体装置を安価に提供することができる。
【００３６】
また微小タイル状素子２０が発光素子又は受光素子を備えている場合などは、上記配線３０の代わりに光信号の伝送路となる光導波路（図示せず）を、微小タイル状素子２０の順テーパ形状の側面２１を横切るように設けてもよい。この光導波路は、微小タイル状素子２０の上面に設けられた発光素子又は受光素子と最終基板１０の上面に設けられた受光素子又は発光素子とを光学的に接続するものである。
【００３７】
このようにすると、微小タイル状素子２０の側面２１を横切る光導波路が滑らかな曲線形状となるので、光結合効率の高い光導波路を備えた半導体装置を簡易に構成することができる。
【００３８】
また、本実施形態によれば、微小タイル状素子２０（半導体素子）を、任意の基板からなる最終基板１０に貼り付けて集積回路などを形成することが可能となる。ここで、微小タイル状素子は化合物半導体でもシリコン半導体でもよく、最終基板１０はシリコン半導体基板でも化合物半導体基板でもその他の物質（ガラス、プラスチックなど）でもよい。そこで、本発明によれば、シリコン半導体基板上に、ガリウム・ヒ素製の面発光レーザ又はフォトダイオードなどを形成するというように、半導体素子を当該半導体素子とは材質の異なる基板上に形成することが可能となる。また、半導体基板上で半導体素子を完成させてから微小タイル形状に切り離すので、集積回路などを作成する前に、予め半導体素子をテストして選別することが可能となる。
【００３９】
（製造方法）
次に、上記構成の半導体装置の製造方法について説明する。先ず図２から図９を参照して、順テーパ形状の側面２１を備える微小タイル状素子２０の製造方法について説明する。図２から図４は、微小タイル状素子２０の製造工程における分離溝４１の製造以降の工程を示す模式断面図である。本製造方法では、エピタキシャルリフトオフ（ＥＬＯ）法を用いている。
【００４０】
具体的には、先ず図２に示すように、半導体基板である基板１１０において、犠牲層１１１を設け、犠牲層１１１の上に機能層１１２を設ける。ここで犠牲層１１１は、エッチングによって除去することが可能な層であり、後の工程においてエッチング液などにより除去される層である。機能層１１２は、半導体素子が形成されている層であり、後の工程において微小タイル状素子となる層である。また、機能層１１２において半導体素子は、平面上に複数設けられており、互いに所定の間隔をもって行列をなしている。
【００４１】
次いで、各半導体素子を分割するように、分離溝４１を形成する。例えば基板１１０の上面に対して、碁盤の目のように分離溝４１を形成する。この分離溝４１は、少なくとも犠牲層１１１に到達する深さとする。
【００４２】
また、分離溝４１の形成は、ダイシングソー４０を用いて行う。ダイシングソー４０によって、基板１１０の上面の所望ラインについて機械的に削ることにより、順テーパ形状（横断面がＶ字形状）の分離溝４１を確実に形成することができる。ここで分離溝４１の横断面の形状は、オーバハングのないＵ字形としてもよい。また、分離溝４１の順テーパ形状をなす面は、基板１１０の平面（上面又は底面）に対してなるべく水平に近い角度をもつように形成するのが好ましい。このようにして微小タイル状素子を製造すると、上記微小タイル状素子２０の側面２１と底面とがなす角度を０度に近づけることができる。
【００４３】
また、基板１１０の上面に碁盤の目のように複数本設ける分離溝４１のうち、一部の分離溝４１のみを順テーパ形状としてもよい。このようにすると、４つの側面のうち一部の側面のみが順テーパ形状の微小タイル状素子２０を製造することができる。
【００４４】
次いで、基板１１０の上面に中間転写フィルム１３１を貼り付ける。次いで、分離溝４１と中間転写フィルム１３１で囲まれた空間にエッチング液を注入して犠牲層１１１をエッチングする。このエッチング液は犠牲層１１１のみを選択的にエッチングするものである。これにより、図３に示すように、機能層１１２の一部が基板１１０から切り離され、微小タイル状素子２０が形成される。
【００４５】
この微小タイル状素子２０の上面には中間転写フィルム１３１が貼り付けられたままとなっているので、中間転写フィルム１３１を移動させることで微小タイル状素子２０を所望位置に正確にアライメント（ハンドリング）することができる。そして、最終基板１０の所望位置に接着材を塗布し、その接着材の上に微小タイル状素子２０の底面を押し付ける。
【００４６】
次いで、その接着材を硬化させ、微小タイル状素子２０の上面から中間転写フィルム１３１を剥がす。これらにより、図４に示すように最終基板１０に接着され、順テーパ形状の側面２１をもつ微小タイル状素子２０が形成される。
その後、微小タイル状素子２０の順テーパ形状の側面２０を横切るように、配線３０又は光導波路を設ける。ここで、配線３０又は光導波路は、フォトリソグラフィ法又は液滴吐出方式などを用いて簡易に設けることができる。
【００４７】
上記製造方法において順テーパ形状の分離溝は、ウエットエッチングにおける結晶異方性を利用して形成することもできる。次に、このウエットエッチングによる分離溝の形成方法について、図５から図９を参照して説明する。
【００４８】
微小タイル状素子２０の元となる基板（図４における基板１１０）は、例えばガリウム・ヒ素（ＧａＡｓ）系材料からなるものとする。そして、基板の上面（微小タイル状素子２０の上面）の結晶面方位は（１００）とする。この基板の上面（微小タイル状素子２０の上面）上から眺めたとき、結晶方位（０１-１）に対してプラス・マイナス４５度以内の方向に、ウエットエッチングにより、分離溝の長手方向を形成すると、順テーパ形状の側面２１を形成することができる。ウエットエッチングは、非選択性ウエットエッチングであることが好ましい。すなわち、基板における機能層及び犠牲層を略均一にエッチングする液を用いることが好ましい。
【００４９】
ここで、基板の上面（微小タイル状素子２０の上面）上から眺めたとき、結晶方位（０１-１）の方向に分離溝の長手方向を形成すると、ウエットエッチング法において傾斜角度が一番小さい順テーパ形状の側面２１を形成することができる。図５は、この製造方法において、結晶方位（０１-１）の方向に分離溝５１の長手方向を形成したときの横断面図である。順テーパ形状の側面２１が形成されていることがわかる。
【００５０】
一方、結晶方位（０１-１）に対してプラス・マイナス４５度以上ずれた方向に、分離溝の長手方向を形成すると、逆テーパ形状（オーバーハング）を持った側面２１’を形成することができる。図６は、この製造方法において、結晶方位（０１１）の方向に、分離溝５２の長手方向を形成したときの横断面図である。逆テーパ形状をもった側面２１’が形成されていることがわかる。
【００５１】
図７は、上記ウエットエッチングによる分離溝の形成例を示す模式平面図である。図７は、微小タイル状素子の元となる基板である半導体ウエハの上面を示している。この半導体ウエハは、ガリウム・ヒ素（ＧａＡｓ）系材料からなるものとする。そして、半導体ウエハの上面の結晶面方位は（１００）とする。
【００５２】
この半導体ウエハ表面には複数の半導体素子が形成されており、各半導体素子は分離溝５１，５２で区分けされている。そして、分離溝５１は結晶方位（０１-１）の方向に形成されている。これにより、分離溝５１は順テーパ形状の横断面をもつこととなる。
一方、分離溝５２は、結晶方位（０１１）の方向に形成されている。これにより、分離溝５２は逆テーパ形状の横断面をもつこととなる。
次いで、図３に示すように基板１１０の上面に中間転写フィルム１３１を貼り付ける。次いで、分離溝４１と中間転写フィルム１３１で囲まれた空間にエッチング液を注入して犠牲層１１１をエッチングする。このエッチング液は犠牲層１１１のみを選択的にエッチングするものである。これにより、図３に示すように機能層１１２の一部が基板１１０から切り離され、微小タイル状素子２０が形成される。
このようにして得られた微小タイル状素子２０は、図８に示すような形状と結晶方位を持つ。
【００５３】
図９は、上記ウエットエッチングにより分離溝５１を形成した基板１１０の一例を示す模式断面図である。機能層１１２には、複数の半導体デバイス１１３が設けられている。機能層１１２の下層には犠牲層１１１が設けられている。分離溝５１は、犠牲層に到達する深さをもち、各半導体デバイス１１３を区分けしている。そして、分離溝５１の横断面は、オーバーハングのないＵ字形状をしている。
【００５４】
これらにより、本製造方法によれば、ウェットエッチングにおける結晶異方性を利用して分離溝を形成したので、その分離溝の形成過程において半導体ウエハなどに過大な機械的応力を与えることがなく、半導体ウエハなどが破損するような事態を回避しながら、横断面がＶ字形状又はオーバハングのないＵ字形状などの分離溝を形成することができる。
【００５５】
また、本製造方法によれば、結晶異方性を用いているので、半導体ウエハ表面に碁盤の目のように形成する複数の分離溝のうち、所定方向に向いている分離溝の断面だけを選択的にＶ字形状又はオーバハングのないＵ字形状などの分離溝を形成することができる。
【００５６】
（微小タイル状素子の製造方法）
次に、上記微小タイル状素子２０の製造方法と、その微小タイル状素子２０を最終基板１０に貼り付ける方法との詳細について、図１０乃至図１９を参照して説明する。本製造方法は、エピタキシャルリフトオフ法をベースにしている。また本製造方法では、微小タイル状素子としての化合物半導体デバイス（化合物半導体素子）を最終基板上に接着する場合について説明するが、最終基板の種類及び形態に関係なく本製造方法を適用することができる。なお、本実施形態における「半導体基板」とは、半導体物資から成る物体をいうが、板形状の基板に限らず、どのような形状であっても半導体物資であれば「半導体基板」に含まれる。
【００５７】
＜第１工程＞
図１０は本微小タイル状素子の製造方法の第１工程を示す概略断面図である。図１０において、基板１１０は、半導体基板であり、例えばガリウム・ヒ素化合物半導体基板とする。基板１１０における最下位層には、犠牲層１１１を設けておく。犠牲層１１１は、アルミニウム・ヒ素（ＡｌＡｓ）からなり、厚さが例えば数百ｎｍの層である。
例えば、犠牲層１１１の上層には機能層１１２を設ける。機能層１１２の厚さは、例えば１μｍから１０（２０）μｍ程度とする。そして、機能層１１２において半導体デバイス（例えば面発光レーザ）１１３を作成する。半導体デバイス１１３としては、面発光レーザ（ＶＣＳＥＬ）のほかに他の機能素子、例えばフォトトランジスタ（ＰＤ）、あるいは高電子移動度トランジスタ（ＨＥＭＴ）、ヘテロバイポーラトランジスタ（ＨＢＴ）などからなるドライバ回路又はＡＰＣ回路などを形成してもよい。これらの半導体デバイス１１３は、何れも基板１１０上に多層のエピタキシャル層を積層して素子が形成されたものである。また、各半導体デバイス１１３には、電極も形成し、動作テストも行う。
【００５８】
＜第２工程＞
図１１は本微小タイル状素子の製造方法の第２工程を示す概略断面図である。本工程においては、各半導体デバイス１１３を分割するように分離溝１２１を形成する。分離溝１２１は、図２に示す分離溝４１のように、又は図９に示す分離溝５１のように、横断面がＶ字形又はオーバハングのないＵ字形になるように形成する。そして、上記のように、ダイシングソーを用いて、又はウエットエッチングの結晶異方性を用いて、分離溝１２１を形成する。
【００５９】
また、分離溝１２１は、少なくとも犠牲層１１１に到達する深さをもつ溝とする。例えば、分離溝の幅及び深さともに、１０μｍから数百μｍとする。また、分離溝１２１は、後述するところの選択エッチング液が当該分離溝１２１を流れるように、行き止まりなく繋がっている溝とする。さらに、分離溝１２１は、碁盤のごとく格子状に形成することが好ましい。
また、分離溝１２１相互の間隔を数十μｍから数百μｍとすることで、分離溝１２１によって分割・形成される各半導体デバイス１１３のサイズを、数十μｍから数百μｍ四方の面積をもつものとする。
【００６０】
＜第３工程＞
図１２は本微小タイル状素子の製造方法の第３工程を示す概略断面図である。本工程においては、中間転写フィルム１３１を基板１１０の表面（半導体デバイス１１３側）に貼り付ける。中間転写フィルム１３１は、表面に粘着剤が塗られたフレキシブルなフィルムである。
【００６１】
＜第４工程＞
図１３は本微小タイル状素子の製造方法の第４工程を示す概略断面図である。本工程においては、分離溝１２１に選択エッチング液１４１を注入する。本工程では、犠牲層１１１のみを選択的にエッチングするために、選択エッチング液１４１として、アルミニウム・ヒ素に対して選択性が高い低濃度の塩酸を用いる。
【００６２】
＜第５工程＞
図１４は本微小タイル状素子の製造方法の第５工程を示す概略断面図である。本工程においては、第４工程での分離溝１２１への選択エッチング液１４１の注入後、所定時間の経過により、犠牲層１１１のすべてを選択的にエッチングして基板１１０から取り除く。
【００６３】
＜第６工程＞
図１５は本微小タイル状素子の製造方法の第６工程を示す概略断面図である。第５工程で犠牲層１１１が全てエッチングされると、基板１１０から機能層１１２が切り離される。そして、本工程において、中間転写フィルム１３１を基板１１０から引き離すことにより、中間転写フィルム１３１に貼り付けられている機能層１１２を基板１１０から引き離す。
これらにより、半導体デバイス１１３が形成された機能層１１２は、分離溝１２１の形成及び犠牲層１１１のエッチングによって分割されて、所定の形状（例えば、微小タイル形状）の微小タイル状素子１６１（上記実施形態の「微小タイル状素子２０」）とされ、中間転写フィルム１３１に貼り付け保持されることとなる。ここで、分離溝１２１の横断面がＶ字形状又はオーバーハングのないＵ字形状であるので、微小タイル状素子１６１の側面は順テーパ形状となっている。また、機能層の厚さが例えば１μｍから１０μｍ程度、大きさ（縦横）が例えば数十μｍから数百μｍであるのが好ましい。
【００６４】
＜第７工程＞
図１６は本微小タイル状素子の製造方法の第７工程を示す概略断面図である。本工程においては、（微小タイル状素子１６１が貼り付けられた）中間転写フィルム１３１を移動させることで、最終基板１７１（図１の最終基板１０）の所望位置に微小タイル状素子１６１をアライメントする。ここで、最終基板１７１は例えば、シリコン半導体からなり、ＬＳＩ領域１７２が形成されている。また、最終基板１７１の所望位置には、微小タイル状素子１６１を接着するための接着剤１７３を塗布しておく。接着剤１７３は、微小タイル状素子１６１に塗布してもかまわない。
【００６５】
＜第８工程＞
図１７は本微小タイル状素子の製造方法の第８工程を示す概略断面図である。本工程においては、最終基板１７１の所望の位置にアライメントされた微小タイル状素子１６１を、中間転写フィルム１３１越しに裏押し治具１８１で押しつけて最終基板１７１に接合する。ここで、所望の位置には接着剤１７３が塗布されているので、その最終基板１７１の所望の位置に微小タイル状素子１６１が接着される。
【００６６】
＜第９工程＞
図１８は本微小タイル状素子の製造方法の第９工程を示す概略断面図である。本工程においては、中間転写フィルム１３１の粘着力を消失させて、微小タイル状素子１６１から中間転写フィルム１３１を剥がす。
中間転写フィルム１３１の粘着剤は、ＵＶ硬化性又は熱硬化性のものにしておく。ＵＶ硬化性の粘着剤とした場合は、裏押し治具１８１を透明な材質にしておき、裏押し治具１８１の先端から紫外線（ＵＶ）を照射することで中間転写フィルム１３１の粘着力を消失させる。熱硬化性の接着剤とした場合は、裏押し治具１８１を加熱すればよい。あるいは第６工程の後で、中間転写フィルム１３１を全面紫外線照射するなどして粘着力を全面消失させておいてもよい。粘着力が消失したとはいえ実際には僅かに粘着性が残っており、微小タイル状素子１６１は非常に薄く軽いので中間転写フィルム１３１に保持される。
【００６７】
＜第１０工程＞
本工程は、図示していない。本工程においては、加熱処理などを施して、微小タイル状素子１６１を最終基板１７１に本接合する。
【００６８】
＜第１１工程＞
図１９は本微小タイル状素子の製造方法の第１１工程を示す概略断面図である。本工程においては、微小タイル状素子１６１の順テーパ形状の側面２１を横断するように、配線１９１を形成する。配線１９１は、微小タイル状素子の上面の電極と最終基板１７１上の回路とを電気的に接続するものである。この配線１９１の形成は、フォトリソグラフィ法又は液滴吐出方式などを用いる。また、配線１９１の代わりに、あるいは配線１９１とともに、微小タイル状素子１６１の順テーパ形状の側面２１を横断するように上記光導波路を設けてもよい。
これにより、１つのＬＳＩチップなどの半導体装置が完成する。最終基板１７１としては、シリコン半導体のみならず、ガラス基板、石英基板又はプラスチックフィルムを適用してもよい。
【００６９】
これらにより、本製造方法によれば、微小タイル状素子１６１の側面を順テーパ形状にすることができるので、その側面を横断する配線１９１が断線することを防ぐことができ、その配線１９１を容易に設けることができる。
また、本製造方法によれば、微小タイル状素子１６１の側面を順テーパ形状にすることができるので、その側面を横断する光導波路の光結合効率を向上させることができる。
また、本製造方法によれば、最終基板１７１が例えばシリコンであっても、その最終基板１７１上の所望位置にガリウム・ヒ素製の面発光レーザなどを備える微小タイル状素子１６１を形成するというように、面発光レーザなどをなす半導体素子を当該半導体素子とは材質の異なる基板上に形成することが可能となる。また、半導体基板上で面発光レーザなどを完成させてから微小タイル形状に切り離すので、面発光レーザを組み込んだ集積回路などを作成する前に、予め面発光レーザなどをテストして選別することが可能となる。
【００７０】
また、上記製造方法によれば、半導体素子（面発光レーザなど）を含む機能層のみを、微小タイル状素子として半導体基板から切り取り、フィルムにマウントしてハンドリングすることができるので、半導体素子を個別に選択して最終基板１７１に接合することができ、ハンドリングできる半導体素子のサイズを従来の実装技術のものよりも小さくすることができる。したがって、上記製造方法によれば、従来よりもコンパクトであり、断線の発生確率が低く、光結合効率が高い微小タイル状素子を備えた半導体装置を容易かつ低コストで製造することができる。
【００７１】
（電子機器）
上記実施形態に係る半導体装置を備えた電子機器の例について説明する。
上記実施形態に係る半導体装置の構成要素である微小タイル状素子は、面発光レーザ、発光ダイオード、フォトダイオード、フォトトランジスタ、高電子移動度トランジスタ、ヘテロバイポーラトランジスタ、インダクター、キャパシター及び抵抗のうちの少なくとも１つを備えるものとすることができる。このような微小タイル状素子を備えた半導体装置の応用回路や機器としては、光インターコネクション回路、光ファイバ通信モジュール、レーザプリンタ、レーザービーム投射器、レーザービームスキャナ、リニアエンコーダー、ロータリエンコーダ、変位センサ、圧力センサ、ガスセンサ、血液血流センサ、指紋センサ、高速電気変調回路、無線ＲＦ回路、携帯電話、無線ＬＡＮなどを挙げることができる。
図２０は、携帯電話の一例を示した斜視図である。図２０において、符号１０００は上記半導体装置を用いた携帯電話本体を示し、符号１００１は表示部を示している。
【００７２】
図２１は、腕時計型電子機器の一例を示した斜視図である。図２１において、符号１１００は上記半導体装置を用いた時計本体を示し、符号１１０１は表示部を示している。
【００７３】
図２２は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図２２において、符号１２００は情報処理装置、符号１２０２はキーボードなどの入力部、符号１２０４は上記半導体装置を用いた情報処理装置本体、符号１２０６は表示部を示している。
【００７４】
図２０から図２２に示す電子機器は、上記実施形態の半導体装置を備えているので、断線が起こりにくく、高速に動作し、薄くコンパクトで安価なものとすることができる。
【００７５】
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、実施形態で挙げた具体的な材料や層構成などはほんの一例に過ぎず、適宜変更が可能である。
【００７６】
上記実施形態において、微小タイル状素子の厚さは、例えば２０μｍ以下とするのが好ましいが、それ以上の厚さであっても本実施形態の半導体装置を構成することができる。
【図面の簡単な説明】
【図１】 本発明の実施形態に係る半導体装置を示す概念断面図である。
【図２】 微小タイル状素子の製造方法の工程を示す概念断面図である。
【図３】 同上工程の次工程を示す概念断面図である。
【図４】 同上工程の次工程を示す概念断面図である。
【図５】 順テーパ形状をもつ分離溝の形成例を示す横断面図である。
【図６】 逆テーパ形状をもつ分離溝の形成例を示す横断面図である。
【図７】 ウエットエッチングによる分離溝の形成例の模式平面図である。
【図８】 同上工程で製造された微小タイル状素子を示す説明図である。
【図９】 ウエットエッチングによる分離溝の形成例の模式断面図である。
【図１０】 本発明の実施形態に係る半導体装置の製造方法の第１工程を示す概略断面図である。
【図１１】 同上の製造方法の第２工程を示す概略断面図である。
【図１２】 同上の製造方法の第３工程を示す概略断面図である。
【図１３】 同上の製造方法の第４工程を示す概略断面図である。
【図１４】 同上の製造方法の第５工程を示す概略断面図である。
【図１５】 同上の製造方法の第６工程を示す概略断面図である。
【図１６】 同上の製造方法の第７工程を示す概略断面図である。
【図１７】 同上の製造方法の第８工程を示す概略断面図である。
【図１８】 同上の製造方法の第９工程を示す概略断面図である。
【図１９】 同上の製造方法の第１１工程を示す概略断面図である。
【図２０】 上記半導体装置を備えた電子機器の一例を示す図である。
【図２１】 上記半導体装置を備えた電子機器の一例を示す図である。
【図２２】 上記半導体装置を備えた電子機器の一例を示す図である。
【図２３】 従来の半導体装置の一例を示す概要断面図である。
【符号の説明】
１０…最終基板、２０…微小タイル状素子、２１，２１’…側面、３０…配線、４０…ダイシングソー、４１，５１，５２…分離溝、１１０…基板、１１１…犠牲層、１１２…機能層、θ…角度
Claims (3)
- 微小なタイル形状の半導体素子を有してなる半導体装置の製造方法であって、
前記微小タイル状素子は、
エッチングによって除去することが可能な層である犠牲層を最下層に有する半導体基板に、半導体素子を形成し、
前記半導体基板の表面に、少なくとも前記犠牲層に到達する深さをもつ溝である分離溝を、横断面がＶ字形とオーバハングのないＵ字形とのうちの一方の形状となるように、１本以上形成し、
前記半導体基板の表面に、フィルムを貼り付け、
前記分離溝と前記フィルムで囲まれた空間にエッチング液を注入して、前記犠牲層をエッチングすることで、前記半導体素子を前記半導体基板から切り離すことで形成し、
前記基板への微小タイル状素子の貼り付けは、
前記半導体基板から切り離された前記半導体素子を前記フィルムに貼り付けた状態でハンドリングして、前記基板の所望位置に接着することで行うことを特徴とする半導体装置の製造方法。 - 前記分離溝は、ウエットエッチングにおける結晶異方性を用いて形成することを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記半導体基板としてガリウム・ヒ素系の材料からなる基板を用い、
前記ガリウム・ヒ素系の材料からなる基板について、結晶方位（０１-１）に対してプラス・マイナス４５度以内の方向に、前記分離溝の長手方向を形成することを特徴とする請求項２に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003102899A JP4403712B2 (ja) | 2003-04-07 | 2003-04-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003102899A JP4403712B2 (ja) | 2003-04-07 | 2003-04-07 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004311701A JP2004311701A (ja) | 2004-11-04 |
| JP4403712B2 true JP4403712B2 (ja) | 2010-01-27 |
Family
ID=33466206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003102899A Expired - Fee Related JP4403712B2 (ja) | 2003-04-07 | 2003-04-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4403712B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1891684A1 (en) * | 2005-06-02 | 2008-02-27 | Philips Intellectual Property & Standards GmbH | Silicon deflector on a silicon submount for light emitting diodes |
| JP4470819B2 (ja) * | 2005-06-17 | 2010-06-02 | セイコーエプソン株式会社 | 光素子 |
| JP5812246B2 (ja) * | 2010-08-30 | 2015-11-11 | キヤノン株式会社 | ロータリエンコーダの製造方法 |
| JP6543584B2 (ja) * | 2016-02-25 | 2019-07-10 | 株式会社日立製作所 | 超音波探触子の製造方法および超音波診断装置 |
-
2003
- 2003-04-07 JP JP2003102899A patent/JP4403712B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004311701A (ja) | 2004-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10886153B2 (en) | Display including an LED element having a pressure sensitive adhesive (PSA) for micro pick and bond assembly of the display | |
| JP5590837B2 (ja) | 機能性領域の移設方法 | |
| JP3956697B2 (ja) | 半導体集積回路の製造方法 | |
| JP4211256B2 (ja) | 半導体集積回路、半導体集積回路の製造方法、電気光学装置、電子機器 | |
| KR101382354B1 (ko) | 전자기기 및 그 제조 방법과, 발광 다이오드 표시 장치 및그 제조 방법 | |
| JP3800135B2 (ja) | 光通信モジュール、光通信モジュールの製造方法および電子機器 | |
| JP2004022901A (ja) | 光インターコネクション集積回路、光インターコネクション集積回路の製造方法、電気光学装置および電子機器 | |
| JP2015029060A (ja) | 半導体片の製造方法、半導体片を含む回路基板および画像形成装置 | |
| JP2010238845A (ja) | 半導体装置の製造方法、半導体装置、及び、半導体複合装置 | |
| JP2004273923A (ja) | 面発光レーザを備えた半導体集積回路、半導体集積回路の製造方法および電子機器 | |
| JP2003347524A (ja) | 素子の転写方法、素子の配列方法及び画像表示装置の製造方法 | |
| JP4403712B2 (ja) | 半導体装置の製造方法 | |
| JP3801160B2 (ja) | 半導体素子、半導体装置、半導体素子の製造方法、半導体装置の製造方法及び電子機器 | |
| JP4042608B2 (ja) | トランジスタ及び電子機器 | |
| JP4370796B2 (ja) | 半導体装置、半導体装置の製造方法及び電子機器 | |
| JP2003162231A (ja) | 素子の製造方法、素子の配列方法及び画像表示装置の製造方法 | |
| CN113330549B (zh) | 一种巨量转移装置及其制造方法、以及显示设备 | |
| US20080157405A1 (en) | Chip stack with precision alignment, high yield assembly and thermal conductivity | |
| JP2003149649A (ja) | スペーサー、画像表示装置、間隔保持方法、素子の転写方法、及び素子の配列方法 | |
| JP2005150298A (ja) | 微小タイル状素子、接続構造、接続方法、薄膜デバイス及び電子機器 | |
| JP4281488B2 (ja) | 配線形成方法 | |
| JP2002368288A (ja) | 素子の配列方法及び画像表示装置の製造方法 | |
| CN111081827B (zh) | 一种半导体器件剥离方法 | |
| JP2002033505A (ja) | 面型受光素子、その製造方法、およびこれを用いた装置 | |
| JP4548087B2 (ja) | デバイス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050707 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050708 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090616 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090803 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090804 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091013 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091026 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121113 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121113 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131113 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |