JP3956697B2

JP3956697B2 - 半導体集積回路の製造方法

Info

Publication number: JP3956697B2
Application number: JP2001401572A
Authority: JP
Inventors: 貴幸近藤
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2001-12-28
Filing date: 2001-12-28
Publication date: 2007-08-08
Anticipated expiration: 2021-12-28
Also published as: JP2003203898A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路の製造方法、半導体素子部材、電気光学装置、電子機器に関する。特に、ある半導体素子を当該半導体素子の材質とは異なる材質の部材（例えば、基板）上に接合する方法に関する。
【０００２】
【従来の技術】
シリコン半導体基板上に、ガリウム・ヒ素製の面発光レーザ（ＶＣＳＥＬ）、フォトダイオード（ＰＤ）又は高電子移動度トランジスタ（ＨＥＭＴ）などを設けたり、液晶ディスプレイ（ＬＣＤ）の各画素の薄膜トランジスタ（ＴＦＴ）の代わりに微小シリコントランジスタをガラス基板へ貼り付けるというような、半導体素子を材質の異なる基板上に形成する技術が考えられている。
【０００３】
このような材質の異なる半導体を有する集積回路としては、オプトエレクトロニクス集積回路（ＯＥＩＣ）が挙げられる。オプトエレクトロニクス集積回路は、光による入出力手段を備えた集積回路である。集積回路内での信号処理は電気信号を用いて行うが、集積回路の外との入出力は光信号を用いて行う。
【０００４】
【発明が解決しようとする課題】
ところで、コンピュータでは、集積回路の内部構造の微細化により、ＣＰＵ内部の動作速度（動作クロック）が年々向上している。しかし、バスにおける信号伝達速度はほぼ限界に達しつつあり、コンピュータの処理速度のボトルネックとなっている。このバスにおける信号伝達を光信号で行うことができれば、コンピュータの処理速度の限界を著しく高めることが可能となる。これを実現するためには、シリコンで作られる集積回路に微小な発光・受光素子を内蔵させる必要がある。
【０００５】
しかしながら、シリコンは、間接遷移型半導体であるため発光することができない。そこで、シリコンと、シリコンとは別の半導体発光素子とを組み合わせて集積回路を構成することが必要となる。
ここで、半導体発光素子として有望であるものは、ガリウム・ヒ素（ＧａＡｓ）などの化合物半導体からなる面発光レーザ（ＶＣＳＥＬ）である。しかし、面発光レーザは、シリコンと格子整合しないため、エピタキシーなどの半導体プロセスによって直接にシリコン集積回路上に形成することが非常に困難である。
通常、面発光レーザは、ガリウム・ヒ素基板上に形成される。そこで、ガリウム・ヒ素基板上の面発光レーザをチップ化して、このチップを機械的にシリコン集積回路基板に実装することで、電気信号伝達回路と光信号伝達回路を融合する方法が考えられている。
【０００６】
一方、集積回路が形成される半導体基板の面積を無駄にしないためにも、また、融合後の取扱いのし易さのためにも、集積回路上における面発光レーザ素子のチップサイズは可能な限り小さいことが望ましい。できればモノリシックで集積回路を形成した場合と同じ程度の寸法＝（厚さ数μｍ×面積数十μｍ角）にしたい。しかし、従来の半導体実装技術では、ハンドリングできるチップサイズが（厚さ数十μｍ×面積数百μｍ角）以上のサイズとなっている。
【０００７】
これらに対して、第１の先行文献（雑誌、「エレクトロニクス」、２０００年１０月号、３７頁〜４０頁）及び第２の先行文献（雑誌、「電子情報通信学会論文誌」、２００１／９、Ｖｏｌ．Ｊ８４−Ｃ．Ｎｏ９）に記載されている技術がある。これらの先行文献の技術は、先ず、基板を研磨することで除去し、半導体素子となる極表層の機能層（数μｍ）だけを別の保持基板へ転写してハンドリング及びフォトリソグラフィ技術で所望の大きさに整形し、最終基板へ接合するものである。これで、最終基板の所望の位置に目的の半導体素子となる厚さ数μｍの半導体層（機能層）が形成される。これを通常の半導体プロセスで加工し、電極などを付けて完成させる。
【０００８】
これら第１及び第２の先行文献の技術の問題点は、半導体基板を研磨によって除去するので、剛体の保持基板が必要になる点である。そのため最終基板への接合を全面一括で行うことが必要となる。つまり、接合する前に最終的に必要となる部分以外の半導体膜を全て除去しておかなければならず、非常に無駄が多くなってしまう。また、接合される部分は機能層にすぎないので、接合後に半導体プロセスを施す必要がある。したがって、目的の半導体素子の配置密度があまり大きくない場合などは、最終基板ごと処理することで極めて無駄が多くなる。
【０００９】
本発明は、ある半導体素子を当該半導体素子の材質とは異なる材質の部材上に形成するときにおける上記した問題を解決し、集積回路の製造プロセスにおける無駄を低減することができるとともに、半導体素子と部材との接合を高密度かつ高精度な位置決めで実行することを可能とする半導体集積回路の製造方法、半導体素子部材、電気光学装置、電子機器の提供を目的とする。
【００１０】
【課題を解決するための手段】
上記した目的を達成するために、本発明の半導体集積回路の製造方法は、犠牲層を有する半導体基板に半導体素子を形成し、少なくとも前記犠牲層に到達する深さを有する分離溝を前記半導体基板に形成し、前記半導体基板にフィルムを貼付し、前記分離溝にエッチング液を注入し、前記犠牲層をエッチングすることにより前記フィルムが貼付された前記半導体素子を前記半導体基板から離す、ことを特徴とする。
このような手法によれば、エッチングによって半導体素子を微小タイル形状に基板から切り離して、任意の部材に接合して集積回路を形成することが可能となる。ここで、半導体素子は化合物半導体でもシリコン半導体でもよく、半導体素子が接合される部材はシリコン半導体基板でも化合物半導体基板でもその他の物質でもよい。そこで、本発明によれば、シリコン半導体基板上に、ガリウム・ヒ素製の面発光レーザ又はフォトダイオードなどを形成するというように、半導体素子を当該半導体素子とは材質の異なる基板上に形成することが可能となる。また、半導体基板上で半導体素子を完成させてから微小タイル形状に切り離すので、集積回路を作成する前に、予め半導体素子をテストして選別することが可能となる。
また、このような手法によれば、先ず始めに半導体素子が形成される半導体基板については、分離溝の部分を除いた全ての面積を半導体素子として利用することが可能となり、半導体プロセスにおける無駄を低減することができる。
また、このような手法によれば、基板に接合される機能層には半導体素子が完成されているので、その接合後に複雑な半導体プロセスを必要としない。したがって、機能層を基板へ接合した後に、当該基板の全体を処理する必要がないので、製造プロセスの無駄を低減することが可能となる。また、機能層を基板へ接合した後に、当該基板の全体を処理する必要がないので、当該接合方法の制約を緩和することができ、例えば、低耐熱性の接合方法を採用することが可能となる。
【００１１】
また、本発明の半導体集積回路の製造方法は、前記エッチング液の注入が、前記フィルムにおける前記半導体素子との接触面の反対側の面側に前記エッチング液を供給し、当該反対側の面側に供給されたエッチング液を、当該接触面側にある前記分離溝と当該フィルムで囲まれた空間に移動させることで行うことが好ましい。
このような手法によれば、半導体素子にフィルムを貼り付けた状態でエッチングすることができ、そのエッチング完了後も半導体素子をフィルムに貼り付けた状態にしておくことができるので、半導体素子をフィルムに貼り付けた状態でハンドリングすることが可能となる。
【００１２】
また、本発明の半導体集積回路の製造方法は、前記エッチング液の注入が、前記フィルムにおける前記半導体素子との接触面の反対側の面側に前記エッチング液を供給し、当該反対側の面側に供給されたエッチング液を、当該フィルムに空けられた穴を通らせて、当該接触面側にある前記分離溝と当該フィルムで囲まれた空間に移動させることで行うことが好ましい。
【００１３】
また、本発明の半導体集積回路の製造方法は、前記エッチング液を注入したときに、前記フィルムにおける前記半導体素子との接触面に対して前記エッチング液が及ぼす第１圧力と、当該フィルムにおける当該接触面の反対側の面に対して前記エッチング液が及ぼす第２圧力とを、制御することが好ましい。
【００１４】
また、本発明の半導体集積回路の製造方法は、前記第１圧力と前記第２圧力とを略同一にすることが好ましい。
このような手法によれば、第１圧力と第２圧力とが相互に打ち消し合うので、フィルム全体としてはエッチング液から力を受けないこととなる。したがって、フィルムがエッチング液から力を受けることによって、そのフィルムに貼り付けられた半導体素子部分に過大な力が作用して、犠牲層のエッチング完了前にその半導体素子部分が機械的破壊を起こしてしまうことを、防ぐことが可能となる。
【００１５】
また、本発明の半導体集積回路の製造方法は、前記フィルムにおける前記半導体素子との接触面側の気圧を減圧させた状態で前記エッチング液の注入をすることが好ましい。
このような手法によれば、分離溝とフィルムの下面で囲まれた空間へのエッチング液の注入時において、気泡が発生することを未然に防ぐことが可能となる。
【００１６】
また、本発明の半導体集積回路の製造方法は、前記分離溝は、前記半導体基板に複数形成され、当該複数の分離溝は複数サイズを有していることが好ましい。
【００１７】
また、本発明の半導体集積回路の製造方法は、前記エッチング液を注入した後に、前記フィルムに別のフィルムを貼り合わせることが好ましい。
【００１８】
また、本発明の半導体集積回路の製造方法は、前記半導体基板に、一端が前記分離溝に繋がり、他端が当該半導体基板の縁に達する排出溝を形成した後、エッチングを行うことが好ましい。
【００１９】
また、本発明の半導体集積回路の製造方法は、前記半導体基板に、前記分離溝に繋がっている供給溝を形成した後、エッチングを行うことが好ましい。
【００２０】
また、本発明の半導体集積回路の製造方法は、前記供給溝が、前記分離溝よりも大きく形成されていることが好ましい。
このような手法によれば、フィルムの略中央部位に空けられた穴を通ったエッチングは、先ず供給溝に供給される。その後、供給溝から複数の分離溝へエッチング液が供給される。各分離溝に供給されたエッチング液は、犠牲層をエッチングし、そして排出溝を通って、半導体基板の表面から排出される。
これらにより、複数の分離溝へ略同時にエッチング液を供給することが可能となり、また、複数の分離溝から略同時にエッチング液を排出することが可能となる。したがって、半導体基板の全体につき、均一に犠牲層のエッチングを進めることが可能となる。
また、供給溝、分離溝、排出溝の配置や、溝幅、深さ、さらには、これらのバランスを調整することで、均一性を高めたり、エッチング時間を短縮できる。
【００２１】
また、本発明の半導体集積部材は、前記半導体集積回路の製造方法によって前記半導体基板から切り離された前記半導体素子からなることを特徴とする。
【００２２】
また、本発明の電気光学装置は、前記半導体集積部材を備えたことを特徴とする。
【００２３】
また、本発明の電気光学装置は、マトリクス状に形成された複数の走査線及び複数のデータ線と、前記走査線とデータ線に接続されたスイッチング手段と、前記スイッチング手段に接続された画素電極とを有することが好ましい。
このような装置によれば、例えば、電気光学装置である液晶ディスプレイの各画素につき、本発明の製造方法を用いて、薄膜トランジスタ（ＴＦＴ）の代わりに微小シリコントランジスタ（半導体素子）を貼り付けることが可能となる。これにより、ＴＦＴを用いた場合に比べて、高性能のスイッチング機能を得ることができる。また、液晶ディスプレイの画素におけるトランジスタ面積の割合は数パーセントであるので、画素の全面をＴＦＴプロセスで作成すると、画素におけるＴＦＴ以外のほとんどの部分が無駄になってしまう。一方、本発明の製造方法を用いて、シリコン基板において微小シリコントランジスタ（半導体素子）を高密度に形成し、分離層及び犠牲層で分割して必要なところにだけ液晶ディスプレイの各画素に貼り付ければ、無駄を極力低減することが可能となる。したがって、製造コストを大幅に低減することができる。
【００２４】
また、本発明の電気光学装置は、発光素子を有することが好ましい。
このような装置によれば、例えば、電気光学装置である有機ＥＬ（エレクトロ・ルミネッセンス）表示装置の各画素につき、本発明の製造方法を用いて、薄膜トランジスタ（ＴＦＴ）の代わりに微小シリコントランジスタ（半導体素子）を貼り付けることが可能となる。これにより、ＴＦＴを用いた場合に比べて、高性能のスイッチング機能を得ることができる。また、有機ＥＬ装置の画素におけるトランジスタ面積の割合は数パーセントであるので、画素の全面をＴＦＴプロセスで作成すると、画素におけるＴＦＴ以外のほとんどの部分が無駄になってしまう。一方、本発明の製造方法を用いて、シリコン基板において微小シリコントランジスタ（半導体素子）を高密度に形成し、分離層及び犠牲層で分割して必要なところにだけ各画素に貼り付ければ、無駄を極力低減することが可能となる。したがって、製造コストを大幅に低減することができる。
【００２５】
また、本発明の電子機器は、前記電気光学装置を備えたことを特徴とする。
本発明によれば、電子機器のサイズをより小型化することができ、より高速な信号処理を行うことが可能となり、さらに、電気機器の製造コストを低減することも可能となる。
【００２６】
【発明の実施の形態】
以下、本発明に係る半導体集積回路の製造方法について、図１乃至図１０に基づいて説明する。第１の実施形態では、化合物半導体デバイス（化合物半導体素子）をシリコン・ＬＳＩチップ上に接合する場合について説明するが、半導体デバイスの種類及びＬＳＩチップの種類に関係なく本発明を適用することができる。なお、本実施形態における「半導体基板」とは、半導体物資から成る部材をいうが、板形状の基板に限らず、どのような形状であっても半導体物資であれば「半導体基板」に含まれる。
【００２７】
（第１の実施形態）
＜第１工程＞
図１は本実施形態に係る半導体集積回路の製造方法の第１工程を示す概略断面図である。図１において、基板１０は、半導体基板であり、本実施形態ではガリウム・ヒ素化合物半導体基板である。基板１０における最下位層に、犠牲層１１を設けておく。犠牲層１１は、アルミニウム・ヒ素（ＡｌＡｓ）からなり、厚さが例えば数百ｎｍの層である。
犠牲層１１の上層には機能層１２を設ける。機能層１２の厚さは、例えば１μｍから１０（２０）μｍ程度とする。そして、機能層１２において半導体デバイス（半導体素子）１３を作成する。半導体デバイス１３としては、例えば発光ダイオード（ＬＥＤ）、面発光レーザ（ＶＣＳＥＬ）、フォトダイオード（ＰＤ）、高電子移動度トランジスタ（ＨＥＭＴ）、ヘテロバイポーラトランジスタ（ＨＢＴ）などが挙げられる。これらの半導体デバイス１３は、何れも基板１０上に多層のエピタキシャル層を積層して素子が形成されたものである。また、各半導体デバイス１３は、電極も形成し、動作テストも行う。
【００２８】
＜第２工程＞
図２は本実施形態に係る半導体集積回路の製造方法の第２工程を示す概略断面図である。本工程においては、各半導体デバイス１３を分割するように分離溝２１を形成する。分離溝２１は、少なくとも犠牲層１１に到達する深さをもつ溝とする。例えば、分離溝の幅及び深さともに、１０μｍから数百μｍとする。また、分離溝２１は、後述するところの選択エッチング液が当該分離溝２１を流れるように、行き止まりなく繋がっている溝とする。さらに、分離溝２１は、碁盤のごとく格子状に形成することが好ましい。
また、分離溝２１相互の間隔を数十μｍから数百μｍとすることで、分離溝２１によって分割・形成される各半導体デバイス１３のサイズを、数十μｍから数百μｍ四方の面積をもつものとする。分離溝２１の形成方法としては、フォトリソグラフィとウェットエッチングによる方法、またはドライエッチングによる方法を用いる。また、クラックが基板に生じない範囲でＵ字形溝のダイシングで分離溝２１を形成してもよい。
分離溝２１の形成において、ウェットエッチングでは硫酸系エッチング液が使用でき、ドライエッチングでは塩素ガスが使用できる。分離溝２１はパターン寸法が大きく精度を必要としないので、エッチングマスクはフォトリソグラフィでなくてもよい。例えば、エッチングマスクとしてオフセット印刷なども使用できる。また、分離溝２１の形成においては、基板１０の結晶方位に対する分離溝２１の方位も重要となる。
【００２９】
＜第３工程＞
図３は本実施形態に係る半導体集積回路の製造方法の第３工程を示す概略断面図である。本工程においては、中間転写フィルム３１を基板１０の表面（半導体デバイス１３側）に貼り付ける。中間転写フィルム３１は、表面に粘着剤が塗られたフレキシブルなフィルムである。
【００３０】
＜第４工程＞
図４は本実施形態に係る半導体集積回路の製造方法の第４工程を示す概略断面図である。本工程においては、分離溝２１に選択エッチング液４１を注入する。即ち、分離溝２１と中間転写フィルム３１で囲まれた空間に選択エッチング液４１を注入する。すると、分離溝２１の側面には犠牲層１１が露出しているので、選択エッチング液４１が犠牲層１１をエッチングする。
本工程では、犠牲層１１のみを選択的にエッチングするために、選択エッチング液４１として、アルミニウム・ヒ素に対して選択性が高い低濃度の塩酸を用いる。選択エッチング液４１としては低濃度のフッ酸も使えるが、選択性という点で塩酸を使う方が望ましい。
分離溝２１への選択エッチング液４１の注入方法については、後で詳細に説明する。
【００３１】
＜第５工程＞
図５は本実施形態に係る半導体集積回路の製造方法の第５工程を示す概略断面図である。本工程においては、第４工程での分離溝２１への選択エッチング液４１の注入後、所定時間の経過により、犠牲層１１のすべてを選択的にエッチングして基板１０から取り除く。その後、分離溝２１及び犠牲層１１のあった部位に純水を注入してリンスする。
【００３２】
＜第６工程＞
図６は本実施形態に係る半導体集積回路の製造方法の第６工程を示す概略断面図である。第５工程で犠牲層１１が全てエッチングされると、基板１０から機能層１２が切り離されることとなる。そして、本工程において、中間転写フィルム３１を基板１０から引き離すことにより、中間転写フィルム３１に貼り付けられている機能層１２を基板１０から引き離す。
これらにより、半導体デバイス１３が形成された機能層１２は、分離溝２１の形成及び犠牲層１１のエッチングによって分割されて、所定の形状（例えば、微小タイル形状）の半導体素子（以下、「微小タイル状素子６１」という。）とされて、中間転写フィルム３１に貼り付け保持されることとなる。ここで、機能層の厚さが例えば１μｍから８μｍ、大きさ（縦横）が例えば数十μｍから数百μｍであるのが好ましい。
また、機能層１２が切り離された基板１０は、半導体デバイスの形成に再利用することが可能である。そして、犠牲層１１を複数層あらかじめ設けておくことで、前述の第１工程から第６工程を繰り返し実行することができ、基板１０を再利用して、「微小タイル状素子６１」を繰り返し作成することが可能となる。
【００３３】
＜第７工程＞
図７は本実施形態に係る半導体集積回路の製造方法の第７工程を示す概略断面図である。本工程においては、（微小タイル状素子６１が貼り付けられた）中間転写フィルム３１を移動させることで、最終基板７１の所望の位置に微小タイル状素子６１をアライメントする。ここで、最終基板７１は、シリコン半導体からなり、ＬＳＩ領域７２が形成されている。また、最終基板７１の所望の位置には、微小タイル状素子６１を接着するための接着剤７３を塗布しておく。
【００３４】
＜第８工程＞
図８は本実施形態に係る半導体集積回路の製造方法の第８工程を示す概略断面図である。本工程においては、最終基板７１の所望の位置にアライメントされた微小タイル状素子６１を、中間転写フィルム３１越しにコレット８１で押しつけて最終基板７１に接合する。ここで、所望の位置には接着剤７３が塗布されているので、その最終基板７１の所望の位置に微小タイル状素子６１が接着される。本工程では、最終基板７１への微小タイル状素子６１の接着方法として接着剤を用いたが、他の接着方法を用いてもよい。
最終基板７１への微小タイル状素子６１の接着方法（接合方法）については、後で詳細に説明する。
【００３５】
＜第９工程＞
図９は本実施形態に係る半導体集積回路の製造方法の第９工程を示す概略断面図である。本工程においては、中間転写フィルム３１の粘着力を消失させて、微小タイル状素子６１から中間転写フィルム３１を剥がす。
中間転写フィルム３１の粘着剤は、ＵＶ硬化性又は熱硬化性のものにしておく。ＵＶ硬化性の粘着剤とした場合は、コレット８１を透明な材質にしておき、コレット８１の先端から紫外線（ＵＶ）を照射することで中間転写フィルム３１の粘着力を消失させる。熱硬化性の接着剤とした場合は、コレット８１を加熱すればよい。あるいは第６工程の後で、中間転写フィルム３１を全面紫外線照射するなどして粘着力を全面消失させておいてもよい。粘着力が消失したとはいえ実際には僅かに粘着性が残っており、微小タイル状素子６１は非常に薄く軽いので中間転写フィルム３１に保持される。
【００３６】
＜第１０工程＞
本工程は、図示していない。本工程においては、加熱処理などを施して、微小タイル状素子６１を最終基板７１に本接合する。
【００３７】
＜第１１工程＞
図１０は本実施形態に係る半導体集積回路の製造方法の第１１工程を示す概略断面図である。本工程においては、微小タイル状素子６１の電極と最終基板７１上の回路を配線９１により電気的に繋ぎ、一つのＬＳＩチップを完成させる。
最終基板７１としては、シリコン半導体のみならず、石英基板又はプラスチックフィルムを適用してもよい。シリコン半導体を最終基板７１とした場合は、ＣＣＤ（電荷結合素子）を有する基板としてもよい。石英などのガラス基板を最終基板７１とした場合は、これを液晶ディスプレイ（ＬＣＤ）、有機ＥＬ装置等のディスプレイに利用することができる。また、プラスチックフィルムを最終基板７１とした場合は、これを液晶ディスプレイ、有機エレクトロ・ルミネッセンス・パネル、又はＩＣフィルムパッケージなどに利用することができる。
【００３８】
（第２の実施形態）
第２の実施形態では、シリコントランジスタ（シリコン半導体素子）を液晶用ガラス基板へ貼り付ける場合について説明する。本実施形態における第１工程から第１１工程は、第１の実施形態における第１工程から第１１工程に対応した工程である。ここで、本実施形態と第１の実施形態との間での特に大きな相違点は、第４工程における犠牲層の選択エッチングの方法が異なる点である。
【００３９】
先ず、第１工程としては、ＳＯＩ（Silicon On Insulator）基板上に、通常の一般的なプロセスでシリコントランジスタを形成する。ここで、シリコントランジスタの代わりに、シリコンデバイスである集積回路、フォト・ダイオード、トランジスタ又はダイオードを形成してもよい。ＳＯＩ基板には、犠牲層となるシリコン酸化膜が設けられている。
第２工程としては、ＳＯＩ基板に分離溝を形成する。この分離溝は、少なくともＳＯＩ基板おける犠牲層をなすシリコン酸化膜に到達する深さを持ち、エッチングなどの方法で形成する。
第３工程としては、中間転写フィルムをＳＯＩ基板の表面（シリコントランジスタ側）に貼り付ける。
【００４０】
第４工程としては、犠牲層をなすシリコン酸化膜のみを選択的にエッチングするために、分離溝へフッ酸又は緩衝フッ酸を注入する。
第５工程としては、第４工程の後、所定時間の経過により、シリコン酸化膜の犠牲層をエッチングして、シリコン基板からからシリコントランジスタ（シリコン半導体素子）を切り離す。
第６工程としては、中間転写フィルムをＳＯＩ基板から引き離すことにより、中間転写フィルムに貼り付けられているシリコントランジスタをＳＯＩ基板から引き離す。
【００４１】
第７工程としては、中間転写フィルムを移動させることで、最終基板の所望の位置にシリコントランジスタをアライメントする。ここで、最終基板は、液晶用ガラス基板である。
第８工程としては、最終基板の所望の位置にアライメントされたシリコントランジスタを、中間転写フィルム越しにコレットで押しつけて最終基板に接合する。ここで、所望の位置には接着剤が塗布されているので、その最終基板の所望の位置にシリコントランジスタが接着される。
最終基板へのシリコントランジスタの接着方法（接合方法）の詳細については、後で詳細に説明する。
【００４２】
第９工程としては、中間転写フィルムの粘着力を消失させて、シリコントランジスタから中間転写フィルムを剥がす。
第１０工程としては、加熱処理などを施して、シリコントランジスタを最終基板に本接合する。
第１１工程としては、シリコントランジスタの電極と最終基板上の回路を配線で繋ぎ、液晶用ガラス基板及びその駆動回路などを完成させる。
本実施形態の第５工程から第１１工程では、第１の実施形態の第５工程から第１１工程で用いられた技術を適用することができる。
【００４３】
（選択エッチング液の注入方法）
上述の実施形態（特に第３工程、第４工程及び第５工程）で行われる分離溝２１への選択エッチング液４１の注入方法の詳細について、次に説明する。
図１１は本実施形態に係る選択エッチング液の注入方法を示す概略断面図である。図１２は基板１０の表面に形成された分離溝２１などを示す概略平面図である。半導体デバイス１３が上面に形成されている基板１０は、台２５１の上に置かれている。基板１０の上面には、図３、図４及び図１１に示すように中間転写フィルム３１が貼り付けられている。ここで、中間転写フィルム３１の両端は、フィルム保持枠３１ａによって支持されている。
さらに、中間転写フィルム３１の上面には、壁２５２が設置されている。これにより、中間転写フィルム３１を底面、壁２５２を側面として容器を形成している。そして、かかる容器の中（中間転写フィルム３１の上面側）に選択エッチング液４１がまず注がれ、その容器の中に貯められる。
【００４４】
中間転写フィルム３１の上面側に注がれた選択エッチング液４１は、中間転写フィルム３１の略中央部位に空けられた穴を通って、中間転写フィルム３１の下面側に移動する。そして、中間転写フィルム３１の穴を通った選択エッチング液４１は、分離溝２１と中間転写フィルム３１の下面で囲まれた空間に移動する。ここで、図４に示すように、分離溝２１の側面には犠牲層１１が露出しているので、犠牲層１１に選択エッチング液４１が接触することとなり、犠牲層１１がエッチングされる。その後、選択エッチング液４１は、分離溝２１を通って基板１０の縁から排出される（図１１における矢印Ｑ参照）。
【００４５】
また、上記エッチングにおいて、中間転写フィルム３１の上面に対して選択エッチング液４１が及ぼす圧力（第１圧力）と、中間転写フィルム３１の下面に対して選択エッチング液４１が及ぼす圧力（第２圧力）とを制御する。そして、第１圧力と第２圧力を略同一にする。即ち、中間転写フィルム３１の上面が受ける圧力と下面が受ける圧力を略同一にする。
【００４６】
これにより、第１圧力と第２圧力とが相互に打ち消し合うので、中間転写フィルム３１全体としては選択エッチング液４１から力を受けないこととなる。したがって、中間転写フィルム３１が外部（選択エッチング液４１）から力を受けることによって、その中間転写フィルム３１に貼り付けられた半導体デバイス１３部分に過大な力が作用して、犠牲層１１のエッチング完了前にその半導体デバイス１３部分が機械的破壊を起こしてしまうことを、防ぐことが可能となる。
【００４７】
また、上記エッチングにおける選択エッチング液４１の注入開始時にあっては、中間転写フィルム３１の下面側（半導体デバイス１３との接触面側）を、減圧させた状態、即ち真空に近づけた状態にする。これにより、分離溝２１と中間転写フィルム３１の下面で囲まれた空間への選択エッチング液４１注入時において、気泡が発生することを未然に防ぐことが可能となる。したがって、犠牲層１１の良好なエッチングが可能となる。
【００４８】
また、上記エッチングにおいて、犠牲層１１のエッチングの進行状況を赤外線顕微鏡でリアルタイムに観察して、エッチングの終了時点を検出する。これにより、エッチングが完了していないのに次の工程に進んでしまうことを防ぐことが可能となり、エッチング工程にかかる時間を短縮することも可能となる。
【００４９】
次に、基板１０の全体につき、均一に犠牲層１１のエッチングを進める方法について説明する。図１２に示すように、基板１０の表面には分離溝２１が碁盤の目のように複数形成されている。そして、複数の分離溝２１は、複数サイズの幅、及び複数サイズの深さを有している。
【００５０】
また、基板１０の表面には、一端が分離溝２１に繋がっており、他端が基板１０の縁に達している溝である排出溝２１ｂも形成されている。また、基板１０の表面には、分離溝２１に繋がっているが、排出溝２１ｂには繋がっておらず、かつ基板１０の縁に達していない溝である供給溝２１ａも形成されている。供給溝２１ａは、分離溝２１よりも幅及び深さが大きく、基板１０表面の略中央部位を横切るように形成されている。なお、供給溝２１ａ及び排出溝２１ｂは、エッチングの開始前に形成しておく。
【００５１】
このようにすると、中間転写フィルム３１の略中央部位に空けられた穴を通った選択エッチング液４１は、先ず供給溝２１ａに供給される。その後、供給溝２１ａから複数の分離溝２１へ選択エッチング液４１が供給される。各分離溝２１に供給された選択エッチング液４１は、犠牲層１１をエッチングし、そして排出溝２１ｂを通って、基板１０の表面から排出される。
これらにより、複数の分離溝２１へ略同時に選択エッチング液４１を供給することが可能となり、また、複数の分離溝２１から略同時に選択エッチング液４１を排出することが可能となる。したがって、基板１０の全体につき、均一に犠牲層１１のエッチングを進めることが可能となる。
【００５２】
次に、上記エッチングにおいて、中間転写フィルム３１の略中央に空けられた穴の後処理につき説明する。上記選択エッチング液４１の中間転写フィルム３１の下面側への注入が完了した後に、あるいは上記の犠牲層１１のエッチングが完了した後に、中間転写フィルム３１に別のフィルムを一枚貼り合わせる。これにより、中間転写フィルム３１の略中央に空けられた穴が塞がれ、中間転写フィルム３１の機械的強度を高めることができる。
【００５３】
（接合方法）
上述の実施形態（特に第７工程及び第８工程）で行われる最終基板７１への微小タイル状素子６１の接着方法（接合方法）の詳細について、次に説明する。
【００５４】
＜接着剤による接合＞
微小タイル状素子６１又は最終基板７１のどちらかに、紫外線及び熱硬化樹脂、熱硬化樹脂、ポリイミド前駆体などの接着剤７３を塗布しておく。
そして、接着剤７３を挟んで微小タイル状素子６１と最終基板７１とを密着させ、はみ出してきた接着剤７３の部分に紫外線（ＵＶ）を照射して、当該部分の接着剤７３を硬化させて、微小タイル状素子６１を最終基板７１上に仮止めする。
その他の仮止め方法としては、接着剤７３を挟んで微小タイル状素子６１と最終基板７１とを密着させ、その後に中間転写フィルム３１と微小タイル状素子６１との間の粘着力を十分に消失させることで、接着剤７３の粘性で仮止めしてもよい。
また、その他の仮止め方法としては、接着剤７３を挟んで微小タイル状素子６１と最終基板７１とを密着させ、この状態でコレット８１又は最終基板７１を加熱して、接着剤７３を硬化させることで仮止めしてもよい。
これらによる仮止めの後に、中間転写フィルム３１を微小タイル状素子６１から剥離し、その後に接着剤７３部位を加熱して、微小タイル状素子６１を最終基板７１上に本接合する。
【００５５】
接着剤７３をなす樹脂は熱伝導度が小さいことが問題となるので、ダイヤモンド、シリコン、金などの微粒子をフィラーとして接着剤７３に混ぜておくことで、接着剤７３の熱伝導度を向上させておく。また、フィラーの粒子サイズを制御してスペーサとして機能させると、微小タイル状素子６１と最終基板７１との間で安定した接着層厚を確保することができ、微小タイル状素子６１を最終基板７１に対して平行に接合することができる。
【００５６】
＜水ガラスによる接合＞
最終基板７１における微小タイル状素子６１との接合表面に、予めシリコン酸化膜（ＳｉＯ₂）を形成しておくか、又は最終基板７１の接合表面をガラスにしておく。そして、けい酸ナトリウム溶液を最終基板７１の接合表面又は微小タイル状素子６１に塗布して、微小タイル状素子６１を最終基板７１に密着させる。その後、密着部位を摂氏８０度程度に加熱すると、界面にガラス状物質が形成され、微小タイル状素子６１が最終基板７１に接合する。
【００５７】
＜固体接合−ａ＞
微小タイル状素子６１における接合面にアルミニウム・ガリウム・ヒ素（ＡｌＧａＡｓ）を形成しておき、最終基板７１の接合表面にシリコン酸化膜（ＳｉＯ₂）を形成しておくかガラスにしておく。そして、希釈ふっ酸添加純水（希釈ＨＦ）を介して、微小タイル状素子６１を最終基板７１に密着させる。これにより、希釈ふっ酸添加純水（希釈ＨＦ）が微小タイル状素子６１及び最終基板７１の両方の接合面を僅かに溶かして、微小タイル状素子６１が最終基板７１に接合する。
【００５８】
＜固体接合−ｂ＞
まず、微小タイル状素子６１として、III−Ｖ族半導体多層膜を形成しておく。この微小タイル状素子６１の接合相手となる最終基板７１は、シリコンウェハとする。そして、微小タイル状素子６１の接合面と最終基板７１の接合面とのそれぞれを、硫酸系の混合液で処理する。そうすると、その接合面は薄いＯＨ基で覆われる。次に、この接合面同士を室温大気中で密着させると、その表面のＯＨ基同士が水素結合を形成し、微小タイル状素子６１が最終基板７１に仮止めされる。
次に、仮止めされた微小タイル状素子６１及び最終基板７１を水素ガス中でアニールして、酸素を介した結合で本結合する。
【００５９】
＜陽極接合＞
微小タイル状素子６１と最終基板７１を密着させ、微小タイル状素子６１と最終基板７１の間に５００ボルトから２０００ボルトの電圧を加え、密着部位を加熱して、微小タイル状素子６１を最終基板７１に接合する。
通常は摂氏４００度程度の温度が接合に必要となるが、本実施形態の場合は中間転写フィルム３１の耐熱温度が接合時の加熱温度の上限となる。
【００６０】
＜選択的に一括して接合する＞
図１３は本接合方法を示す概略断面図である。中間転写フィルム３１はその両端をフィルム保持枠３１ａによって支持されている。また、中間転写フィルム３１には、複数の微小タイル状素子６１（本図では示していない）が所定の間隔を空けて貼り付けられている。ここで、各微小タイル状素子６１は、中間転写フィルム３１における図面の下側の面（コレット８１’が接触する面の反対側の面）であって、複数のコレット８１’それぞれの接触する部位の反対側の部位に、それぞれ貼り付けられている。
そして、複数のコレット８１’を同時に最終基板７１側（図面下方）に移動させることで、同時に複数の微小タイル状素子６１を中間転写フィルム３１を介して最終基板７１に押し付け、同時に複数の微小タイル状素子６１を最終基板７１に接合する。
ここで、複数のコレット８１’を同時に最終基板７１側に移動させるときに、中間転写フィルム３１のコレット８１’側の面について減圧することで、中間転写フィルム３１を矢印Ｐの向きに吸引し、中間転写フィルム３１を矢印Ｐの向きに凹ませる。これにより、コレット８１’で押される各微小タイル状素子６１以外のもの（例えば、他の微小タイル状素子６１又は中間転写フィルム３１など）が最終基板７１に接触することを防ぐことができる。
【００６１】
また、上述の＜選択的に一括して接合する＞方法によれば、中間転写フィルム３１に貼り付けられた複数の微小タイル状素子６１の中から、所望の微小タイル状素子６１を一つ又は複数選択して、選択した微小タイル状素子６１を同時に複数個、最終基板７１に接合することが可能となる。
これらにより、最終基板７１に接合する微小タイル状素子６１の位置を高精度に調整することが可能となるとともに、複数の微小タイル状素子６１を高密度に最終基板７１に接合することが可能となる。
【００６２】
これらにより、上述の実施形態の製造方法によれば、半導体素子を、モノリシックプロセスでは製造困難な組み合わせの半導体基板上に、あたかもモノリシック的に形成することが可能となる。
シリコン半導体基板上に、ガリウム・ヒ素製の面発光レーザ、フォトダイオード又は高電子移動度トランジスタなどを設けたり、液晶ディスプレイの各画素の薄膜トランジスタ（ＴＦＴ）の代わりに微小シリコントランジスタをガラス基板へ貼り付けるというような、半導体素子を材質の異なる基板上に形成するには、従来は、ハイブリッドプロセスで作成していた。図２１は従来のハイブリッド集積回路の一例を示す模式斜視図である。本図では、シリコンＬＳＩチップ１１１はＬＳＩ領域１１２を有している。そして、シリコンＬＳＩチップ１１１の表面には、フォトダイオードチップ１０１ａ、面発光レーザチップ１０１ｂ及び高電子移動度トランジスタチップ１０１ｃが接合されている。ここで、従来の実装技術では、ハンドリングできるチップサイズが（厚さ数十μｍ×面積数百μｍ角）が限界となっている。したがって、フォトダイオードチップ１０１ａ、面発光レーザチップ１０１ｂ及び高電子移動度トランジスタチップ１０１ｃのサイズは、（厚さ数十μｍ×面積数百μｍ角）以上となる。
【００６３】
図１４は、本実施形態の製造方法で作成した集積回路の一例を示す模式斜視図である。最終基板７１であるシリコンＬＳＩチップはＬＳＩ領域７２を有している。そして、最終基板７１の表面には、フォトダイオードタイル６１ａ、面発光レーザタイル６１ｂ及び高速動作トランジスタ（ＭＥＳＦＥＴ、ＨＢＴ、ＨＥＭＴを含む）タイル６１ｃが接合されている。ここで、フォトダイオードタイル６１ａ、面発光レーザタイル６１ｂ及び高速動作トランジスタタイル６１ｃは、微小タイル状素子６１として、第１の実施形態の製造方法で作成され接合されたものである。したがって、フォトダイオードタイル６１ａ、面発光レーザタイル６１ｂ及び高速動作トランジスタタイル６１ｃのサイズは、（厚さ数μｍ×面積数十μｍ角）にすることが可能となる。
そこで、本実施形態の製造方法によれは、モノリシックで形成した場合と同程度の小さいサイズの半導体素子（微小タイル状素子６１）を、任意の種類の基板（例えば、シリコン、石英、サファイヤ、金属、セラミックス及びプラスチックフィルムなどの基板）上に形成することが可能となる。
【００６４】
また、上述の実施形態の製造方法によれば、半導体基板（基板１０）上で、半導体素子（半導体デバイス１３）を完成させてから、微小タイル状素子６１に加工するので、半導体素子につき予めテストして選別することができる。
【００６５】
また、上述の実施形態の製造方法によれば、微小タイル状素子６１の作成もとの半導体基板（基板１０）については、分離溝２１の部分を除き全て半導体デバイス１３（微小タイル状素子６１）として利用できる。したがって、半導体基板（基板１０）の利用面積効率を高めることが可能となり、製造コストを低減することができる。
【００６６】
また、上述の実施形態の製造方法によれば、微小タイル状素子６１がフレキシブルな中間転写フィルム３１にマウントされるので、各微小タイル状素子６１を選んで最終基板７１に接合することができる。
【００６７】
また、上述の実施形態の製造方法によれば、微小タイル状素子６１が半導体素子として完成した状態で最終基板７１に接合されるので、その接合後に複雑な半導体プロセスを必要としない。したがって、微小タイル状素子６１の最終基板７１への接合後に、最終基板７１の全体を処理する必要がないので、製造プロセスの無駄を低減することが可能となる。
また、微小タイル状素子６１の最終基板７１への接合後に、複雑な半導体プロセスを必要としないので、その微小タイル状素子６１の接合方法の制約が緩くなり、例えば、低耐熱性の接合方法を採用することが可能となる。
【００６８】
（応用例）
以下、本発明に係る半導体集積回路の製造方法を使用して作成された半導体素子部材の応用例について説明する。図１５は、本発明の第１の応用例を示し、（ａ）は模式斜視図であり、（ｂ）は模式断面図である。
第１の応用例としては、上述の第１の実施形態の方法を用いて、最終基板７１であるシリコンＬＳＩ上に面発光レーザ（ＶＣＳＥＬ）タイル６１ｂ及びフォトダイオード（ＰＤ）タイル６１ａを設ける。ここで、最終基板７１上には、受信用ＩＣ領域７２ａと、送信用ＩＣ領域７２ｂとが形成されている。また、最終基板７１には、２本の光ファイバー７４が接続されている。面発光レーザタイル６１ｂから発せられた光パルスは光ファイバー７４に介して伝送され、フォトダイオードタイル６１ａは光ファイバー７４から伝送されてきた光パルスを受信する。
【００６９】
これらにより、光パルスを用いて最終基板７１（シリコンＬＳＩ）の外部とデータを送受信することが可能となる。したがって、電気接続できない所とのデータの送受信が可能となるのみならず、電子信号で送受信した場合よりも高速に信号を送受信することが可能となる。さらに、従来よりもフォトダイオードタイル６１ａ及び面発光レーザタイル６１ｂのサイズを小さくすることができるとともに、フォトダイオードタイル６１ａと面発光レーザタイル６１ｂとの間隔も狭くすることができる。これにより、かかる通信機器を小型にすることができる。
【００７０】
第２の応用例としては、上述の第１の実施形態の方法を用いて、シリコンＬＳＩ上に化合物半導体ヘテロバイポーラトランジスタ（ＨＢＴ）を設ける。そして、携帯電話などの構成部品として、ＨＢＴによる高速アナログアンプをシリコンＩＣに内蔵させることで、配線長が短縮されるので回路の高速動作が可能となる。また、微小タイル状素子６１の作成もとの基板１０では、分離溝２１の部分を除き全て半導体デバイス１３（微小タイル状素子６１）として利用できる。したがって、高価なガリウム・ヒ素基板の利用面積効率を高めることが可能となり、製造コストを低減することができる。
【００７１】
第３の応用例としては、電気光学装置である液晶ディスプレイの各画素につき、本発明の製造方法を用いて、薄膜トランジスタ（ＴＦＴ）の代わりに、微小シリコントランジスタを貼り付ける。即ち、上述の第２の実施形態の方法を用いて、液晶用ガラス基板へシリコントランジスタを貼り付ける。これにより、ＴＦＴを用いた場合に比べて、高性能のスイッチング機能を得ることができる。上述の第２の実施形態の製造方法を用いて、シリコン基板において微小シリコントランジスタを高密度に形成し、分離層及び犠牲層で分割して必要なところにだけ貼り付ければ、無駄を極力低減することが可能となる。したがって、製造コストを大幅に低減することができる。
【００７２】
第４の応用例としては、電気光学装置である有機ＥＬ（エレクトロ・ルミネッセンス）表示装置の各画素につき、本発明の製造方法を用いて、薄膜トランジスタ（ＴＦＴ）の代わりに、微小シリコントランジスタを貼り付ける。以下に、この電気光学装置の製造方法について詳細に説明する。
【００７３】
（電気光学装置）
以下、本実施形態の応用例に係る電気光学装置について図１６を参照しながら説明する。図１６は本実施形態の電気光学装置である有機ＥＬ装置の一例を示す断面図である。
図１６において、有機ＥＬ装置１は、光を透過可能な基板（光透過層）２と、基板２の一方の面側に設けられ一対の陰極（電極）７及び陽極（電極）８に挟持された有機エレクトロルミネッセンス材料からなる発光層５と正孔輸送層６とからなる有機ＥＬ素子（発光素子）９と、封止基板３２０を有している。また、必要に応じて、基板１と有機ＥＬ素子９との間に積層されている低屈折率層及び封止層とを備えている。低屈折率層は封止層より基板２側に設けられている。
【００７４】
ここで、図１６に示す有機ＥＬ装置１は、発光層５からの発光を基板２側から装置外部に取り出す形態であり、基板２の形成材料としては、光を透過可能な透明あるいは半透明材料、例えば、透明なガラス、石英、サファイア、あるいはポリエステル、ポリアクリレート、ポリカーボネート、ポリエーテルケトンなどの透明な合成樹脂などが挙げられる。特に、基板２の形成材料としては、安価なソーダガラスが好適に用いられる。
一方、基板と反対側から発光を取り出す形態の場合には、基板は不透明であってもよく、その場合、アルミナ等のセラミック、ステンレス等の金属シートに表面酸化などの絶縁処理を施したもの、熱硬化性樹脂、熱可塑性樹脂などを用いることができる。
【００７５】
陽極８は、インジウム錫酸化物（ＩＴＯ：Indium Tin Oxide）等からなる透明電極であって光を透過可能である。正孔輸送層６は、例えば、トリフェニルアミン誘導体（ＴＰＤ）、ピラゾリン誘導体、アリールアミン誘導体、スチルベン誘導体、トリフェニルジアミン誘導体等からなる。具体的には、特開昭６３−７０２５７号、同６３−１７５８６０号公報、特開平２−１３５３５９号、同２−１３５３６１号、同２−２０９９８８号、同３−３７９９２号、同３−１５２１８４号公報に記載されているもの等が例示されるが、トリフェニルジアミン誘導体が好ましく、中でも４，４’−ビス（Ｎ（３−メチルフェニル）−Ｎ−フェニルアミノ）ビフェニルが好適とされる。
【００７６】
なお、正孔輸送層に代えて正孔注入層を形成するようにしてもよく、さらに正孔注入層と正孔輸送層を両方形成するようにしてもよい。その場合、正孔注入層の形成材料としては、例えば銅フタロシアニン（ＣｕＰｃ）や、ポリテトラヒドロチオフェニルフェニレンであるポリフェニレンビニレン、１，１−ビス−（４−Ｎ，Ｎ−ジトリルアミノフェニル）シクロヘキサン、トリス（８−ヒドロキシキノリノール）アルミニウム等が挙げられるが、特に銅フタロシアニン（ＣｕＰｃ）を用いるのが好ましい。
【００７７】
発光層５の形成材料としては、低分子の有機発光色素や高分子発光体、すなわち各種の蛍光物質や燐光物質などの発光物質、Ａｌｑ₃（アルミキレート錯体）などの有機エレクトロルミネッセンス材料が使用可能である。発光物質となる共役系高分子の中ではアリーレンビニレン又はポリフルオレン構造を含むものなどが特に好ましい。低分子発光体では、例えばナフタレン誘導体、アントラセン誘導体、ペリレン誘導体、ポリメチン系、キサテン系、クマリン系、シアニン系などの色素類、８−ヒドロキノリンおよびその誘導体の金属錯体、芳香族アミン、テトラフェニルシクロペンタジエン誘導体等、または特開昭５７−５１７８１、同５９−１９４３９３号公報等に記載されている公知のものが使用可能である。陰極７はアルミニウム（Ａｌ）やマグネシウム（Ｍｇ）、金（Ａｕ）、銀（Ａｇ）等からなる金属電極である。
【００７８】
なお、陰極７と発光層５との間に、電子輸送層や電子注入層を設けることができる。電子輸送層の形成材料としては、特に限定されることなく、オキサジアゾール誘導体、アントラキノジメタンおよびその誘導体、ベンゾキノンおよびその誘導体、ナフトキノンおよびその誘導体、アントラキノンおよびその誘導体、テトラシアノアンスラキノジメタンおよびその誘導体、フルオレノン誘導体、ジフェニルジシアノエチレンおよびその誘導体、ジフェノキノン誘導体、８−ヒドロキシキノリンおよびその誘導体の金属錯体等が例示される。具体的には、先の正孔輸送層の形成材料と同様に、特開昭６３−７０２５７号、同６３−１７５８６０号公報、特開平２−１３５３５９号、同２−１３５３６１号、同２−２０９９８８号、同３−３７９９２号、同３−１５２１８４号公報に記載されているもの等が例示され、特に２−（４−ビフェニリル）−５−（４−ｔ−ブチルフェニル）−１，３，４−オキサジアゾール、ベンゾキノン、アントラキノン、トリス（８−キノリノール）アルミニウムが好適とされる。
【００７９】
図示しないが、本実施形態の有機ＥＬ装置１はアクティブマトリクス型であり、実際には複数のデータ線と複数の走査線とが格子状に基板２に配置される。そして、データ線や走査線に区画されたマトリクス状に配置された各画素毎に、従来は、スイッチングトランジスタやドライビングトランジスタ等の駆動用ＴＦＴを介して上記の有機ＥＬ素子９が接続されている。そして、データ線や走査線を介して駆動信号が供給されると電極間に電流が流れ、有機ＥＬ素子９の発光層５が発光して基板２の外面側に光が射出され、その画素が点灯する。
【００８０】
ここで、本実施形態では、従来、各画素毎に設けられていたスイッチングトランジスタやドライビングトランジスタ等の駆動用ＴＦＴの代わりに、各画素毎に、本発明の微小シリコントランジスタを貼り付ける。この微小シリコントランジスタを貼り付けは、上述の第１工程から第１１工程で示した製造方法で行う。
【００８１】
これにより、ＴＦＴを用いた場合に比べて、高性能のスイッチング機能を得ることができ、高速に表示状態を変更することができる有機ＥＬ装置１を製造することが可能となる。
【００８２】
次に、本実施形態の応用例に係る電気光学装置の具体的な構成例について図１７を参照しながら説明する。
図１７は本実施形態に係る電気光学装置を、有機エレクトロルミネッセンス素子を用いたアクティブマトリクス型の表示装置（電気光学装置）に適用した場合の一例を示すものである。
【００８３】
この有機ＥＬ装置Ｓ１は、回路図である図１７に示すように基板上に、複数の走査線１３１と、これら走査線１３１に対して交差する方向に延びる複数の信号線１３２と、これら信号線１３２に並列に延びる複数の共通給電線１３３とがそれぞれ配線されたもので、走査線１３１及び信号線１３２の各交点毎に、画素（画素領域素）ＡＲが設けられて構成されたものである。
【００８４】
信号線１３２に対しては、シフトレジスタ、レベルシフタ、ビデオライン、アナログスイッチを備えるデータ線駆動回路３９０が設けられている。
一方、走査線１３１に対しては、シフトレジスタ及びレベルシフタを備える走査線駆動回路３８０が設けられている。また、画素領域ＡＲの各々には、走査線１３１を介して走査信号がゲート電極に供給される第１のトランジスタ３２２と、この第１のトランジスタ３２２を介して信号線１３２から供給される画像信号を保持する保持容量ｃａｐと、保持容量ｃａｐによって保持された画像信号がゲート電極に供給される第２のトランジスタ３２４と、この第２のトランジスタ３２４を介して共通給電線１３３に電気的に接続したときに共通給電線１３３から駆動電流が流れ込む画素電極３２３と、この画素電極（陽極）３２３と対向電極（陰極）２２２との間に挟み込まれる発光部（発光層）３６０とが設けられている。
【００８５】
ここで、第１のトランジスタ３２２及び第２のトランジスタ３２４は、上述の第１工程から第１１工程で示した製造方法で有機ＥＬ装置Ｓ１の基板上に貼り付けられた微小シリコントランジスタである。
【００８６】
このような構成のもとに、走査線１３１が駆動されて第１のトランジスタ３２２がオンとなると、そのときの信号線１３２の電位が保持容量ｃａｐに保持され、該保持容量ｃａｐの状態に応じて、第２のトランジスタ３２４の導通状態が決まる。そして、第２のトランジスタ３２４のチャネルを介して共通給電線１３３から画素電極３２３に電流が流れ、さらに発光層３６０を通じて対向電極２２２に電流が流れることにより、発光層３６０は、これを流れる電流量に応じて発光するようになる。
【００８７】
（電子機器）
上記実施形態の電気光学装置を備えた電子機器の例について説明する。
図１８は、携帯電話の一例を示した斜視図である。図１８において、符号１０００は携帯電話本体を示し、符号１００１は上記の電気光学装置を用いた表示部を示している。
【００８８】
図１９は、腕時計型電子機器の一例を示した斜視図である。図１９において、符号１１００は時計本体を示し、符号１１０１は上記の電気光学装置を用いた表示部を示している。
【００８９】
図２０は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図２０において、符号１２００は情報処理装置、符号１２０２はキーボードなどの入力部、符号１２０４は情報処理装置本体、符号１２０６は上記の電気光学装置を用いた表示部を示している。
【００９０】
図１８から図２０に示す電子機器は、上記実施形態の電気光学装置を備えているので、表示品位に優れ、特に、高速応答で明るい画面の有機ＥＬ表示部を備えた電子機器を実現することができる。また、上記実施形態の製造方法によって、従来のものよりも電子機器を小型化することができる。さらにまた、上記実施形態の製造方法によって、製造コストを従来のものよりも低減することができる。
【００９１】
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、実施形態で挙げた具体的な材料や層構成などはほんの一例に過ぎず、適宜変更が可能である。
【００９２】
【発明の効果】
以上の説明で明らかなように、本発明によれば、半導体基板上に形成した半導体素子を当該半導体基板から切り離して、任意の部材に接合して、集積回路を形成することが可能となる。
【図面の簡単な説明】
【図１】第１の実施形態に係る半導体集積回路の製造方法の第１工程を示す概略断面図である。
【図２】同上の製造方法の第２工程を示す概略断面図である。
【図３】同上の製造方法の第３工程を示す概略断面図である。
【図４】同上の製造方法の第４工程を示す概略断面図である。
【図５】同上の製造方法の第５工程を示す概略断面図である。
【図６】同上の製造方法の第６工程を示す概略断面図である。
【図７】同上の製造方法の第７工程を示す概略断面図である。
【図８】同上の製造方法の第８工程を示す概略断面図である。
【図９】同上の製造方法の第９工程を示す概略断面図である。
【図１０】同上の製造方法の第１１工程を示す概略断面図である。
【図１１】同上の製造方法における選択エッチング液の注入方法を示す概略断面図である。
【図１２】基板１０の表面に形成された分離溝２１などを示す概略平面図である。
【図１３】同上の製造方法に適用する接合方法の一例を示す概略断面図である。
【図１４】本発明の製造方法で作成した集積回路の一例を示す模式斜視図である。
【図１５】本発明の応用例を示し、（ａ）は模式斜視図であり、（ｂ）は模式断面図である。
【図１６】本実施形態の電気光学装置の概略断面図である。
【図１７】アクティブマトリクス型の表示装置を示す回路図である。
【図１８】本実施形態の電気光学装置を備えた電子機器の一例を示す図である。
【図１９】本実施形態の電気光学装置を備えた電子機器の一例を示す図である。
【図２０】本実施形態の電気光学装置を備えた電子機器の一例を示す図である。
【図２１】従来のハイブリッド集積回路の一例を示す模式斜視図である。
【符号の説明】
１０基板
１１犠牲層
１２機能層
１３半導体デバイス（半導体素子）
２１分離溝
２１ａ供給溝
２１ｂ排出溝
３１中間転写フィルム
３１ａフィルム保持枠
４１選択エッチング液
６１微小タイル状素子
６１ａフォトダイオードタイル
６１ｂ面発光レーザタイル
６１ｃ高速動作トランジスタタイル
７１最終基板
７２ＬＳＩ領域
７３接着剤
８１、８１’ コレット
９１電気的配線
１０１ａフォトダイオードチップ
１０１ｂ面発光レーザチップ
１０１ｃ高電子移動度トランジスタチップ
１１１シリコンＬＳＩチップ
１１２ＬＳＩ領域

Claims

犠牲層と前記犠牲層の上層に設けられた機能層とを有する半導体基板を用意し、
前記機能層を用いて多層のエピタキシャル層を積層してなる半導体素子を形成し、
少なくとも前記犠牲層に到達する深さを有する分離溝を前記半導体基板に形成し、
前記半導体基板の前記半導体素子が形成された側の面にフィルムを貼付し、
前記フィルムにおける前記半導体素子との接触面と反対側の面側から前記フィルムに形成された穴を通して前記分離溝にエッチング液を注入し、前記犠牲層をエッチングすることにより前記半導体素子が形成された機能層を前記フィルムに貼付された状態で前記半導体基板から離すとともに、前記分離溝は、前記半導体基板に複数形成され、当該複数の分離溝は複数サイズを有している、ことを特徴とする半導体集積回路の製造方法。
前記エッチング液を注入した後に、前記フィルムに別のフィルムを貼り合わせる、
ことを特徴とする請求項１に記載の半導体集積回路の製造方法。
前記半導体基板に、一端が前記分離溝に繋がり、他端が当該半導体基板の縁に達する排出溝を形成した後、エッチングを行う、
ことを特徴とする請求項１または２に記載の半導体集積回路の製造方法。
前記半導体基板に、前記分離溝に繋がっている供給溝を形成した後、エッチングを行う、
ことを特徴とする請求項３に記載の半導体集積回路の製造方法。
前記供給溝は、前記分離溝よりも大きく形成されている、
ことを特徴とする請求項４に記載の半導体集積回路の製造方法。
犠牲層を有する半導体基板に半導体素子を形成し、
少なくとも前記犠牲層に到達する深さを有し、複数のサイズからなる複数の分離溝を前記半導体基板に形成し、
前記半導体基板にフィルムを貼付し、
前記複数の分離溝にエッチング液を注入し、前記犠牲層をエッチングすることにより前記フィルムが貼付された前記半導体素子を前記半導体基板から離す、
ことを特徴とする半導体集積回路の製造方法。