KR101219748B1 - 박막 집적회로 제작방법 - Google Patents

박막 집적회로 제작방법 Download PDF

Info

Publication number
KR101219748B1
KR101219748B1 KR1020067021526A KR20067021526A KR101219748B1 KR 101219748 B1 KR101219748 B1 KR 101219748B1 KR 1020067021526 A KR1020067021526 A KR 1020067021526A KR 20067021526 A KR20067021526 A KR 20067021526A KR 101219748 B1 KR101219748 B1 KR 101219748B1
Authority
KR
South Korea
Prior art keywords
thin film
film integrated
integrated circuit
substrate
integrated circuits
Prior art date
Application number
KR1020067021526A
Other languages
English (en)
Other versions
KR20070005681A (ko
Inventor
타쿠야 츠루메
준야 마루야마
요시타카 도젠
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20070005681A publication Critical patent/KR20070005681A/ko
Application granted granted Critical
Publication of KR101219748B1 publication Critical patent/KR101219748B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern

Abstract

신규한 구성을 가지는 박막으로 형성된 집적회로를 분리하는 방법이나 또는 그 집적회로를 다른 기판으로 옮기는 방법, 소위, 전치(轉置) 방법이 제안되어 있지 않다. 본 발명에 따르면, 박리층을 사이에 두고 기판 위에 형성된 신규한 구성을 가진 박막을 가지는 집적회로를 분리하는 경우, 박막 집적회로를 고정한 상태에서 박리층을 제거하고, 접착면을 가진 지지 기판으로 박막 집적회로를 전치하고, 그 기판을 분리하고, 접착성이 더 강한 다른 기판으로 박막 집적회로를 전치한다.
박막 집적회로, 박리층, 전치, 기층(基層)

Description

박막 집적회로 제작방법{Method for manufacturing integrated circuit}
본 발명은 박막으로 형성된 집적회로 등을 박리하기 위한 방법, 및 이 집적회로의 제작방법에 관한 것이다.
종래의 실리콘 웨이퍼를 사용한 집적회로(이하, IC 칩이라 함)를 기판으로부터 박리하는 방법이 제안되어 있다(일본국 공개특허공고 2003-209073호 공보). 일본국 공개특허공고 2003-209073호 공보에는, 반도체 웨이퍼의 회로면측에 보호 테이프를 부착하고, 뒷면측에 다이싱(dicing) 테이프를 부착하고, 보호 테이프와 함께 반도체 웨이퍼를 다이싱하여 칩을 형성한 후, 다이싱된 보호 테이프에 박리 테이프를 부착하고, 가열에 의해 보호 테이프를 부분적으로 변형시킨 후, 박리 테이프와 함께 다이싱된 보호 테이프를 칩으로부터 박리하는 것이 기재되어 있다.
또한, 광소자 칩을 전자 회로 기판 위에 실장하는 방법으로서, 반도체 기판 위에 버퍼층과 활성층을 결정성장시키고, 복수의 광소자를 형성하고, 활성층을 버퍼층에 달할 때까지 에칭하여 분리홈을 형성하고, 활성층의 표면을 보호막으로 피복하여 반도체 기판을 제거하고, 버퍼층의 뒷면을 신전성(伸展性) 필름에 박리 가능한 접착제로 접착하고, 분리홈을 따라 버퍼층을 파단(破斷)하고, 신전성 필름을 늘려 인접한 소자들 사이에 틈을 마련하고, 신전성 필름을 지지 지그(jig)로서 사용하여 광소자의 구동용 전극을 전자 회로 기판에 융착 고정하는 방법이 있다(일본국 공개특허공고 평 7-30209호 공보).
이와 같이, 종래의 IC 칩을 기판으로부터 박리하는 방법이 제안되어 있지만, 본 발명의 박막으로 형성된 집적회로를 박리하고, 그 집적회로를 다른 기판으로 옮기는 방법, 소위 전치(轉置) 방법은 제안되어 있지 않다. 본 발명의 박막으로 형성된 집적회로는 매우 얇고 가볍기 때문에 이동 시에 날아가 버릴 우려가 있어, 취급이 어려웠다.
상기를 감안하여, 본 발명의 목적은, 본 발명의 박막으로 형성된 집적회로를 전치하는 방법, 및 그 방법을 사용하여 집적회로를 제작하는 방법을 제공하는데 있다.
본 발명에 따르면, 박리층을 사이에 두고 절연 기판 위에 형성된 새로운 구성을 가지는 박막을 가지는 집적회로(이하, 박막 집적회로라 함)를 박리하는 경우, 박막 집적회로를 고정시킨 상태에서 박리층을 제거하고, 접착면을 가진 지지 기층(基層)(substratum)(제1 기층)으로 박막 집적회로를 전치(轉置)하고, 제1 기층의 것보다 접착성의 강도(접착 강도)가 높은 접착면을 가진 다른 기층(제2 기층)으로 박막 집적회로를 전치하는 것을 특징으로 한다. 즉, 지지 기층이 가지는 접착면의 접착 강도보다 높은 접착 강도를 가지는 접착면을 가진 다른 기층으로 박막 집적회로를 전치하는 것을 특징으로 한다. 또한, 박막 집적회로를 가지는 칩을 IDF 칩이라 부른다.
본 발명에 따르면, 본 발명은 박막 집적회로를 고정된 상태로 하는 수단(박막 집적회로를 고정하는 수단)을 가지는 것을 특징으로 한다. 본 발명에 따르면, 박막 집적회로를 고정하는 구체적인 수단으로서, 박리층을 형성하지 않은 영역을 마련한다(즉, 박막 집적회로를 고정하기 위한 박리층을 부분적으로 형성한다). 그 결과, 박막 집적회로가 기판과 일체화되어, 박막 집적회로의 이동시나 반응실의 압력 제어시에 박막 집적회로가 날아가는 일이 없다. 그 후, 접착면을 가진 지지 기층으로 박막 집적회로를 전치하고, 이어서, 박막 집적회로를 다른 기층으로 전치한다. 이때, 지지 기층의 접착 강도는 다른 기층의 접착 강도보다 낮다. 그 결과, 박막 집적회로를 한번에 다른 기층으로 전치할 수 있어, 양산성을 향상시킬 수 있다. 이 공정 중에, 박막 집적회로는 고정되어 있기 때문에 비산하는 일이 없다.
또한, 본 발명에 따르면, 박막 집적회로를 고정하는 다른 수단으로서, 박막 집적회로를 누르는 수단이 사용된다. 누르는 수단으로서는, 접착면을 가진 지지 기층이 사용될 수 있다. 예를 들어, 실리콘 고무와 같은, 접착력을 가진 기판이 사용될 수 있다. 그 다음, 누르는 수단에 의해 박막 집적회로가 눌린 상태에서 박리층을 제거한다. 그 결과, 박막 집적회로는 기판과 일체로 된 상태를 유지할 수 있기 때문에, 박막 집적회로의 이동 시나 반응실의 압력 제어 시에 박막 집적회로가 날아가는 일이 없다. 그 후, 다른 기층으로 박막 집적회로를 전치한다. 이때, 지지 기층의 접착 강도는 다른 기층의 접착 강도보다 낮다. 즉, 지지 기층의 접착 강도보다 높은 접착 강도를 가지는 다른 기층으로 박막 집적회로를 전치한다. 그 결과, 박막 집적회로를 한번에 다른 기층으로 전치할 수 있어, 양산성을 향상시킬 수 있다. 이 공정 중에, 박막 집적회로는 고정되어 있기 때문에, 비산하는 일이 없다.
다른 기층은 가요성 기판이나 보호 필름 등의 박막으로 된 기판일 수도 있다. 또는, 다른 기층은 통신 수단 또는 전원 공급 수단으로서의 안테나를 구비한 기판일 수도 있다.
본 발명에 따르면, 박막 집적회로의 이동 시나 반응실의 압력 제어 시에 박막 집적회로가 날아가는 일 없이, 복수의 박막 집적회로를 한번에 다른 기층으로 전치할 수 있다. 그 결과, 양산성이 향상될 수 있다.
또한, 본 발명에 따른 IDF 칩은 실리콘 웨이퍼로 형성된 IC 칩과 비교하여 매우 얇기 때문에, 물품에 실장하여도 IDF 칩이 물품의 디자인성을 저하시키는 일이 없다. 이와 같은 박형, 경량, 가요성이 높은 IDF 칩은 실리콘 웨이퍼로 형성되는 IC 칩과 비교하여 잘 파손되지 않는다.
또한, 본 발명에 따른 IDF 칩은 절연 기판 위에 형성되기 때문에, 실리콘 웨이퍼로 형성된 IC 칩과 비교하여 모체(mother) 기판에 제한이 없다. 따라서, IDF 칩의 양산성을 높이고, 대량생산을 행할 수 있다. 그 결과, IDF 칩의 비용의 삭감을 기대할 수 있다. IDF 칩은 단가가 매우 싸기 때문에, IDF 칩의 단가 삭감에 의해 매우 큰 이익을 낳을 수 있다.
도 1(A)∼도 1(C)는 박막 집적회로의 제작공정을 나타내는 도면.
도 2(A)∼도 2(C)는 박막 집적회로의 제작공정을 나타내는 도면.
도 3(A)∼도 3(C)는 박막 집적회로의 제작공정을 나타내는 도면.
도 4(A)∼도 4(C)는 박막 집적회로의 제작공정을 나타내는 도면.
도 5는 박막 집적회로의 제작공정을 나타내는 도면.
도 6은 박막 집적회로의 제조장치를 나타내는 도면.
도 7(A)∼도 7(C)는 박막 집적회로의 제작공정을 나타내는 도면.
도 8(A)∼도 8(C)는 박막 집적회로의 제작공정을 나타내는 도면.
도 9(A)∼도 9(C)는 박막 집적회로의 제작공정을 나타내는 도면.
도 10은 박막 집적회로의 제작공정을 나타내는 도면.
도 11(A) 및 도 11(B)는 박막 집적회로의 제작공정을 나타내는 도면.
도 12(A)∼도 12(C)는 박막 집적회로의 제작공정을 나타내는 도면.
도 13(A)∼도 13(E)는 박막 집적회로의 제작공정을 나타내는 도면.
도 14(A) 및 도 14(B)는 박막 집적회로의 제작공정에 있어서의 레이저 조사를 나타내는 도면.
도 15는 박막 집적회로의 제조장치를 나타내는 도면.
도 16(A) 및 도 16(B)는 박막 집적회로의 사용 형태를 나타내는 도면.
도 17(A) 및 도 17(B)는 박막 집적회로의 사용 형태를 나타내는 도면.
도 18은 박막 집적회로의 사용 형태를 나타내는 도면.
도 19는 박막 집적회로의 사용 형태를 나타내는 도면.
도 20(A) 및 도 20(B)는 박막 집적회로의 사용 형태를 나타내는 도면.
도 21은 박막 집적회로의 사용 형태를 나타내는 도면.
도 22는 안테나의 제작공정을 나타내는 도면.
도 23은 안테나의 제작공정을 나타내는 도면.
본 발명의 상기 목적 및 다른 목적과 신규한 특징은 첨부 도면과 관련하여 설명한 하기 상세한 설명으로부터 충분히 명백할 것이다. 이하 설명되는 본 발명의 범위에서 벗어남이 없이 각종 변경 및 변형이 가능하다는 것을 당업자라면 용이하게 이해할 수 있을 것이다. 따라서, 본 발명이 아래의 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다. 또한, 실시형태를 설명하기 위한 모든 도면에 있어서, 동일 부분 또는 같은 기능을 가지는 부분에는 동일 부호를 붙이고, 그 반복 설명은 생략한다.
[실시형태 1]
본 실시형태에서는, 박막 집적회로를 고정하는 수단으로서 박리층을 형성하지 않는 영역을 구비한 박막 집적회로의 제작방법에 대하여 설명한다.
도 1(A)에 도시한 바와 같이, 절연 기판(100) 위에, 박리층(102), 및 활성 영역으로서 반도체막을 가지는 박막트랜지스터(TFT라고도 함)를 가지는 층(이하, TFT 층이라고 함)(103)을 순차로 형성하고, 박막 집적회로(101)를 복수 형성한다. 또한, 도 1(B)는 도 1(A)의 a-b선을 따라 취한 단면도이고, 도 1(C)는 도 1(A)의 c-d선을 따라 취한 단면도이다.
절연 기판(100)으로서는, 바륨 붕규산 유리나 알루미노 붕규산 유리 등의 유리 기판, 석영 기판 등이 사용될 수 있다. 또한, 그 외의 절연 기판으로서는, 폴 리에틸렌 테레프탈레이트(PET), 폴리에틸렌 나프탈레이트(PEN), 폴리에테르 술폰(PES)으로 대표되는 플라스틱으로 된 기판이나, 아크릴 등의 가요성을 가지는 합성 수지로 된 기판이 사용될 수도 있다. 또는, 스테인리스 등의 금속 또는 반도체 기판 등의 표면 위에 산화규소나 질화규소 등의 절연막을 형성한 기판도 사용될 수 있다. 이와 같은 절연 기판은 원형의 실리콘 웨이퍼로부터 IC 칩을 취출하는 경우와 비교하여, 모체 기판 형상에 제약이 없어, 박막 집적회로의 저비용화를 달성할 수 있다.
박리층(102)은 규소를 포함할 수 있고, 비정질 반도체, 비정질 상태와 결정 상태가 혼재한 세미아모르퍼스 반도체(SAS라고도 함), 및 결정성 반도체의 구조 중 어느 하나를 가질 수 있다. 또한, SAS는 비정질 반도체 중에서 0.5 nm∼20 nm의 결정립을 관찰할 수 있는 미(微)결정 반도체를 포함한다. 박리층(102)은 스퍼터링법 또는 플라즈마 CVD법 등에 의해 형성될 수 있다. 또한, 박리층(102)은 30 nm∼1 ㎛의 막 두께로 형성될 수 있다. 박리층(102)의 성막장치의 박막 형성 한계가 허용된다면 박리층(102)의 막 두께를 30 nm 이하로 하는 것도 가능하다.
또한, 박리층(102)에는 인이나 붕소 등의 원소가 첨가될 수 있다. 또한, 이 원소를 가열 등에 의해 활성화시켜도 좋다. 원소를 첨가함으로써, 박리층(102)의 반응 속도, 즉, 에칭 레이트를 제어할 수 있다.
본 실시형태에서는, 박리층(102)에 30 nm∼1 ㎛, 바람직하게는 30 nm∼50 nm의 막 두께를 가지는 SAS(세미아모르퍼스 실리콘)를 사용하지만, 이것에만 한정되는 것은 아니다.
또한, 박리층으로서, 금속을 포함하는 막을 형성하여도 좋다. 이 금속으로서는, W, Ti, Ta, Mo, Nd, Ni, Co, Zr, Zn, Ru, Rh, Pd, Os, Ir로 이루어진 군에서 선택된 원소 또는 상기 원소를 주성분으로 하는 합금 재료 또는 화합물 재료로 된 단층 또는 이들의 적층이 사용될 수 있다. 금속을 포함하는 막의 제조방법으로서는, 예를 들어, 금속 타겟을 사용한 스퍼터링법이 사용될 수 있다. 또한, 금속을 포함하는 막은 두께가 10 nm∼200 nm, 바람직하게는 50 nm∼75 nm가 되도록 형성될 수 있다. 금속을 포함하는 막 대신에, 상기 금속의 질화물(예를 들어, 질화텅스텐이나 질화몰리브덴)을 포함하는 막이 사용될 수도 있다.
이때, 박리층(102)은 선택적으로 형성된다. 예를 들어, 박리층(102)은 절연 기판의 주변 위를 제외한 영역에 형성된다. 또한, 박리층(102)이 형성되지 않은 영역(104)에 의해, 박리층(102) 제거 후라도 TFT 층이 제각각이 되는 일이 없다. 즉, TFT 층은 절연 기판(100)과 일체화되어 있다. 박리층(102)을 선택적으로 형성하는 수단으로서, 절연 기판(100)의 주변을 덮도록 마스크를 배치하여 박리층(102)을 형성하는 방법이나, 절연 기판(100)의 전면(全面)에 박리층(102)을 형성한 후에 절연 기판(100)의 주변을 에칭하는 방법이 사용될 수 있다.
TFT 층(103)은, 하지 절연막, 소망의 형상으로 패터닝된 반도체막(124), 및 게이트 절연막으로서 기능하는 절연막(이하, 게이트 절연막이라 함)(125)을 사이에 두고 제공된 게이트 전극으로서 기능하는 도전막(이하, 게이트 전극이라 함)(126)을 가지는 박막트랜지스터(128n, 128p)를 포함하고 있다. 반도체막(124)은 0.2 ㎛ 이하, 대표적으로는 40 nm∼170 nm, 바람직하게는 50 nm∼150 nm의 막 두께로 형성 된다. 또한, 박막트랜지스터의 구조는 단일 드레인 구조, LDD(Lightly Doped Drain) 구조, 및 GOLD(Gate-drain Overlapped LDD) 구조 중의 어느 것이어도 좋다. 또한, 반도체막은 채널 형성 영역, 및 불순물 영역(소스 영역, 드레인 영역, GOLD 영역, LDD 영역을 포함하는)을 가지고, 첨가되는 불순물 원소의 도전형에 따라 n채널형 박막트랜지스터(128n) 또는 p채널형 박막트랜지스터(128p)로 구별될 수 있다. 또한, 채널 형성 영역이 미세화함에 따른 단채널 효과를 방지하기 위해, 게이트 전극의 측면에 절연물을 형성하여, 소위 사이드 월(side wall) 구조를 형성하는 것이 바람직하고, 따라서, 이 절연물 하방의 반도체막에는 저농도 불순물 영역이 형성된다. 그리고, TFT 층(103)은 각 불순물 영역에 접속되는 배선(130)을 가진다.
또한, TFT 층(103)이 에칭되는 것을 방지하기 위해, 박리층(102) 위에 형성되는 하지 절연막은, 예를 들어, 산화규소(SiOx)막, 질화규소(SiNx)막, 산화질화규소(SiOxNy)막, 질화산화규소(SiNxOy)막(x > y)(x, y = 1, 2, ‥‥) 등의, 산소 또는 질소를 포함하는 절연막의 단층 구조 또는 적층 구조로 형성되는 것이 바람직하다. 하지 절연막으로서는, 박리층(102)과 하지 절연막 사이에 충분한 선택비를 가지고 에칭 가스에 의해 에칭될 수 있는 재료를 사용한다.
본 실시형태에서는, 하지 절연막은 제1 절연막(121), 제2 절연막(122), 제3 절연막(123)을 포함한다. 예를 들어, 제1 절연막(121)으로서는 산화규소막이 사용되고, 제2 절연막(122)으로서는 산화질화규소막이 사용되고, 제3 절연막(123)으로서는 산화규소막이 사용된다. 절연 기판(100) 등으로부터의 불순물 확산을 생각하면, 산화질화규소막을 사용하면 바람직하지만, 이 산화질화규소막은 박리층 및 반 도체막과의 밀착성이 낮은 것이 우려된다. 따라서, 박리층, 반도체층, 및 산화질화규소막과의 밀착성이 높은 산화규소막이 제공된다.
반도체막(124)은 비정질 반도체, 비정질 상태와 결정 상태가 혼재한 SAS, 비정질 반도체에서 0.5 nm∼20 nm의 결정립을 관찰할 수 있는 미(微)결정 반도체, 및 결정성 반도체로 이루어진 군에서 선택된 어떠한 상태를 가져도 좋다.
본 실시형태에서는, 비정질 반도체막을 형성하고 가열 처리에 의해 결정화하여 결정성 반도체막을 형성한다. 가열 처리로서는, 가열로, 레이저 조사, 또는 레이저광 대신에 램프에서 발하는 광의 조사(이하, 램프 어닐이라 함), 또는 그들의 조합을 사용할 수 있다.
레이저 조사를 사용하는 경우, 연속 발진형 레이저 빔(CW 레이저 빔)이나 펄스 발진형 레이저 빔(펄스 레이저 빔)을 사용할 수 있다. 레이저 빔으로서는, Ar 레이저, Kr 레이저, 엑시머 레이저, YAG 레이저, Y2O3 레이저, YVO4 레이저, YLF 레이저, YAlO3 레이저, 유리 레이저, 루비 레이저, 알렉산드라이트 레이저, Ti:사파이어 레이저, 구리 증기 레이저, 금 증기 레이저 중에서 선택된 1종 또는 복수 종으로부터 발진되는 레이저 빔이 사용될 수 있다. 이와 같은 레이저 빔의 기본파와 아울러, 이 기본파의 제2 고조파 내지 제4 고조파의 레이저 빔을 조사함으로써, 대립경의 결정을 얻을 수 있다. 예를 들어, 기본파의 제2 고조파 내지 제4 고조파의 레이저 빔으로서는, Nd:YVO4 레이저(기본파 1064 nm)의 제2 고조파(532 nm)나 제3 고조파(355 nm)를 사용할 수 있다. 이때, 레이저의 에너지 밀도는 0.01∼100 MW/㎠ 정도(바람직하게는 0.1∼10 MW/㎠ 정도)가 필요하다. 그리고, 주사 속도를 10∼2000 cm/sec 정도로 하여 조사한다.
이때, 예를 들어, 도 14(A)에 도시한 바와 같은 광학계를 사용하여, CW 레이저 장치를 사용하여 결정화를 행한다. 먼저, 레이저 발진기(290)로부터 사출되는 CW 레이저 빔이 광학계(291)에 의해 길게 늘여서, 선 형상으로 가공된다. 구체적으로는, 레이저 빔은 광학계(291)의 원통형(cylindrical) 렌즈나 볼록 렌즈를 통과할 때 선 형상으로 가공된다. 이때, 빔 스폿의 장축의 길이가 200∼350 ㎛가 되도록 레이저 빔이 가공되는 것이 바람직하다.
그 후, 선 형상으로 가공된 레이저 빔은 갈바노 미러(galvano mirror)(293)와 fθ 렌즈(294)를 통하여 반도체막(124)에 입사한다. 이때, 선 형상의 레이저는 반도체막 위에 소정의 크기의 레이저 스폿(282)을 형성하도록 조정된다. fθ 렌즈(294)에 의해, 갈바노 미러(293)의 각도에 상관없이, 피조사물 표면에서 레이저 스폿(282)의 형상을 일정하게 할 수 있다.
이때, 갈바노 미러(293)는 그 갈바노 미러의 진동을 제어하는 장치(제어장치)(296)에 의해 진동한다. 즉, 갈바노 미러(293)의 각도가 변경된다. 레이저 스폿(282)은 한 방향(예를 들어, 도면의 X축 방향)으로 이동한다. 예를 들어, 갈바노 미러가 반주기 진동할 때, 레이저 빔이 반도체막 위에서 X축 방향으로 일정 거리 이동하도록 갈바노 미러가 조절된다(후진 운동(back motion)).
그 후, 반도체막(124)이 XY 스테이지(295)에 의해 Y축 방향으로 이동한다. 마찬가지로, 레이저 스폿이 반도체막 위에서 X축 방향으로 이동한다(전진 운 동(forth motion)). 이와 같은 레이저 빔의 전후 운동을 이용하여, 경로(283)에서 레이저 스폿을 이동시켜, 레이저 조사를 행할 수 있다.
이때, 도 14(B)에 도시한 바와 같이, 박막트랜지스터의 캐리어의 이동방향이 레이저 빔의 X축으로의 이동방향(주사방향)(283)을 따르도록 레이저 조사를 행한다. 예를 들어, 도 14(B)에 도시한 형상을 가지는 반도체막(230)의 경우, 반도체막에 형성되는 소스 영역(230(s)), 채널 형성 영역(230(c)), 드레인 영역(230(d))이 레이저 빔의 X축으로의 이동방향(주사방향)과 평행이 되도록 배치된다. 그 결과, 캐리어가 가로지르는 입계가 감소되거나 또는 없어질 수 있게 되므로, 박막트랜지스터의 이동도가 향상될 수 있다.
또한, 반도체막에 대한 레이저 빔의 입사각(θ)을 0° < θ < 90°가 되도록 하여도 좋다. 그 결과, 레이저 빔의 간섭이 방지될 수 있다.
또한, 연속 발진 기본파 레이저 빔과 연속 발진 고조파 레이저 빔을 조사하여도 좋고, 또는, 연속 발진 기본파 레이저 빔과 펄스 발진 고조파 레이저 빔을 조사하여도 좋다. 복수의 레이저 빔을 조사함으로써, 에너지가 보충될 수 있다.
또한, 펄스 발진형 레이저 빔이고, 반도체막이 레이저광에 의해 용융되고나서 고화될 때까지 다음 펄스 레이저광을 조사할 수 있는 발진 주파수로 레이저를 발진시키는 레이저 빔이 사용될 수도 있다. 이와 같은 주파수로 레이저 빔을 발진시킴으로써, 주사방향으로 연속적으로 성장한 결정립이 얻어질 수 있다. 레이저 빔의 구체적인 발진 주파수는 10 MHz 이상이고, 통상 사용되고 있는 수십 Hz 내지 수백 Hz의 주파수대보다 현저하게 높은 주파수대가 사용된다.
또한, 희가스나 질소 등의 불활성 가스 분위기에서 레이저 빔을 조사하여도 좋다. 이것에 의해, 레이저 빔 조사에 의해 반도체 표면이 거칠어지는 것을 억제하거나, 반도체 표면의 평탄성을 높일 수 있고, 계면 준위 밀도의 변동에 기인한 스레시홀드 변동을 억제할 수 있다.
또는, SiH4와 F2, 또는 SiH4와 H2를 사용하여 미(微)결정 반도체막을 형성하고, 그 후, 상기와 같은 레이저 조사를 행하여 결정화하여도 좋다.
그 외의 가열 처리로서 가열로를 사용하는 경우, 비정질 반도체막을 500∼550℃로 2∼20시간 가열한다. 이때, 서서히 고온이 되도록 온도를 500∼550℃의 범위에서 다단계로 설정하면 좋다. 최초의 저온 가열 공정에 의해, 비정질 반도체의 수소 등이 나오기 때문에, 결정화 시에 막 표면이 거칠어지는 것을 저감하는 소위 탈수소화를 행하는 것도 가능하다. 또한, 결정화를 촉진시키는 금속원소, 예를 들어, Ni을 비정질 반도체막 위에 형성하면, 가열 온도를 저감할 수 있어 바람직하다. 이와 같은 금속원소를 사용한 결정화에서도, 600∼950℃로 가열하여도 상관없다.
그러나, 금속원소가 반도체 소자의 전기 특성에 악영향을 미치는 것이 우려되므로, 이 금속원소를 저감 또는 제거하기 위한 게터링 공정을 실시할 필요가 생긴다. 예를 들어, 비정질 반도체막을 게터링 싱크(gettering sink)로서 사용하여 금속원소를 포획하는 공정을 행한다.
또는, 직접 피형성면에 결정성 반도체막을 형성하여도 좋다. 이 경우, GeF4 또는 F2 등의 불소계 가스와, SiH4 또는 Si2H6 등의 실란계 가스를 사용하여 열 또는 플라즈마를 이용하여 직접 피형성면에 결정성 반도체막을 형성할 수 있다. 이와 같이 직접 결정성 반도체막을 형성하는 경우, 고온 처리가 필요할 때는, 절연 기판(100)으로서 내열성이 높은 석영 기판을 사용하는 것이 바람직하다.
이상과 같은 반도체막을 가열하는 공정에 의해, 박리층(102)이 가열에 의해 영향을 받을 수 있다고 생각된다. 예를 들어, 노를 사용한 가열 처리를 행하는 경우나, 532 nm의 파장을 사용하여 레이저 조사를 행하는 경우, 박리층(102)에까지 에너지가 도달할 수도 있다. 그 결과, 박리층(102)도 결정화되는 일이 있다. 이와 같은 박리층(102)의 결정화 상태에 의해서도, 반응 속도가 제어될 수 있다.
한편, 반도체막을 효율 좋게 결정화하기 위해, 레이저에 의한 에너지가 박리층(102)에 도달하지 않도록 하지 절연막의 구조를 선택하는 것도 가능하다. 예를 들어, 하지 절연막의 재료, 막 두께, 적층순서를 선택함으로써, 레이저에 의한 에너지가 박리층(102)에 도달하지 않도록 할 수 있다.
이상 설명한 몇 가지 방법에 의해 형성되는 반도체막은 실리콘 웨이퍼에 의해 형성되는 IC 칩보다 많은 수소를 가진다. 구체적으로는, 반도체막이 수소를 1×1019∼1×1022 /㎤, 바람직하게는 1×1019∼5×1020 /㎤ 가지도록 형성될 수 있다. 이 수소에 의해 반도체막 중의 댕글링 본드(dangling bond)를 완화하는 소위 종단 효과를 얻을 수 있다. 또한, 이 수소에 의해, 박막 집적회로의 유연성을 높일 수 있다.
또한, 패터닝된 반도체막이 박막 집적회로에서 차지하는 면적의 비율을 1∼30%로 함으로써, 굽힘 응력에 의한 박막트랜지스터의 파괴나 벗겨짐을 방지할 수 있다.
이와 같은 반도체막을 가지는 박막트랜지스터는 0.35 V/dec 이하, 바람직하게는 0.25∼0.09 V/dec의 서브스레시홀드(subthreshold) 계수(S값)를 가진다. 또한, 이 박막트랜지스터의 이동도는 10 ㎠/Vs 이상이 된다.
이와 같은 TFT를 사용하여 19단 링 오실레이터를 구성한 경우, 이 링 오실레이터는 3∼5 V의 전원 전압에서 1 MHz 이상, 바람직하게는 100 MHz 이상의 발진 주파수 특성을 가진다. 3∼5 V의 전원 전압에서, 인버터 1단당 지연 시간은 26 ns, 바람직하게는 0.26 ns 이하가 된다.
이와 같이, 박막 집적회로는 활성 영역으로서 매우 얇은 반도체막을 가지고 있기 때문에, 실리콘 웨이퍼로 형성되는 IC 칩과 비교하여 박형화를 달성할 수 있다. 박막 집적회로의 구체적인 두께는 0.3 ㎛∼3 ㎛, 대표적으로는 2 ㎛ 정도가 된다.
이상의 구조에 의해 TFT로서의 기능이 얻어질 수 있지만, 바람직하게는, 제1 층간절연막(127)과 제2 층간절연막(129)을 형성하면 좋다. 제1 층간절연막(127)으로부터의 수소에 의해, 레이저에 의한 반도체막의 손상, 댕글링 본드 등을 보수할 수 있다. 즉, 수소에 의한 종단 효과가 얻어질 수 있다. 제1 층간절연막(127)으로서는, 예를 들어, 산화규소(SiOx)막, 질화규소(SiNx)막, 산화질화규소(SiOxNy)막, 질화산화규소(SiNxOy)막(x > y)(x, y = 1, 2 ‥‥) 등의, 산소 또는 질소를 가 지는 절연막이 사용될 수 있다.
또한, 제2 층간절연막(129)에 의해 평탄성을 높일 수 있다. 제2 층간절연막(129)에는 유기 재료나 무기 재료가 사용될 수 있다. 유기 재료로서는, 폴리이미드, 아크릴, 폴리아미드, 폴리이미드아미드, 레지스트, 또는 벤조시클로부텐, 실록산, 폴리실라잔이 사용될 수 있다. 실록산은 규소(Si)와 산소(O)의 결합에 의해 골격 구조가 형성되고, 치환기로서 적어도 수소를 함유하는 유기기(알킬기 또는 방향족 탄화수소)를 포함하고, 또는 치환기로서 플루오로기가 사용되거나, 또는 플루오로기와 적어도 수소를 함유하는 유기기가 사용된다. 또한, 폴리실라잔은 규소(Si)와 질소(N)의 결합을 가지는 폴리머 재료를 포함하는 액체 재료를 출발 원료로 하여 형성된다. 무기 재료로서는, 예를 들어, 산화규소(SiOx)막, 질화규소(SiNx)막, 산화질화규소(SiOxNy)막, 질화산화규소(SiNxOy)막(x > y)(x, y = 1, 2, ‥‥) 등의, 산소 또는 질소를 가지는 절연막이 사용될 수 있다. 또한, 제2 층간절연막(129)은 상기한 절연막들로 이루어진 다층 구조로 형성될 수도 있다. 예를 들어, 유기 재료를 사용하여 제2 층간절연막(129)을 형성하는 경우, 제2 층간절연막(129)의 평탄성은 높아지지만, 수분이나 산소가 제2 층간절연막(129)에 흡수되기 쉬운 상태가 된다. 이것을 방지하기 위해, 유기 재료 위에 무기 재료를 가지는 절연막을 형성하면 좋다. 질소를 포함하는 절연막을 사용하는 경우, 수분에 더하여 Na 등의 알칼리 이온의 침입을 방지할 수 있다.
더욱 바람직하게는, 배선(130)을 덮도록 제4 절연막(131)을 형성한다. 박막 집적회로가 실장되는 물품은 손으로 만지는 일이 많기 때문에, Na 등의 알칼리 이 온의 확산이 우려된다. 따라서, 박막 집적회로의 최상면에 제4 절연막(131)을 형성하면 좋다. 제4 절연막(131)으로서는, 예를 들어, 산화규소(SiOx)막, 질화규소(SiNx)막, 산화질화규소(SiOxNy)막, 질화산화규소(SiNxOy)막(x > y)(x, y = 1, 2 ‥‥) 등의, 산소 또는 질소를 가지는 절연막을 사용할 수 있지만, 대표적으로는 질화산화규소(SiNxOy)막을 사용하면 좋다.
그 후, 박막 집적회로(101)들 사이에 홈(개구부라고도 함)(105)을 형성한다. 홈(105)은 다이싱(dicing), 스크라이빙(scribing), 또는 마스크를 이용한 에칭 등에 의해 형성될 수 있고, 홈(105)의 형상은 원 형상(소위 보어(bore)에 상당), 직사각형(소위 슬릿에 상당) 등으로 할 수 있다. 다이싱의 경우에는, 다이싱 장치(소위 다이서(dicer))를 사용하는 블레이드 다이싱법이 일반적으로 사용된다. 블레이드는 다이아몬드 입자를 파먹는 숫돌로, 그 폭은 약 30∼50 ㎛이고, 이 블레이드를 고속 회전시킴으로써, TFT층(103)을 분리한다. 또한, 스크라이빙의 경우에는, 다이아몬드 스크라이빙법과 레이저 스크라이빙법 등이 사용된다. 또한, 에칭의 경우에는, 노광, 현상 공정에 의해 마스크 패턴을 형성하고, 건식 에칭 또는 습식 에칭에 의해 TFT층(103)을 분리할 수 있다. 건식 에칭에 있어서는, 대기압 플라즈마법을 사용하여도 좋다. 이와 같이 하여, 박막 집적회로(101)들 사이에 홈(105)을 형성할 수 있다.
또한, 홈(105)은 반드시 각 박막 집적회로 사이에 형성될 필요는 없고, 복수의 박막 집적회로가 형성되는 영역들 사이에 형성되어도 좋다.
또한, 도 5에 도시한 바와 같이, TFT층(103)에 개구부(108)를 형성하여도 좋 다. 이때, 개구부는 채널 형성 영역이 되는 반도체막이 제공되어 있는 영역 이외의 영역에 형성될 필요가 있다. 이와 같은 개구부와 홈을 사용함으로써, 홈(105)의 크기와 수를 조절할 수 있고, 박리층의 제거에 필요한 시간을 단축할 수 있다. 개구부가 원 형상이나 직사각형 형상 등일 수도 있고, 개구부의 형상이나 수는 도 5에 도시하는 것에 한정되지 않는다.
또한, 박막 집적회로(101)들의 경계에 홈(105)을 선택적으로 형성하는 경우, 박막 집적회로들 사이의 홈(105) 이외의 영역에는 절연막, 도전막 등이 잔류한다. 이와 같은 잔류한 절연막, 도전막 등을 접속 영역(106)이라 한다. 접속 영역(106)은 박막 집적회로들을 서로 일체화하는 기능을 가질 수도 있다. 따라서, 접속 영역(106)은 절연막과 도전막 중 어느 것을 가지고 있어도 좋고, 단층 구조나 적층 구조 중 어느 구조이어도 좋다.
또한, 박막 집적회로(101)는 박리층(102)이 형성되지 않은 영역(104)에서 절연 기판(100)에 고정되어 있다. 따라서, 박막 집적회로(101)는 절연 기판(100)으로부터 떨어지는 일이 없다.
도 2(A)∼도 2(C)에 도시한 바와 같이, 이 상태에서 박리층(102)이 제거된다. 도 2(A)는 상면도이고, 도 2(B)는 도 2(A)의 a-b선을 따라 취한 단면도이고, 도 2(C)는 도 2(A)의 c-d선을 따라 취한 단면도이다.
먼저, 박리층(102)을 제거하기 위한 에칭제(115)를 도입한다. 에칭제(115)로서는, 할로겐 불화물을 함유하는 기체 또는 액체를 사용할 수 있다. 할로겐 불 화물로서는, 예를 들어, ClF3(삼불화염소)를 사용할 수 있다. ClF3는 Cl2(g) + 3F2(g) → 2ClF3(g)의 과정에 의해 제조될 수 있다. 또한, ClF3는 반응 공간의 온도에 따라서는 액체일 수도 있다(끓는점 11.75℃), 이때, 할로겐 불화물을 포함하는 액체를 사용한 습식 에칭을 채용할 수도 있다. 그 외의 할로겐 불화물을 포함하는 기체로서, ClF3 등에 질소를 혼합한 기체가 사용될 수 있다.
또한, 에칭제는 ClF3나 할로겐 불화물에 한정되지 않는다. 박리층(102)을 에칭하지만 하지 절연막을 에칭되지 않는 재료라면 어떠한 것이라도 에칭제로서 사용될 수 있다. 예를 들어, CF4, SF6, NF3, F2 등의, 불소를 함유하는 기체를 플라즈마 처리한 것을 사용할 수도 있다. 그 외의 에칭제로서는, 테트라메틸 암모늄 하이드로옥사이드(TMAH)와 같은 강알칼리 용액을 사용할 수 있다.
또한, ClF3 등의 할로겐 불화물을 포함하는 기체에 의해 박리층(102)을 화학적으로 제거하는 경우, 선택적으로 에칭되는 재료를 박리층(102)에 사용하고, 에칭되지 않는 재료를 하지막에 사용한다는 조건에 따르면, 박리층(102) 및 하지 절연막의 조합은 상기한 재료에 한정되는 것은 아니다.
본 실시형태에서는, 도 15에 나타내는 바와 같은, 복수의 기판을 한번에 처리할 수 있는 감압 CVD 장치를 사용하고, 에칭제: ClF3(삼불화염소) 가스, 온도: 350℃, 유량: 300 sccm, 분위기 압력: 6 Torr, 시간: 3시간의 조건에서 박리층(102)을 제거할 수 있지만, 상기 조건에 한정되는 것은 아니다. 이와 같은 감압 CVD 장치에 의해, 박막 집적회로의 양산성을 높일 수 있다.
또한, 도 15에 나타내는 감압 CVD 장치로서는, 복수의 절연 기판(100)을 처리할 수 있는 벨 자(bell jar)(89)가 사용된다. 그리고, 가스 도입관으로부터 ClF3(115)가 도입되고, 배기관(92)으로부터 불필요한 가스가 배기된다. 이때, 박막 집적회로는 절연 기판(100)과 일체화되어 있기 때문에, 박막 집적회로가 배기관(92)내로 흡입될 우려가 없다.
또한, 감압 CVD 장치의 측면에는 가열 수단, 예를 들어, 히터(91)를 마련하여도 좋다. 가열 수단에 의해 처리 온도를 100℃∼300℃로 하면, 박리층(102)과 에칭제의 반응 속도를 높일 수 있다. 그 결과, 에칭제의 사용량을 적게 할 수 있고, 처리 시간을 단축할 수도 있다.
이와 같은 에칭제의 도입에 의해, 박리층(102)을 서서히 후퇴시켜 제거할 수 있다.
에칭제의 도입 시, TFT층(103)이 에칭되지 않도록 가스 유량, 온도 등을 설정한다. 본 실시형태에서 사용되는 ClF3는 규소를 선택적으로 에칭하는 특성이 있기 때문에, 박리층(102)을 선택적으로 제거할 수 있다. 또한, TFT층(103)이 에칭되지 않도록 하기 위해, 하지 절연막에는, 산소 또는 질소를 포함하는 절연막을 사용하는 것이 바람직하다. 박리층과 하지 절연막과의 반응 속도의 차이, 즉, 선택비가 크기 때문에, 박막 집적회로를 보호하면서, 박리층(102)을 용이하게 제거할 수 있다. 본 실시예에서는, TFT층(103)의 상하에 마련한 산화질화규소 등과, 층간 절연막, 게이트 절연막, 배선 등의 의 노출된 측면에 의해, TFT층이 에칭제와 반응하는 것을 방지할 수 있다.
박리층(102)을 제거한 후의 공정을 도 3 및 도 4를 사용하여 설명한다. 도 3(A)에 나타내는 바와 같이, 박리층(102)을 제거한다. 그 다음, 도 3(B)에 나타내는 바와 같이, 박막 집적회로(101)를 고정하기 위한 접착면을 구비한 수단(140)을 부착한다. 접착면을 구비한 수단으로서는, 실리콘 고무, 퍼플루오로엘라스토머, 플루온 아플라스(Fluon Aflas), 테프론(등록상표) 고무 등을 사용할 수 있다. 특히, 퍼플루오로엘라스토머와 플루온 아플라스는 내열성, 내약품성이 높아 바람직하다.
그 후, 도 3(C)에 나타내는 바와 같이, 절연 기판(100)을 박리(분리라고도 함)한다. 이때, 접착면을 구비한 수단(140)의 접착 강도는 박리층이 형성되지 않은 영역(104)의 접착 강도보다 높도록 설정된다. 그러나, 박리층이 형성되지 않은 영역(104)은 강한 접착력을 가지도록 절연 기판(100) 위에 직접 형성되어 있어, 그 영역(104)이 절연 기판(100) 위에 잔류할 수도 있다. 즉, 박리층이 형성되어 있지 않은 영역(104)의 접착 강도는 절연 기판(100)의 박리에 저항하도록 설정될 수 있다. 박막 집적회로들은 접속 영역(106)에 의해 서로 연결되어 있다.
박리된 절연 기판(100)은 재사용될 수 있다. 그 결과, 박막 집적회로의 저비용화를 달성할 수 있다. 절연 기판(100)을 재사용하는 경우, 다이싱이나 스크라이빙 등에 의해 절연 기판(100)에 흠집이 생기지 않도록 제어하는 것이 바람직하다. 그러나, 흠집이 생긴 경우에도, 유기 수지나 무기막을 도포법이나 액적 토출 법에 의해 형성하고, 평탄화 처리를 행하여 사용할 수 있다. 액적 토출법은 도전막이나 절연막 등의 재료가 혼입된 조성물의 액적(도트(dot)라고도 함)을 선택적으로 토출(분출)하는 방법이다. 이 방법은 방식에 따라서는 잉크젯법이라고도 부른다. 또한, 홈(105)을 없애고 평탄화 처리를 수행하기 위해, 절연 기판(100)을 연마하여도 좋다.
그 다음, 도 4(A)에 나타내는 바와 같이, 접착제(141)를 사용하여 박막 집적회로를 다른 기층(基層)(substratum)(142)에 접착할 수 있다. 다른 기층(142)은 가요성 기판인 것이 바람직하다. 가요성 기판으로서는, 폴리에틸렌 테레프탈레이트(PET), 폴리에틸렌 나프탈레이트(PEN), 폴리에테르 술폰(PES)으로 대표되는 플라스틱이나 아크릴 등의 가요성을 가지는 합성 수지로 된 기판이 사용될 수 있다.
접착제(141)로서는, 열 경화 수지, 자외선 경화 수지, 에폭시 수지계 접착제, 수지 첨가제 등의 접착제, 또는 양면 테이프 등이 사용될 수 있다.
가요성 기판으로 옮긴 결과, 박막 집적회로의 유연성 및 파괴 강도가 향상될 수 있다. 또한, 가요성 기판 위의 박막 집적회로는, 절연 기판(100) 위에 형성된 박막 집적회로와 비교하여, 경량화, 박형화, 및 높은 가요성을 가지도록 형성될 수 있다.
또한, 다른 기층(142)은 박막 집적회로가 실장되는 물품의 표면일 수도 있다. 즉, 박막 집적회로는 절연 기판(100)을 제거하고, 물품에 그대로 실장될 수도 있다. 따라서, 박막 집적회로의 박형화, 및 박막 집적회로가 실장된 상태의 물품의 박형화 및 경량화를 달성할 수 있다.
그 다음, 도 4(B)에 나타내는 바와 같이, 접착면을 구비한 수단(140)을 제거한다. 따라서, 접착면을 구비한 수단(140)의 접착 강도는 접착제(141)의 접착 강도보다 낮도록 설정된다.
마지막으로, 도 4(C)에 나타내는 바와 같이, 박막 집적회로를 다이싱, 스크라이빙, 또는 레이저 커팅법에 의해 절단한다. 예를 들어, 다른 기층(142)에 흡수되는 레이저를 사용하여 박막 집적회로를 절단할 수 있다. 그 레이저로서는, CO2 레이저를 사용할 수 있다.
또한, 박막 집적회로의 측면의 주위에, 에폭시 수지 등의 유기 수지를 충전하여도 좋다. 그 결과, 박막 집적회로는 외부로부터 보호될 수 있고, 운반하기 쉬운 형태가 된다.
박막 집적회로는 5 mm평방(25 ㎟) 이하, 바람직하게는 0.3 mm평방(0.09 ㎟)∼4 mm평방(16 ㎟)으로 절단될 수 있다.
이와 같은 절연 기판(100) 위에 박막 집적회로를 형성하는 경우, 원형의 실리콘 웨이퍼로부터 취출되는 IC 칩과 비교하여, 모체 기판 형상에 제약이 없다. 따라서, 박막 집적회로의 대량 생산이 가능하다. 또한, 절연 기판(100)을 재사용할 수 있기 때문에, 비용을 삭감할 수 있다.
또한, 실리콘 웨이퍼로 형성된 IC 칩과 달리, 본 발명에 따른 박막 집적회로는, 대표적으로는 40 nm∼170 nm, 바람직하게는 50 nm∼150 nm의 막 두께를 가지는 반도체막을 활성 영역으로서 가지고, 매우 박형이 되는 것을 특징으로 한다. 그 결과, 물품에 실장하여도, 물품에서의 박막 집적회로의 존재가 인식되기 어려워, 개조 방지로 이어진다.
이와 같은 박막 집적회로는 가요성 기판으로 옮겨질 수도 있기 때문에, 실리콘 웨이퍼로부터 형성되는 IC 칩과 비교하여 파손하기 어렵고, 박막 집적회로의 강도를 높일 수 있다.
또한, 본 발명에 따른 박형 집적회로는 실리콘 웨이퍼를 가지지 않기 때문에, 실리콘 웨이퍼로부터 형성되는 IC 칩과 비교하여, 전파 흡수의 우려가 없고, 고감도 신호의 수신을 행할 수 있다.
또한, 본 발명에 따른 박막 집적회로는 실리콘 웨이퍼를 가지지 않기 때문에, 투광성을 가지는 것이 가능하다. 그 결과, 박막 집적회로가 물품의 인자(印字)면에 실장되어도 물품의 디자인성을 손상시키는 일이 없다.
또한, 본 발명에 따른 박막 집적회로는 안테나로부터 전력 또는 신호를 얻을 수 있다. 이 안테나는 박막 집적회로 위에 형성될 수 있다. 또한, 기판에 별도로 형성된 안테나를 박막 집적회로에 부착시킬 수도 있다. 여기서 말하는 "부착시킨다"는 것은 접착제를 사용하여 접착하는 것 이외에, 접착성을 가지는 재료에 의해 고정하는 상태를 포함한다.
또한, 상세하게는, 박막 집적회로를 가지는 칩, 즉, IDF 칩은, 비접촉형 IDF 칩(무선 태그라고도 불림), 안테나 없이 외부 전원에 접속하는 단자를 형성한 접촉형 IDF 칩, 및 비접촉형과 접촉형을 혼재한 하이브리드형 IDF 칩이 있다. 본 실시형태에서 나타낸 박막 집적회로는 비접촉형 IDF 칩, 접촉형 IDF 칩, 및 하이브리드 형 IDF 칩 중의 어느 것에도 적용될 수 있다.
즉, 박막 집적회로의 제작방법은 비접촉형 IDF 칩, 접촉형 IDF 칩, 및 하이브리드형 IDF 칩 중의 어느 것에 적용하여도 이들이 따로따로 분리되는 것을 방지하는 효과를 얻는다.
박막 집적회로를 절연 기판(100) 위에 형성하기 위해서는, 원형의 실리콘 웨이퍼로 형성된 IC 칩과 비교하여, 모체 기판 형상에 제약이 없다. 따라서, 박막 집적회로의 양산성을 높이고, 대량 생산을 실현할 수 있다. 그 결과, 박막 집적회로의 비용 삭감을 기대할 수 있다. 박막 집적회로의 단가가 매우 저렴하므로, 박막 집적회로는 단가의 삭감에 의해 매우 큰 이익을 낳을 수 있다.
예를 들어, 직경 12 인치의 실리콘 웨이퍼를 사용한 경우와, 7300×9200 ㎟의 유리 기판을 사용한 경우에서 취하는 박막 집적회로의 수 등을 비교한다. 실리콘 웨이퍼의 면적은 약 73000 ㎟인 반면, 유리 기판의 면적은 약 672000 ㎟이므로, 유리 기판은 실리콘 웨이퍼의 약 9.2배에 상당한다. 기판의 절단에 의해 소비되는 면적을 무시하면, 상기 유리 기판으로부터는 1 mm평방의 박막 집적회로를 약 672000개 형성할 수 있다는 계산이 되고, 그 개수는 실리콘 웨이퍼의 경우의 약 9.2배의 수에 상당한다. 그리고, 7300×9200 ㎟의 유리 기판을 사용한 경우의 박막 집적회로의 양산화를 행하기 위한 설비 투자는 직경 12 인치의 실리콘 웨이퍼를 사용한 경우보다 공정수가 적게 되기 때문에, 비용을 3분의 1로 해결할 수 있다.
[실시형태 2]
본 실시형태에서는, 실시형태 1에 설명한 박막 집적회로의 제조장치의 일 예 를 설명한다.
도 6은, 송출용 캐리어(201), 송출용 엘리베이터(202), 컨베이어 벨트(203), 전치(轉置)용 롤(roll)(204), 필름 송출용 롤(205), 방출용 캐리어(206), 방출용 엘리베이터(207), 롤러(208a, 208b, 208c, 208d), 동작 평가용 장치(209), 필름 송출용 롤(210), 정렬 장치(211), 및 권취용 롤(212)을 나타낸다. 또한, 필름 송출용 롤(205)로부터는 접착면을 구비한 것, 소위 테이프가 박막 집적회로의 상면에 대하여 송출된다.
도 2(A)∼도 2(C)에 도시한 바와 같이, 박리층(102)이 제거된 박막 집적회로는 송출용 캐리어(201)로부터 반송되어 컨베이어 벨트(203) 위에 배치된다. 그 다음, 접속 영역(106)에 의해 접속되어 있는 박막 집적회로가 접착면을 가진 지지 기판에 상당하는 전치용 롤러(204)에 전치된다(전치용 롤러(204)는 또한, 박막 집적회로를 고정하기 위한 접착면을 구비한 수단, 집적회로를 누르는 수단, 및 박막 집적회로를 고정하기 위한 수단에 상당한다). 전치용 롤러(204)는 실리콘계 수지 또는 불소계 수지에 의해 형성될 수 있다. 구체적으로는, 실리콘 고무, 퍼플루오로엘라스토머, 플루온 아플라스, 테프론 고무 등이 사용될 수 있다. 특히, 퍼플루오로엘라스토머와 플루온 아플라스는 내열성 및 내약품성이 높아 바람직하다.
이때, 전치용 롤러(204)의 접착 강도를, 박리층(102)이 형성되지 않은 영역(104)과 절연 기판(100) 사이의 접착 강도보다 높게 설정되어 있기 때문에, 박막 집적회로만이 전치되고, 절연 기판(100)은 그대로 컨베이어 벨트(203)에 의해 이동됨으로써, 절연 기판(100)을 박리할 수 있다. 박리층(102)이 형성되지 않은 영 역(104)의 적어도 일부는 절연 기판(100)상에 직접 성막되어 있으므로 절연 기판(100) 위에 잔류할 수 있다. 즉, 박리층(102)이 형성되지 않은 영역(104)의 접착 강도는 절연 기판(100)의 박리에 저항할 수 있는 강도로 설정될 수도 있다.
그리고, 절연 기판(100)은 회수되어 재사용될 수 있다. 즉, 도 3(B), 도 3(C), 도 4(A), 및 도 4(B)에 나타낸 공정이 전치용 롤러(204)에 의해 효율 좋게 행해질 수 있다.
그 후, 필름 송출용 롤(205)로부터, 접착면을 구비한 필름, 예를 들어, 스카치(Scotch) 테이프, 택웰(Tackwell) 테이프(극히 얇은 편면 테이프), 또는 더블 택(Double Tack) 테이프(극히 얇은 양면 테이프)를 극히 얇은 필름에 부착한 것 등이 송출된다. 이들 필름은 에칭 가스에 대한 내성을 가지고, 내열성이 강한 것이 바람직하다. 그 다음, 롤러(208a)에 의해, 접착면을 구비한 필름이 전치된 박막 집적회로에 부착될 수 있다. 접착면을 구비한 필름으로서는, 핫 멜트(hot melt) 필름 등의 접착 강도가 강한 필름이 사용될 수 있다.
또한, 접착면을 구비한 필름에는 안테나가 제공되어 있어도 좋다. 이 경우, 롤러(208a)의 근방에 정렬 장치를 구비하는 것이 바람직하다. 또한, 안테나와 박막 집적회로의 간격이 다른 경우, 신전성(伸展性) 필름에 안테나를 형성하여, 필름을 끌어당기면서 안테나를 박막 집적회로에 부착할 수도 있다.
필름이 부착된 박막 집적회로는 롤러(208b) 등에 의해 동작 평가용 장치(209)의 전방을 통과한다. 이때, 박막 집적회로의 동작이 확인될 수도 있다. 예를 들어, 안테나가 실장된 박막 집적회로가 이송될 때, 동작 평가용 장치로서 리 더/라이터(reader/writer) 장치를 사용하여 소정의 신호를 기입하고, 박막 집적회로가 이 신호를 회신하는지 여부에 따라 동작이 확인될 수 있다.
이때, 예를 들어, 7300×9200 ㎟의 유리 기판을 사용하여 박막 집적회로를 형성한 경우, 1 mm평방의 ID 태그를 약 672000개 제조될 수 있기 때문에, 동작 확인은 랜덤으로 선택된 박막 집적회로에 대하여 행해진다.
그 후, 보호막으로서 기능하는 필름(보호 필름), 예를 들어, 라미네이트 가공용 필름, 스카치 테이프, 택웰 테이프(극히 얇은 편면 테이프), 더블 택 테이프(극히 얇은 양면 테이프)를 극히 얇은 필름에 부착시킨 것 등이 보호 필름 송출용 롤(210)로부터 송출된다. 이들 보호 필름은 에칭 가스에 대한 내성을 가지고 내열성이 강한 것이 바람직하다. 그리고, 부착 정렬이 정렬 장치(211), 예를 들어, CCD 카메라에 의해 제어되고, 박막 집적회로에 보호 필름이 부착된다.
마지막으로, 완성된 박막 집적회로가 권취용 롤(212)에 감긴다.
그 후, 도 4(C)에 도시한 바와 같이, 물품에 실장할 때 박막 집적회로를 절단한다. 따라서, 권취용 롤(212)에 감긴 상태로 박막 집적회로가 이송 또는 거래될 수 있다. 그 결과, 5 mm평방(25 ㎟) 이하, 바람직하게는 0.3 mm평방(0.09 ㎟)∼4 mm평방(16 ㎟)의 매우 미소한 박막 집적회로가 따로따로 분리되는 일 없이 간편하게 제작, 이송, 또는 거래될 수 있다.
[실시형태 3]
본 실시형태에서는, 박막 집적회로를 고정하는 수단으로서 박막 집적회로를 누르는 수단을 사용하여 박막 집적회로를 제작하는 방법에 대하여 설명한다. 또 한, 실시형태 1에서와 같은 박막 집적회로 등의 구성에 관한 설명은 생략하고, 다른 구성에 대해서만 설명한다.
도 7(A)에 도시한 바와 같이, 실시형태 1과 마찬가지로, 절연 기판(100) 위에 박리층(102)과 활성 영역으로서 반도체막을 가지는 TFT층(103)을 순차로 형성하여, 박막 집적회로(101)를 복수 형성한다. 도 7(B)는 도 7(A)의 a-b선을 따라 취한 단면도이고, 도 7(C)는 도 7(A)의 c-d선을 따라 취한 단면도이다.
이때, 실시형태 1과 달리, 박리층(102)이 형성되지 않은 영역이 마련되지 않아도 좋다. 즉, 박리층(102)을 절연 기판(100)의 전면에 걸쳐 형성한다. 그 결과, 접속 영역(106)을 크게 할 수 있다.
TFT층(103)을 형성한 후, 실시형태 1과 같이 홈(105)을 형성한다.
그 후, 박막 집적회로를 누르는 수단(150)을 부착한다. 여기서 사용한 "부착한다"는 용어는 접착제를 사용하여 접착하는 것 외에, 접착성에 의해 고정하는 상태도 포함한다. 박막 집적회로를 누르는 수단은 실리콘계 수지 또는 불소계 수지에 의해 형성될 수 있다. 구체적으로는, 실리콘 고무, 퍼플루오로엘라스토머, 플루온 아플라스, 테프론 고무 등이 사용될 수 있다. 특히, 퍼플루오로엘라스토머와 플루온 아플라스는 내열성 및 내약품성이 높아 바람직하다.
이때, 박막 집적회로를 누르는 수단(150)에는 개구부(151)가 제공되어 있다. 개구부(151)의 형상은 원 형상, 직사각형 형상 등으로 할 수 있고, 도 7에 나타내는 형상에 한정되는 것은 아니다. 개구부(151)는 홈(105)과 겹치도록 형성된다. 개구부(151)의 형상, 크기나 수는 홈(105)의 것과 동일하지 않아도 좋다. 즉, 개 구부(151)의 형상, 크기나 수는 박리층(102)을 제거하기 위한 에칭제를 도입할 수 있도록 설정하면 된다. 또한, 개구부(151)와 홈(105)은 동시에 형성될 수도 있다.
그 후, 박막 집적회로를 누르는 수단(150)이 부착된 상태에서 개구부(151) 및 홈(105)내로 에칭제(115)를 도입하여, 박리층(102)을 제거한다. 에칭제로서는, 박막 집적회로를 누르는 수단과 반응하지 않는 것을 사용한다. 구체적인 에칭제나 처리 시간 등은 실시형태 1을 참조할 수 있다. 그 다음, 절연 기판(100)을 박리한다.
이와 같이, 박막 집적회로를 누르는 수단(150)에 의해, 박막 집적회로들이 따로따로 분리되는 것을 방지한다.
그 후, 도 8(A)∼도 8(C)에 도시한 바와 같이, 접착제(141)를 사용하여 박막 집적회로를 다른 기층(142)에 접착할 수 있다. 또한, 도 8(B)는 도 8(A)의 a-b선을 따라 취한 단면도이고, 도 8(C)는 도 8(A)의 c-d선을 따라 취한 단면도이다. 그 다음, 박막 집적회로를 누르는 수단(150)을 제거한다. 따라서, 박막 집적회로를 누르는 수단(150)의 접착 강도는 접착제(141)의 접착 강도보다 낮도록 결정된다.
이어서, 도 9(A)∼도 9(C)에 도시한 바와 같이, 박막 집적회로를 다이싱, 스크라이빙, 또는 레이저 커팅법에 의해 절단한다. 또한, 도 9(B)는 도 9(A)의 a-b선을 따라 취한 단면도이고, 도 9(C)는 도 9(A)의 c-d선을 따라 취한 단면도이다.
또한, 박막 집적회로의 측면의 주위에, 에폭시 수지 등의 유기 수지를 충전하여도 좋다. 그 결과, 박막 집적회로는 외부로부터 보호될 수 있고, 운반하기 쉬 운 형태가 된다.
박막 집적회로는 5 mm평방(25 ㎟) 이하, 바람직하게는 0.3 mm평방(0.09 ㎟)∼4 mm평방(16 ㎟)으로 절단될 수 있다.
그러한 절연 기판(100) 위에 박막 집적회로를 형성하는 경우, 원형의 실리콘 웨이퍼로부터 취해지는 IC 칩과 비교하여, 모체 기판 형상에 제약이 없다. 따라서, 박막 집적회로의 대량생산이 가능하다. 또한, 절연 기판(100)을 재사용할 수 있기 때문에, 비용을 삭감할 수 있다.
또한, 실리콘 웨이퍼로 형성된 IC 칩과 달리, 본 발명에 따른 박막 집적회로는 활성 영역으로서 대표적으로는 40 nm∼170 nm, 바람직하게는 50 nm∼150 nm의 막 두께의 반도체막을 가지고, 매우 박형이 되는 것을 특징으로 한다. 그 결과, 물품에 실장하여도 박막 집적회로의 존재가 인식되기 어려워, 개조 방지에 기여한다.
이와 같은 박형의 박막 집적회로의 강도를 높이는 경우, 이 박막 집적회로를 가요성 기판으로 옮길 수도 있기 때문에, 이 박막 집적회로는 실리콘 웨이퍼로 형성되는 IC 칩과 비교하여 파손되기 어렵다는 특징을 가진다.
또한, 본 발명에 따른 박막 집적회로는 실리콘 웨이퍼를 가지지 않기 때문에, 실리콘 웨이퍼로 형성되는 IC 칩과 비교하여, 전파 흡수의 우려가 없이 고감도 신호의 수신을 행하는 것이 가능하다.
또한, 본 발명에 따른 박막 집적회로는 실리콘 웨이퍼를 가지지 않기 때문에, 투광성을 가지는 것이 가능하다. 그 결과, 박막 집적회로를 물품의 인자면에 실장하여도, 그 물품의 디자인성을 손상시키는 일이 없다.
본 발명에 따른 박막 집적회로는 안테나로부터 전력 또는 신호를 얻을 수 있다. 이 안테나는 박막 집적회로 위에 형성될 수 있다. 또한, 기판에 별도로 제공된 안테나를 박막 집적회로에 부착시킬 수 있다. 여기서 사용한 "부착시킨다"는 용어는 접착제에 의한 접착에 추가하여 접착성에 의해 고정하는 것도 가리킨다.
즉, 본 발명의 박막 집적회로의 제작방법은 비접촉형 IDF 칩, 접촉형 IDF 칩, 및 하이브리드형 IDF 칩의 어느 것에 있어서도 따로따로 분리되는 것을 방지할 수 있다.
[실시형태 4]
본 실시형태에서는, 실시형태 3에 설명한 박막 집적회로의 제조장치를 설명한다.
도 13(A)∼도 13(E)는 송출용 캐리어(401), 기판 지지 암(arm)(400), 지그(jig)(403), 에칭제 도입실(405), 에칭제 도입구(406), 에칭제 배출구(407), 지그 지지 암(408), 컨베이어 벨트(410), 필름 송출용 롤(411), 권취용 롤(412), 필름 송출용 롤(413), 정렬 장치(414)를 나타낸다.
도 13(A)에 도시한 바와 같이, 박리층(102)을 제거하기 전의 박막 집적회로는 송출용 엘리베이터(402)를 사용하여 송출용 캐리어(401)로부터 반송된다. 이때, 박막 집적회로들은 박리층(102)에 의해 따로따로 분리되는 일 없이 이송될 수 있다.
그리고, 도 13(B)에 도시한 바와 같이, 절연 기판(100) 위에 형성된 박막 집 적회로를 기판 지지 암(400) 사이에 끼워넣어 들어올리고, 에칭제 도입실(405)에 배치한다. 또는, 절연 기판(100) 위에 형성된 박막 집적회로를 하방으로부터 떠올려, 에칭제 도입실(405)의 하부에 배치할 수도 있다. 기판 지지 암(400)을 사용하는 것에 한정되지 않는다. 즉, 절연 기판(100) 위에 형성된 박막 집적회로를 에칭제 도입실(405)에 배치할 수 있는 수단이라면, 어떠한 수단이라도 사용될 수 있다.
이때, 에칭제 도입실(405)에는 지그(403)가 설치되어 있다. 이 지그는 제거 가능하기 때문에, 이 지그의 측면이 끼워지도록 하는 방식으로 설치되는 것이 바람직하다. 지그(403)는 실리콘계 수지 또는 불소계 수지로 형성될 수 있다. 구체적으로는, 실리콘 고무, 퍼플루오로엘라스토머, 플루온 아플라스, 테프론 고무 등이 사용될 수 있다. 박막 집적회로들 사이의 영역, 즉, 홈(105)을 따라 개구부(부호 151에 상당)가 마련되어 있다. 그리고, 도 13(D)에 도시한 바와 같이, 에칭제 도입실(405)을 닫으면, 지그(403)가 박막 집적회로에 밀어붙여진다. 따라서, 지그(403)가 박막 집적회로를 누르는 수단으로서 기능한다.
이 상태에서, 에칭제가 에칭제 도입구(406)로부터 도입되고, 에칭제 배출구(407)로부터 배출된다. 에칭제는 에칭제 도입실(405)의 상방에 마련된 박막 집적회로를 누르는 수단에 형성된 개구부를 통과하고, 박리층(102)을 제거하여 절연 기판(100)을 박리한다. 박리된 절연 기판(100)은 재사용될 수 있다. 이때, 에칭제 도입실(405) 내에 남은 절연 기판(100)은 지그 등에 의해 취출될 수 있다. 이상에 의해, 도 7(A)∼도 7(C)에 도시한 공정이 효율 좋게 행해진다.
박리층(102)을 제거한 후, 도 13(E)에 도시한 바와 같이, 박막 집적회로를 지그 지지 암(408) 및 지그(403)에 접착하여 이동할 수 있다. 지그(403)로서는, 예를 들어, 실리콘 고무가 사용될 수 있다. 이때, 박막 집적회로들은 지그(403)에 의해 따로따로 분리되는 것이 방지될 수 있다.
그 후, 박막 집적회로는 필름 송출용 롤(411)로부터 송출되는 접착면을 구비한 필름, 예를 들어, 스카치 테이프, 택웰 테이프(극히 얇은 편면 테이프), 더블 택 테이프(극히 얇은 양면 테이프)를 극히 얇은 필름에 부착시킨 것 등으로 전치된다. 따라서, 지그(403)의 접착 강도는 접착면을 구비한 필름의 접착 강도보다 낮도록 설정된다.
또한, 접착면을 구비한 필름에는 안테나가 형성되어 있어도 좋다. 안테나와 박막 집적회로의 간격이 다른 경우, 안테나를 신전성(伸展性) 필름에 형성하고, 필름을 끌어당기면서 박막 집적회로에 부착시켜도 좋다.
이상에 의해, 도 8(A)∼도 8(C)에 도시한 공정이 효율 좋게 행해진다.
그 후, 보호막으로서 기능하는 필름(보호 필름), 예를 들어, 스카치 테이프, 택웰 테이프(극히 얇은 편면 테이프), 더블 택 테이프(극히 얇은 양면 테이프)를 극히 얇은 필름에 서로 부착시킨 것 등이 필름 송출용 롤(413)로부터 송출된다. 이들 필름은 에칭 가스에 대한 내성을 가지고, 열 내성이 강한 것이 바람직하다. 그리고, 정렬 장치(414), 예를 들어, CCD 카메라에 의해 부착 정렬을 제어하고, 박막 집적회로에 보호 필름을 부착시킨다.
마지막으로, 완성된 박막 집적회로가 권취용 롤(412)에 감겨진다.
그 후, 도 9(A)∼도 9(C)에 도시한 바와 같이, 물품에 실장할 때 박막 집적 회로를 절단한다. 따라서, 권취용 롤(412)에 감겨진 상태로 박막 집적회로가 이송 또는 거래될 수 있다. 그 결과, 5 mm평방(25 ㎟) 이하, 바람직하게는 0.3 mm평방(0.09 ㎟)∼4 mm평방(16 ㎟)의 매우 미소한 박막 집적회로가 따로따로 분리되는 일 없이 간편하게 제조, 이송, 또는 거래될 수 있다.
또한, 본 실시형태에서 설명한 제조장치에서도, 동작 평가용 장치(209)를 탑재할 수 있다.
[실시형태 5]
본 실시형태에서는, 실시형태 1에서 설명한 박리층을 형성하지 않은 영역을 제공하는 방법과, 실시형태 3에서 설명한 박막 집적회로를 누르는 수단을 조합시킨 박막 집적회로 제작방법에 대하여 설명한다.
도 10에 도시한 바와 같이, 박리층(102)이 형성되지 않은 영역(104) 및 접속 영역(106)을 구비한 박막 집적회로(101)에, 개구부(151)가 마련된 박막 집적회로를 누르는 수단(150)을 부착시킨다.
그 후, 도 11(A) 및 도 11(B)에 도시한 바와 같이, 개구부(151) 및 홈(105)에 에칭제(115)를 도입하여, 박리층(102)을 제거한다. 도 11(A)는 도 10의 a-b선을 따라 취한 단면도이고, 도 11(B)는 도 10의 c-d선을 따라 취한 단면도이다.
이어서, 박막 집적회로를 누르는 수단(150)에 의해 박막 집적회로가 따로따로 분리되지 않은 상태로 절연 기판(100)을 박리한다. 따라서, 박막 집적회로를 누르는 수단(150)의 접착 강도는 절연 기판(100)의 박리에 저항하는 것으로 설정된다.
이어서, 도 12(A)∼도 12(C)에 도시한 바와 같이, 접착제(141)를 사용하여 박막 집적회로를 다른 기층(142)에 접착한다. 도 12(B)는 도 12(A)의 a-b선을 따라 취한 단면도이고, 도 12(C)는 도 12(A)의 c-d선을 따라 취한 단면도이다.
그 후, 박막 집적회로를 누르는 수단(150)을 제거한다. 따라서, 박막 집적회로를 누르는 수단(150)의 접착 강도는 접착제(141)의 접착 강도보다 낮도록 설정된다.
이어서, 박막 집적회로(101)를 다이싱, 스크라이빙, 또는 레이저 커팅법에 의해 절단한다.
또한, 박막 집적회로의 측면의 주위에 에폭시 수지 등의 유기 수지를 충전하여도 좋다. 그 결과, 박막 집적회로는 외부로부터 보호될 수 있고, 운반하기 쉬운 상태가 된다.
박막 집적회로는 5 mm평방(25 ㎟) 이하, 바람직하게는 0.3 mm평방(0.09 ㎟)∼4 mm평방(16 ㎟)으로 절단될 수 있다.
이상과 같이, 실시형태 1 내지 실시형태 3이 서로 자유롭게 조합될 수 있다.
[실시형태 6]
본 실시형태에서는 안테나의 제작방법에 대하여 설명한다.
먼저, 안테나용 기판(안테나 기판)에 안테나를 형성하는 경우에 대하여 설명한다.
도 22에 도시한 바와 같이, 안테나 기판(501) 위에 안테나(502)를 형성한다. 안테나 기판(501)으로서는, 바륨 붕규산 유리나 알루미노 붕규산 유리 등의 유리 기판, 석영 기판, 폴리에틸렌 테레프탈레이트(PET), 폴리에틸렌 나프탈레이트(PEN), 폴리에테르 술폰(PES)으로 대표되는 플라스틱이나, 아크릴 등으로 된 가요성 기판이 사용될 수 있다. 안테나 기판은 얇은 것이 바람직하기 때문에, 필름 형상의 기판이 바람직하다. 도 22에서는 안테나 기판 위에 직사각형 형상으로 감긴 안테나를 형성하는 경우를 설명하였지만, 안테나의 형상이나 길이는 이것에 한정되지 않는다. 예를 들어, 원 형상 또는 선 형상의 안테나일 수도 있다. 또한, 안테나의 길이는 통신 주파수에 따라 선택될 수 있다.
안테나는 인쇄법, 스퍼터링법, 액적 토출법, 도금법, 포토리소그래피법, 및 금속 마스크를 사용한 증착법 중 어떤 것, 또는 그들을 조합시킨 방법에 의해 형성될 수 있다. 상기 방법들을 조합시킨 방법을 사용하면, 예를 들어, 포토리소그래피법 또는 증착법에 의해 제1 안테나를 형성하고, 도금법(무전해 도금 또는 전해 도금)에 의해 제1 안테나를 덮도록 제2 안테나를 형성한 적층형 안테나를 형성할 수도 있다. 또한, 안테나를 액적 토출법 또는 인쇄법에 의해 형성하는 경우, 도전막을 패터닝할 필요가 없기 때문에, 제작공정 수를 저감시킬 수 있다.
안테나의 재료로서는, Ag(은), Al(알루미늄), Au(금), Cu(구리), Pt(백금) 등의 도전 재료가 사용될 수 있다. 상기 재료 중 어떤 것은 배선 저항이 높을 우려가 있는 경우, 안테나를 두껍게 함으로써 배선 저항을 저감시킬 수 있다. 또한, 안테나 형성 면적이 넓을 때는, 안테나의 폭을 넓게 함으로써 배선 저항을 저감시킬 수 있다. 또한, 상술한 바와 같이, 적층형 안테나를 형성하고, 저항이 낮은 재료로 그 안테나를 덮음으로써, 배선 저항을 저감시킬 수도 있다. 한편, Cu와 같이 저항이 낮지만, 확산이 우려되는 도전 재료를 사용하는 경우에는, 안테나가 형성될 표면 및/또는 Cu의 주위를 덮도록 절연막을 형성하면 좋다.
액적 토출법에 있어서는, 용매로서 테트라데칸에 혼입된 Ag를 노즐로부터 적하하여 안테나를 형성할 수 있다. 이때, Ag의 밀착성을 높이기 위해, 안테나 기판 위에 산화티탄(TiOx)으로 된 하지막을 형성하여도 좋다.
안테나에는 접속 단자(503)를 형성하면 좋다. 이 접속 단자(503)에 의해, 안테나가 박막 집적회로에 간편하게 접속될 수 있다. 또한, 접속 단자는 반드시 마련할 필요는 없고, 도 22의 형상 및 배치에 한정되는 것은 아니다.
이상과 같이 형성된 안테나에 압력을 가하여 안테나의 평탄성을 향상시켜도 좋다. 그 결과, 안테나를 박막화할 수 있다. 가압에 더하여, 안테나에 가열을 실시하여도 좋고, 또한, 가압 처리와 가열 처리를 동시에 행할 수도 있다. 액적 토출법에 의해 안테나를 형성하는 경우, 용매를 제거하기 위해 가열 처리를 행할 필요가 있을 때는 가압 처리와 가열 처리를 동시에 행하면 좋다.
또한, 안테나 기판에 홈을 형성하고, 이 홈에 안테나를 형성하여도 좋다. 홈에 안테나를 형성할 수 있기 때문에, 안테나 기판 및 안테나의 박막화를 달성할 수 있다.
또한, 안테나는 안테나 기판의 양면에 형성될 수도 있다. 그 경우, 안테나 기판의 양면에 상기와 같은 방법에 의해 안테나를 형성하면 좋다. 그 결과, 안테나 길이를 길게 할 수 있기 때문에, 통신 거리를 길게 할 수 있고, 통신 감도를 높일 수 있다.
이상과 같이 형성된 안테나 기판은 도 6에 도시한 필름 송출용 롤(205)이나 도 13에 도시한 필름 송출용 롤(411)로부터 송출될 수 있다.
다음에, 박막 집적회로에 안테나를 일체로 형성하는 경우에 대하여 도 23을 사용하여 설명한다. 상기 실시형태들과 마찬가지로, 절연 기판(100) 위에, 배선(130)을 가진 TFT층(103)을 형성한다. 그리고, 배선(130)을 덮도록 절연막(505)을 형성한다. 이 절연막(505)은, 예를 들어, 산화규소(SiOx)막, 질화규소(SiNx)막, 산화질화규소(SiOxNy)막, 질화산화규소(SiNxOy)막(x > y)(x, y = 1, 2 ‥‥) 등의, 산소 또는 질소를 포함하는 절연막의 단층 구조 또는 적층 구조로 형성된다. 안테나 재료로서 Cu 등의 확산이 우려되는 도전 재료를 사용하는 경우, 질소를 함유하는 절연막을 적어도 가지도록 안테나를 형성하는 것이 바람직하다. 또한, 박막 집적회로를 실장하는 물품은 손으로 만지는 일이 많으므로, 절연막(505)은 질소를 함유하는 절연막을 적어도 가지도록 형성되는 것이 바람직하다.
그 후, 안테나(502)를 형성한다. 안테나의 재료나 제조방법은 도 22를 사용한 설명을 참조할 수 있다.
또한, 배선(130)과 안테나(502)를 접속하기 위해, 절연막(505)에 개구부를 형성한다. 이때, 개구부를 접속 단자(503)의 하방에 형성하면 좋다.
이상, 안테나를 절연막(505) 위에 형성하는 경우를 설명하였지만, 안테나(502)와 배선(130)이 동일 층에 형성될 수도 있다.
이와 같이 형성된 안테나를 실장함으로써, 비접촉형 IDF 칩 및 하이브리드형 IDF 칩이 형성될 수 있다.
[실시형태 7]
본 실시형태에서는 박막 집적회로를 실장한 물품에 대하여 설명한다.
보안 확보를 목적으로 하여, 다양한 물품에 박막 집적회로를 가지는 칩을 실장하는 경우를 설명한다. 보안 확보란, 도난 방지 또는 위조 방지의 면에서 요구될 수 있다.
도난 방지의 예로서, 가방에 비접촉형 IDF 칩을 실장하는 경우를 설명한다. 도 16(A)에 도시한 바와 같이, 가방(301)에 비접촉형 IDF 칩(300)을 실장한다. 예를 들어, 가방의 바닥 또는 측면의 일부 등에 IDF 칩을 실장할 수 있다. 비접촉 IDF 칩은 극히 얇고 작기 때문에, 가방의 디자인성을 저하하지 않고 실장될 수 있다. 또한, 비접촉 IDF 칩(300)은 투광성을 가지므로, 도난자는 비접촉형 IDF 칩(300)이 가방에 실장되어 있는지 여부를 판단하기 어렵다. 따라서, 도난자에 의해 비접촉형 IDF 칩(300)이 가방으로부터 떼어질 우려가 저감된다.
이와 같은 비접촉형 IDF 칩(300)을 실장한 가방(301)이 도난된 경우, 예를 들어, 도 16(B)에 나타내는 바와 같은 GPS(Global Positioning System)를 사용하여 가방의 현재 위치에 관한 정보를 얻을 수 있다. GPS란, GPS용의 위성(302)으로부터 보내지는 신호를 취하여 그 시간차를 구하고, 이것을 기반으로 측위하는 시스템이다. 이 위성으로부터의 정보를 전자 기기, 예를 들어, 휴대 전화기(303)에 의해 수신하고, 가방의 현재 위치에 관한 정보를 휴대 전화기(303)에 표시시킬 수 있다.
또한, 도난된 물품 이외에도, 잊은 물건이나 분실물을 GPS를 사용하여 현재 위치에 관한 정보를 얻을 수 있다.
또한, 가방 이외에도, 자동차, 자전거 등의 탈것, 시계나 악세사리에 IDF 칩을 실장할 수 있다.
다음에, 위조 방지의 예로서, 여권이나 면허증 등에 IDF 칩을 실장하는 경우를 설명한다.
도 17(A)는 IDF 칩(300)을 실장한 여권(311)을 나타낸다. 도 17(A)에서는, IDF 칩(300)이 여권의 표지에 실장되어 있지만, 그 외의 페이지에 실장될 수도 있다. 또한, IDF 칩(300)은 투광성을 가지기 때문에 표면에 실장하여도 좋다. 또한, IDF 칩을 표지 등의 재료 사이에 끼워 표지의 내부에 실장하는 것도 가능하다.
도 17(B)는 IDF 칩(300)을 실장한 면허증(312)을 나타낸다. 도 17(B)에서는, IDF 칩(300)이 면허증의 내부에 실장되어 있다. 또한, IDF 칩(300)은 투광성을 가지기 때문에, 면허증의 인쇄면 위에 실장될 수도 있다. 예를 들어, IDF 칩을 면허증의 인자면에 실장하고, 라미네이트 필름으로 덮을 수 있다. 또는, IDF 칩을 면허증의 재료 사이에 끼워 면허증의 내부에 실장하는 것도 가능하다.
이상과 같은 물품에 IDF 칩을 실장함으로써, 위조를 방지할 수 있다. 또한, 상술한 가방에 IDF 칩을 실장하여, 위조를 방지할 수도 있다. 또한, 극히 얇고 작은 IDF 칩을 사용하기 때문에, 여권이나 면허증 등의 디자인성을 손상시키는 일이 없다. 또한, IDF 칩은 투광성을 가지기 때문에, 표면에 실장하여도 상관없다.
또한, IDF 칩에 의해, 여권이나 면허증 등의 관리를 간편하게 행할 수 있다. 또한, 정보를 여권이나 면허증 등에 직접 기입하지 않고 IDF 칩에 보존할 수 있으므로, 프라이버시를 보호할 수 있다.
IDF 칩은 극히 얇고 작으며, 가요성을 가지기 때문에, 시트 형상의 물품에 실장될 수도 있다. 예를 들어, 시트 형상 물품으로서 지폐에 IDF 칩을 실장하는 경우를 설명한다.
도 18에 도시한 바와 같이, 지폐(313)에 비접촉형 IDF 칩(300)을 실장한다. 도 18에서는, IDF 칩을 지폐의 내부에 실장하는 형태를 나타내었지만, 지폐의 표면에서 노출되어도 좋다.
또한, IDF 칩을 함유하는 잉크를 사용하여 지폐를 인쇄하여도 좋다. 또한, 지폐의 재료와 약품을 서로 혼합할 때 IDF 칩들을 분산시켜, 복수의 IDF 칩을 실장한 지폐로 하여도 좋다. IDF 칩은 저비용으로 생산될 수 있기 때문에, 복수의 IDF 칩을 실장하여도 지폐의 비용에 영향을 미치는 일이 적다.
또한, 지폐 이외의 유가 증권, 예를 들어, 주권이나 수표, 또는 경화에 IDF 칩을 실장하여도 좋다.
이와 같은 시트 형상 물품은 구부릴 기회가 많기 때문에, IDF 칩의 굽힘 응력을 고려한다.
예를 들어, IDF 칩을 실장한 지폐가 장축 방향으로 구부러지는 상태를 설명한다. 일반적으로, 시트 형상 물품은 장축 방향으로 구부러지기 쉽거나 또는 구부리기 쉬우므로, 장축 방향으로 구부리는 경우를 설명한다. 구부린 상태일 때, IDF 칩(300)에 포함된 박막트랜지스터의 소스 영역, 채널 형성 영역, 드레인 영역은 구부리는 방향이 캐리어 이동 방향에 대하여 수직이 되도록 배치되는 것이 바람직하다. 즉, 박막트랜지스터의 소스 영역, 채널 형성 영역, 드레인 영역의 배치를 구부리는 방향에 대하여 수직이 되도록 한다. 그 결과, 굽힘 응력에 의한 박막트랜지스터의 파괴나 벗겨짐을 방지할 수 있다.
또한, 도 14에 도시한 바와 같이, 레이저 조사를 사용한 결정성 반도체막을 사용하는 경우, 레이저 조사 방향(X축 방향)이 구부리는 방향에 대하여 수직이 되도록 하는 것이 바람직하다.
이와 같은 방향으로 IDF 칩을 구부림으로써, IDF 칩, 특히, 박막트랜지스터가 파괴되지 않고, 또한, 캐리어 이동 방향에 존재하는 결정립계가 극력 저감될 수 있다. 그 결과, 박막트랜지스터의 전기 특성, 특히, 이동도가 향상될 수 있다.
또한, 패터닝된 반도체막이 박막 집적회로에서 차지하는 면적의 비율을 1∼30%로 함으로써, 굽힘 응력에 의한 박막트랜지스터의 파괴나 벗겨짐이 방지될 수 있다.
다음에, 안전 관리를 행하기 위해 식료품 등의 제품에 IDF 칩을 실장하는 경우를 설명한다.
도 19는 비접촉형 IDF 칩(300)을 실장한 라벨(320)과, 이 라벨이 부착된 고기 팩(321)을 나타낸다. IDF 칩(300)은 라벨의 표면 또는 라벨 내부에 실장될 수 있다. 또한, 야채 등의 신선 식품의 경우, 신선 식품을 덮는 랩에 IDF 칩을 실장할 수 있다.
이와 같이 라벨에 IDF 칩을 실장하는 경우, 안테나 사이즈를 크게 하여도 상관없다. 안테나 사이즈가 크게 됨에 따라, 리더 장치와의 통신 거리를 길게 할 수 있고, 통신 감도를 높일 수 있다.
IDF 칩에는, 상품의 생산지, 생산자, 가공 연월일, 유통기한 등의 상품에 관한 기본 사항, 또한 상품을 사용한 조리예 등의 응용 사항을 기록할 수 있다. 이와 같은 기본 사항은 재기입할 필요가 없기 때문에, ROM 등의 재기입이 불가능한 메모리를 사용하여 기록하면 좋다. 또한, 응용 사항은 EEROM 등의 재기입 가능하고 소거 가능한 메모리를 사용하여 기록하면 좋다.
또한, 식료품의 안전 관리를 행하기 위해서는, 가공 전의 동식물의 상태를 알 수 있는지가 중요하다. 따라서, 동식물 내에 IDF 칩을 내장시켜, 리더 장치에 의해 동식물에 관한 정보를 취득하면 좋다. 동식물에 관한 정보란, 사육지, 사료, 사육자, 전염병의 감염 유무 등을 말한다.
또한, IDF 칩에 상품의 가격이 기록되어 있다면, 종래의 바코드를 사용하는 방식보다 간편하고 단시간에 상품의 정산을 행할 수 있게 된다. 예를 들어, IDF 칩이 실장된 복수의 상품을 한꺼번에 정산할 수 있다. 이와 같이 복수의 IDF 칩을 판독하는 경우, 동시인식(anti-collision) 기능과 리더 기능을 가지는 레지스터에 탑재할 필요가 있다.
IDF 칩의 통신 거리에 따라서는, 레지스터와 상품 사이의 거리가 멀어도, 상품의 정산이 가능할 수 있다. 또한, IDF 칩은 도난 방지에도 효과적이다.
또한, IDF 칩은 바코드, 자기 테이프 등의 다른 정보 매체와 병용될 수도 있다. 예를 들어, IDF 칩에는 재기입이 불필요한 기본 사항을 기록하고, 바코드에는 갱신해야할 정보, 예를 들어, 할인 가격이나 특가 정보를 기록하면 좋다.
이와 같이 IDF 칩을 실장함으로써, 소비자에게 제공할 수 있는 정보를 증대 시킬 수 있고, 소비자는 안심하고 상품을 구입할 수 있다.
물류 관리를 행하기 위해, 맥주병 등의 상품에 비접촉형 IDF 칩을 실장하는 경우를 설명한다. 도 20(A)에 도시한 바와 같이, 맥주병(326)에 IDF 칩(300)을 실장한다. 예를 들어, 라벨(325)을 사용하여 IDF 칩(300)을 실장할 수 있다. 라벨에 IDF 칩(300)을 실장하는 경우, 안테나 사이즈를 크게 할 수 있다. 그 결과, 통신 거리를 길게 하고, 통신 감도를 높일 수 있다.
IDF 칩에는 제조일, 제조 장소, 사용 재료 등의 기본 사항을 기록한다. 이와 같은 기본 정보는 재기입의 필요가 없기 때문에 마스크 ROM 등의 재기입이 불가능한 메모리를 사용하여 기록하면 좋다. 또한, IDF 칩에는 각 맥주병의 배송지, 배송일시 등의 개별 사항을 기록한다. 예를 들어, 도 20(B)에 도시한 바와 같이, 각 맥주병이 컨베이어 벨트(327)를 따라 움직이고, 라이터 장치(328)를 통과할 때, 각 배송지, 배송일시를 기록할 수 있다. 이와 같은 개별 사항은 EEROM 등의 재기입 가능하고 소거 가능한 메모리를 사용하여 기록하면 좋다.
또한, 배달은 케이스마다 행해지기 때문에, 케이스마다 또는 복수의 케이스마다 IDF 칩을 실장하여, 개별 사항을 기록하는 것도 가능하다.
또한, 구입된 상품에 대한 정보가 배송지로부터 네트워크를 통하여 물류 관리 센터로 송신되면, 이 상품 정보에 기초하여, 라이터 장치 또는 이 라이터 장치를 제어하는 퍼스널 컴퓨터 등이 배송지나 배송일시를 산출하고, IDF 칩에 기록하는 시스템을 구축할 수도 있다.
이와 같은 복수의 배송지가 기록될 수 있는 식료품은 IDF 칩을 실장함으로써, 수작업으로 행하는 입력에 걸리는 시간을 삭감할 수 있고, 그것에 기인한 입력 실수를 저감할 수 있다. 또한, 물류 관리의 분야에 있어서 가장 비용이 드는 인건비를 삭감할 수 있다. IDF 칩을 실장함으로써, 실수가 적고 저비용의 물류 관리를 행할 수 있다.
또한, 배송지에서, 맥주에 어울리는 식료품이나 맥주를 사용한 요리법 등의 응용 사항을 기록하여도 좋다. 그 결과, 식료품 등의 선전을 겸할 수 있고, 소비자의 구매 의욕을 높일 수 있다. 이와 같은 응용 사항은 EEROM 등의 재기입 가능하고 소거 가능한 메모리를 사용하여 기록하면 좋다. 이와 같이 IDF 칩을 실장함으로써, 소비자에게 제공할 수 있는 정보를 증대시킬 수 있고, 소비자는 안심하고 상품을 구입할 수 있다.
다음에, 제조 관리를 행하기 위해, IDF 칩을 실장한 제조품과, 이 IDF 칩의 정보에 기초하여 제어되는 제조장치(제조 로봇)에 대하여 설명한다.
최근, 오리지널 상품을 생산하는 장면이 많이 보이고, 이와 같은 경우, 생산 라인에서는 이 상품의 오리지널 데이터에 기초하여 생산한다. 예를 들어, 문의 도장색을 자유롭게 선택할 수 있는 자동차 생산 라인에서는 자동차의 일부에 IDF 칩을 실장하고 이 IDF 칩으로부터의 데이터에 기초하여 도장 장치를 제어한다. 그리고, 구입자의 희망에 따라 도장된 자동차를 각각 생산할 수 있다. IDF 칩을 실장하는 결과, 사전에 생산 라인에 투입되는 자동차의 순서나 같은 색을 가지는 수를 조정할 필요가 없다. 나아가서는, 자동차의 순서나 수에 맞추도록 도장 장치를 제어하는 프로그램을 설정하지 않아도 된다. 즉, 제조장치는 자동차에 실장된 ID 칩 의 데이터에 기초하여 개별적으로 동작할 수 있다.
이와 같이, IDF 칩은 다양한 장소에서 사용될 수 있다. 그리고, IDF 칩에 기록된 정보에 기초하여, 제조에 관한 고유 정보를 얻을 수 있고, 이 정보에 기초하여 제조장치를 제어할 수 있다.
다음에, 본 발명의 접촉형 IDF 칩을 가진 IC 카드를 전자 머니로서 사용하는 형태에 대하여 설명한다. 도 21은 신용카드(351)를 사용하여 결제를 행하는 양태를 나타낸다. 신용카드(351)는 접촉형 IDF 칩(350)을 가지고 있다. 레지스터(352) 및 리더/라이터 장치(353)를 설치한다. IDF 칩(350)에는 신용카드(351)에 입금되어 있는 금액에 대한 정보가 기록되어 있고, 리더/라이터 장치(2604)는 이 금액에 대한 정보를 비접촉으로 판독하여, 레지스터(352)에 송신할 수 있다. 레지스터(352)에서는 신용카드(351)에 입금되어 있는 금액이 결제하는 금액 이상인 것을 확인하고, 결제를 행한다. 그 다음, 리더/라이터 장치(353)에 결제 후의 잔액에 대한 정보를 송신한다. 리더/라이터 장치(353)는 이 잔액에 대한 정보를 IDF 칩(2602)에 기입할 수 있다.
또한, 리더/라이터 장치(353)에 비밀번호 등을 입력할 수 있는 키(354)를 부가하여, 제3자에 의해 신용카드(351)를 사용한 결제가 무단으로 행해지는 것을 제한하도록 할 수도 있다.
본 발명에 따르면, 박막 집적회로의 이동 시나 반응실의 압력 제어 시에 박막 집적회로가 날아가는 일 없이, 복수의 박막 집적회로를 한번에 다른 기층으로 전치할 수 있다. 그 결과, 양산성이 향상될 수 있다.
또한, 본 발명에 따른 IDF 칩은 실리콘 웨이퍼로 형성된 IC 칩과 비교하여 매우 박형이기 때문에, 물품에 실장하여도 IDF 칩이 물품의 디자인성을 저하시키는 일이 없다. 이와 같은 박막, 경량, 가요성이 높은 IDF 칩은 실리콘 웨이퍼로 형성되는 IC 칩과 비교하여 잘 파손되지 않는다.
또한, 본 발명에 따른 IDF 칩은 절연 기판 위에 형성되기 때문에, 실리콘 웨이퍼로 형성된 IC 칩과 비교하여 모체(mother) 기판에 제한이 없다. 따라서, IDF 칩의 양산성을 높이고, 대량생산을 행할 수 있다. 그 결과, IDF 칩의 비용의 삭감을 기대할 수 있다. IDF 칩은 단가가 매우 싸기 때문에, IDF 칩의 단가 삭감에 의해 매우 큰 이익을 낳을 수 있다.

Claims (38)

  1. 박막 집적회로 제작방법으로서,
    기판의 일부 위에 박리층을 형성하는 공정;
    상기 박리층 위에 복수의 박막 집적회로를 형성하는 공정;
    상기 복수의 박막 집적회로 중 서로 인접하여 있는 두 개의 박막 집적회로 사이의 경계에 개구부를 형성하여 상기 박리층을 노출시키는 공정;
    상기 박리층을 제거한 후에 상기 박막 집적회로가 상기 기판에 고정된 상태에서, 상기 개구부에 에칭제를 도입하여 상기 박리층을 제거하는 공정;
    상기 복수의 박막 집적회로를 접착면을 가진 제1 기층(基層)에 전치(轉置)하는 공정;
    상기 복수의 박막 집적회로로부터 상기 기판을 박리하는 공정; 및
    상기 제1 기층의 상기 접착면보다 높은 접착 강도를 가지는 접착면을 가진 제2 기층에 상기 박막 집적회로를 전치하는 공정을 포함하고,
    상기 두 개의 박막 집적회로는 상기 박리층이 제거된 후, 접속영역에서 서로 접속되고,
    상기 접속영역은 그 경계에서 상기 기판의 다른 부분과 겹쳐 있는, 박막 집적회로 제작방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 박막 집적회로 제작방법으로서,
    기판 일부 위에 박리층을 형성하는 공정;
    상기 박리층 위에 복수의 박막 집적회로를 형성하는 공정;
    상기 복수의 박막 집적회로 중 서로 인접하여 있는 두 개의 박막 집적회로 사이의 경계에 개구부를 형성하여 상기 박리층을 노출시키는 공정;
    상기 개구부에 에칭제를 도입하여 상기 박리층을 제거하는 공정;
    상기 복수의 박막 집적회로를 접착면을 가진 제1 기층에 전치하는 공정;
    상기 복수의 박막 집적회로로부터 상기 기판을 박리하는 공정;
    상기 제1 기층의 상기 접착면보다 높은 접착 강도를 가지는 접착면을 가진 제2 기층에 상기 박막 집적회로를 전치하는 공정; 및
    상기 제1 기층을 제거하는 공정을 포함하고,
    상기 두 개의 박막 집적회로는 상기 박리층이 제거된 후, 접속영역에서 서로 접속되고,
    상기 접속영역은 그 경계에서 상기 기판의 다른 부분과 겹쳐 있는, 박막 집적회로 제작방법.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 박막 집적회로 제작방법으로서,
    기판 일부 위에 박리층을 형성하는 공정;
    상기 박리층 위에 복수의 박막 집적회로를 형성하는 공정;
    상기 복수의 박막 집적회로 중 서로 인접하여 있는 두 개의 박막 집적회로 사이의 경계에 제1 개구부를 형성하는 공정;
    접착면을 가지고 또한 제2 개구부를 가진 제1 기층에 상기 복수의 박막 집적회로를 전치하는 공정;
    상기 복수의 박막 집적회로를 상기 제1 기층에 전치한 후, 상기 제1 개구부 및 상기 제2 개구부에 에칭제를 도입하여 상기 박리층을 제거하는 공정;
    상기 복수의 박막 집적회로로부터 상기 기판을 박리하는 공정; 및
    상기 제1 기층의 상기 접착면보다 높은 접착 강도를 가지는 접착면을 가진 제2 기층에 상기 박막 집적회로를 전치하는 공정을 포함하고;
    상기 제1 개구부는 상기 제2 개구부와 겹쳐 있고,
    상기 두 개의 박막 집적회로는 상기 박리층이 제거된 후, 접속영역에서 서로 접속되고,
    상기 접속영역은 그 경계에서 상기 기판의 다른 부분과 겹쳐 있는, 박막 집적회로 제작방법.
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 제 1 항, 제 15 항, 제 22 항 중 어느 한 항에 있어서,
    상기 제1 기층은 실리콘계 수지 또는 불소계 수지를 포함하는, 박막 집적회로 제작방법.
  31. 제 1 항, 제 15 항, 제 22 항 중 어느 한 항에 있어서,
    상기 제1 기층은 실리콘계 수지 또는 불소계 수지를 가지는 롤(roll)인, 박막 집적회로 제작방법.
  32. 제 1 항, 제 15 항, 제 22 항 중 어느 한 항에 있어서,
    상기 제2 기층은 가요성 기판 또는 보호 필름인, 박막 집적회로 제작방법.
  33. 제 1 항, 제 15 항, 제 22 항 중 어느 한 항에 있어서,
    상기 제2 기층 위에 안테나가 형성된, 박막 집적회로 제작방법.
  34. 제 1 항, 제 15 항, 제 22 항 중 어느 한 항에 있어서,
    상기 복수의 박막 집적회로는 0.2 ㎛ 이하의 두께를 가지는 반도체막을 포함하는, 박막 집적회로 제작방법.
  35. 제 34 항에 있어서,
    상기 반도체막은 레이저 조사에 의해 결정화되는, 박막 집적회로 제작방법.
  36. 제 1 항, 제 15 항, 제 22 항 중 어느 한 항에 있어서,
    서로 인접하여 있는 상기 복수의 박막 집적회로들 사이의 경계에서 상기 복수의 박막 집적회로를 절단하는 단계를 더 구비한, 박막 집적회로 제작방법.
  37. 제 1 항, 제 15 항, 제 22 항 중 어느 한 항에 있어서,
    상기 복수의 박막 집적회로의 외주를 유기 수지로 충전하는 단계를 더 구비한, 박막 집적회로 제작방법.
  38. 제 1 항, 제 15 항, 제 22 항 중 어느 한 항에 있어서,
    상기 에칭제는 할로겐 불화물을 포함하는 기체 또는 액체인, 박막 집적회로 제작방법.
KR1020067021526A 2004-03-22 2005-03-15 박막 집적회로 제작방법 KR101219748B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004083664 2004-03-22
JPJP-P-2004-00083664 2004-03-22
PCT/JP2005/005064 WO2005091370A1 (en) 2004-03-22 2005-03-15 Method for manufacturing integrated circuit

Publications (2)

Publication Number Publication Date
KR20070005681A KR20070005681A (ko) 2007-01-10
KR101219748B1 true KR101219748B1 (ko) 2013-01-18

Family

ID=34993976

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067021526A KR101219748B1 (ko) 2004-03-22 2005-03-15 박막 집적회로 제작방법

Country Status (5)

Country Link
US (2) US7820529B2 (ko)
KR (1) KR101219748B1 (ko)
CN (1) CN1934707B (ko)
TW (1) TWI374486B (ko)
WO (1) WO2005091370A1 (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101226260B1 (ko) 2004-06-02 2013-01-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
JP5091150B2 (ja) 2005-11-11 2012-12-05 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 複数の半導体デバイス及びキャリア基板の製造方法
US7504317B2 (en) 2005-12-02 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US7875530B2 (en) 2005-12-02 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI424499B (zh) * 2006-06-30 2014-01-21 Semiconductor Energy Lab 製造半導體裝置的方法
CN101517700B (zh) 2006-09-20 2014-04-16 伊利诺伊大学评议会 用于制造可转移半导体结构、器件和器件构件的松脱策略
US20080216885A1 (en) 2007-03-06 2008-09-11 Sergey Frolov Spectrally adaptive multijunction photovoltaic thin film device and method of producing same
FR2918981B1 (fr) * 2007-07-20 2009-09-04 Saint Gobain Procede de texturation de surface d'un substrat a fonction verriere, produit verrier a surface texturee.
US20090215215A1 (en) * 2008-02-21 2009-08-27 Sunlight Photonics Inc. Method and apparatus for manufacturing multi-layered electro-optic devices
US20090211622A1 (en) * 2008-02-21 2009-08-27 Sunlight Photonics Inc. Multi-layered electro-optic devices
US10211353B2 (en) * 2008-04-14 2019-02-19 Sunlight Photonics Inc. Aligned bifacial solar modules
US8426250B2 (en) * 2008-10-22 2013-04-23 Intel Corporation Laser-assisted chemical singulation of a wafer
US20100129984A1 (en) * 2008-11-26 2010-05-27 George Vakanas Wafer singulation in high volume manufacturing
TWI419091B (zh) * 2009-02-10 2013-12-11 Ind Tech Res Inst 可轉移的可撓式電子裝置結構及可撓式電子裝置的製造方法
WO2010111601A2 (en) * 2009-03-26 2010-09-30 Semprius, Inc. Methods of forming printable integrated circuit devices and devices formed thereby
US8460979B2 (en) * 2009-04-27 2013-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a backside illuminated image sensor
US8689437B2 (en) * 2009-06-24 2014-04-08 International Business Machines Corporation Method for forming integrated circuit assembly
KR101851403B1 (ko) 2009-07-18 2018-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
WO2012027458A1 (en) 2010-08-26 2012-03-01 Semprius, Inc. Structures and methods for testing printable integrated circuits
US9765934B2 (en) 2011-05-16 2017-09-19 The Board Of Trustees Of The University Of Illinois Thermally managed LED arrays assembled by printing
KR101852190B1 (ko) * 2011-06-28 2018-04-25 엘지디스플레이 주식회사 플렉서블 표시장치의 제조방법
US11074025B2 (en) 2012-09-03 2021-07-27 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
KR101960745B1 (ko) * 2012-11-14 2019-03-21 엘지디스플레이 주식회사 연성 표시소자 절단방법 및 이를 이용한 연성 표시소자 제조방법
US9472507B2 (en) 2013-06-17 2016-10-18 Samsung Display Co., Ltd. Array substrate and organic light-emitting display including the same
KR102257119B1 (ko) * 2013-06-17 2021-05-31 삼성디스플레이 주식회사 어레이 기판 및 이를 포함하는 유기 발광 표시 장치
DE112015000866T5 (de) * 2014-02-19 2016-11-17 Semiconductor Energy Laboratory Co., Ltd. Lichtemittierende Vorrichtung und Ablöseverfahren
MY182156A (en) 2014-06-18 2021-01-18 X Celeprint Ltd Systems and methods for controlling release of transferable semiconductor structures
US9929053B2 (en) 2014-06-18 2018-03-27 X-Celeprint Limited Systems and methods for controlling release of transferable semiconductor structures
US10157880B2 (en) 2016-10-03 2018-12-18 X-Celeprint Limited Micro-transfer printing with volatile adhesive layer
US10297502B2 (en) 2016-12-19 2019-05-21 X-Celeprint Limited Isolation structure for micro-transfer-printable devices
US10832935B2 (en) 2017-08-14 2020-11-10 X Display Company Technology Limited Multi-level micro-device tethers
US10505079B2 (en) 2018-05-09 2019-12-10 X-Celeprint Limited Flexible devices and methods using laser lift-off
US10832934B2 (en) 2018-06-14 2020-11-10 X Display Company Technology Limited Multi-layer tethers for micro-transfer printing
US10796971B2 (en) 2018-08-13 2020-10-06 X Display Company Technology Limited Pressure-activated electrical interconnection with additive repair

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150379A (ja) * 1998-11-09 2000-05-30 Toyota Central Res & Dev Lab Inc 結晶質半導体層を有する積層体の製造方法
US20030170946A1 (en) * 2001-12-28 2003-09-11 Seiko Epson Corporation Semiconductor integrated circuit and method for manufacturing semiconductor integrated circuit

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5209749A (en) * 1990-05-11 1993-05-11 Applied Urology Inc. Fluoroscopically alignable cutter assembly and method of using the same
US5206749A (en) 1990-12-31 1993-04-27 Kopin Corporation Liquid crystal display having essentially single crystal transistors pixels and driving circuits
JP2950106B2 (ja) 1993-07-14 1999-09-20 松下電器産業株式会社 光素子実装体の製造方法
US5757456A (en) 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
US5834327A (en) 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
US6127199A (en) 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
JPH1126733A (ja) 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置，アクティブマトリクス基板、液晶表示装置および電子機器
JP3809733B2 (ja) 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
JP4126747B2 (ja) 1998-02-27 2008-07-30 セイコーエプソン株式会社 ３次元デバイスの製造方法
JP2000020665A (ja) 1998-06-30 2000-01-21 Toshiba Corp 半導体装置
US6468638B2 (en) 1999-03-16 2002-10-22 Alien Technology Corporation Web process interconnect in electronic assemblies
TW504779B (en) * 1999-11-18 2002-10-01 Texas Instruments Inc Compliant wirebond pedestal
US7060153B2 (en) 2000-01-17 2006-06-13 Semiconductor Energy Laboratory Co., Ltd. Display device and method of manufacturing the same
JP4748859B2 (ja) 2000-01-17 2011-08-17 株式会社半導体エネルギー研究所 発光装置の作製方法
JP3534042B2 (ja) 2000-06-21 2004-06-07 オムロン株式会社 コイン形ｉｃタグおよびその製造方法
JP4244120B2 (ja) 2001-06-20 2009-03-25 株式会社半導体エネルギー研究所 発光装置及びその作製方法
US7211828B2 (en) 2001-06-20 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic apparatus
TW548860B (en) 2001-06-20 2003-08-21 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
US8415208B2 (en) * 2001-07-16 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device
US6814832B2 (en) 2001-07-24 2004-11-09 Seiko Epson Corporation Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance
US6887650B2 (en) 2001-07-24 2005-05-03 Seiko Epson Corporation Transfer method, method of manufacturing thin film devices, method of manufacturing integrated circuits, circuit board and manufacturing method thereof, electro-optical apparatus and manufacturing method thereof, ic card, and electronic appliance
JP2003109773A (ja) 2001-07-27 2003-04-11 Semiconductor Energy Lab Co Ltd 発光装置、半導体装置およびそれらの作製方法
JP2003197881A (ja) 2001-12-27 2003-07-11 Seiko Epson Corp 半導体集積回路、半導体集積回路の製造方法、半導体素子部材、電気光学装置、電子機器
JP3956697B2 (ja) 2001-12-28 2007-08-08 セイコーエプソン株式会社 半導体集積回路の製造方法
JP3753421B2 (ja) 2002-01-17 2006-03-08 リンテック株式会社 半導体ウエハの加工方法
US6769316B2 (en) * 2002-06-21 2004-08-03 Rupprecht & Patashnick Company, Inc. Sampling cartridge for gas sampling apparatus
TWI272641B (en) 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
TWI328837B (en) 2003-02-28 2010-08-11 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
KR101207442B1 (ko) 2003-12-15 2012-12-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 집적회로장치의 제조방법, 비접촉형 박막 집적회로장치 및 그 제조 방법, 비접촉형 박막 집적회로 장치를 가지는 아이디 태그 및 동전
US7271076B2 (en) 2003-12-19 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device
KR101127888B1 (ko) 2004-02-06 2012-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 집적회로의 제조방법 및 소자 기판
KR101226260B1 (ko) 2004-06-02 2013-01-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
WO2006001287A1 (en) 2004-06-24 2006-01-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit
US7452786B2 (en) 2004-06-29 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit, and element substrate
US7534702B2 (en) 2004-06-29 2009-05-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150379A (ja) * 1998-11-09 2000-05-30 Toyota Central Res & Dev Lab Inc 結晶質半導体層を有する積層体の製造方法
US20030170946A1 (en) * 2001-12-28 2003-09-11 Seiko Epson Corporation Semiconductor integrated circuit and method for manufacturing semiconductor integrated circuit

Also Published As

Publication number Publication date
US8058152B2 (en) 2011-11-15
US7820529B2 (en) 2010-10-26
CN1934707B (zh) 2014-09-10
CN1934707A (zh) 2007-03-21
TWI374486B (en) 2012-10-11
US20100317156A1 (en) 2010-12-16
TW200537607A (en) 2005-11-16
US20070173034A1 (en) 2007-07-26
KR20070005681A (ko) 2007-01-10
WO2005091370A1 (en) 2005-09-29
WO2005091370A8 (en) 2005-11-24

Similar Documents

Publication Publication Date Title
KR101219748B1 (ko) 박막 집적회로 제작방법
KR101127888B1 (ko) 박막 집적회로의 제조방법 및 소자 기판
KR101153470B1 (ko) 박막 집적회로 제작방법 및 소자 기판
JP5030388B2 (ja) 薄膜集積回路の作製方法
US7972910B2 (en) Manufacturing method of integrated circuit device including thin film transistor
KR101203090B1 (ko) 반도체장치의 제조방법
JP4836465B2 (ja) 薄膜集積回路の作製方法及び薄膜集積回路用素子基板
WO2006033451A1 (en) Semiconductor device and method for manufacturing the same
JP5041681B2 (ja) 半導体装置の作製方法
JP5352045B2 (ja) 集積回路装置の作製方法
JP2005252236A (ja) フィルム状物品及びその作製方法
JP4841807B2 (ja) 薄膜集積回路及び薄型半導体装置
JP5030470B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161220

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191217

Year of fee payment: 8