CN1934707A - 制造集成电路的方法 - Google Patents

制造集成电路的方法 Download PDF

Info

Publication number
CN1934707A
CN1934707A CNA2005800093414A CN200580009341A CN1934707A CN 1934707 A CN1934707 A CN 1934707A CN A2005800093414 A CNA2005800093414 A CN A2005800093414A CN 200580009341 A CN200580009341 A CN 200580009341A CN 1934707 A CN1934707 A CN 1934707A
Authority
CN
China
Prior art keywords
thin film
film integrated
substrate
integrated circuit
integrated circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800093414A
Other languages
English (en)
Other versions
CN1934707B (zh
Inventor
鹤目卓也
丸山纯矢
道前芳隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1934707A publication Critical patent/CN1934707A/zh
Application granted granted Critical
Publication of CN1934707B publication Critical patent/CN1934707B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

还没有提出一种用于分开通过具有新颖性结构的薄膜形成的集成电路的方法或者将集成电路移置到另一底层的方法，也就是移置方法。根据本发明，在隔离通过释放层形成在衬底上具有新颖性结构的薄膜的集成电路的情况下，在固定薄膜集成电路的状态中去除释放层，将薄膜集成电路移置到具有粘接表面的支撑衬底，并移置薄膜集成电路。

Description

制造集成电路的方法
技术领域
本发明涉及一种用于分开由薄膜形成的集成电路等的方法以及制造集成电路的方法。
背景技术
已经提出过使用常规硅晶片(下文中为IC芯片)从衬底分开集成电路的方法(未经审查的专利公开物No.2003-209073)。未经审查的专利公开物No.2003-209073公开了：保护带粘接到半导体晶片的电路表面，切割带粘接到相反表面以及用保护带将半导体晶片切割成小片以形成芯片，然后将释放带粘接到切割的保护带，然后加热保护带使之变形，最后用释放带切割成小片的保护带和芯片分开。
作为用于将光器件芯片安装在电子电路板上的方法，一种方法用于在半导体器件上进行缓冲层和有源层的晶体生长，形成多个光器件，通过刻蚀有源层直到有源层到达缓冲层为止来形成隔离槽，通过用保护膜覆盖有源层的表面去除半导体衬底，用能够被分开的粘接剂将缓冲层的相反侧粘接到可延伸的膜上，沿着隔离槽分裂缓冲层，通过延伸可延伸的膜在相邻器件之间设置间隔，以及通过使用可延伸的膜作为支撑夹具将光器件的驱动电极熔接和固定到电子电路板上(未经审查的专利公开物No.7-30209)。
发明内容
如上所述，已经提出了用于分开常规IC芯片和衬底的方法：然而，还没有提出根据本发明的用于分开由薄膜形成的集成电路并将集成电路转移到另一底层的方法，也就是所谓的移置(transposing)方法。控制根据本发明的通过薄膜形成的集成电路已经很困难，因为存在这样的担心，在移动过程中集成电路由于其非常轻的重量而飘移。
考虑到上述，本发明的目的是提供一种用于移置根据本发明由薄膜形成的集成电路的方法和使用移置集成电路的方法来制造集成电路的方法。
根据本发明，在通过释放层(下文中，薄膜集成电路)分开具有形成在绝缘衬底上具有新颖结构的薄膜的集成电路的情况下，在固定薄膜集成电路的状态下去除释放层，将薄膜集成电路移置到具有粘接表面(第一底层)的支撑底层，并将薄膜集成电路移置到具有粘接表面的另一底层(第二底层)，该粘接表面比第一底层的粘接表面具有更高的粘接的强度(粘接强度)。也就是，将薄膜集成电路移置到具有粘接表面的另一底层，该粘接表面比支撑衬底的粘接表面具有更高的粘接强度。另外，具有薄膜集成电路的芯片被称为IDF芯片。
根据本发明，本发明具有使集成电路固定的装置(用于固定薄膜集成电路的装置)。根据本发明，将没有设有释放层的区域提供为用于固定薄膜集成电路的特定装置(也就是部分地提供释放层用于固定薄膜集成电路)。结果，薄膜集成电路和衬底集成在一起，并且因此当薄膜集成电路移动或者控制反应腔室中的压力时，薄膜集成电路不飘移。其后，将薄膜集成电路移置到具有粘接表面的支撑底层，以及将薄膜集成电路移置到另一底层。在该例子中，支撑底层的粘接强度小于另一底层的粘接强度。因此，可以将薄膜集成电路立即移置到另一底层，这样可以改善批量生产率。在工艺过程中，由于薄膜集成电路被固定了所以它在所有的方向上都不飘移。
根据本发明，将按压集成电路的装置用作固定薄膜集成电路的另一装置。作为用于按压的装置，可以使用具有粘接表面的支撑底层。例如，可以使用具有粘接力的衬底，例如硅橡胶。然后，在借助于按压装置按压薄膜集成电路的状态下去除释放层。结果，由于薄膜集成电路可以保持和衬底集成的状态，所以当它移动或者控制反应腔室中的压力时，薄膜集成电路不飘移。其后，移置薄膜集成电路。在该例子中，支撑底层的粘接强度小于另一底层的粘接强度。也就是，将薄膜集成电路移置到具有比支撑底层的粘接强度更高的粘接强度的另一底层。结果，可以立即将薄膜集成电路移置到另一底层，这样可以改善批量生产率。在工艺过程中，由于薄膜晶体管被固定了所以它不飘移。
另一底层可以是由薄膜制成的衬底，例如柔性衬底或者保护膜。可替换地，另一底层可以是设有天线作为通信装置或者电源装置的衬底。
根据本发明，可以立即将多个薄膜集成电路移置到另一底层，而当薄膜集成电路移动或者控制反应腔室中的压力时不会使薄膜集成电路飘移。因此，可以改善批量生产率。
由于根据本发明的IDF芯片明显比由硅晶片形成的IC芯片的薄，所以当IDF芯片安装到商品上时，它不损坏商品的设计。具有高柔韧特性的这种薄和重量轻的IDF芯片很难破损，这不同于由硅晶片形成的IC芯片。
由于在绝缘衬底上形成了根据本发明的IDF芯片，所以对母衬底形状没有限制，这也不同于由硅晶片形成的IC芯片。因此，可以改善批量生产率并可以批量生产IDF芯片。从而，可以期望降低IDF芯片的成本。IDF芯片的单价非常低。因此，降低IDF芯片的单价可以产生极大的利润。
附图说明
图1A到1C是示出制造薄膜集成电路的过程的图；
图2A到2C是示出制造薄膜集成电路的过程的图；
图3A到3C是示出制造薄膜集成电路的过程的图；
图4A到4C是示出制造薄膜集成电路的过程的图；
图5是示出制造薄膜集成电路的过程的图；
图6是示出制造薄膜集成电路的过程的图；
图7A到7C是示出制造薄膜集成电路的过程的图；
图8A到8C是示出制造薄膜集成电路的过程的图；
图9A到9C是示出制造薄膜集成电路的过程的图；
图10是示出制造薄膜集成电路的过程的图；
图11A和11B是示出制造薄膜集成电路的过程的图；
图12A到12C是示出制造薄膜集成电路的过程的图；
图13A到13E是示出制造薄膜集成电路的过程的图；
图14A和14B是示出在薄膜集成电路的制造过程中的激光照射的图；
图15是示出制造薄膜集成电路的过程的图；
图16A和16B是示出薄膜集成电路的使用形式的图；
图17A和17B是示出薄膜集成电路的使用形式的图；
图18是示出薄膜集成电路的使用形式的图；
图19是示出薄膜集成电路的使用形式的图；
图20A和20B是示出薄膜集成电路的使用形式的图；
图21是示出薄膜集成电路的使用形式的图；
图22是示出天线的制造过程的图；和
图23是示出天线的制造过程的图。
具体实施方式
当结合附图阅读下述的具体描述时，从下述的具体描述本发明的上述和另外的目的以及新颖性特征将变得更十分明显。应当理解的是，各种变化和修改对于本领域技术人员是显而易见的。因此，除非其它的这些变化和修改脱离了下文所述的本发明的范围，否则它们都应当被解释为包括在其中。在实施例的整个附图中，类似的部件用类似的数字表示，并将不再解释。
实施例1
在该实施例中，解释了用于制造薄膜集成电路的方法，该薄膜集成电路设有没有形成释放层作为用于固定薄膜集成电路的装置的区域。
如图1A所示，释放层102和具有薄膜晶体管(还被称作TFT)的层103顺序形成在绝缘衬底100上，所述薄膜晶体管具有半导体膜作为有源区(下文中，TFT层)。形成多个薄膜集成电路101。图1B示出了沿着线a-b图1A的截面图。图1C示出了沿着线c-d图1A的截面图。
作为绝缘层100，可以使用玻璃衬底，例如硼硅酸钡玻璃或者硼硅酸铝玻璃、石英衬底等。作为另一绝缘衬底，可以使用由塑料制成的衬底，以聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)为代表；由具有柔性的合成树脂例如丙烯酸制成的衬底等等。可替换地，可以使用通过在金属例如不锈钢的表面上形成绝缘膜例如氧化硅或者氮化硅制备的衬底或者半导体衬底。这种绝缘衬底对于母衬底形状没有限制，使得可以以低成本制造薄膜集成电路，这不同于从圆形硅晶片获取IC芯片的情况。
释放层102可以包括硅并具有非晶半导体、半非晶半导体(还称为SAS)，其是非晶态半导体和结晶态半导体的混合物、以及结晶半导体的结构中的任何一种。SAS包括微晶半导体，其中可以在非晶半导体中观察0.5到20nm的晶粒。可以通过溅射、等离子体CVD等形成释放层102。而且，可以将释放层102形成为具有30nm到1μm的厚度。只有当对于形成用于释放层102的膜形成器件的薄膜的限制是可接受的时，才可以将释放层102形成为具有30nm或更小的厚度。
可以将元素例如磷或者硼掺杂到释放层102中。而且，可以通过施加热等激活元素。通过掺杂元素，可以控制反应速度，即释放层102的刻蚀速度。
在该实施例中，将具有30nm到1μm、优选30到50nm的厚度的SAS(半非晶硅)，但不是专门地，用于释放层102。可以使用除了上述材料以外的其它材料。
例如，可以形成包括金属的膜作为释放层。作为金属，可以使用由选自包括W、Ti、Ta、Mo、Nd、Ni、Co、Zr、Zn、Ru、Rh、Pd、Os和Ir的组中的元素制成的单层或者层叠层；或者包括上述元素作为它的主要成分的合金材料或者化合物材料。作为制造含金属的膜的方法，例如可以使用利用金属靶的溅射方法。可以将含金属的膜形成为具有10到200nm的厚度，优选是50到75nm。代替含金属的膜，可以使用含上述金属的氮化物(例如，氮化钨或者氮化钼)的膜。
选择性地形成释放层102，例如，除了在绝缘衬底的外围上方以外形成释放层102。通过不设有释放层102的区域104，TFT层变得不分立，即使在去除释放层102之后。也就是，TFT层和绝缘衬底100集成在一起。作为用于选择性地形成释放层102的方法，可以使用通过设置掩模来覆盖绝缘衬底100的外围形成释放层102的方法，或者在绝缘衬底100的整个表面上形成释放层102之后刻蚀绝缘衬底100的外围的方法。
TFT层103包括薄膜晶体管128n、128p，其具有基底绝缘膜、构图成所需形状的半导体膜124、和通过栅绝缘膜(下文中，栅绝缘膜)125设置的充当栅电极的导电膜126。将半导体膜124形成为具有0.2μm或更小的厚度，一般为40到170nm，优选为50到150nm。薄膜晶体管的结构可以是单漏极结构、LDD(轻掺杂漏极)结构、和GOLD(栅-漏交叠的LDD)结构中的任何一种。半导体膜包括沟道形成区和杂质区(具有源区、漏区、GOLD区、和LDD区)，并可以根据掺杂的杂质元素的导电类型分成n沟道薄膜晶体管128n或者p沟道薄膜晶体管128p。为了防止小型化沟道形成区的短沟道效应，在栅电极的一侧上形成绝缘体，以形成所谓的侧壁结构。因此，在绝缘体的下侧形成轻掺杂的杂质区。TFT层103包括连接到每个杂质区的布线130。
为了防止TFT层103被刻蚀，优选通过包括氧或者氮的单层或者层叠层绝缘膜，例如氧化硅(SiOx)膜、氮化硅(SiNx)膜、氮氧化硅(SiOxNy)膜、氧氮化硅(SiNxOy)膜，(x＞y)(x，y＝1，2...)等，形成在释放层120上形成的基底绝缘膜。作为基底绝缘膜，可以通过刻蚀气体以有效的刻蚀比率刻蚀释放层102和基底绝缘膜之间的材料。
在该实施例中，基底绝缘膜包括第一绝缘膜121、第二绝缘膜122和第三绝缘膜123。使用氧化硅膜作为第一绝缘膜121；使用氮氧化硅膜作为第二绝缘膜122；以及使用氧化硅膜作为第三绝缘膜123。考虑从绝缘衬底100的杂质扩散等，优选使用氮氧化硅膜。然而，存在这样的担心，相对于释放层和半导体膜，氮氧化硅膜具有低粘附性。因此，提供相对于释放层、半导体膜、和氮氧化硅膜具有高粘附性的氧化硅膜。
半导体膜124可以具有选自包括非晶半导体；其中非晶态和结晶态相混合的SAS；其中可以在非晶半导体中观察到0.5到20nm的晶粒的微晶半导体；和结晶半导体的组中的任何一种状态。
在该实施例中，通过形成非晶半导体和通过热处理结晶化形成结晶半导体膜。作为热处理，可以使用加热炉、激光照射、代替激光从灯发射的光照射(下文中，灯退火)、或上述的组合。
在使用激光照射的情况下，可以使用连续波激光束(CW激光束)或者脉冲振荡激光束(脉冲激光束)。作为激光束，可以使用从选自Ar激光器、Kr激光器、准分子激光器、YAG激光器、Y2O3激光器、YVO4激光器、YLF激光器、YAlO3激光器、玻璃激光器、红宝石激光器、紫翠玉激光器、Ti：蓝宝石激光器、铜蒸汽激光器、和金蒸汽激光器中的一种或者多种振荡的激光束。除了上述激光束的基波之外通过发射基波的二次到四次谐波的激光束，可以获得具有大粒径的晶体。例如，可以使用Nd:YVO4激光器(基波为1064nm)的二次谐波(532nm)或者三次谐波(355nm)作为基波的二次到四次谐波的激光束。激光器需要从大约从0.01到100MW/cm2(优选大约从0.1到10MW/cm2)的能量密度。以大约从10到2000cm/sec的扫描速度发射激光。
例如，借助于CW激光装置使用图14A所示的光学系统进行结晶化。首先，通过光学系统291延伸从激光振荡器290发射的CW激光束，以被处理成线性形状。特别地，当激光束穿过光学系统291的圆柱形透镜或者凸透镜时被处理成线性形状。此时，优选处理该激光束，使得束斑具有200到350μm的长轴长度。
下文中，处理成线性形状的激光束通过电镜(galvano mirror)293和fθ透镜294进入到半导体膜124中。调整线性激光以在半导体膜上形成具有预定尺寸的激光斑点282。通过fθ透镜294，可以不依赖电镜的角度在目标表面上形成具有恒定形状的激光斑点282。
通过装置296振动电镜以控制电镜(控制装置)的振动，也就是改变电镜的角度。激光斑点282在一个方向(例如在图中的X轴方向)上移动。例如，调整电镜，使得当电镜振动半个周期时激光束在X方向上在半导体膜上移动一定距离(反向运动)。
其后，半导体膜124通过XY台295在Y轴方向上移动。类似地，激光斑点在X轴方向上在半导体膜上移动(向前运动)。通过沿路径283移动激光斑点借助于激光束的反向和向前运动可以进行激光照射。
如图14B所示，进行激光照射，使得薄膜晶体管的载流子的移动方向是与激光束的X轴方向上的移动方向(扫描方向)一起的。例如，在具有图14B所示的形状的半导体膜124的情况下，均提供给半导体膜的源区、沟道形成区、和漏区平行于激光束的X轴方向上的移动方向(扫描方向)设置。因此，可以减少或者去除载流子穿过的晶粒间界，因此可以改善薄膜晶体管的迁移率。
可以将激光束相对于半导体膜的入射角θ设置为0°＜θ＜90°。因此，可以防止激光束的干涉。
可以发射连续波基波激光束和连续波更高次谐波激光束。可替换地，可以发射连续波基波激光束和脉冲振荡更高次谐波激光束。通过发射多个激光束，可以提供能量。
还可以使用这样的激光束，其是脉冲振荡激光束，并且其在半导体膜的因激光而熔化和凝固之间的周期期间，可以以能够发射下一脉冲的激光的振荡频率振荡激光。通过以这种频率振荡激光束，可以获得在扫描方向上连续生长的晶粒。激光束的特定振荡频率是10MHz或以上。使用明显高于通常使用的几十到几百Hz的频带的频带。
在存在惰性气体例如稀有气体或者氮的情况下可以发射激光束。因此，可以改善因激光束照射导致的半导体的粗糙表面、半导体表面的平坦性，并可以防止因界面态密度的变化导致的阈值的变化。
可替换地，通过使用SiH4和F2、或者SiH4和H2，可以形成微晶半导体膜，并可以通过上面提到的激光照射结晶化该微晶半导体膜。
在使用加热炉作为另一热处理的情况下，在500到550℃将非晶半导体膜加热2到20个小时。在该例子中，优选在500到550℃的范围内多级地设置温度，以便逐渐增加。通过初始低温加热过程，释放非晶半导体膜中的氢等。因此，可以进行所谓的氢释放反应，其使得减少了由于结晶化导致的膜表面的粗糙度。而且，由于可以降低加热温度，所以优选在非晶半导体膜上形成促进结晶化的金属元素，例如镍。即使在使用金属元素的结晶化中，也可以在600到950℃加热非晶半导体膜。
存在这样的担心，金属元素对于半导体元件的电特性是有害的，为了减少或者去除金属元素需要进行吸气工艺。例如使用非晶半导体膜作为吸气接收器(gettering sink)进行俘获金属元素的工艺。
可替换地，可以在受支配的表面上直接形成结晶半导体膜。在该例子中，通过使用氟化物气体例如GeF4或者F2，和硅烷气体例如SiH4或者SiH6，以及通过使用加热或者等离子体，可以在受支配的表面上直接形成结晶半导体膜。在直接形成结晶半导体膜和需要高温处理的情况下，优选使用具有高耐热性的石英衬底作为绝缘衬底100。
通过用于加热半导体膜的上述工艺，释放层102可能受到加热的影响。在使用炉或者波长为532nm的光的激光照射进行热处理的情况下，能量可以到达释放层102。因此，可以结晶化释放层102。通过释放层102的这种结晶态，可以控制反应速度。
另一方面，为了有效地结晶化半导体膜，可以选择基底绝缘膜的结构，使得由激光器产生的能量不到达释放层102。例如，通过选择基底绝缘膜的材料、厚度、和顺序，可以使得由激光器产生的能量不到达释放层102。
借助于上述的任何方法形成的半导体膜具有比由硅晶片形成的IC芯片更多的氢。特别地，可以形成具有1×1019到1×1022/cm3的氢的半导体膜，优选为1×1019到5×1020/cm3。氢可以提供所谓的端接效应，通过该效应可以减少半导体膜中的悬挂键。而且，氢可以改善薄膜集成电路的弯曲性。
通过将薄膜集成电路中的图案化的半导体膜占据的区域的比例设置为1到30％，可以防止由于薄膜晶体管的弯曲应力导致的破坏和剥落。
具有这种半导体膜的薄膜晶体管具有亚阈值系数(S值)，为0.35V/dec或更小，优选为0.25到0.09V/dec。上述薄膜晶体管的迁移率为10cm2/Vs或以上。
在包括借助这种TFT的十九级环形振荡器的情况下，在3到5V的施加电源电压下，该十九级环形振荡器具有1MH或以上的振荡频率的特性，优选为100MHz或以上。在3到5V的施加电源电压下，每一级反相器的延迟时间是26ns，优选为0.26ns或更小。
薄膜集成电路具有极薄的半导体膜作为有源区，因此，和由硅晶片形成的IC芯片相比可以进一步降低薄膜集成电路的厚度。薄膜集成电路的特定厚度是0.3到3μm，一般是大约2μm。
可以通过上述的结构给出TFT的功能；优选形成第一层间绝缘膜127和第二层间绝缘膜129。在第一层间绝缘膜127中的氢可以弥补由于激光、悬挂键等导致的半导体膜的损坏。也就是，可以获得由氢产生的端接效应。作为第一层间绝缘膜127，可以使用具有氧或者氮的绝缘膜，例如氧化硅(SiOx)膜、氮化硅(SiNx)膜、氮氧化硅(SiOxNy)膜、氧氮化硅(SiNxOy)膜，(x＞y)(x，y ＝1，2...)等。
通过第二层间绝缘膜129可以改善平坦性。可以将有机材料或者无机材料用于第二层间绝缘膜129。作为有机材料，可以使用聚酰亚胺、丙烯酸、聚酰胺、聚酰亚胺酰胺(polyimideamide)、抗蚀剂；或者苯并环丁烯、硅氧烷、聚硅氨烷。硅氧烷包括通过硅(Si)和氧(O)的键形成的构架，其中包括至少含有氢的有机基团(例如烷基或者芳香烃)作为取代基，可替换地，可以使用氟代基团(fluoro group)作为取代基，进一步可替换地，可以使用氟代基团和至少含有氢的有机基团作为取代基。聚硅氨烷是由包含具有硅(Si)和氮(Ni)的键的聚合材料作为起始材料的液体材料制成的。作为无机材料，可以使用具有氧或者氮的绝缘膜，例如氧化硅(SiOx)膜、氮化硅(SiNx)膜、氮氧化硅(SiOxNy)膜、氧氮化硅(SiNxOy)膜，(x＞y)(x，y＝1，2...)等。可以由包括上述绝缘膜的层状结构形成第二层间绝缘膜129。在借助于有机材料形成第二层间绝缘膜129的情况下，改善了第二层间绝缘膜129的平坦性；然而，增加了第二层间绝缘膜129的湿气或者氧的吸收水平。为了防止上述，优选在有机材料上形成具有无机材料的绝缘膜。在使用包括氮的绝缘膜的情况下，除了湿气之外还可以防止碱离子例如Na的渗透。
更优选地，形成覆盖布线130的第四绝缘膜131。因为安装有薄膜集成电路的大部分商品是通过手触摸的，所以存在这样的担心，即碱离子例如Na被扩散。因此，作为第四绝缘膜131，可以使用具有氧或者氮的绝缘膜，例如氧化硅(SiOx)膜、氮化硅(SiNx)膜、氮氧化硅(SiOxNy)膜、氧氮化硅(SiNxOy)膜，(x＞y)(x，y＝1，2...)等，一般，优选使用氧氮化硅(SiNxOy)膜。
其后，在薄膜集成电路101之间形成凹槽(还称为开口部分)105。可以通过切片、划线、使用掩模的刻蚀等形成具有圆形形状(对应于所谓的孔)、矩形形状(对应于所谓的缝隙)等的凹槽105。在使用切片的情况下，通常使用采用切片装置(所谓的切片机)的刀片切割方法。刀片是嵌入了金刚石磨粒的磨刀石，其具有大约30到50μm的宽度。通过高速旋转刀片来分开TFT层103。作为划线方法，可以使用金刚石划线方法和激光划线方法。在使用刻蚀方法的情况下，可以通过曝光和显影工艺形成要利用干法刻蚀或者湿法腐蚀来刻蚀的掩模图案分开TFT层103。在进行干法刻蚀中可以使用大气等离子体方法。如上述的，可以在薄膜集成电路101之间形成凹槽105。
凹槽105并不总是形成在每个薄膜集成电路之间，而是形成在设有多个薄膜集成电路的区域之间。
如图5所示，可以在TFT层103中形成开口部分108。除了设有充当沟道形成区的导电膜的区域以外需要形成开口部分。通过使用凹槽和开口部分，可以调整凹槽105的尺寸和数量，并可以减少去除释放层所需的时间。开口部分可以是圆形形状、矩形形状等。开口部分的形状或数量不局限于图5所示出的。
在薄膜集成电路101的边界处选择性地形成凹槽的情况下，除了薄膜集成电路之间的凹槽105的区域之外保留了绝缘膜、导电膜等。这种保留的绝缘膜、导电膜等被称为连接区106。连接区106可以具有使薄膜集成电路彼此集成在一起的功能。因此，连接区106可以具有绝缘膜或者导电膜，并可以被形成为具有单层结构或层状结构。
在不设有释放层102的区域104处将薄膜集成电路101固定到绝缘衬底100。因此，薄膜集成电路101不脱离绝缘衬底100。
如图2A到2C所示，在该状态下去除释放层102。图2A是顶视图。图2B是沿着线a-b图2A的截面图。图2C沿着线c-d图2A的截面图。
引入用于去除释放层102的刻蚀剂115。作为刻蚀剂115，可以使用含卤素氟化物的气体或者液体。作为卤素氟化物，例如，可以使用CiF3(三氟化氯)。可以通过 的过程制备CiF3。根据反应空间的温度(沸点11.75℃)CiF3可以是液体。在该例子中，通过使用含卤素氟化物的液体可以采用湿法腐蚀。作为包括另一卤素氟化物的气体，可以使用包括混合有ClF3的氮等的气体。
刻蚀剂既不局限为CiF3也不局限为卤素氟化物。可以使用刻蚀释放层102而不是基底绝缘膜的任何材料作为刻蚀剂。例如，可以使用含氟的等离子体处理气体，例如CF4、SF6、NF3、或F2。作为其它的刻蚀剂，可以使用强碱溶液，例如四甲基氢氧化铵(TMAH)。
当遵循下述条件时，即在通过含卤素氟化物的气体例如ClF3化学地去除释放层102的情况下，对于释放层102使用被选择性刻蚀的材料，以及对于基底膜使用不被刻蚀的材料时，释放层102和基底绝缘膜的组合不局限于上述的材料。
在该实施例中，可以通过使用降压CVD装置去除释放层102，该装置在这样的条件下，但不是专门地，即ClF3(三氟化氯)气体的刻蚀剂、350℃的温度、300sccm的流量、6Torr的大气压力、和3小时的时间，可以同时处理如图15所示的多个衬底。通过降压CVD装置，可以改善薄膜集成电路的批量生产率。
作为图15所示的降压CVD装置，使用可以处理多个衬底100的钟形罩89。从气体引导管引入ClF3115，并从排放管92排放多余的气体。不存在这样的担心，即薄膜集成电路被汲取到排放管92中，因为薄膜集成电路和绝缘衬底100集成在一起。
另外，可以将加热装置，例如加热器91设置到降压CVD装置的一侧。通过加热装置，可以在100到300℃的处理温度下增加释放层102和刻蚀剂的反应速度。因此，可以减少刻蚀剂使用，并可以减少处理时间。
通过引入这种刻蚀剂，可以逐渐反向地去除释放层102。
当引入刻蚀剂时，设置气体流速、温度等，使得不刻蚀TFT层103。在该实施例中使用的ClF3可以选择性地去除释放层102，因为它具有选择性地刻蚀硅的特性。为了不刻蚀TFT层103，优选使用包括氧或者氮的绝缘膜作为基底绝缘膜。由于反应速度的差异，也就是释放层和基底绝缘膜之间的选择比大；所以可以容易地去除释放层102，同时保护薄膜集成电路。在该实施例中，通过在TFT层103、以及层间绝缘膜的露出侧表面、栅绝缘膜、布线等的上面和下面设置的氮氧化硅等可以防止TFT层和刻蚀剂的反应。
参考图3A到4C解释去除释放层102之后的过程。如图3A所示，去除释放层102。然后，如图3B所示，粘贴设有粘接表面140的装置用于固定薄膜集成电路101。作为用于提供粘接表面的装置，可以使用硅橡胶、全氟弹性体(perfluoroelastomer)、FluonAflas、Teflon橡胶等。特别地，全氟弹性体和Fluon Aflas具有高耐热性和高耐化学性，因此优选使用它们。
其后，如图3C所示，分开(还称为脱离)绝缘衬底100。在该例子中，将设有粘接表面140的装置的粘接强度设置为高于不设有释放层的区域104的粘接强度。注意，在绝缘衬底100上直接形成没有设有释放层的区域104以具有强粘附力，以及因此可以在绝缘衬底100上保留没有设有释放层的区域104。也就是，可以设置没有设有释放层的区域104的粘接强度，以便抵制绝缘衬底100的分开。通过连接区106使薄膜集成电路彼此连接。
可以再利用分开的绝缘衬底100。因此，可以减少薄膜集成电路的成本。在再利用绝缘衬底100的情况下，期望控制绝缘衬底100，以不受到切片、划线等的损坏。然而，尽管受到了损坏，但是可以使用将要平面化的由涂覆或者微滴排放形成的有机树脂或者无机膜。微滴排放是使混合有用于导电膜或者绝缘膜的材料的成分的液滴(还称作点)排放(喷射)的方法。根据它的系统，该方法还被称为喷墨方法。可以抛光绝缘衬底100，以去除凹槽105并执行平面化工艺。
如图4A所示，可以用粘接剂142将薄膜集成电路粘贴到另一底层142上。另一底层142优选是柔性衬底。作为柔性衬底，可以使用由塑料制成的衬底，以聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)为代表；或者具有柔性的合成树脂例如丙烯酸制成的衬底。
作为粘接剂141，可以使用粘接剂，例如热固化树脂、紫外线固化树脂、环氧树脂粘接剂、或者树脂添加剂；双面胶带等。
移动到柔性衬底可以改善薄膜集成电路的柔性和断裂强度。和形成在绝缘衬底100上的薄膜集成电路相比，可以在柔性衬底上形成具有轻重量、薄厚度和高柔性的薄膜集成电路。
另一衬底142可以是在其上安装了薄膜集成电路的商品的表面。也就是，通过去除绝缘衬底100可以在商品上安装薄膜集成电路。因此，可以降低薄膜集成电路的厚度，并可以降低安装有薄膜集成电路的商品的厚度和重量。
如图4B所示，去除设有粘接表面140的装置。因此，将设有粘接表面140的装置的粘接强度设置为低于粘接剂141的粘接强度。
最后，如图4C所示，通过切片、划线、或者激光切割方法切割薄膜集成电路。例如可以借助于在另一底层142吸收的激光切割薄膜集成电路。作为激光器，可以使用CO2激光器。
另外，可以将有机树脂例如环氧树脂填充到薄膜集成电路的一侧的外围。因此，可以保护薄膜集成电路不受外面的影响，并且该薄膜集成电路变成能够容易便携的形式。
可以将薄膜集成电路切割成5mm见方(25mm2)或更小，优选为0.3mm见方(0.09mm2)到4mm见方(16mm2)。
在这种绝缘衬底100上形成薄膜集成电路的情况下，对母衬底形状没有限制，这不同于从圆形硅晶片得到的IC芯片。因此，薄膜集成电路的批量生产是可以的。而且，由于可以再利用绝缘衬底100所以可以降低成本。
不同于硅晶片形成的IC芯片，根据本发明的薄膜集成电路具有这样的特性，即作为有源区的半导体膜具有一般为40到170nm的厚度，优选为50到150nm，并被形成为具有极薄的厚度。因此，在安装到商品上的情况下，难以确定薄膜集成电路是否存在于商品中，这导致防止改变。
可以将这种薄膜集成电路移动到柔性衬底，因此和通过硅晶片形成的IC芯片相比其很难破损。因此可以改善薄膜集成电路的强度。
由于根据本发明的薄膜集成电路不具有硅晶片，所以它可以接收高敏感信号，而不必担心电子波吸收，这不同于硅晶片形成的IC芯片。
由于根据本发明的薄膜集成电路不具有硅晶片，所以它对光可以是透明的。结果，即使薄膜集成电路安装在商品的印刷表面上，它也不损坏商品的设计。
根据本发明的薄膜集成电路可以从天线获得电功率或者信号。天线可以形成在薄膜集成电路上。另外，可以将独立设置到衬底的天线粘贴到薄膜集成电路上。如这里使用的，术语“粘贴”指的是除了用粘接剂接合之外的通过具有粘接特性的材料固定。
具体地，具有薄膜集成电路的芯片，也就是IDF芯片，具有不同的种类，例如非接触式IDF芯片(还称为无线标签)、形成不用天线而连接到外部电源的端子的接触式IDF芯片、和混合式IDF芯片，其是非接触式和接触式的混合物。可以将在该实施例中解释的薄膜集成电路应用到非接触式IDF芯片、接触式IDF芯片和混合式IDF芯片中的任何一种。
也就是，用于制造薄膜集成电路的方法具有防止非接触式IDF芯片、接触式IDF芯片和混合式IDF芯片中的任何一种散开的效应。
为了在绝缘衬底100上形成薄膜集成电路，对于母衬底形状没有限制，这不同于由圆形硅晶片形成的IC芯片。因此，改善了薄膜集成电路的批量生产率，并可以实现薄膜集成电路的批量生产。因此，可以降低薄膜集成电路的成本。薄膜集成电路的单价非常低，因此薄膜集成电路可以产生非常大的利润。
将从具有12英寸直径的硅晶片得到的薄膜集成电路的数量等和从7300×9200mm2的玻璃衬底所得到的进行比较。硅晶片的面积大约是73000mm2，而玻璃衬底的面积是672000mm2。玻璃衬底大约是硅晶片的9.2倍大。当不考虑通过切割衬底所消耗的面积时，通过运算可以从玻璃衬底获得大约672000块1mm见方的薄膜集成电路。块的数量大约是硅晶片的9.2倍大。对于使用7300×9200mm2的玻璃衬底的情况的薄膜集成电路的批量生产，商业投资可以是使用具有直径为12英寸的硅晶片的情况的三分之一，因为使用玻璃衬底的情况的制造工艺的数量小于使用硅晶片的情况的制造工艺的数量。
实施例2
在该实施例中，解释了实施例1解释的薄膜集成电路的制造装置的实例。
图6示出了传送载体201、传送升降机202、带式运输机203、输送辊204、膜传送辊205、卸货载体206、卸货升降机207、辊208a，208b，208c和208d、操作估计装置209、膜传送辊210、对准装置211、和提升辊212。将相对于薄膜集成电路的上表面设有粘接表面的物体，也就是所谓的带，从膜传送辊205传送。
如图2A-C所示，通过从传送载体201运输，在带式运输机203上设置去除了释放层102的薄膜集成电路。然后，将通过连接区106连接的薄膜集成电路移置到对应于具有粘接表面的支撑衬底的输送辊204(输送辊204还对应于设有粘接表面用于固定薄膜集成电路的装置、用于按压集成电路的装置、和用于固定薄膜集成电路的装置)。通过硅树脂或者氟化物树脂可以形成输送辊204。特别地，可以使用硅橡胶、全氟弹性体、Fluon Aflas、Teflon橡胶等。特别地，全氟弹性体和Fluon Aflas具有高耐热性和高耐化学性，因此优选使用它们。
为了将输送辊204的粘接强度设置得比衬底100和没有设有释放层102的区域104之间的粘接强度高，仅移置薄膜集成电路并通过带式运输机203移动绝缘衬底104。注意，不设有释放层102的区域104的至少一部分可以留在绝缘衬底100上，因为它直接形成在绝缘衬底上。也就是，可以设置没有设有释放层102的区域104的粘接强度，以便抵制绝缘衬底100的分开。
可以收集绝缘衬底100重新使用。也就是，可以通过传送辊204有效地执行在图3B、3C、4A和4B中所示的过程。
其后，从膜传送辊205传送设有粘接表面的膜，例如Scotch胶带、Tackwell胶带(非常薄的单面胶带)、Double Tack胶带(非常薄的双面胶带)等，其每个都粘接到非常薄的膜上。这些膜优选对于刻蚀气体具有抵抗性并具有高耐热性。然后，可以将设有粘接表面的膜粘接到通过辊208a运输的薄膜集成电路上。作为设有粘接表面的膜，可以使用具有强粘接强度的膜，例如热熔膜。
可以将天线提供给设有粘接表面的膜。在该例子中，优选将对准装置提供到辊208a的附近。在天线和薄膜集成电路之间的距离彼此不同的情况下，天线可以提供给可延伸膜以粘贴到薄膜集成电路上同时拉伸该膜。
和膜粘贴在一起的薄膜集成电路通过辊208a等将前部传递到操作估计装置209。此时，可以确认薄膜晶体管的操作。例如，当运输薄膜集成电路时，通过使用读写器作为操作估计装置记录预定的信号，并可以根据薄膜集成电路是否返回信号的事实确认操作。
由于在使用7300×9200mm2的玻璃衬底形成薄膜集成电路的情况下，可以制造大约672000块1mm见方的ID标签，所以可以对任意选择的薄膜集成电路进行确认操作。
其后，可以从膜传送辊210传送充当保护膜的膜(保护膜)，例如用于层叠的膜，Scotch胶带、Tackwell胶带(非常薄的单面胶带)、Double Tack胶带(非常薄的双面胶带)等，其每个都粘接到非常薄的膜上。这些膜优选对于刻蚀气体具有抵抗性并具有高耐热性。通过对准装置211，例如CCD照相机，控制粘接的对准，并将保护膜粘接到薄膜集成电路。
最后，通过提升辊212将完整的薄膜集成电路提升。
其后，如图4C所示，当薄膜集成电路安装到商品上时切割它。因此，可以运输或者交换处于通过提升辊212提升的状态的薄膜集成电路。因此，可以容易地制造、运输或者交换5mm见方(25mm2)或更小，优选为0.3mm见方(0.09mm2)到4mm见方(16mm2)的非常精细的薄膜集成电路而不会使其散开。
实施例3
在该实施例中，解释了通过使用按压薄膜集成电路的装置作为固定装置制造薄膜集成电路的方法。在该实施例中，不再另外描述和实施例1中类似的结构，例如薄膜集成电路，而是解释其它的结构。
如图7A所示，如同实施例1的情形，通过在绝缘衬底100上顺序形成释放层102和具有半导体膜作为有源区的TFT层103来形成多个薄膜集成电路101。图7B是沿着线a-b图7A的截面图，而图7C是沿着线c-d图7A的截面图。
不同于实施例1，可以不提供没有设有释放层102的区域。也就是，在绝缘衬底100的整个表面上形成释放层102。因此，连接区106可以占据大面积。
在形成TFT层103之后，形成凹槽105，如同实施例1的情形。
其后，粘贴用于按压薄膜集成电路的装置150。如这里使用的，术语“粘贴”指的是除了用粘接剂接合之外的通过粘接特性固定。通过硅树脂或者氟化物树脂可以形成用于按压薄膜集成电路的装置。特别地，可以使用硅橡胶、全氟弹性体、Fluon Aflas、Teflon橡胶等。特别地，全氟弹性体和Fluon Aflas具有高耐热性和高耐化学性，因此优选使用它们。
将开口部分151提供给用于按压薄膜集成电路的装置150。开口部分151可以是圆形形状、矩形形状等，其不局限于图7所示的。将开口部分151形成为和凹槽105交叠。注意，开口部分151的形状、尺寸或者数量可以不和凹槽105的相同。因此，可以设置开口151的形状、尺寸或者数量，使得可以引入用于去除释放层102的刻蚀剂。另外，可以同时形成开口部分151和凹槽105。
其后，在粘贴按压薄膜集成电路的装置的状态下将刻蚀剂115引入到开口部分151和凹槽105，以去除释放层。作为刻蚀剂，使用不和按压薄膜集成电路的装置反应的试剂。特定的刻蚀剂、处理时间等可以参考实施例1。然后，分开绝缘衬底100。
如上所述，借助于按压薄膜集成电路的装置150可以防止薄膜集成电路散开。
其后，如图8A到8C所示，借助于粘接剂141可以将薄膜集成电路粘贴到另一底层142上。图8B是沿着线a-b图8A的截面图，而图8C是沿着线c-d的截面图。然后去除按压薄膜集成电路的装置150。因此，将按压薄膜集成电路的装置150的粘接强度设置为低于粘接剂141的粘接强度。
如图9A到9C所示，通过切片、划线或者激光切割方法分开薄膜集成电路。图9B是沿着线a-b图9A的截面图，而图9C是沿着线c-d图9A的截面图。
可以将有机树脂例如环氧树脂填充到薄膜集成电路的一侧的外围。因此，薄膜集成电路可以被保护不受外面的影响并变成能够容易便携的形式。
可以将薄膜集成电路切割成5mm见方(25mm2)或更小，优选为0.3mm见方(0.09mm2)到4mm见方(16mm2)。
在这种绝缘衬底100上形成薄膜集成电路的情况下，对母衬底形状没有限制，这不同于从圆形硅晶片得到的IC芯片。因此，薄膜集成电路的批量生产是可以的。而且，由于可以再利用绝缘衬底100，所以可以降低成本。
不同于硅晶片形成的IC芯片，根据本发明的薄膜集成电路具有这样的特性，即薄膜集成电路具有厚度一般为40到170nm、优选为50到150nm的半导体膜作为有源区，并被形成为具有非常薄的厚度。因此，难以确定薄膜集成电路是否存在于被安装在商品上的情况下，其导致防止变化。
在改善这种低轮廓薄膜集成电路的强度的情况下，可以将薄膜集成电路移动到柔性衬底。因此，和通过硅晶片形成的IC芯片比较，薄膜集成电路具有难以损坏的特性。
由于根据本发明的薄膜集成电路不具有硅晶片，所以和通过硅晶片形成的IC芯片比较，它可以接收敏感信号，而不必担心电子波吸收。
由于根据本发明的薄膜集成电路不具有硅晶片，所以它对于光可以是透明的。因此，薄膜集成电路不损坏商品的设计，即使它安装在商品的印刷表面上。
根据本发明的薄膜集成电路可以从天线获得电功率或者信号。可以在薄膜集成电路上形成天线。另外，可以将独立设置到衬底的天线粘贴到薄膜集成电路上。如这里使用的，术语“粘贴”指的是除了用粘接剂接合之外的通过粘接特性固定。
也就是，用于制造薄膜集成电路的方法可以防止非接触式IDF芯片、接触式IDF芯片、和混合式IDF芯片中的任何一种散开。
实施例4
在该实施例中，解释实施例3中解释的薄膜集成电路的制造装置。
图13A到13E示出了传送载体401、衬底载送臂400、夹具403、刻蚀剂引入腔室405、刻蚀剂入口406、刻蚀出口407、夹具载送臂408、带式运输机410、膜传送辊411、提升辊412、膜传送辊413、和对准装置414。
如图13A所示，借助于传送升降机402从传送载体401运输去除释放层102之前的薄膜集成电路。此时，可以在没有通过释放层102散开的情况下运输薄膜集成电路。
如图13B所示，形成在绝缘衬底100上的薄膜集成电路被支撑在提起的衬底载送臂400之间，并被放置在刻蚀剂引入腔室405中。可替换地，形成在绝缘衬底100上的薄膜集成电路被掘起，并放置在腔室405的下部。不局限于使用衬底载送臂400。可以使用可以将形成在绝缘衬底100上的薄膜集成电路放置在腔室405中的任何装置。
此时，将夹具403放置在腔室405中。优选以这样的方式放置夹具，即由于夹具是可移动的，所以夹住夹具的一侧。夹具403可以由硅树脂或者氟化物树脂形成。特别地，可以使用硅橡胶、全氟弹性体、Fluon Aflas、Teflon橡胶等。沿着薄膜集成电路之间的区域即凹槽105设置开口部分(对应于参考数字151)。如图13D所示，当腔室405关闭时，在薄膜集成电路处按压夹具403。夹具403充当按压薄膜集成电路的装置。
在这种状态下，刻蚀剂从刻蚀剂入口406引入并从刻蚀剂出口407排出。刻蚀剂穿过提供给位于腔室405上面用于按压薄膜集成电路的装置的开口部分，并去除释放层102，以分开绝缘衬底100。可以再利用分开的绝缘衬底。此时，可以通过夹具等取出留在腔室405中的绝缘衬底100。如上所述，有效地执行图7所示的过程。
在去除释放层102之后，如图13E所示，将薄膜集成电路粘接到夹具载送臂408和要移动的夹具403。作为夹具403，例如可以使用硅橡胶。通过夹具403可以防止薄膜集成电路散开。
其后，将薄膜集成电路运输到设有粘接表面的膜，例如Scotch胶带、Tackwell胶带(非常薄的单面胶带)、Double Tack胶带(非常薄的双面胶带)等，其每个都粘接到非常薄的膜上并从膜传送辊411传送。因此将夹具403的粘接强度设置为低于设有粘接表面的膜的粘接强度。
可以将天线提供给设有粘接表面的膜。在天线和薄膜集成电路的距离彼此不同的情况下，天线可以提供给可延伸膜并粘贴到薄膜集成电路上同时拉伸该膜。
如上所述，有效地执行图8A到8C所示的过程。
其后，从膜传送辊413传送充当保护膜的膜(保护膜)，例如Scotch胶带、Tackwell胶带(非常薄的单面胶带)、Double Tack胶带(非常薄的双面胶带)等，其每个都粘接到非常薄的膜上。这些膜优选对于刻蚀气体具有抵抗性并具有高耐热性。通过对准装置414，例如CCD照相机，控制粘接的对准，并将保护膜粘接到薄膜集成电路。
最后，通过提升辊412将完整的薄膜集成电路提升。
其后，如图9A到9C所示，当薄膜集成电路安装到商品上时切割它。因此，可以运输或者交换处于通过提升辊412提升的状态的薄膜集成电路。因此，可以容易地制造、运输或者交换5mm见方(25mm2)或更小，优选为0.3mm见方(0.09mm2)到4mm见方(16mm2)的非常精细的薄膜集成电路而不会使其散开。
可以将操作估计装置209安装到在该实施例中解释的制造装置上。
实施例5
在该实施例中，解释用于制造薄膜集成电路的方法，该方法结合了实施例1解释的用于提供不设有释放层的区域的方法(该方法用于部分地形成释放层)和实施例3解释的按压薄膜集成电路的装置。
如图10所示，将用于按压设有开口部分151的薄膜集成电路的装置150粘贴到设有区域104的薄膜集成电路101上，该区域104不设有释放层102和连接区106。
其后，如图11A和11B所示，将刻蚀剂115引入到开口部分151和凹槽105以去除释放层102。图11A是沿着线a-b图10的截面图，而图11B是沿着线c-d图10的截面图。
然后，在借助于按压薄膜集成电路的装置150薄膜集成电路没有散开的状态下分开绝缘衬底100。因此，设置用于粘贴按压薄膜集成电路的装置150的粘接剂的粘接强度，以抵制绝缘衬底100的分开。
如图12A到12C所示，借助于粘接剂141将薄膜集成电路粘贴到另一底层142上。图12B是沿着线a-b图12A的截面图，而图12C是沿着线c-d图12A的截面图。
其后，去除按压薄膜集成电路的装置150。将按压薄膜集成电路的装置150的粘接强度设置为低于粘接剂141的粘接强度。
然后，通过切片、划线或者激光切割方法切割薄膜集成电路101。
可以将有机树脂例如环氧树脂填充到薄膜集成电路的一侧的外围。因此薄膜集成电路可以被保护不受外面的影响并变成能够容易便携的形式。
可以将薄膜集成电路切割成5mm见方(25mm2)或更小，优选为0.3mm见方(0.09mm2)到4mm见方(16mm2)。
如上所述，实施例1到3可以彼此自由组合。
实施例6
在该实施例中解释用于制造天线的方法。
首先解释将天线提供给用于天线的衬底(天线衬底)的情况。
如图22所示，在天线衬底501上形成天线502。作为天线衬底501，优选使用玻璃衬底，例如硼硅酸钡玻璃或者硼硅酸铝玻璃、石英衬底、或者具有柔性的由丙烯酸或者塑料例如聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)制成的衬底。由于天线衬底优选是薄的，因此优选使用膜形式的衬底。参考图22的在天线衬底上形成以矩形形状缠绕的天线的情况；然而，天线的形状或者长度不局限于此。例如，天线可以是圆形或者线形形状。另外，可以通过通信频率选择天线的长度。
可以通过印刷方法、溅射方法、微滴排放方法、电镀方法、光刻法和使用金属掩模的汽相沉积方法中的任何一种；或者组合了上述方法的方法来形成天线。通过使用组合了上述方法的方法，通过光刻法或者汽相淀积方法形成第一天线和通过电镀方法(无电镀或者电镀)形成覆盖第一天线的第二天线可以形成层叠的天线。在通过微滴方法或者印刷形成天线的情况下，因为不需要对导电膜构图，所以可以减少制造工艺的数目。
作为用于天线的材料，可以使用导电材料，例如Ag(银)、Al(铝)、Au(金)、Cu(铜)、Pt(铂)。在担心上述任何一种材料具有高布线电阻的情况下，可以通过增加天线的厚度减小布线电阻。当天线形成区域大时，可以通过增加天线的宽度减小布线电阻。如上所述，可以通过形成层叠的天线和用低电阻的材料覆盖天线减小布线电阻。另一方面，在使用尽管具有低电阻而仍担心分散的导电材料例如Cu的情况下，优选形成绝缘膜以覆盖将要设有天线的表面和/或Cu的外围。
利用微滴排放方法，可以通过从喷嘴滴下混合到作为溶剂的十四烷中的Ag来形成天线。在该例子中，可以在天线衬底上形成由氧化钛(TiOx)制成的基底膜来改善Ag的粘附性。
优选给天线提供连接端子503。通过连接端子503可以容易地将天线连接到薄膜集成电路。连接端子并不总是需要被提供，并且不局限于图22所示的形状或者配置。
通过向天线施加压力可以改善天线的平坦性。因此，可以降低天线的厚度。除了施加压力，还可以给天线施加热。而且，可以同时进行加压过程和加热过程。在通过微滴排放形成天线并需要加热过程去除溶剂的情况下，优选同时进行加压过程和加热过程。
给天线衬底提供凹槽，并且天线可以形成在凹槽中。由于天线可以形成在凹槽中，所以可以降低天线衬底和天线的厚度。
可以在天线衬底的两侧上形成天线。在该例子中，可以根据与上述相同的过程在天线衬底的两侧上形成天线。因此，由于可以将天线的长度制作得更长，所以可以延伸通信距离并且可以改善通信灵敏性。
可以从图6所示的膜传送辊205或者图13所示的膜传送辊411传送根据上述形成的天线衬底。
参考图23解释和薄膜集成电路集成在一起形成天线的情况。如同上述实施例中的情况，在绝缘衬底100上形成具有布线130的TFT层103。然后，形成覆盖布线130的绝缘膜505。绝缘膜505由包括氧或者氮的单层或者层叠的绝缘膜形成，例如氧化硅(SiOx)膜、氮化硅(SiNx)膜、氮氧化硅(Si0xNy)膜、氧氮化硅(SiNxOy)膜，(x＞y)(x，y＝1，2...)等。在使用担心分散的导电材料例如Cu作为天线材料的情况下，优选将天线形成为至少具有含氮的绝缘膜。因为和薄膜集成电路安装在一起的大部分商品是用手触摸的，所以优选将绝缘膜505形成为至少具有含氮的绝缘膜。
其后，形成天线502。对于关于天线的材料和制造天线的装置的信息，参见参考图22的解释。
将开口部分提供给绝缘膜505，以连接布线130和天线502。此时，开口部分可以被形成为位于连接端子503下面。
解释在绝缘膜505上形成天线的情况。然而，可以由一层形成天线502和布线130。
通过安装以这种方式形成的天线，可以形成非接触式IDF芯片和混合式IDF芯片。
实施例7
在该实施例中，解释安装有薄膜集成电路的商品。
为了维持安全性，解释将具有薄膜集成电路的芯片安装到各种商品上的情况。可以将维持安全性考虑为防止偷窃和伪造。
作为防止偷窃的例子，解释将非接触式IDF芯片安装到包上的情形。如图16A所示，将非接触式IDF芯片300安装到包301上。例如，IDF芯片可以安装到包的底部或者一侧等的一部分上。由于非接触式IDF芯片非常薄和小，所以它可以安装到包上而不破坏包的设计。另外，由于非接触式IDF是半透明的，所以小偷很难确定非接触式IDF芯片300是否安装在包上。因此，降低了小偷从包去除非接触式IDF芯片300的担心。
在安装有非接触式IDF芯片300的包301被偷走的情形下，如图16B所示，通过使用GPS(全球定位系统)可以获得关于包的实际位置的信息。GPS是这样的系统，该系统捕获从人造卫星302发送的信号，得到时间差，然后根据时间差来定位。可以通过电子装置例如蜂窝式电话303接收来自人造卫星的信息，并可以在蜂窝式电话303上显示关于包的实际位置的信息。
除了被盗物品之外，还可以通过GPS获得关于遗忘财产和丢失财产的实际位置的信息。
除了包之外，车辆例如汽车或者自行车、手表、或附件也可以安装有IDF芯片。
作为防止伪造的例子，解释将IDF芯片安装到护照、驾驶执照等上的情况。
图17A示出了安装有IDF芯片300的护照311。在图17A中，将IDF芯片300安装到护照的封面上；然而，IDF芯片300还可以安装到另外的页上。进一步地，由于IDF芯片300是半透明的，所以它可以安装到封面上。通过在材料例如封面之间夹入可以将IDF芯片安装到封面的内部。
图17B示出了安装有IDF芯片300的驾驶执照312。在图17B中，可以将IDF芯片300安装到驾驶执照的内部。而且，由于IDF芯片300是半透明的，所以它可以安装到驾驶执照的印刷表面上。例如，可以将IDF芯片安装到驾驶执照的印刷表面上并用层叠膜覆盖。可替换地，可以将IDF芯片夹在形成驾驶执照的材料之间，以便安装到驾驶制造的内部。
通过将IDF芯片安装到上述商品，可以防止伪造。另外，通过将IDF芯片安装到上述包也可以防止伪造。而且，由于使用了非常薄和小的IDF芯片，所以它不破坏护照、驾驶执照等的设计。而且，由于IDF芯片是半透明的，所以它可以安装到表面。
通过使用IDF芯片，可以容易地控制护照、驾驶执照等。由于可以在IDF芯片中存储信息，而不用将信息直接写入护照、驾驶执照等中；所以可以保护隐私。
由于IDF芯片非常薄和小并具有柔性，所以它可以以片状形式安装到商品上。例如，IDF芯片以片状形式安装到作为商品的纸币上的情形。
如图18所示，将非接触式IDF芯片300安装到纸币313。图18示出了将IDF芯片安装到纸币的内部；然而，它可以暴露于纸币的表面。
可以利用墨水印刷包含IDF芯片的纸币。而且，IDF芯片可以分散到化学制剂和用于纸币的材料的混合物中，以形成安装有多个IDF芯片的纸币。由于可以以低成本制造IDF芯片，所以尽管将多个IDF芯片安装到纸币，也没有增加纸币的成本。
除了纸币之外，证券例如股票、支票，或者硬币也可以安装有IDF芯片。
由于这类片状商品经常被弯曲，所以考虑IDF芯片的弯曲应力。
例如，对于沿长轴方向弯曲安装有IDF芯片的纸币的情形作出解释。通常，片状商品易于弯曲或者容易沿长轴弯曲，因此使用沿长轴弯曲商品的情形。在弯曲的状态中，优选设置包括在IDF芯片300中的薄膜晶体管的源区、沟道区和漏区，使得弯曲方向垂直于载流子的移动方向。也就是，将薄膜晶体管的源区、沟道形成区和漏区设置成垂直于弯曲方向。因此，可以防止由于薄膜集体管的弯曲应力导致的损坏和脱落。
在如图14所示的使用利用激光照射的结晶半导体膜的情况下，优选激光扫描方向(X轴方向)垂直于弯曲方向。
通过在该方向上弯曲IDF芯片，IDF芯片，尤其是薄膜晶体管没有被破坏，并可以尽可能地减少位于载流子的移动方向上的晶粒间界。因此，薄膜晶体管的电特性，尤其是薄膜晶体管的迁移率可以得到改善。
通过将薄膜集成电路中的图案化的半导体膜所占据的面积的比例设置为1到30％，可以防止由于薄膜晶体管的弯曲应力导致的损坏和脱落。
然后，解释将IDF芯片安装到产品例如食品以进行安全控制的情形。
图19示出了安装有非接触式IDF芯片300的标签320和粘贴有标签320的肉类包装(meet pack)321。IDF芯片300可以安装到标签的表面或者标签的内部。在新鲜食品例如蔬菜的情况下，可以将IDF芯片安装到覆盖新鲜食品的塑料食品包裹上。
在将IDF芯片安装到标签的情况下，可以增加天线的尺寸。随着天线尺寸的增加，可以延伸至读出器的通信距离，并可以改善通信灵敏性。
可以将基本信息，例如生产区、生产者、加工日期、有效期等；还有例如使用产品的配方的应用信息记录到IDF芯片。可以用不可写存储器例如掩模ROM记录基本信息，因为它不需要被改写。而且，可以通过可重写和可擦除存储器例如EEROM记录应用信息。
为了实施食品的安全控制，重要的是在加工之前知道动物或者植物的状态。因此，可以将IDF芯片嵌入动物或者植物中，以通过读出器获得有关动物或者植物的信息。关于动物或者植物的信息是养殖区、饲料、饲养员、存在或者不存在传染病等。
如果将产品的价格记录在IDF芯片中，则和使用常规条形码的方法相比可以更容易和更简单地为产品付费。例如，可以同时支付安装有IDF芯片的多个产品。在读取多个IDF芯片的情形下，需要将抗碰撞功能安装到具有读出器功能的寄存器。
根据IDF芯片的通信距离，即使寄存器和产品之间的距离很远也可以为产品付费。而且，IDF芯片对于防止入店行窃是有用的。
另外，可以将IDF芯片和其它的信息媒介例如条形码或者磁带结合使用。例如，可以将不需要改写的基本信息记录在IDF芯片上，而需要更新的信息，例如折扣价格或者处理价格，可以记录在条形码上。
安装IDF芯片能够增加可以提供给消费者的信息。因此，消费者可以不用担心地购买产品。
为了控制后勤，解释将非接触式IDF芯片安装到产品例如啤酒瓶的情形。如图20A所示，将IDF芯片300安装到啤酒瓶326。例如，借助于标签325可以安装IDF芯片300。在将IDF芯片300安装到标签的情形下，可以增加天线的尺寸。因此，可以延伸通信距离，并可以改善通信灵敏性。
IDF芯片记录基本信息，例如制造日期、制造区域、所用材料等。通过使用不可重写的存储器，例如掩模ROM，可以记录这类基本信息，因为基本信息不需要改写。此外，IDF芯片记录单个信息，例如每个啤酒瓶的交货目的地、交货日期等。例如，如图20B所示，可以在沿着带式运输机327移动每个啤酒瓶穿过写入装置328的同时记录每个交货目的地和交货日期。可以通过可重写和可擦除的存储器例如EEROM来记录这类单个信息。
由于每个容器都被传送，所以可以将IDF芯片安装到每个容器或者多个容器的每一个以记录单个信息。
可以构造这样的系统，在该系统中当将关于购买的产品的信息通过网络从交货目的地发送到后勤控制中心时，通过写入器、控制写入器的个人计算机等计算将要记录到IDF芯片的交货地址或交货日期。
能够记录有多个交货目的地的饮料(beverage)可以减少手输入的时间，由此借助于安装IDF芯片降低了由于通过手输入导致的输入错误。而且，可以降低作为后勤领域最大的成本的人员成本。通过安装IDF芯片，可以以低成本用很少的错误实现后勤控制。
可以在交货目的地记录应用信息，例如伴有啤酒的食品、使用啤酒的配方等。因此，还可以对食品等作广告，以带动消费者的购买倾向。通过以这种方式安装IDF芯片，能够增加可以提供给消费者的信息，并且消费者可以不用焦虑地购买产品。
然后，解释安装有IDF芯片的制造物品和根据用于控制制造的IDF芯片的信息控制的制造装置(制造机器人)。
目前，存在很多制造原始产品的情形。在该例子中，通过基于产品的原始信息的生产线制造原始产品。例如，在可以自由选择门的油漆颜色的汽车生产线中，将IDF芯片安装到汽车的一部分上，并基于来自IDF芯片的信息控制喷漆装置。可以分别制造根据购买者的意愿喷漆的汽车。由于安装了IDF芯片，因此不需要预先调整将汽车注入到生产线的顺序和相同颜色的汽车的数量。而且，不需要设置用于控制汽车的顺序和数量以及和汽车的顺序及数量一起的喷漆装置的程序。因此，可以基于安装到汽车上的IDF芯片的信息单独操作制造装置。
如上所述，可以在很多地方使用IDF芯片。借助于记录到IDF芯片的信息，可以获得特定的制造信息，并可以根据该信息控制制造装置。
解释使用具有接触式IDF芯片的IC卡作为电子货币的模式。图21示出了借助于信用卡351结帐。信用卡351具有接触式IDF芯片350。设置寄存器352和读写器353。将关于贷记到信用卡351的帐目的钱的数量的信息存储在IDF芯片350中。读写器353可以不用接触读取关于钱的数量的信息，并将该信息传送给寄存器352。在确认贷记到信用卡353的帐目的钱的数量大于将要偿还的帐目之后，寄存器352偿还帐目。然后将有关信用卡余额的信息发送给读写器353。读写器353可以将有关信用卡余额的信息写入IDF芯片350中。
可以将能够输入个人标识号码的键354添加到读写器353，以控制第三人私自使用信用卡351的结算。
参考标记说明：
89：钟形罩，91：加热器，92：排放管，100：绝缘衬底，101：薄膜集成电路，102：释放层，103：TFT层，104：区域，105：凹槽，106：连接区，108：开口部分，115：刻蚀剂，121：绝缘膜，122：绝缘膜，123：绝缘膜，124：半导体膜，124(s)：源区，124(c)：沟道形成区，124(d)：漏区，127：层间绝缘层，129：层间绝缘层，130：布线，131：绝缘膜，140：装置，141：粘接剂，142：另一衬底，150：装置，151：开口部分，201：载体，202：升降机，203：带式运输机，204：输送辊，205：辊，206：载体，207：升降机，209：操作估计装置，210：辊，211：对准装置，212：辊，281：移动方向，282：激光斑点，283：路径，290：激光振荡器，291：光学系统，294：电镜，295：XY台，296：装置(控制装置)，300：非接触式IDF芯片，300：IDF芯片，301：安装了非接触式IDF芯片的包，302：人造卫星，303：蜂窝式电话，311：护照，312：驾驶执照，313：纸币，320：标签，321：包装，325：标签，326：啤酒瓶，327：带式运输机，328：写入器，350：温度，350：接触式IDF芯片，350：接触式IDF芯片，351：信用卡，352：寄存器，353：读写器，354：键，400：衬底移动臂，401：载体，402：升降机，403：夹具，405：刻蚀剂引入腔室，406：刻蚀剂入口，407：刻蚀剂出口，408：夹具载送臂，410：带式运输机，411：辊，412：辊，413：辊，414：对准装置，501：天线衬底，502：天线，503：连接端子，505：绝缘膜，128n：薄膜晶体管，128n：n沟道薄膜晶体管，128p：p沟道薄膜晶体管，208a：辊，208b：辊

Claims (35)

1、一种用于制造薄膜集成电路的方法，包括：
在绝缘衬底上选择性地形成释放层，
在释放层上形成多个薄膜集成电路；
通过在该多个薄膜集成电路中彼此相邻的薄膜集成电路之间的边界处形成开口部分露出释放层；
将包括卤素氟化物的气体或者液体引入到开口部分以去除释放层，其中将薄膜集成电路固定到绝缘衬底；
将该多个薄膜集成电路移置到具有粘接表面的第一底层；
分开绝缘衬底和该多个薄膜集成电路；以及
将薄膜集成电路移置到第二底层，该第二底层具有粘接强度比第一底层的粘接表面的粘接强度高的粘接表面。
2、根据权利要求1的方法，其中第一底层包括硅树脂或者碳氟树脂。
3、根据权利要求1的方法，其中第一底层是在其上具有硅树脂或者氟树脂的辊。
4、根据权利要求1的方法，其中第二底层是柔性衬底或者保护膜。
5、根据权利要求1的方法，其中天线形成在第二底层上面。
6、根据权利要求1的方法，其中该多个薄膜集成电路包括具有0.2μm或更小的厚度的半导体膜。
7、根据权利要求6的方法，其中通过激光照射结晶化半导体膜。
8、一种用于制造薄膜集成电路的方法，包括：
在衬底上选择性地形成释放层，
在释放层上形成多个薄膜集成电路；
通过在该多个薄膜集成电路中彼此相邻的薄膜集成电路之间的边界处形成开口部分露出释放层；
将包括卤素氟化物的气体或者液体引入到开口部分以去除释放层，其中将薄膜集成电路固定到绝缘衬底；
将该多个薄膜集成电路移置到具有粘接表面的第一底层；
分开衬底和该多个薄膜集成电路；以及
将薄膜集成电路移置到第二底层，该第二底层具有粘接强度比第一底层的粘接表面的粘接强度高的粘接表面。
9、根据权利要求8的方法，其中第一底层包括硅树脂或者碳氟树脂。
10、根据权利要求8的方法，其中第一底层是在其上具有硅树脂或者碳氟树脂的辊。
11、根据权利要求8的方法，其中第二底层是柔性衬底或者保护膜。
12、根据权利要求8的方法，其中天线形成在第二底层上面。
13、根据权利要求8的方法，其中该多个薄膜集成电路包括具有0.2μm或更小的厚度的半导体膜。
14、根据权利要求13的方法，其中通过激光照射结晶化半导体膜。
15、一种用于制造薄膜集成电路的方法，包括：
在衬底上选择性地形成释放层，
在释放层上形成多个薄膜集成电路；
通过在该多个薄膜集成电路中彼此相邻的薄膜集成电路之间的边界处形成开口部分露出释放层；
将包括卤素氟化物的气体或者液体引入到开口部分以去除释放层；
将该多个薄膜集成电路移置到具有粘接表面的第一底层；
分开衬底和该多个薄膜集成电路；
将薄膜集成电路移置到第二底层，该第二底层具有粘接强度比第一底层的粘接表面的粘接强度高的粘接表面；以及
去除第一底层。
16、根据权利要求15的方法，其中第一底层包括硅树脂或者碳氟树脂。
17、根据权利要求15的方法，其中第一底层是在其上具有硅树脂或者碳氟树脂的辊。
18、根据权利要求15的方法，其中第二底层是柔性衬底或者保护膜。
19、根据权利要求15的方法，其中天线形成在第二底层上面。
20、根据权利要求15的方法，其中该多个薄膜集成电路包括具有0.2μm或更小的厚度的半导体膜。
21、根据权利要求20的方法，其中通过激光照射结晶化半导体膜。
22、一种用于制造薄膜集成电路的方法，包括：
在衬底上选择性地形成释放层，
在释放层上形成多个薄膜集成电路；
在该多个薄膜集成电路中彼此相邻的薄膜集成电路之间的边界处形成第一开口部分；
将该多个薄膜集成电路移置到具有粘接表面的第一底层，第一底层具有第二开口部分；
在将该多个薄膜集成电路移置到第一底层之后，将包括卤素氟化物的气体或者液体引入到第一和第二开口部分以去除释放层；
分开衬底和该多个薄膜集成电路；以及
将薄膜集成电路移置到第二底层，该第二底层具有粘接强度比第一底层的粘接表面的粘接强度高的粘接表面，
其中第一开口部分和第二开口部分交叠。
23、根据权利要求22的方法，其中第一底层包括硅树脂或者碳氟树脂。
24、根据权利要求22的方法，其中第一底层是在其上具有硅树脂或者碳氟树脂的辊。
25、根据权利要求22的方法，其中第二底层是柔性衬底或者保护膜。
26、根据权利要求22的方法，其中天线形成在第二底层上面。
27、根据权利要求22的方法，其中该多个薄膜集成电路包括具有0.2μm或更小的厚度的半导体膜。
28、根据权利要求27的方法，其中通过激光照射结晶化半导体膜。
29、一种用于制造薄膜集成电路的方法，包括：
在衬底上选择性地形成释放层，
在释放层上形成多个薄膜集成电路；
在该多个薄膜集成电路中彼此相邻的薄膜集成电路之间的边界处形成第一开口部分；
将该多个薄膜集成电路移置到具有粘接表面的第一底层，第一底层具有第二开口部分；
在将该多个薄膜集成电路移置到第一底层之后，将包括卤素氟化物的气体或者液体引入到第一和第二开口部分以去除释放层；
分开衬底和该多个薄膜集成电路；以及
将薄膜集成电路移置到第二底层，该第二底层具有粘接强度比第一底层的粘接表面的粘接强度高的粘接表面，
其中第一开口部分和第二开口部分交叠，
其中衬底包括在其上形成释放层的第一区和在其上没有形成释放层的第二区，以及
其中将该多个薄膜集成电路固定到第二区中的衬底。
30、根据权利要求29的方法，其中第一底层包括硅树脂或者碳氟树脂。
31、根据权利要求29的方法，其中第一底层是在其上具有硅树脂或者碳氟树脂的辊。
32、根据权利要求29的方法，其中第二底层是柔性衬底或者保护膜。
33、根据权利要求29的方法，其中天线形成在第二底层上面。
34、根据权利要求29的方法，其中该多个薄膜集成电路包括具有0.2μm或更小的厚度的半导体膜。
35、根据权利要求34的方法，其中通过激光照射结晶化半导体膜。
CN200580009341.4A 2004-03-22 2005-03-15 制造集成电路的方法 Expired - Fee Related CN1934707B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004083664 2004-03-22
JP083664/2004 2004-03-22
PCT/JP2005/005064 WO2005091370A1 (en) 2004-03-22 2005-03-15 Method for manufacturing integrated circuit

Publications (2)

Publication Number Publication Date
CN1934707A true CN1934707A (zh) 2007-03-21
CN1934707B CN1934707B (zh) 2014-09-10

Family

ID=34993976

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200580009341.4A Expired - Fee Related CN1934707B (zh) 2004-03-22 2005-03-15 制造集成电路的方法

Country Status (5)

Country Link
US (2) US7820529B2 (zh)
KR (1) KR101219748B1 (zh)
CN (1) CN1934707B (zh)
TW (1) TWI374486B (zh)
WO (1) WO2005091370A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102856252A (zh) * 2011-06-28 2013-01-02 乐金显示有限公司 柔性显示器的制造方法

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8123896B2 (en) * 2004-06-02 2012-02-28 Semiconductor Energy Laboratory Co., Ltd. Laminating system
ATE519223T1 (de) 2005-11-11 2011-08-15 Koninkl Philips Electronics Nv Verfahren zur herstellung mehrerer halbleiteranordnungen und trägersubstrat
US7504317B2 (en) 2005-12-02 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US7875530B2 (en) 2005-12-02 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI424499B (zh) * 2006-06-30 2014-01-21 Semiconductor Energy Lab 製造半導體裝置的方法
WO2008036837A2 (en) * 2006-09-20 2008-03-27 The Board Of Trustees Of The University Of Illinois Release strategies for making transferable semiconductor structures, devices and device components
US20080216885A1 (en) * 2007-03-06 2008-09-11 Sergey Frolov Spectrally adaptive multijunction photovoltaic thin film device and method of producing same
FR2918981B1 (fr) * 2007-07-20 2009-09-04 Saint Gobain Procede de texturation de surface d'un substrat a fonction verriere, produit verrier a surface texturee.
US20090211622A1 (en) * 2008-02-21 2009-08-27 Sunlight Photonics Inc. Multi-layered electro-optic devices
US20090215215A1 (en) * 2008-02-21 2009-08-27 Sunlight Photonics Inc. Method and apparatus for manufacturing multi-layered electro-optic devices
US10211353B2 (en) * 2008-04-14 2019-02-19 Sunlight Photonics Inc. Aligned bifacial solar modules
US8426250B2 (en) * 2008-10-22 2013-04-23 Intel Corporation Laser-assisted chemical singulation of a wafer
US20100129984A1 (en) * 2008-11-26 2010-05-27 George Vakanas Wafer singulation in high volume manufacturing
TWI419091B (zh) * 2009-02-10 2013-12-11 Ind Tech Res Inst 可轉移的可撓式電子裝置結構及可撓式電子裝置的製造方法
WO2010111601A2 (en) * 2009-03-26 2010-09-30 Semprius, Inc. Methods of forming printable integrated circuit devices and devices formed thereby
US8460979B2 (en) * 2009-04-27 2013-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a backside illuminated image sensor
US8689437B2 (en) * 2009-06-24 2014-04-08 International Business Machines Corporation Method for forming integrated circuit assembly
KR101851403B1 (ko) 2009-07-18 2018-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
WO2012027458A1 (en) 2010-08-26 2012-03-01 Semprius, Inc. Structures and methods for testing printable integrated circuits
US9765934B2 (en) 2011-05-16 2017-09-19 The Board Of Trustees Of The University Of Illinois Thermally managed LED arrays assembled by printing
US11074025B2 (en) 2012-09-03 2021-07-27 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
KR101960745B1 (ko) * 2012-11-14 2019-03-21 엘지디스플레이 주식회사 연성 표시소자 절단방법 및 이를 이용한 연성 표시소자 제조방법
US9472507B2 (en) 2013-06-17 2016-10-18 Samsung Display Co., Ltd. Array substrate and organic light-emitting display including the same
KR102257119B1 (ko) * 2013-06-17 2021-05-31 삼성디스플레이 주식회사 어레이 기판 및 이를 포함하는 유기 발광 표시 장치
DE112015000866T5 (de) * 2014-02-19 2016-11-17 Semiconductor Energy Laboratory Co., Ltd. Lichtemittierende Vorrichtung und Ablöseverfahren
EP3157858B1 (en) 2014-06-18 2018-12-26 X-Celeprint Limited Systems and methods for controlling release of transferable semiconductor structures
US9929053B2 (en) 2014-06-18 2018-03-27 X-Celeprint Limited Systems and methods for controlling release of transferable semiconductor structures
US10157880B2 (en) 2016-10-03 2018-12-18 X-Celeprint Limited Micro-transfer printing with volatile adhesive layer
US10297502B2 (en) 2016-12-19 2019-05-21 X-Celeprint Limited Isolation structure for micro-transfer-printable devices
US10832935B2 (en) 2017-08-14 2020-11-10 X Display Company Technology Limited Multi-level micro-device tethers
GB201801457D0 (en) 2018-01-30 2018-03-14 Pragmatic Printing Ltd Integrated circuit manufacturing process and apparatus
US10505079B2 (en) 2018-05-09 2019-12-10 X-Celeprint Limited Flexible devices and methods using laser lift-off
US10832934B2 (en) 2018-06-14 2020-11-10 X Display Company Technology Limited Multi-layer tethers for micro-transfer printing
US10796971B2 (en) 2018-08-13 2020-10-06 X Display Company Technology Limited Pressure-activated electrical interconnection with additive repair

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5209749A (en) * 1990-05-11 1993-05-11 Applied Urology Inc. Fluoroscopically alignable cutter assembly and method of using the same
US5206749A (en) 1990-12-31 1993-04-27 Kopin Corporation Liquid crystal display having essentially single crystal transistors pixels and driving circuits
JP2950106B2 (ja) 1993-07-14 1999-09-20 松下電器産業株式会社 光素子実装体の製造方法
US5757456A (en) 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
US5834327A (en) 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
US6127199A (en) 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
JPH1126733A (ja) 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置，アクティブマトリクス基板、液晶表示装置および電子機器
JP3809733B2 (ja) 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
JP4126747B2 (ja) 1998-02-27 2008-07-30 セイコーエプソン株式会社 ３次元デバイスの製造方法
JP2000020665A (ja) 1998-06-30 2000-01-21 Toshiba Corp 半導体装置
JP2000150379A (ja) * 1998-11-09 2000-05-30 Toyota Central Res & Dev Lab Inc 結晶質半導体層を有する積層体の製造方法
US6468638B2 (en) 1999-03-16 2002-10-22 Alien Technology Corporation Web process interconnect in electronic assemblies
TW504779B (en) * 1999-11-18 2002-10-01 Texas Instruments Inc Compliant wirebond pedestal
US7060153B2 (en) 2000-01-17 2006-06-13 Semiconductor Energy Laboratory Co., Ltd. Display device and method of manufacturing the same
JP4748859B2 (ja) 2000-01-17 2011-08-17 株式会社半導体エネルギー研究所 発光装置の作製方法
JP3534042B2 (ja) 2000-06-21 2004-06-07 オムロン株式会社 コイン形ｉｃタグおよびその製造方法
US7211828B2 (en) 2001-06-20 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic apparatus
JP4244120B2 (ja) 2001-06-20 2009-03-25 株式会社半導体エネルギー研究所 発光装置及びその作製方法
TW548860B (en) 2001-06-20 2003-08-21 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
US8415208B2 (en) * 2001-07-16 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP4524561B2 (ja) 2001-07-24 2010-08-18 セイコーエプソン株式会社 転写方法
US6814832B2 (en) 2001-07-24 2004-11-09 Seiko Epson Corporation Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance
JP2003109773A (ja) 2001-07-27 2003-04-11 Semiconductor Energy Lab Co Ltd 発光装置、半導体装置およびそれらの作製方法
JP2003197881A (ja) 2001-12-27 2003-07-11 Seiko Epson Corp 半導体集積回路、半導体集積回路の製造方法、半導体素子部材、電気光学装置、電子機器
JP4211256B2 (ja) 2001-12-28 2009-01-21 セイコーエプソン株式会社 半導体集積回路、半導体集積回路の製造方法、電気光学装置、電子機器
JP3956697B2 (ja) 2001-12-28 2007-08-08 セイコーエプソン株式会社 半導体集積回路の製造方法
JP3753421B2 (ja) 2002-01-17 2006-03-08 リンテック株式会社 半導体ウエハの加工方法
US6769316B2 (en) * 2002-06-21 2004-08-03 Rupprecht & Patashnick Company, Inc. Sampling cartridge for gas sampling apparatus
TWI272641B (en) 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
TWI328837B (en) 2003-02-28 2010-08-11 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
WO2005057658A1 (en) 2003-12-15 2005-06-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit device, noncontact thin film integrated circuit device and method for manufacturing the same, and idtag and coin including the noncontact thin film integrated circuit device
US7271076B2 (en) 2003-12-19 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device
KR101127888B1 (ko) 2004-02-06 2012-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 집적회로의 제조방법 및 소자 기판
US8123896B2 (en) 2004-06-02 2012-02-28 Semiconductor Energy Laboratory Co., Ltd. Laminating system
CN101599456B (zh) 2004-06-24 2011-03-09 株式会社半导体能源研究所 制造薄膜集成电路的方法
US7452786B2 (en) 2004-06-29 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit, and element substrate
US7534702B2 (en) 2004-06-29 2009-05-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102856252A (zh) * 2011-06-28 2013-01-02 乐金显示有限公司 柔性显示器的制造方法
CN102856252B (zh) * 2011-06-28 2015-07-22 乐金显示有限公司 柔性显示器的制造方法

Also Published As

Publication number Publication date
WO2005091370A1 (en) 2005-09-29
KR101219748B1 (ko) 2013-01-18
US8058152B2 (en) 2011-11-15
TW200537607A (en) 2005-11-16
US20070173034A1 (en) 2007-07-26
WO2005091370A8 (en) 2005-11-24
US20100317156A1 (en) 2010-12-16
KR20070005681A (ko) 2007-01-10
CN1934707B (zh) 2014-09-10
TWI374486B (en) 2012-10-11
US7820529B2 (en) 2010-10-26

Similar Documents

Publication Publication Date Title
CN1934707A (zh) 制造集成电路的方法
CN1734750A (zh) 制造薄膜集成电路和元件衬底的方法
CN1925109A (zh) 半导体器件的制造方法
CN1914735A (zh) 薄膜集成电路的制造方法和元件基片
US7972910B2 (en) Manufacturing method of integrated circuit device including thin film transistor
CN1874060A (zh) 天线制造方法和半导体装置制造方法
CN1697187A (zh) 半导体集成电路、半导体器件和半导体集成电路的制造方法
CN1922727A (zh) 半导体器件及ic卡、ic标签、rfid、转发器、票据、证券、护照、电子装置、包和外衣的制造方法
CN1894796A (zh) 薄膜集成电路器件的制造方法,非接触薄膜集成电路器件及其制造方法,以及包含非接触薄膜集成电路器件的id标签和硬币
CN1638094A (zh) 薄膜集成电路器件及非接触式薄膜集成电路器件的制造方法
CN1947132A (zh) 产品管理系统
JP5030388B2 (ja) 薄膜集積回路の作製方法
CN1894803A (zh) 半导体器件及其制造方法
JP4836465B2 (ja) 薄膜集積回路の作製方法及び薄膜集積回路用素子基板
CN1918708A (zh) 半导体装置
CN101064333A (zh) 存储器件以及半导体器件
CN1655186A (zh) 半导体器件
CN1638030A (zh) 半导体器件的制造方法
CN1976011A (zh) 半导体装置的制造方法
CN1808689A (zh) 半导体器件制作方法
CN1905146A (zh) 半导体器件的制造方法
CN1832179A (zh) 半导体器件及其制造方法
CN101064348A (zh) 半导体器件及半导体器件的制造方法
CN1922721A (zh) 半导体器件
CN1716539A (zh) 掺杂装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140910

Termination date: 20180315