CN1922727A - 半导体器件及ic卡、ic标签、rfid、转发器、票据、证券、护照、电子装置、包和外衣的制造方法 - Google Patents

半导体器件及ic卡、ic标签、rfid、转发器、票据、证券、护照、电子装置、包和外衣的制造方法 Download PDF

Info

Publication number
CN1922727A
CN1922727A CNA2005800053597A CN200580005359A CN1922727A CN 1922727 A CN1922727 A CN 1922727A CN A2005800053597 A CNA2005800053597 A CN A2005800053597A CN 200580005359 A CN200580005359 A CN 200580005359A CN 1922727 A CN1922727 A CN 1922727A
Authority
CN
China
Prior art keywords
exposure
circuit
semiconductor device
manufacture method
exposure device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800053597A
Other languages
English (en)
Other versions
CN1922727B (zh
Inventor
小山润
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1922727A publication Critical patent/CN1922727A/zh
Application granted granted Critical
Publication of CN1922727B publication Critical patent/CN1922727B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明提供一种用作ID芯片的半导体器件的制造方法，通过这种方法能以提高的生产量写入数据。根据在绝缘衬底上具有调制电路、解调电路、逻辑电路、存储器电路和天线电路的半导体器件的制造方法，存储器电路是其数据在半导体器件的制造过程中写入的非易失性存储电路，且数据部分中的元件是通过电子束曝光或激光曝光形成的，而其它部分是通过镜面投影曝光、分步重复曝光或分步扫描曝光形成的。

Description

半导体器件及IC卡、IC标签、RFID、转发器、票据、证券、护照、电子装置、包 和外衣的制造方法
技术领域
本发明涉及用作能够在存储电路中存储所需数据或通过诸如无线通信等无接触装置读取数据的IC芯片(以下也称作ID芯片)的半导体器件的制造方法，尤其涉及用作在诸如玻璃或塑料衬底等绝缘衬底上形成的ID芯片的半导体器件的制造方法。
背景技术
随着计算机技术的发展和图像识别技术的进步，诸如条形码等利用媒体的数据识别已经广泛用于产品数据等的识别。预期未来要识别的数据的量将进一步增加。另一方面，利用条形码的数据识别是不利的，因为需要条形码读取器与条形码接触，并且条形码中存储的数据的量不能大量增加。因此，需要无接触数据识别和媒体存储容量的增加。
鉴于上述原因，最近几年中已开发了利用IC的ID芯片。根据ID芯片，所需数据被存储在IC芯片的存储电路中并且该数据由无接触装置，一般为无线装置读取。预期这种ID芯片的实际应用使商业销售等简单化并降低成本同时维持了高安全性。
参考图4简要地描述了使用ID芯片的识别系统。图4是示出用于无线地获得手提包的识别数据的识别系统的示意图。存储特定的识别数据的ID芯片401被安装在或包含于手提包404中。将电磁波从询问器(也称为读/写器)403的天线单元402发射到ID芯片401。在接收电磁波后，ID芯片401将其识别数据发送回天线单元402。天线单元402将所接收的识别数据传送到询问器403，询问器403确定识别数据。以这种方法，询问器403能获得手提包404的数据。这种系统实现了销售管理、制表、假冒商品的预防等。
例如，ID芯片有如图2所示的结构。用作ID芯片的半导体器件200包括天线电路201、整流电路202、稳定电源电路203、放大器208、解调电路213、逻辑电路209、存储器控制电路212、存储电路211、逻辑电路207、放大器206和调制电路205。天线电路201包括天线线圈301和调谐电容器302(图3A)。整流电路202包括二极管303和304以及平滑电容器305(图3B)。
下文中描述了这一ID芯片的操作。由天线电路201接收的AC信号由二极管303和304进行半波整流，然后由平滑电容器305平滑。有很多波纹的平滑电压由稳定电源电路203稳定，并将稳定的电压供给调制电路205、解调电路213、放大器206、逻辑电路207、放大器208、逻辑电路209、存储电路211和存储器控制电路212。同时，由天线电路201接收的信号作为时钟信号经由放大器208输入到逻辑电路209。从天线线圈301输入的信号由解调电路213解调，并作为数据输入到逻辑电路209。
对输入到逻辑电路209的数据解码。因为询问器通过可变形镜像码、NRZ-L码等来编码数据，所以逻辑电路209对数据解码。将已解码的数据传送到存储器控制电路212，因此读取存储在存储电路211的存储器数据。要求存储电路211是诸如掩模ROM等即使当电源关闭时也能够保持数据的非易失性存储电路。例如，存储电路211存储具有表示ID芯片序列的4字节族码、4-字节应用码和由用户设置的两种4-字节用户码的16-字节数据(见图12)。
发送和接收的信号的频率是125kHz、13.56MHz、915MHz或2.45GHz，其每一个具有ISO标准等。此外，用于发送和接收信号的调制和解调系统也是标准化的。在专利文献1中公开了这一ID芯片的一个例子。
[专利文献1]日本专利公开第2001-250393号
上述的用于ID芯片的常规半导体器件有以下问题。如果掩模ROM用作存储电路，那么除在芯片制造时外不能写入数据。因此，在芯片制造时需要写入用于各个芯片的不同数据。当制造这种芯片时，每个芯片的图案通过电子束曝光来形成。电子束曝光虽然增加了曝光的灵活性但生产量低。
通常，采用下列方法来大量制造相同的芯片。图5示出镜面投影曝光系统的示意图。镜面投影曝光系统包括凹面镜501、凸面镜502、光罩503、衬底504、狭缝505和光源506。狭缝505限制了来自光源506的光能穿过的区域。穿过狭缝505的光穿过光罩503，并由凹面镜501和凸面镜502反射后，照射到衬底504。通过移动光罩503和衬底504，光罩503上的图案被曝光到衬底504。在图5中，光罩503从右向左移动而衬底504从左向右移动。如果将同样的芯片大量绘制在光罩503上，则能将同样的图案转移到衬底504上。
图6示出分步扫描曝光系统的示意图。分步扫描曝光系统包括平台601、衬底602、光学系统603、光罩604、光学系统605、狭缝606、光学系统607和光源608。来自光源608的光通过光学系统607照射到狭缝606，而狭缝606限制了光穿过的区域。然后，光通过光学系统605照射到光罩604。穿过光罩604的光通过光学系统603照射到衬底602。衬底602和平台601以与光罩604相同的方向(在图6中从左向右)移动。因此，将光罩604上的图案转移到衬底602。分步扫描曝光系统允许高清晰度的大面积曝光。
上述的镜面投影曝光和分步扫描曝光、尚未描述的分步重复曝光(步进曝光)等在形成相同的图案方面是有优势的。然而，如上所述的各自包括不同数据的芯片难以通过这些曝光系统来形成。
同时，如果EEPROM用作存储电路，那么用户能在芯片制造后自由地重写数据。然而，同时，除用户外任何人都能改变用于识别的不应该被重写的数据，这将允许伪造。因此，需要不可能伪造的ID芯片。
发明公开
鉴于上述，本发明提供一种用作ID芯片的半导体器件的制造方法，它提高了生产量并防止了伪造。
本发明包括通过第一曝光装置在绝缘衬底上形成包含调制电路、解调电路和逻辑电路的半导体器件的步骤，以及通过第二曝光装置在同一衬底上形成多个不同的存储电路的步骤。
本发明包括将光刻胶涂到绝缘衬底上的步骤、通过第一曝光装置将光刻胶曝光以对多个半导体器件(每一个都包含调制电路、解调电路和逻辑电路)形成图案的第一曝光步骤、通过第二曝光装置将光刻胶曝光以对多个不同的存储电路形成图案的第二曝光步骤、以及将由第一和第二曝光步骤曝光的光刻胶显影然后蚀刻的步骤。
根据上述发明，存储电路是掩模ROM。
根据上述发明，多个存储电路之间的差别在于其中存储的数据不同。
根据上述发明，第二曝光装置能依据程序改变曝光的内容。
根据上述的发明，第一曝光装置是利用镜面投影曝光系统的曝光装置。
根据上述发明，第一曝光装置是利用分步重复曝光系统的曝光装置。
根据上述发明，第一曝光装置是利用分步扫描曝光系统的曝光装置。
根据上述发明，第二曝光装置是利用电子束曝光系统的曝光装置。
根据上述发明，第二曝光装置是利用激光曝光系统的曝光装置。
根据上述发明，由第二曝光装置曝光的部分是接触孔。
根据上述发明，绝缘衬底从玻璃衬底、塑料衬底或薄膜绝缘体中选择的衬底。
在本发明中，ID芯片意指用于识别的半导体芯片，它用作IC标签、无线标签、RFID、IC卡、转发器、票据、证券、护照、电子装置、包、外衣等。此外，能够在存储电路中存储所需数据或通过诸如无线通信等无接触装置读取数据的ID芯片也称为无线芯片。
如上所述，通过将本发明应用于用作ID芯片的半导体器件的制造步骤，能够提供具有提高的生产量的半导体器件制造方法。此外，根据本发明，能制造不易伪造的ID芯片。
附图简述
图1A到1E示出本发明的半导体器件的制造方法的流程图。
图2是示出常规的半导体器件的构造的框图。
图3A和3B是示出常规的半导体器件的构造的框图。
图4是RF标签系统的示意图。
图5是示出镜面投影曝光系统的结构的视图。
图6是示出分步扫描曝光系统的结构的视图。
图7是掩模ROM的电路图。
图8是掩模ROM的布图。
图9A到9H示出本发明的半导体器件的制造方法的流程图。
图10A到10E是示出本发明的天线的实施例的视图。
图11A到11C是示出本发明的天线的实施例的视图。
图12是示出存储在存储电路中的数据的例子的视图。
图13是示出本发明的制造步骤的横截面图。
图14A和14B是示出本发明的制造步骤的横截面图。
图15A和15B是示出本发明的制造步骤的横截面图。
图16A到16H是示出本发明的应用示例的视图。
图17是示出本发明的TFT的布置的视图。
图18A和18B是示出保护膜和本发明的半导体器件的结合的视图。
图19A到19E是示出本发明的制造步骤的横截面图。
图20A到20D是示出本发明的制造步骤的横截面图。
图21A和21B是示出本发明的制造步骤的横截面图。
图22是利用本发明的手提包的视图。
图23A和23B是利用本发明的证书的视图。
图24是示出利用本发明的食物管理的视图。
图25A和25B是示出利用本发明的销售管理的视图。
图26是示出利用本发明的IC卡支付的视图。
实施本发明的最佳方式
虽然将参考附图通过实施方式和实施例来描述本发明，但应该理解各种改变和修改对于本领域的技术人员是显而易见的。因此，这些改变和变化如果不背离本发明的范围，就应该解释为包括在其中。注意，相同的部分或具有相同功能的部分在所有的图中由同样的参考标号来表示，并且不会更详细地描述。
参考图13描述的是在绝缘衬底上制造TFT的方法，它用于非易失性存储电路、调制电路、解调电路、逻辑电路等。注意，在该实施方式中，N-沟道薄膜晶体管(下文中称为TFT)和P-沟道TFT视为包含在存储器部分和逻辑电路部分中的半导体元件的例子，尽管本发明不限于这些。此外，这里示出的在绝缘衬底上的制造方法仅仅是一个例子，并且本发明不限于此。
首先，利用诸如氧化硅膜、氮化硅膜、氧氮化硅膜和氮氧化硅膜等绝缘膜在由玻璃形成的绝缘衬底3000上形成基底膜3001和3002。例如，形成厚度为10到200nm的氧氮化硅膜作为基底膜3001，然后在其上形成厚度为50到200nm的氢化氧氮化硅膜作为基底膜3002。
岛形半导体层3003到3005由通过已知的激光结晶法或热结晶法使非晶半导体膜结晶而获得的结晶半导体膜形成。岛形半导体层3003到3005的每一个都有25到80nm的厚度。结晶半导体膜的材料不是唯一地限制的，但较佳地使用硅或硅锗(SiGe)合金。
随后，形成栅绝缘膜3006以覆盖岛形半导体层3003到3005。栅绝缘膜3006通过等离子体CVD或溅射由含硅的绝缘膜形成以具有10到80nm的厚度。
在栅绝缘膜3006上形成第一导电层3007到3009。然后，形成第二导电层3011到3113，接着将第一导电层3007和第二导电层3011、第一导电层3008和第二导电层3012及第一导电层3009和第二导电层3013(普通TFT)的层叠蚀刻一段时间，从而形成了TFT的栅电极。
在这个实施方式中，第一导电层3007到3009均由厚度为50至100nm的TaN形成，而第二导电层3011到3013均由厚度为100至300nm的W形成。然而，导电层的材料不是唯一地限制的，并且每一层可由从Ta、W、Ti、Mo、Al、Cu等中选择的元素形成，或由主要包含上述元素的合金或化合物形成。
将赋予P-型导电性的元素掺杂到用于逻辑电路部分的P-沟道TFT，从而形成了第一杂质区3016和3017。然后，将赋予N-型导电性的元素掺杂到用于存储器部分(存储器元件)和逻辑电路部分的N-沟道TFT，从而形成了第二杂质区3018和3019作为LDD区。然后，形成侧壁3020和3021，并将赋予N-型导电性的元素掺杂到用于存储器部分和逻辑电路部分的N-沟道TFT，从而形成第三杂质区3022和3023。这些掺杂步骤可通过离子掺杂或离子注入来进行。通过这些步骤，在每个岛形半导体层中形成杂质区。
将添加到每个岛形半导体层的杂质元素活化。此步骤通过利用退火炉的热退火来进行。或者，可采用激光退火或快速热退火(RTA)。此外，通过在含3到100％氢的气氛中以300到450℃的温度进行1到12小时的热处理使岛形半导体层氢化。可作为替代进行等离子体氢化(利用由等离子体激励的氢)。
第一层间绝缘膜3024由氧氮化硅膜形成。第一层间绝缘膜3024的厚度类似于栅绝缘膜的厚度被设为10到80nm。然后，利用诸如丙烯酸等有机绝缘材料形成第二层间绝缘膜3025。无机材料也可用作第二层间绝缘膜3025来代替有机绝缘材料。作为无机材料，可使用无机SiO2、通过等离子体CVD获得的SiO2(PCVD-SiO2)、SOG(玻璃上旋涂；用氧化硅涂层的膜)等。
在上述的各个形成图案的步骤中，光刻胶由第一曝光装置(例如，镜面投影曝光、分步重复曝光(步进曝光)、分步扫描曝光等)曝光以形成图案，并且利用光刻胶作为掩模进行蚀刻。
如果要在上述的层间膜中形成接触孔，那么使用与上面不同的方法。首先，涂光刻胶并进行烘焙，如图1A所示。然后，通过用第一曝光装置，即镜面投影曝光、分步重复曝光、分步扫描曝光等(图1B)，使光刻胶曝光来形成除非易失性存储电路的数据部分之外的区域。这种曝光装置对于大量形成相同图案是极其有效的。图13中的接触孔3031和3032是通过该曝光方式形成的。
随后，通过用第二曝光装置(电子束曝光、激光曝光等)使光刻胶曝光来形成非易失性存储电路的数据部分中的接触孔或数据部分和一部分芯片中的接触孔(图1C)。图13中的接触孔3033是以这种方式形成的。诸如电子束曝光等曝光装置允许根据程序来改变曝光内容，因此，能够在同一衬底上制造各自包含不同的存储器数据的存储电路、芯片等。此外，由诸如电子束曝光等第二曝光装置形成的区域占小的面积，诸如非易失性存储电路的数据部分或数据部分和一部分芯片，因此，可以尽可能地抑制生产量的降低。
在显影等后(图1D)，蚀刻层间膜以形成接触孔(图1E)。
然后，在存储器部分中形成连接到岛形半导体层的源极和漏极区的电极3026和3027。类似地，在逻辑电路部分中形成电极3028到3030。
在上述的接触孔形成步骤中，常规的镜面投影曝光、分步重复曝光或分步扫描曝光与电子束曝光或激光曝光组合进行。据此，能够以提高的生产量在同一衬底上制造具有不同数据的芯片。这一方法可应用到诸如源和漏电极形成步骤和掺杂步骤及接触孔形成步骤等其它步骤。
以这种方法，能在同一衬底上形成具有非易失性存储器元件的存储器部分和具有带LDD结构的N-沟道TFT和带单漏极结构的P-沟道TFT的逻辑电路部分(见图13)。
或者，在形成公共部分后，可如图9A到9H所示地形成非易失性存储电路的数据部分。首先，涂敷光刻胶并进行烘焙(图9A)。其次，用第一曝光装置(镜面投影曝光、分步重复曝光、分步扫描曝光等)对用于公共部分的光刻胶进行曝光(图9B)。然后进行显影、烘焙等(图9C)。通过蚀刻形成公共部分的图案(图9D)。再次涂敷光刻胶并进行烘焙(图9E)。用于非易失性存储电路的数据部分的光刻胶由第二曝光装置(电子束曝光、激光曝光等)曝光(图9F)。然后进行显影、烘焙等(图9G)。然后，通过蚀刻形成诸如非易失性存储电路的数据部分的图案(图9H)。以这一方式，能在每个芯片中存储不同的数据并能在制造半导体器件的同时维持生产量。
在该实施方式中，参考图14A和14B及图15A和15B描述了形成存储器部分和逻辑电路部分以及将它们转换为诸如柔性衬底等支撑基底的步骤。注意，在该实施方式中，非易失性存储器元件、N-沟道TFT和P-沟道TFT作为包含在存储器部分和逻辑电路部分的半导体元件的例子，尽管本发明不限于此。此外，这里示出的在绝缘衬底上的制造方法仅仅是一个例子，且本发明不限于此。
在绝缘衬底3000上形成剥离层4000。该剥离层4000可通过溅射、等离子体CVD等，利用诸如非晶硅、多晶硅、单晶硅和微晶硅(包括半非晶硅)等主要含硅的膜来形成。在该实施方式中，厚度约为500nm的非晶硅膜通过溅射形成以用作剥离层4000。然后，通过上述的制造步骤形成如图13所示的存储器部分和逻辑电路部分。
随后，在第二层间绝缘膜3025上形成第三层间绝缘膜4001，并利用具有从Ag、Au、Cu、Pd、Cr、Mo、Ti、Ta、W、Al等中选择的一种或多种金属或包含它们的金属化合物的导电材料形成焊盘4002到4005。
在第三层间绝缘膜4001上形成保护层4006以覆盖焊盘4002到4005。保护层4006由当通过蚀刻除去剥离层4000时能够保护焊盘4002到4005的材料形成。例如，保护层4006可通过在整个表面上涂敷能溶于水或酒精的环氧树脂、丙烯酸树脂或硅树脂来形成(图14A)。
形成用于分离剥离层4000的凹槽4007(图14B)。通过蚀刻、切割、划线等形成凹槽4007以曝露剥离层4000。
通过蚀刻去除剥离层4000(图15A)。在该实施方式中，氟化卤用作蚀刻气体并引入到凹槽4007。例如，可利用ClF3(三氟化氯)气体在350℃的温度、300sccm的流速和6Torr的压力下进行3小时的蚀刻。或者，也可使用与氮气混合的ClF3气体。通过利用诸如ClF3等氟化卤可选择性地蚀刻剥离层4000，因此能够剥离绝缘衬底3000。注意，氟化卤可以是气体或液体。
将剥离的存储器部分和逻辑电路部分用粘合剂4008附连到支撑基底4009(图15B)。粘合剂4008由能够将支撑基底4009附连到基底膜3001的材料形成。例如，作为粘合剂4008，可使用诸如电抗性可固化粘合剂、热可固化粘合剂、如紫外线可固化粘合剂等光可固化粘合剂和厌氧粘合剂等各种可固化粘合剂。
对于支撑基底4009，能使用诸如纸和塑料等柔性有机材料。或者，支撑基底4009可由柔性无机材料形成。理想的是支撑基底4009有约2到30W/mK的高热导率以驱散集成电路中生成的热。
将存储器部分和逻辑电路部分中的集成电路从绝缘衬底3000剥离的方法不限于如这一实施方式所示的利用主要含硅的层的蚀刻的方法，且可采用其它各种方法。例如，有在耐热衬底和集成电路之间形成金属氧化膜，并通过结晶削弱金属氧化膜以剥离集成电路的方法；通过激光照射破坏剥离层透光口以使集成电路从衬底剥离的方法；及将其上形成集成电路的衬底机械地去除或通过利用溶液或气体的蚀刻以使集成电路从衬底剥离的方法。
如果物体的表面是弯曲的，并因此附连到弯曲表面的ID芯片的支撑基底被弯曲以具有诸如锥面和柱面等沿母线弯曲的表面，理想的是使母线的方向与TFT载流子的迁移方向相同。根据上述结构，能制止当支撑基底弯曲时TFT的特性受影响。通过将岛形半导体膜在集成电路中所占面积的比率设置为1到30％，能进一步制止当支撑基底弯曲时TFT的特性受影响。本实施方式可与结合其它实施例来实现。
[实施例1]
图7中示出了利用掩模ROM的非易失性存储电路的实施例。图7所示的非易失性存储电路指示存储状态取决于接触孔是否在TFT的漏极端子形成。
参考图7描述了利用掩模ROM的非易失性存储电路的工作。在图7中，为了简单起见将4位存储电路作为非易失性存储电路示出，尽管本发明不限于4位存储电路。非易失性存储电路包括列解码器701、行解码器702、放大器715、N-沟道TFT 703到706、位线(数据线)709和710、字线707和708、电源线713、列开关711和712、输出引线717、负载电阻器714、输出端子716、电源1和电源2。代替负载电阻器714，可使用恒流源。
将电源1置为高电位而电源2置为低电位。然而，在TFT 703到706是P-沟道TFT的情况下，则将电源1置为低电位而电源2置为高电位。在这个实施例中，N-沟道TFT用于TFT 703到706，且电源1是+3V而电源2是0V，尽管可任意地改变这些条件。存储单元718到721分别由TFT 703到706构成。
下面描述读取数据的情形。当读取存储单元718的数据时，行解码器702工作以激活字线707，从而导通TFT 703和704。然后，列解码器701工作以导通列开关711，从而将位线709连接到输出引线717、负载电阻器714和放大器715。由于导通了TFT 703，电流通过电源1、负载电阻器714、输出引线717、列开关711、数据线709、TFT 703和电源线713流到电源2。结果，存储单元718输出低信号。
当读取存储单元719的数据时，行解码器702工作以激活字线707，从而导通TFT 703和704。然后，列解码器701工作以导通列开关712，从而将位线710连接到输出引线717、负载电阻器714和放大器715。尽管TFT 703是导通的，TFT 704的漏极端子没有连接到任何地方，因此没有电流流动。存储单元719输出高信号，因为当电源1的电位施加到负载电阻器714、输出引线717、列开关712和数据线710时没有电流流动。
当读取存储单元720的数据时，行解码器702工作以激活字线708，从而导通TFT 705和706。然后，列解码器701工作以导通列开关711，从而将位线709连接到输出引线717、负载电阻器714和放大器715。尽管TFT 705是导通的，TFT 705的漏极端子没有连接到任何地方，因此没有电流流动。存储单元720输出高信号，因为当电源1的电位施加到负载电阻器714、输出引线717、列开关711和数据线709时没有电流流动。
当读取存储单元721的数据时，行解码器702工作以激活字线708，从而导通TFT 705和706。然后，列解码器701工作以导通列开关712，从而将位线710连接到输出引线717、负载电阻器714和放大器715。由于导通了TFT 706，电流通过电源1、负载电阻器714、输出引线717、柱转换器712、数据线710、TFT 706和电源线713流到电源2。结果，存储单元721输出低信号。
以这种方式，能将存储在存储器中的数据读入输出端子716。
[实施例2]
图8是图7所示的存储单元的布图。该布图包括TFT 703到706、位线(数据线)709和710、字线707和708及电源线713。TFT 703到706的源电极通过接触孔802和803连接到电源线713。TFT 703的漏电极通过接触孔801连接到位线709，而TFT 706的漏电极通过接触孔804连接到位线710。TFT 704和705的漏电极不与任何地方连接。
如上所述，如果接触孔801和804通过电子束曝光或激光曝光形成，则能改变其位置和其中所存储的数据。例如，通过改变曝光程序将接触孔801移至TFT 705的漏极端子。
独立于存储数据内容的数据，即除图8中的接触孔801和804之外的曝光数据，可通过镜面投影曝光、分步重复曝光、分步扫描曝光等来形成。
[实施例3]
参考图18A和18B描述的是通过剥离工艺形成柔性ID标签的例子。ID标签是由柔性保护层1801和1803以及通过剥离工艺形成的ID芯片1802构成的。在这个实施例中，天线1804不在ID芯片1802上形成，而在保护层1803上形成并电连接到ID芯片1802。尽管图18A中仅在保护层1803上形成天线1804，但它可另外在保护层1801上形成。天线1804理想地由银、铜或用它们涂层的金属形成。天线1804通过利用各向异性导电膜的UV处理连接到ID芯片1802，但连接方法不限于此。
图18B是图18A的横截面图。ID芯片1802的厚度为5μm或更小，且0.1到3μm的厚度较佳。假如总的厚度是d，则保护层1801和1803各自的厚度理想地被设为(d/2)±30μm，且(d/2)±10μm较佳。理想的是保护层1801和1803各自的厚度为10到200μm。ID芯片1802的面积是5mm2或更小，且0.3到4mm2较佳。
由有机树脂材料形成的保护层1801和1803有抗弯曲的结构。通过剥离工艺形成的ID芯片1802与单晶半导体相比是抗弯曲的，因此，它能紧密附连到保护层1801和1803。夹在保护层1801和1803之间的这一ID芯片还可置于物体的表面或内部，或并入一张纸中。
[实施例4]
参考图17描述的是将ID芯片附连到曲面上的情况，即将TFT设置成与由ID芯片所绘的弧垂直。将图17中的ID芯片中所包含的TFT设置成使电流方向，即TFT的漏电极、栅电极和源电极与由ID芯片所绘的弧垂直，从而向其施加了较小的应力。这一安排使TFT特性的变化得到抑制。TFT的晶向与电流方向相同。通过利用CWLC等，能将S值设置为0.35V/dec或更小(0.09到0.25V/dec较佳)，并且迁移率为100cm2/V或更多。
由这一TFT构成的19-级环形振荡器在3到5V的电源电压下有1MHz或更大的振荡频率，且100MHz或更大较佳。在3到5V的电源电压下反相器各级的延迟时间是0.26ns，且0.26ns或更小较佳。
为了防止诸如TFT等有源元件由于应力而损坏，诸如TFT等有源元件的活性区(硅岛部分)所占面积的比率理想的是总面积的5到50％。
未设置诸如TFT等有源元件的区域主要包括基底绝缘材料、层间绝缘材料和布线材料。除TFT的活性区外的面积理想的是总面积的60％或更多。
有源元件的活性区的厚度是20到200nm，一般是40到170nm，且45到55nm或145到155nm较佳。
[实施例5]
在这个实施例中，参考图10A到10E和图11A到11C描述了利用本发明将天线在外部附连到电路的例子。
图10A示出由天线环绕的电路。天线1001在衬底1000上形成，且利用本发明的电路1002连接到其上。在图10A中，电路1002的外围被天线1001覆盖，虽然可用天线1001覆盖衬底的全部表面且可将包含电极的电路附连到其上。
在图10B中，设置薄天线以环绕电路。天线1004在衬底1003上形成，且利用本发明的电路1005连接到其上。注意，这里所示的天线引线的安排仅仅是一个例子，且本发明不限于此。
图10C示出RF天线。天线1007在衬底1006上形成，且利用本发明的电路1005连接到其上。
图10D示出180°全向天线(能够从任何方向接收无线电波)。天线1010在衬底1009上形成，且利用本发明的电路1011连接到其上。
图10E示出棒状天线。天线1013在衬底1012上形成，且利用本发明的电路1014连接到其上。
利用本发明的电路可通过已知方法连接到这一天线。例如，电路和天线可通过引线接合或凸块接合来连接。或者，形成为芯片的电路的表面可用作电极以附连到天线。在后一情况下，电路可利用ACF(各向异性导电膜)附连到天线。
天线的合适长度是不同的，取决于用于接收的频率。一般较佳的是天线的长度为波长除以整数。例如，如果频率是2.45GHz，则天线约是60mm(半波长)或30mm(四分之一波长)较佳。
将另一衬底附连到本发明的电路并在其上形成天线也是可能的。图11A到11C示出其上附连了衬底1100(上衬底)并在衬底上设置螺旋天线1101(天线引线)的电路的俯视图和横截面图。
注意，这个实施例中所示的天线仅是一个例子，且天线的形状不限于此。本发明能以任何形式的天线实现。本实施例可结合实施方式和实施例1到4来实现。
[实施例6]
在这个实施例中，参考图19A到19E、图20A到20E和图21A和21B详细描述了用于制造包括TFT的薄膜集成电路器件的方法。为了简单起见，此处通过示出利用N-沟道TFT和P-沟道TFT的CPU(逻辑电路部分)和存储器部分的横截面结构描述了制造方法。
首先，在衬底60上形成剥离层61(图19A)。此处的剥离层61是通过利用厚度为50nm(500)的Si膜(非晶硅膜)的低压CVD在玻璃衬底(例如，1737衬底，Cooning公司的产品)上形成。对于衬底60，可采用石英衬底、由诸如氧化铝等绝缘材料制成的衬底、硅晶片衬底、对后续步骤中的处理温度具有足够的耐热性的塑料衬底等，以及玻璃衬底。
剥离层61较佳地由诸如多晶硅、单晶硅和SAS(半非晶硅，也称为微晶硅)及非晶硅等主要含硅的膜形成，尽管本发明不限于这些。剥离层61可通过等离子体CVD或溅射以及低压CVD形成。也可采用用诸如磷等杂质的掺杂的膜。剥离层61的厚度理想的是50到60nm，尽管在采用SAS的情况下它可以是30到50nm。
然后，在剥离层61上形成保护膜55(也称为基底膜或基底绝缘膜)(图19A)。此处，保护膜55由厚度为100nm的SiON(含氮氧化硅)膜、厚度为50nm的SiNO(含氧氮化硅)和厚度为100nm的SiON的三层以此顺序构成，尽管材料、厚度和层数不限于这些。例如，可通过旋涂、窄缝涂层、微滴排放等形成诸如硅氧烷等厚度为0.5到3μm的耐热树脂来替代底层的SiON膜。或者，可采用氮化硅膜(SiN、Si3N4等)。可采用氧化硅膜来替代顶层的SiON膜。各层的厚度较佳地被设为0.05到3μm，且可根据需要在这个范围内选择。
氧化硅膜可通过热CVD、等离子体CVD、大气压下的CVD、偏压ECRCVD等利用诸如SiH4/O2和TEOS(四乙氧基硅烷)/O2等混合气体形成。氮化硅膜一般通过等离子体CVD利用SiH4/NH3的混合气体形成。SiON膜或SiNO膜一般通过等离子体CVD利用SiH4/N2O的混合气体形成。
注意，如果对剥离层61和岛形半导体膜57采用诸如a-Si等主要含硅的材料，则考虑到粘附性，与它们接触的保护膜55可由SiOxNy(x＞y＞0)形成。
其后，在保护膜55上形成用于构成薄膜集成电路器件的CPU(逻辑电路部分)和存储器部分的薄膜晶体管(TFT)。注意，除TFT外，可形成诸如有机TFT和薄膜二极管等其它薄膜有源元件。
为了形成TFT，首先在保护膜55上形成岛形半导体膜57(图19B)。岛形半导体膜57由非晶半导体、结晶半导体或半非晶半导体形成，它主要包含硅、锗化硅等。
在这个实施例中，形成厚度为70nm的非晶硅膜，并用含镍溶液处理其表面。在500到750℃的温度下进行热结晶从而获得结晶硅半导体膜。然后，通过激光结晶改进其结晶度。注意，该膜可通过等离子体CVD、溅射、LPCVD等形成。作为一种结晶方法，可采用激光结晶、热结晶或利用催化剂(Fe、Ru、Rh、Pd、Os、Ir、Pt、Cu、Au等)的热结晶，或者多次交替地进行这些方法。
或者，可用连续波激光器使具有非晶结构的半导体膜结晶。为了在结晶过程中获得具有大尺寸晶粒的晶体，可使用能够产生连续波的固态激光器，且较佳的是应用基波的二次到四次谐波(这种情况下的结晶称为CWLC)。通常，应用Nd:YVO4激光器(基波：1064nm)的二次谐波(532nm)或三次谐波(355nm)。当使用连续波激光器时，从输出功率是10W的连续波YVO4激光器发出的激光由非线性光学元件转换为谐波。同样有通过将YVO4晶体或GdVO4晶体和非线性光学元件放入谐振器来发出谐波的方法。然后，较佳地用光学系统在照射表面将激光成形为矩形或椭圆形照射物体。在这一情况下，需要约0.01到100MW/cm2的(0.1到10MW/cm2较佳)的能量密度。然后，较佳地用激光照射半导体膜，同时以约10到2000cm/sec的速度相对于激光移动半导体膜。
当使用脉冲激光器时，一般使用频带为几十到几百Hz的脉冲激光器，尽管也可使用有10MHz或更高的极高振荡频率的脉冲激光器(这种情况下的结晶称为MHzLC)。据说在用脉冲激光照射半导体膜后需要几十到几百纳秒的时间来使半导体膜完全固化。当脉冲激光器的振荡频率为10MHz或更高时，在半导体膜被前一激光熔化后固化前照射下一脉冲激光是可能的。因此，与常规的脉冲激光器的情况不同，在半导体膜中固相和液相之间的界面能连续移动，因此能形成具有沿扫描方向连续生长的晶粒的半导体膜。更具体地，形成其每一个在扫描方向上的宽度为10到30μm且在与扫描方向垂直的方向的宽度为1到5μm的晶粒的积聚是可能的。通过形成这种沿扫描方向延伸的单晶粒，能形成至少在TFT沟道方向有很少晶界的半导体膜。
注意，当保护膜55部分地由硅氧烷，即耐热有机树脂形成时，可防止上述结晶过程中从半导体膜的热漏泄，导致有效的结晶。
通过上述步骤获得了结晶硅半导体膜。其晶体较佳地在与源极、沟道和漏极方向相同的方向上对齐。其结晶层的厚度较佳地为20到200nm(一般为40到70nm，且50到150nm更佳)。随后，在半导体膜上形成用于吸收金属催化剂的非晶硅膜，在两者之间插入氧化膜，且为了吸气在500到750℃的温度下进行热处理。此外，为了控制如TFT元件的阈值，将硼离子以从1013/cm2到低于1014/cm2的剂量注入到结晶硅半导体膜中。然后，用光刻胶作为掩模进行蚀刻以形成岛形半导体膜57。
或者，可通过利用乙硅烷(Si2H6)和氟化锗(GeF4)的源气体的LPCVD(低压CVD)直接形成多晶硅半导体膜来获得结晶半导体膜。气体的流率是Si2H6/GeF4＝20/0.9，形成膜的温度是400到500℃，并且He或Ar用作载流子气体，尽管本发明不限于这些条件。
TFT，尤其是其沟道区较佳地添加1×1019到1×1022cm-3的氢或卤素，且1×1019到5×1020cm-3更佳。在SAS的情况下，较佳地添加1×1019到2×1021cm-3的氢或卤素。在任一情况下，理想的是氢或卤素的量大于用于IC芯片的单晶中所含有的量。据此，在TFT部分可能产生的局部裂纹能由氢或卤素终止。
然后，在岛形半导体膜57上形成栅绝缘膜58(图19B)。栅绝缘膜58较佳地通过诸如等离子体CVD和溅射等薄膜形成法由含氮化硅、氧化硅、氮氧化硅或氧氮化硅的膜的单层或层叠层形成。在叠层的情况下，例如可采用三层结构，其中氧化硅膜、氮化硅膜和氧化硅膜以此顺序层叠在衬底上。
随后，形成栅电极56(图19C)。在该实施例中，Si和W(钨)通过溅射层叠，并用光刻胶62作为掩模进行蚀刻以形成栅电极56。不必说，栅电极56的材料、结构和形成方法不限于这些，并能适当地选择。例如，可使用以N-型杂质掺杂的Si和NiSi(硅化镍)的层叠结构，或TaN(氮化钽)和W(钨)的层叠结构。或者，栅电极56可由使用任何导电材料的单层形成。
可用SiOx掩模等来代替光刻胶掩模。在这种情形下，另外需要诸如SiOx和SiON等掩模(称为硬掩模)的图案形成步骤，虽然与光刻胶相比在蚀刻中减少了掩模，从而能形成具有理想宽度的栅电极层。或者，栅电极56可在不使用光刻胶62的情况下通过微滴排放来选择性地形成。
对于导电材料，可根据导电膜的功能选择各种材料。当同时形成栅电极和天线时，可考虑它们的功能来选择材料。
关于用于蚀刻栅电极的蚀刻气体，此处采用了CF4、Cl2、O2或Cl2气体的混合气体，尽管本发明不限于此。
随后，形成光刻胶63以覆盖将成为P-沟道TFT 70和72的部分。使用栅电极作为掩模，将N-型杂质元素64(一般为P(磷)或As(砷))以低浓度掺杂到N-沟道TFT 69和71的岛形半导体膜中(第一掺杂步骤(N-型杂质元素的轻掺杂)，图19D)。第一掺杂步骤在1×1013到6×1013/cm2剂量和50到70keV加速电压的条件下进行，尽管本发明不限于此。在第一掺杂步骤中，掺杂穿过栅绝缘膜58进行以形成几个低浓度杂质区65。注意，可以在不用光刻胶覆盖P-沟道TFT区的情况下对整个表面进行第一掺杂步骤。
在通过灰化等去除光刻胶63后，形成另一光刻胶66以覆盖N-沟道TFT区。使用栅电极作为掩模，将P-型杂质元素67(一般为B(硼))以高浓度掺杂到P-沟道TFT 70和72的岛形半导体膜中(第二掺杂步骤(P-型杂质元素的重掺杂)，图19E)。第二掺杂步骤在1×1016到3×1016/cm2剂量和20到40keV加速电压的条件下进行。在第二掺杂步骤中，掺杂穿过栅绝缘膜58进行以形成几个高浓度杂质区68。
在通过灰化等去除光刻胶66后，在衬底的整个表面上形成绝缘膜75(图20A)。在该实施例中，通过等离子体CVD形成厚度为100nm的SiO2膜。绝缘膜75和栅绝缘膜58以自对准的方式通过深蚀刻来去除以形成侧壁76(图20B)。作为蚀刻气体，采用CHF3和He的混合气体。注意，侧壁的形成步骤不限于此。
侧壁76的形成方法不限于上述方法。例如，也可采用图21A和21B所示的方法。图21A示出有二层或更多层结构的绝缘膜75。例如，绝缘膜75有厚度为100nm的SiON(氧氮化硅)膜和厚度为200nm的LTO(低温氧化物)膜的二层结构。在该实施例中，SiON膜通过等离子体CVD形成，而LTO膜通过以低温CVD形成SiO2膜来获得。然后进行深蚀刻以形成具有L形和弧形的侧壁76。
图21B示出进行蚀刻以使栅绝缘膜58不通过深蚀刻去除的情况。这一情况中的绝缘膜75可由单层或层叠层形成。
当在随后的步骤中以高浓度掺杂N-型杂质以在侧壁76下形成低浓度杂质区或非掺杂偏移区时侧壁76用作掩模。在上述侧壁形成方法的任一个中，可取决于将形成的低浓度杂质区或偏移区的宽度来改变深蚀刻的条件。
其后，形成另一光刻胶77以覆盖P-沟道TFT区。使用栅电极56和侧壁76作为掩模，以高浓度掺杂N-型杂质元素78(一般是P或As)(第三掺杂步骤(N-型杂质元素的重掺杂)，图20C)。第三掺杂步骤在1×1013到5×1015/cm2剂量和60到100keV加速电压的条件下进行。在第三掺杂步骤中，进行掺杂以形成几个N-型高浓度杂质区79。
在通过灰化等将去除光刻胶77后，可进行杂质区的热活化。例如，形成厚度为50nm的SiON膜，然后在550℃温度下，在氮气氛中进行4小时的热处理。或者，也可形成厚度为100nm的含氢SiNx膜，并在410℃温度下在氮气氛中进行1小时的热处理。据此，结晶半导体中的缺陷可得到改进。例如，这一步骤能够封端结晶硅中的悬空键，并被称为加氢处理步骤等。然后，形成厚度为600nm的SiON膜，作为用于保护TFT的罩绝缘膜。注意，上述的加氢处理步骤可以形成该SiON膜之后进行。在该情况中，可连续形成SiNx膜和其上的SiON膜。如此，绝缘膜包括SiON、SiNx、SiON以此顺序从TFT上的衬底一侧开始形成的三层，尽管结构和材料不限于这些。注意，较佳的是形成这一绝缘膜，因为它还有保护TFT的功能。
其后，在TFT上形成层间膜53(图20D)。对于层间膜53，可使用诸如聚酰亚胺、丙烯酸、聚酰胺和硅氧烷等耐热有机树脂。层间膜53可取决于其材料通过旋涂、浸渍、喷涂、微滴排放(喷墨印刷、丝网印刷、胶版印刷等)、刮刀、辊涂机、幕涂机、刮刀式涂胶机等形成。或者，可使用诸如氧化硅、氮化硅、氧氮化硅、PGS(磷硅酸玻璃)、BPGS(磷硅酸硼玻璃)和氧化铝的膜等无机材料。可将这些绝缘膜层叠以形成层间膜53。
在层间膜53上形成保护膜54。作为保护膜54，可使用诸如DLC(金刚石型碳)和氮化碳(CN)等含碳膜、氧化硅膜、氮化硅膜、氮氧化硅膜等。保护膜54可通过等离子体CVD、大气压等离子体等形成。或者，可使用诸如聚酰亚胺、丙烯酸、聚酰胺、光刻胶和苯并环丁烯(benzocyclobutene)等光敏或非光敏有机材料、或诸如硅氧烷等耐热有机树脂。
可将填充物混合到层间膜53或保护膜54中，以防止这些膜由于层间膜53或保护膜54和后来形成的引线的导电材料等之间的热膨胀系数不同产生的应力而发生分离或裂开。
在形成光刻胶后，进行蚀刻以形成接触孔，从而形成用于将TFT互相连接的引线51和连接到外部天线的连接引线21(图20D)。作为用于形成接触孔的蚀刻气体，使用CH3和He的混合气体，尽管本发明不限于此。引线51和连接引线21可利用相同的材料同时形成，或单独形成。在该实施例中，连接到TFT的引线51Ti、TiN、Al-Si、Ti和TiN的具有通过溅射和形成图案以此顺序形成的五层结构。
通过将Si混合到Al层中，可防止当对引线形成图案时在烘焙光刻胶时生成小丘。可混合约0.5％的Cu来代替Si。当将Al-Si层夹在Ti和TiN之间时，可进一步提高耐小丘性。在形成图案时，较佳地使用上述的SiON等硬掩模。注意，引线的材料和形成方法不限于这些，且还可使用上述用于形成栅电极的材料。
在该实施例中，整体地形成用于构成CPU 73、存储器74等的TFT区和连接到天线的端子部分80。也可将该实施例应用于整体形成TFT区和天线的情况中。在该情况中，较佳的是在层间膜53或保护膜54上形成天线，然后用另一保护膜覆盖。作为天线的导电材料，可采用Ag、Au、Al、Cu、Zn、Sn、Ni、Cr、Fe、Co、Ti或含有它们的合金，尽管本发明不限于这些。引线和天线可由互不相同的材料形成。理想的是引线和天线由具有高可塑性和延展性的金属材料形成，并且更佳的是增加它们各自的厚度以抵挡由于变形导致的应力。
对于形成方法，可通过溅射和用光刻胶掩模形成图案在整个表面上形成膜，或者通过利用喷嘴通过微滴排放来选择性地形成膜。此处的微滴排放包括胶版印刷、丝网印刷等以及喷墨印刷。引线和天线可同时形成，或单独形成以使它们中的一个首先形成，然后在其上形成另一个。
通过上述步骤，完成了由TFT构成的薄膜集成电路器件。虽然在该实施例中使用了上栅极结构，但也可使用下栅极结构(反向交错结构)。没有形成诸如TFT等薄膜有源元件的区域主要包含基底绝缘膜材料、层间绝缘膜材料和引线材料。此区域较佳地占全部薄膜集成电路器件的50％或更多，更佳的是70到95％。结果，ID芯片能够容易地弯曲，从而其完成的产品，诸如ID标签易于处理。在这一情况下，较佳的是包括TFT部分的有源元件的岛形半导体区(岛)占全部薄膜集成电路器件的1到30％，更佳的是5到15％。
如图20D所示，较佳地控制了薄膜集成电路器件中的保护膜或层间膜的厚度，以使TFT的半导体层和下面的保护层之间的距离(tunder)与半导体膜和上面的层间膜(或如果形成保护膜，则为保护膜)之间的距离(tover)相同或基本相同。通过以此方式在薄膜集成电路器件的中间放置半导体层，能减轻施加于半导体层的应力，从而防止裂纹的生成。
[实施例7]
可将本发明的半导体器件应用于IC卡、IC标签、RFID、转发器、票据、证券、护照、电子装置、包和外衣。在该实施例中，参考图16A到16H描述了IC卡、ID标签、ID芯片的应用。
图16A示出能用于个人身份识别以及允许利用结合于IC卡中的可重写存储器电路进行无现金支付的信用卡或电子货币的IC卡。利用本发明的电路部分1601结合于IC卡1600中。
图16B示出能用于个人身份识别以及对特殊地区的进出控制的ID标签，因为它能被微小化。利用本发明的电路部分1611结合于ID标签1610中。
图16C示出附加有用于诸如超级市场等零售商店里的货物管理的ID芯片1622的产品1620。将本发明应用于ID芯片1622中的电路。通过以此方式利用ID芯片，能简化存货管理并能防止入店行窃等。虽然在图中同样起粘结剂的作用的保护膜1621用于防止ID芯片1622掉落，但ID芯片1622可用粘结剂直接附于产品1620上。此外，较佳地利用实施例2中所述的柔性衬底来形成ID芯片1622，以便易于附于产品1620上。
图16D示出在产品制造过程中结合于其中的用于识别的ID芯片。在图中，ID芯片1631结合于显示器的外壳1630中作为一个示例。将本发明应用于ID芯片1631中的电路。这一结构便于制造商的识别、产品的销售管理等。虽然在图中示出显示器的外壳作为例子，但本发明不限于此，并能应用于各种电子装置和产品。
图16E示出用于运输物体的货运标签。在图中，ID标签1641结合于货运标签1640中。本发明应用于ID芯片1641中的电路。这一结构便于交货目的地的选择、产品的销售管理等。虽然在图中形成了货运标签以附于系到物体的细绳，但本发明不限于此。或者，可用密封件等将货运标签直接附到物体上。
图16F示出结合于书1650中的ID芯片1652。本发明应用于ID芯片1652中的电路。这一结构便于书店的销售管理、图书馆的借书程序等。虽然在图中同样起粘结剂作用的保护膜1651用于防止ID芯片1652掉落，但ID芯片1652可用粘结剂直接附到书1650上或结合于书1650的封面中。
图16G示出结合于票据1660中的ID芯片1661。本发明应用于ID芯片1661中的电路。这一结构易于防止伪造票据的销售。鉴于票据的特性，更佳的是将ID芯片1661结合于票据1660中以防止剥离。除票据之外，可将本发明应用于诸如有价证券和护照等纸制产品。
图16H示出结合于鞋1670中的ID芯片1672。本发明应用于RFID芯片1672中的电路。这一结构便于制造商的识别、产品的销售管理等。虽然在图中同样起粘结剂作用的保护膜1671用于防止ID芯片1672掉落，但ID芯片1672可用粘结剂直接附到鞋1670上，或结合于鞋1670中。除鞋以外，可将本发明应用于诸如包和外衣等其它商品。
下文所描述的是在各种物品中结合ID芯片以保护它们的安全的情况。反偷窃安全措施和反伪造安全措施对于安全保护是必不可少的。
例如，在包中结合ID芯片用于反偷窃安全措施。如图22所示，ID芯片2202结合于包2201中。例如，可将ID芯片2202结合于包2201的底部或侧面。由于极薄且小，可将ID芯片2202结合于包2201中同时保持其富吸引力的设计。此外，ID芯片2202透光，因此小偷不容易确定是否结合了ID芯片2202。因此，不必担心ID芯片2202被小偷取下。
如果这种结合了ID芯片的包被偷，则可通过利用如GPS(全球定位系统)获得包所在地的数据。注意GPS是用于通过由GPS卫星发射信号的时间与它被接收的时间之间的时差确定位置的系统。
除被窃产品外，可由GPS确定丢失财产或遗忘物品的所在地。
除包外，可在诸如汽车和自行车的交通工具、手表和配饰中结合ID芯片。
现在描述的是在护照、驾驶执照等中结合ID芯片以防伪造的情况。
图23A示出包含ID芯片的护照2301。虽然在图23A中ID芯片2302结合于护照2301的封面上，但可将其结合于其它页中。由于ID芯片2302透光，也可将它安装到封面的表面。此外，可将ID芯片2302夹在封面等材料之间以结合于封面中。
图23B示出结合了ID芯片的驾驶执照2303。在图23B中，ID芯片2304结合于驾驶执照2303中。因为ID芯片2304透光，可将其安装到驾驶执照2303的印刷表面。例如，可将ID芯片2304安装到驾驶执照2303的印刷表面并用层压膜覆盖。或者，可将ID芯片2304夹在驾驶执照2303的材料之间从而结合于其中。
当在上述物品中结合ID芯片时，可防止其伪造。通过结合ID芯片也可防止上述包的伪造。此外，可保持护照、驾驶执照等的设计，因为所使用的ID芯片是极薄且小的。此外，可将透光的ID芯片安装在产品的表面。
ID芯片也便于护照、驾驶执照等的管理。此外，将数据存储在ID芯片中而不直接写入护照、驾驶执照等，结果是保护了隐私。
图24示出了包含在诸如食物等产品中用于安全控制的ID芯片。
图24示出包含ID芯片2403的显示货标2402，它附于一包肉2401上。ID芯片2403可被安装在显示货标2402的表面上或结合于其中。也可将ID芯片安装到用于包装诸如蔬菜等新鲜食物的玻璃纸上。
ID芯片2403能存储关于诸如产地、生产者、生产日期和有效使用期等关于产品的基本数据，及诸如产品的服务建议等附加数据。可将不需要重写的基本数据存储在诸如MROM等不可重写存储器中。同时，可将附加数据存储在诸如EEPROM等可重写和可擦除存储器中。
对于食物的安全控制，重要的是获得关于尚未加工的植物和动物的数据。为此，可将ID芯片植入植物和动物中且其上的数据可由读取装置获得。关于植物和动物的数据包括饲养地、饲料、饲养员、传染病的有无等。
当将产品的价格存储在ID芯片中时，能使产品的支付比使用常规的条形码的情况更简单且时间更短。即，可一次支付每个都结合了ID芯片的多个产品。在读取多个ID芯片的情况下，读取装置需要配备防冲突功能。
此外，依据ID芯片的通信距离，即使当产品和收银机之间有距离时，产品的支付也可在收银机处进行，并且还可防止入店行窃的发生。
ID芯片可与诸如条形码和磁带等其它信息媒体结合使用。例如，可将不需重写的基本数据存储在ID芯片中，而可将诸如折扣价格和特价信息等将要重写的数据存储在条形码中。不像ID芯片，条形码的数据易于更改。
如上所述，ID芯片的结合增加了给予消费者的信息量，因此他们能方便地购买产品。
接下来描述的是在诸如啤酒瓶等产品中结合ID芯片用于销售管理的情况。如图25A所示，例如，利用货标2501将ID芯片2502结合于啤酒瓶中。
ID芯片2502存储诸如制造日期、制造地和成分等基本数据。这些基本数据不需要重写，因此可将它存储在诸如MROM等不可重写存储器中。ID芯片也存储诸如交货地址和交货日期等啤酒瓶的个别数据。例如，如图25B所示，当在传送带2506上移动的各个啤酒瓶2503通过写入装置2505时，各个交货地址和交货日期可被存储在结合于货标2504中的ID芯片2507中。可将这些个别数据存储在诸如EEPROM等可重写和可擦除存储器中。
系统较佳地被配置成使得当关于所购买的产品的数据通过网络从交货目的地发送到销售管理中心时，交货地址和日期由写入装置、用于控制写入装置的个人计算机等计算，然后存储在ID芯片中。
因为瓶子按箱交付，可将ID芯片结合于每一箱子中或每几个箱子中以存储个别数据。
当在这种饮料中结合可存储多个交货地址的ID芯片时，能减少手动输入数据所需的时间，结果是减少输入误差。此外，可降低作为销售管理中最大的开销的劳动成本。因此ID芯片的结合使销售管理能以很少的误差低成本地进行。
诸如伴随啤酒的食物和啤酒的配方等附加数据可被存储在交货目的地处。结果是可促销食物等且能提高消费者的购买意愿。可将这些附加数据存储在诸如EEPROM等可重写和可擦除存储器中。以这种方式，ID芯片的结合增加了给予消费者的信息量，因此他们能方便地购买产品。
描述了结合了用于加工管理的ID芯片的产品以及基于该ID芯片数据控制的加工装置(加工机器人)。
在近几年中，经常加工原始产品，且在生产线上基于其原始数据来对它们进行加工。例如，在能提供车门颜色的自由选择的汽车生产线中，ID芯片被结合于每辆汽车的一部分中，且基于该ID芯片的数据来控制上漆装置。因此，能够加工原始汽车。
当结合了ID芯片时，无需预先控制即将放入生产线的汽车的顺序和颜色。因此，不必根据汽车的顺序和数量来设置用于控制上漆装置的程序。即，能够基于结合于每辆汽车中的ID芯片的数据来单独操作加工装置。
如上所述，可将ID芯片应用于各种领域。基于存储在ID芯片中的数据，能获得单独的加工数据并且能基于该单独的数据来控制加工装置。
下文中描述的是结合本发明的ID芯片的IC卡，它用作电子货币。图26示出用于支付的IC卡2601。IC卡2601结合了本发明的ID芯片2602。需要收银机2603和读/写器2604来使用IC卡2601。ID芯片2602存储IC卡2601上可用数额的数据，且该数额的数据可由读/写器2604无线地读取并发送到收银机2603。收银机2603验证要支付的数额在IC卡2601上可用，然后进行支付。随后，将支付后剩余的钱的数据发送到读/写器2604，并由读/写器2604写入IC卡2601的ID芯片2602。
读/写器2604可配备键盘2605用于输入密码等，从而可防止第三方在不通知的情况下使用IC卡2601。
本实施例所示的应用仅仅是一个例子，且本发明不限于此。
如上所述，本发明的应用范围十分广泛，本发明的ID芯片可应用于所有产品的识别。本实施例可结合实施方式和实施例1到6来实现。

Claims (20)

1.一种半导体器件的制造方法，包括：
通过第一曝光装置在绝缘衬底上形成多个电路部分，每一电路部分都有调制电路、解调电路和逻辑电路；以及
通过第二曝光装置在所述衬底上形成多个不同的存储器电路。
2.一种半导体器件的制造方法，包括：
在绝缘衬底上形成要处理的对象；
在所述对象上涂光刻胶；
通过第一曝光装置使所述光刻胶曝光；
通过第二曝光装置使所述光刻胶曝光；
对由所述第一曝光装置和所述第二曝光装置曝光的光刻胶显影；以及
通过利用所述已显影的光刻胶蚀刻所述对象以形成多个电路部分的第一图案以及多个不同的存储器电路的第二图案，每一电路部分都具有调制电路、解调电路和逻辑电路。
3.一种半导体器件的制造方法，包括：
在绝缘衬底上形成要处理的对象；
在所述对象上涂第一光刻胶；
通过第一曝光装置使所述第一光刻胶曝光；
使所述已曝光的第一光刻胶显影；
通过利用所述已显影的第一光刻胶蚀刻所述对象以形成多个电路部分的第一图案，每一电路部分都具有调制电路、解调电路和逻辑电路；
在所述对象上涂第二光刻胶；
通过第二曝光装置使所述第二光刻胶曝光；
使所述已曝光的第二光刻胶显影；以及
通过利用所述已显影的第二光刻胶蚀刻所述对象以形成多个不同的存储器电路的第二图案。
4.一种半导体器件的制造方法，包括：
在绝缘衬底上形成要处理的对象；
在所述对象上涂光刻胶；
通过第一曝光装置使所述光刻胶曝光；
通过第二曝光装置使所述光刻胶曝光；
对由所述第一曝光装置和所述第二曝光装置曝光的光刻胶显影；以及
通过利用所述已显影的光刻胶蚀刻所述对象以形成多个第一电路部分的第一图案以及多个不同的第二电路部分的第二图案，
其中，所述第二曝光装置依据程序改变曝光内容。
5.一种半导体器件的制造方法，包括：
在绝缘衬底上形成要加工的对象；
在所述对象上涂光刻胶；
通过第一曝光装置使所述光刻胶曝光；
通过第二曝光装置使所述光刻胶曝光；
对由所述第一曝光装置和所述第二曝光装置曝光的光刻胶显影；以及
通过利用所述已显影的光刻胶蚀刻所述对象以形成多个第一电路部分的第一图案以及多个不同的第二电路部分的第二图案，
其中，不同的数据被存储在所述第二电路部分的每一个中。
6.如权利要求1到3中的任一项所述的半导体器件的制造方法，其特征在于，所述存储电路是掩模ROM。
7.如权利要求4或5所述的半导体器件的制造方法，其特征在于，所述第二电路部分是掩模ROM。
8.如权利要求1到3中的任一项所述的半导体器件的制造方法，其特征在于，所述多个存储器电路之间的差别是其中所存储的数据。
9.如权利要求4所述的半导体器件的制造方法，其特征在于，所述多个第二电路部分之间的差别是其中所存储的数据。
10.如权利要求1到3和5中的任一项所述的半导体器件的制造方法，其特征在于，所述第二曝光装置能依据程序改变曝光内容。
11.如权利要求1到5中的任一项所述的半导体器件的制造方法，其特征在于，所述第一曝光装置是利用镜面投影曝光系统的曝光装置。
12.如权利要求1到5中的任一项所述的半导体器件的制造方法，其特征在于，所述第一曝光装置是利用分步重复曝光系统的曝光装置。
13.如权利要求1到5中的任一项所述的半导体器件的制造方法，其特征在于，所述第一曝光装置是利用分步扫描曝光系统的曝光装置。
14.如权利要求1到5中的任一项所述的半导体器件的制造方法，其特征在于，所述第二曝光装置是利用电子束曝光系统的曝光装置。
15.如权利要求1到5中的任一项所述的半导体器件的制造方法，其特征在于，所述第二曝光装置是利用激光曝光系统的曝光装置。
16.如权利要求1到5中的任一项所述的半导体器件的制造方法，其特征在于，由所述第二曝光装置曝光的部分是接触孔。
17.如权利要求1到5中的任一项所述的半导体器件的制造方法，其特征在于，所述绝缘衬底是从包括玻璃衬底、塑料衬底和薄膜绝缘体的组中选择的一种。
18.一种IC卡、IC标签、RFID、转发器、票据、证券、护照、电子装置、包和外衣，其每一个都包含由如权利要求1到5中的任一项所述的制造方法制造的半导体器件。
19.如权利要求4或5所述的半导体器件的制造方法，其特征在于，所述第一电路部分的每一个都包含调制电路、解调电路和逻辑电路。
20.如权利要求4或5所述的半导体器件的制造方法，其特征在于，所述第二电路部分的每一个都包含不同的存储器电路。
CN2005800053597A 2004-02-20 2005-02-15 半导体器件及ic卡、ic标签、rfid、转发器、票据、证券、护照、电子装置、包和外衣的制造方法 Expired - Fee Related CN1922727B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP045480/2004 2004-02-20
JP2004045480 2004-02-20
PCT/JP2005/002680 WO2005081307A1 (en) 2004-02-20 2005-02-15 Manufacturing method of semiconductor device, and ic card, ic tag, rfid, transponder, bill, securities, passport, electronic apparatus, bag, and garment

Publications (2)

Publication Number Publication Date
CN1922727A true CN1922727A (zh) 2007-02-28
CN1922727B CN1922727B (zh) 2011-12-21

Family

ID=34879393

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800053597A Expired - Fee Related CN1922727B (zh) 2004-02-20 2005-02-15 半导体器件及ic卡、ic标签、rfid、转发器、票据、证券、护照、电子装置、包和外衣的制造方法

Country Status (6)

Country Link
US (1) US7666722B2 (zh)
EP (1) EP1719169A4 (zh)
JP (1) JP4776941B2 (zh)
KR (1) KR101258671B1 (zh)
CN (1) CN1922727B (zh)
WO (1) WO2005081307A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110021559A (zh) * 2018-01-09 2019-07-16 联华电子股份有限公司 半导体元件及其制作方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5178022B2 (ja) * 2006-02-03 2013-04-10 株式会社半導体エネルギー研究所 記憶素子の作製方法
WO2007088795A1 (en) 2006-02-03 2007-08-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of memory element, laser irradiation apparatus, and laser irradiation method
US8580700B2 (en) 2006-02-17 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7532378B2 (en) 2006-02-21 2009-05-12 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus, method of laser irradiation, and method for manufacturing semiconductor device
JP5148932B2 (ja) * 2006-06-30 2013-02-20 株式会社半導体エネルギー研究所 半導体装置
KR101362955B1 (ko) 2006-06-30 2014-02-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그 제조 방법
TWI424499B (zh) * 2006-06-30 2014-01-21 Semiconductor Energy Lab 製造半導體裝置的方法
US7541213B2 (en) 2006-07-21 2009-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8810298B2 (en) 2008-11-26 2014-08-19 Thin Film Electronics Asa Random delay generation for thin-film transistor based circuits
JP2011139052A (ja) 2009-12-04 2011-07-14 Semiconductor Energy Lab Co Ltd 半導体記憶装置
CN102622639B (zh) * 2011-01-28 2014-09-17 中国机动车辆安全鉴定检测中心 电子护照元件层制作方法
TWI433625B (zh) 2011-07-04 2014-04-01 Ind Tech Res Inst 軟性電子元件的製法
US9672316B2 (en) * 2013-07-17 2017-06-06 Arm Limited Integrated circuit manufacture using direct write lithography
US9691709B2 (en) 2015-02-26 2017-06-27 International Business Machines Corporation Semiconductor device security
CN106707692B (zh) * 2015-07-27 2018-03-27 中国科学院理化技术研究所 一种跨尺度结构协同工作的无掩模光刻系统
US10204347B2 (en) * 2015-08-11 2019-02-12 Mehmet Ertugrul Authenticity control system
KR101808605B1 (ko) * 2016-12-22 2018-01-18 김재범 전파 전달이 가능하거나 방열특성을 가지는 전도층이 코팅된 비전도성 프레임
CN108696947B (zh) * 2017-03-16 2020-05-01 中兴通讯股份有限公司 一种用户信息管理的方法和系统

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01293616A (ja) * 1988-05-23 1989-11-27 Nec Corp 半導体集積回路の製造方法
JPH03218005A (ja) * 1990-01-23 1991-09-25 Oki Electric Ind Co Ltd レジストパターン形成方法
JP2910424B2 (ja) * 1992-06-10 1999-06-23 日本電気株式会社 半導体装置の製造方法
GB2288250B (en) * 1994-03-30 1998-04-29 Motorola Inc Semiconductor device fabrication method
JPH08139208A (ja) * 1994-11-04 1996-05-31 Toyota Motor Corp 不揮発性メモリの製造システム及びその製造方法
JPH1126357A (ja) 1997-07-08 1999-01-29 Hitachi Ltd 半導体装置の製造方法
JPH11121369A (ja) * 1997-08-13 1999-04-30 Fujitsu Ltd パターン描画方法及び装置
JP4112686B2 (ja) * 1997-08-20 2008-07-02 株式会社半導体エネルギー研究所 半導体装置
JP4294118B2 (ja) * 1997-08-19 2009-07-08 株式会社半導体エネルギー研究所 表示装置および表示装置の作製方法
JP3980178B2 (ja) * 1997-08-29 2007-09-26 株式会社半導体エネルギー研究所 不揮発性メモリおよび半導体装置
JPH11145406A (ja) * 1997-11-10 1999-05-28 Nec Corp 半導体装置の製造方法
US6509217B1 (en) * 1999-10-22 2003-01-21 Damoder Reddy Inexpensive, reliable, planar RFID tag structure and method for making same
EP1249042A1 (en) * 2000-01-20 2002-10-16 Zavitan Semiconductors, Inc. Personalized hardware
JP3614747B2 (ja) 2000-03-07 2005-01-26 Ｎｅｃエレクトロニクス株式会社 昇圧回路、それを搭載したｉｃカード及びそれを搭載した電子機器
JP2001337439A (ja) 2000-05-26 2001-12-07 Hitachi Ltd 半導体集積回路の設計、製造方法および検査方法並びに半導体集積回路
JP3278062B2 (ja) * 2000-08-07 2002-04-30 セイコーインスツルメンツ株式会社 半導体装置とその製造方法
JP2002184872A (ja) * 2000-12-15 2002-06-28 Hitachi Ltd 認識番号を有する半導体装置、その製造方法及び電子装置
US6814832B2 (en) * 2001-07-24 2004-11-09 Seiko Epson Corporation Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance
US6872658B2 (en) 2001-11-30 2005-03-29 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device by exposing resist mask
JP2002270617A (ja) * 2001-12-28 2002-09-20 Seiko Instruments Inc 半導体装置
KR100516968B1 (ko) * 2002-07-23 2005-09-26 (주)아이피에스 비접촉식 집적회로 카드에 사용되는 저전력 카드 리더 장치
JP3512788B2 (ja) * 2003-01-20 2004-03-31 セイコーインスツルメンツ株式会社 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110021559A (zh) * 2018-01-09 2019-07-16 联华电子股份有限公司 半导体元件及其制作方法
CN110021559B (zh) * 2018-01-09 2021-08-24 联华电子股份有限公司 半导体元件及其制作方法

Also Published As

Publication number Publication date
WO2005081307A1 (en) 2005-09-01
JP2005268774A (ja) 2005-09-29
US7666722B2 (en) 2010-02-23
US20070184670A1 (en) 2007-08-09
KR101258671B1 (ko) 2013-04-26
CN1922727B (zh) 2011-12-21
JP4776941B2 (ja) 2011-09-21
EP1719169A1 (en) 2006-11-08
EP1719169A4 (en) 2015-01-07
KR20070007308A (ko) 2007-01-15

Similar Documents

Publication Publication Date Title
CN1922727A (zh) 半导体器件及ic卡、ic标签、rfid、转发器、票据、证券、护照、电子装置、包和外衣的制造方法
CN1655186A (zh) 半导体器件
CN1894796A (zh) 薄膜集成电路器件的制造方法,非接触薄膜集成电路器件及其制造方法,以及包含非接触薄膜集成电路器件的id标签和硬币
CN1652151A (zh) 半导体器件
CN1930580A (zh) 半导体设备、无线芯片、ic卡、ic标签、应答器、帐单、证券、护照、电子设备、书包和服装
KR101261031B1 (ko) 트랜지스터를 포함하는 장치의 제작방법
US7465647B2 (en) Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device
KR101127888B1 (ko) 박막 집적회로의 제조방법 및 소자 기판
CN1658233A (zh) 集成电路，半导体器件和id芯片
CN1934707A (zh) 制造集成电路的方法
CN1918663A (zh) 非易失性存储器
CN1874060A (zh) 天线制造方法和半导体装置制造方法
CN1697187A (zh) 半导体集成电路、半导体器件和半导体集成电路的制造方法
US7909260B2 (en) Semiconductor device
CN1519775A (zh) 卡以及利用该卡的记帐系统
CN1925109A (zh) 半导体器件的制造方法
JP4836465B2 (ja) 薄膜集積回路の作製方法及び薄膜集積回路用素子基板
CN1655187A (zh) Id标号,id标签和id卡
CN1922721A (zh) 半导体器件
CN1926561A (zh) Id芯片和ic卡
CN1873950A (zh) 半导体装置及其制造方法
CN1905146A (zh) 半导体器件的制造方法
CN1959962A (zh) 半导体器件的制造方法
JP5041681B2 (ja) 半導体装置の作製方法
CN1892983A (zh) 半导体装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111221

Termination date: 20180215