CN1658233A - 集成电路，半导体器件和id芯片 - Google Patents

集成电路，半导体器件和id芯片 Download PDF

Info

Publication number
CN1658233A
CN1658233A CN2005100655150A CN200510065515A CN1658233A CN 1658233 A CN1658233 A CN 1658233A CN 2005100655150 A CN2005100655150 A CN 2005100655150A CN 200510065515 A CN200510065515 A CN 200510065515A CN 1658233 A CN1658233 A CN 1658233A
Authority
CN
China
Prior art keywords
circuit
signal
central processing
processing circuit
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2005100655150A
Other languages
English (en)
Other versions
CN100504919C (zh
Inventor
加藤清
小山润
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1658233A publication Critical patent/CN1658233A/zh
Application granted granted Critical
Publication of CN100504919C publication Critical patent/CN100504919C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A41—WEARING APPAREL
    • A41C—CORSETS; BRASSIERES
    • A41C3/00—Brassieres
    • A41C3/12—Component parts
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • G06K7/0008—General problems related to the reading of electronic memory record carriers, independent of its reading method, e.g. power transfer
    • A—HUMAN NECESSITIES
    • A41—WEARING APPAREL
    • A41C—CORSETS; BRASSIERES
    • A41C3/00—Brassieres
    • A41C3/10—Brassieres with stiffening or bust-forming inserts
    • A—HUMAN NECESSITIES
    • A41—WEARING APPAREL
    • A41C—CORSETS; BRASSIERES
    • A41C5/00—Machines, appliances, or methods for manufacturing corsets or brassieres
    • A41C5/005—Machines, appliances, or methods for manufacturing corsets or brassieres by moulding
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/32—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using wireless devices
    • G06Q20/327—Short range or proximity payments by means of M-devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/38—Payment protocols; Details thereof
    • G06Q20/40—Authorisation, e.g. identification of payer or payee, verification of customer or shop credentials; Review and approval of payers, e.g. check credit lines or negative lists
    • G06Q20/401—Transaction verification
    • G06Q20/4014—Identity check for transactions
    • G06Q20/40145—Biometric identity checks
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/0866—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means by active credit-cards adapted therefor
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
    • G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system

Landscapes

  • Engineering & Computer Science (AREA)
  • Business, Economics & Management (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Accounting & Taxation (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Strategic Management (AREA)
  • General Business, Economics & Management (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Hardware Design (AREA)
  • Textile Engineering (AREA)
  • Computer Security & Cryptography (AREA)
  • Artificial Intelligence (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Finance (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

提供了一种非接触半导体器件，其中实现了低功耗和进行稳定的无线通信。监控读取器/写入器的电源级别和ID芯片的内部块的操作状态。根据这种条件，选择提供最佳频率的时钟信号和最佳级别的电源电位。通过根据电源级别设置操作模式、或根据每个块的操作状态设置省电模式，能提供低功耗的ID芯片和稳定的无线通信。

Description

集成电路，半导体器件和ID芯片
技术领域
本发明涉及形成在玻璃衬底或挠性衬底上的集成电路、半导体器件和ID芯片。另外，本发明涉及建立非接触通信的集成电路、半导体器件和ID芯片。
背景技术
在近年来，为了通过使用ID芯片进行安全性、无现金电子支付等ID管理的目的，对具有高安全功能的非接触IC卡、ID标签、RFID等(在下文中共同地称为ID芯片)的需求日益增加。这种ID芯片结合了高功能性的集成电路，如中央处理电路(典型地称作中央处理单元且下文中还缩写为CPU)和具有密码功能的专用硬件。
ID芯片通过由来自读取器/写入器的无线电波和ID芯片中的天线之间产生的电磁感应所感应的电流来接收电源。然而，根据这种方法，当操作中的ID芯片和读取器/写入器之间的位置关系改变时，供给ID芯片的电源的量就会改变，因此很难得到稳定的电源。
另外，由于CPU和用于密码操作的逻辑电路占据大量的电路面积，因此需要大的功耗。当不能提供稳定的电源而又需要大的功耗时，工作裕度降低了，而其又阻止了稳定的操作。另外，大电路面积将会导致半导体器件的低抗冲击性，并且因此从硅晶片中获得的芯片的数量减小了，其导致了更高的成本。
发明内容
考虑到前述的内容，本发明提供了低成本的集成电路、半导体器件和ID芯片，其中通过尽可能低地抑止功耗实现了稳定的操作，且即使当使用大电路面积时也保证了高的抗冲击性。
本发明提供了包括中央处理电路和控制电路的集成电路和半导体器件。电源电路产生多个电源电位，时钟产生电路产生具有各种频率的时钟信号。控制电路在中央处理电路和存储器的工作状态、以及外部电源级别的基础上控制电源电路和时钟产生电路，以使得最优级别的电源电位和最优频率的时钟能供给中央处理电路。另外，本发明提供了包括中央处理电路、控制电路和连接到天线的连接端子的集成电路。而且，本发明提供了包括中央处理电路、控制电路和天线的半导体器件。本发明也提供了包括集成电路或半导体器件的ID芯片(也称作无线芯片)。
控制电路基于中央处理电路的操作状态来控制电源电路和时钟产生电路，以使得当中央处理电路上的负载小时，时钟频率和电源电位降低，或当中央处理电路上的负载大的时候，时钟频率和电源电位增加。通过根据中央处理电路的操作状态进行这种控制，能把功耗减小到尽可能小的程度。特别地，控制电路在中央处理电路产生的事件信号的基础上，控制电源电路和时钟产生电路。事件信号是从包含关于中央处理电路中包含的整数运算单元、浮点运算单元、加载/存储单元或分支单元的操作状态的数据的信号，包含关于来自包含在中央处理电路中的多个单元的各种指令如整数运算指令、浮点运算指令、加载/存储指令、分支指令和NOP指令的执行状态的数据的信号，由包括从中央处理电路中的多个单元中选择的几个单元的组合电路产生的信号中的一个或者多个中选择的信号。
另外，控制电路基于从读取器/写入器供应到半导体器件的电源来控制电源电路和时钟产生电路，使得当电源小时，时钟频率和电源电位降低，或者当电源大时，时钟频率和电源电位增加。通过根据从读取器/写入器供应到半导体器件的电源进行这种控制，即使在不稳定的电源的情况下，也能实现稳定的操作。不必说，需要将电源电位和时钟频率控制在中央处理电路的操作范围内。特别地，本发明地集成电路和半导体器件的每个都包括用于产生电源数据信号的电源级别确定电路。基于电源数据信号，控制电路控制电源电路和时钟产生电路。电源确定电路包括包含负载电阻器的电源电路、参考电位产生电路和用于比较电源电路输出电位和参考电位电路输出电位的比较器电路。
控制电路不仅仅可以切换提供给中央处理电路的电源电位和时钟信号，而且可以切换提供给其它集成电路的电源电位和时钟信号。例如，可以采用这种结构，以使得多频率的时钟信号和多级别的电源电位可以提供给结合在半导体器件中的存储器(例如，SRAM(静态随机存取存储器)，DRAM(动态随机存取存储器)、EEPROM(电可擦除可编程只读存储器)和闪存中的一个或者多个)。特别地，控制电路基于中央处理电路产生的存储器存取信号来控制电源电路和时钟产生电路。存储器存取信号是从包含关于在中央处理电路中包括的存储控制单元的操作状态的数据的信号，包含关于来自中央处理单元的加载/存储指令的执行状态的数据的信号，和由包括从中央处理电路中的多个单元中选择的几个单元的组合电路产生的信号中的一个或多个中选择的信号。
本发明提供了以大数量形成在比硅晶片更大且更便宜的玻璃衬底上的集成电路和半导体器件，从而提高了成本性能。而且，本发明提供了通过把元件从玻璃衬底上剥离，然后将它们转移到挠性衬底以便改善抗冲击性而形成的半导体器件。从玻璃衬底剥离的元件为5μm厚或更小(更优选为0.1至3μm)，因此，它可以直接粘在产品容器、标签等上，或者它的周围可以填充有机树脂材料等。
挠性衬底指具有挠性的衬底，且它典型地是塑料衬底、纸等等。塑料例如包括具有极性基团的聚降冰片烯、聚乙烯对苯二酸酯(PET)，聚醚砜(PES)、聚乙烯萘((PEN)、聚碳酸酯(PC)、尼龙、聚醚醚酮(PEEK)、聚砜(PSF)、聚醚酰亚胺(PEI)、聚芳酯(PAR)，聚对苯二甲酸丁二醇酯(PBT)、聚酰亚胺等。
根据本发明，能以低成本提供高抗冲击性的半导体器件。确保了具有高的抗冲击性，半导体器件能具有各种的应用。而且，确保了具有低的成本，能预期能用于各种的产品或物品。
而且，本发明能够实现低功耗，因此能提供一种具有大的工作裕度和稳定操作能力的半导体器件。因此，可以增加半导体器件的可靠性，其可以提高本发明的半导体器件应用到各种产品或物体上的可靠性。
附图说明
图1是说明本发明的半导体器件结构的框图。
图2是说明本发明的半导体器件结构的框图。
图3是说明本发明的半导体器件结构的框图。
图4是说明本发明的半导体器件结构的框图。
图5是说明本发明的半导体器件结构的框图。
图6是说明用于确定电源级别的电路结构图，其产生电源数据信号。
图7A至7C是说明半导体器件的应用的视图。
图8A至8E是说明半导体器件的制造步骤的图。
图9A至9D是说明半导体器件的制造步骤的图。
图10A至10D是说明半导体器件的制造步骤的图。
图11A至11C是说明半导体器件的应用的视图。
图12A至12C是说明半导体器件的应用的视图。
图13是说明半导体器件的应用的视图。
具体实施方式
虽然将参考附图以实施方式和实施例详细地描述本发明，但可以理解各种改变和修改对于本领域的技术人员来说是显而易见。因此，除非这种改变和修改脱离了本发明的范围，否则它们应该解释成包含在其中。注意到在下文中描述的结构中，相同的部件在所有图中用相同的参考数字表示，且将省略它们的描述。
[实施方式1]
参考图1描述了本发明的半导体器件101的结构。半导体器件101包括集成电路111和天线102。集成电路111包括电源电路103、时钟产生电路104，具有数据调制/解调功能的数据调制/解调电路105、控制电路106、确定电源级别的电路(下文中还简称为电源确定电路)114、CPU 107、接口(在图中用IF表示)108、非易失性存储器(在图中用NVM表示)109和SRAM 110。注意到SRAM 110可以用易失性存储器如DRAM替代。
集成电路111形成在玻璃衬底或挠性衬底上。天线102可以形成在和半导体器件101中的集成电路111相同的衬底上，或形成在集成电路111的顶部或底部上设置的保护层上。以该方式，当在相同的衬底上形成集成电路111和天线102时，可以采用利用纳米微粒成分的印刷法(微滴释放法或丝网印刷法)。
在半导体器件101中，具有用于连接到天线102的端子的集成电路111可以与包含使用各向异性导电膜等的铜、铝等的天线102电连接。这里，半导体器件101指包括天线102和集成电路111用于利用读取器/写入器实现通信的器件。另外，集成电路111指包括用于连接到天线102的端子的电路，而不是包括天线102的电路。
集成电路111具有5mm2或更小的面积，并优选为0.3至4mm2。设置在集成电路111的顶部和底部上的保护层比半导体器件101的尺寸更大。
控制电路106接收通过用于确定电源级别的电路114产生的电源数据信号112和由CPU 107产生的事件信号113。然后，控制电路106产生了指令信号，用于调节将要供给CPU 107的电源电位Vddc和时钟信号CLKc，以及根据电源级别将要供给除了CPU之外的系统的电源电位Vdds和时钟信号CLKs，从而将它们传送到电源电路103和时钟产生电路104。当电源电路103和时钟产生电路104接收来自控制电路106的指令信号时，它们调节要供给CPU 107的Vddc和CLKc以及要供给除了CPU 107之外的系统的VDDs和CLKs。即，控制电路106产生包含数据的指令信号，用于在CPU 107产生的事件信号113的基础上改变将要供给CPU 107的电源电位和时钟频率，然后将指令信号供给电源电路103和时钟产生电路104。
构造电源电路103以使得能够产生根据来自控制电路106的信号而产生的2-100级别的电源电位。相似地，构造时钟产生电路104以使得能够产生根据来自控制电路106的信号而产生的2-100级别的电源电位。
用于确定电源级别的电路114可以通过例如在其中提供与电源电路103分开的小规模电源电路、且通过监控电源的稳定性而产生电源数据信号112。特别地，当内部电源稳定且提供大量的外部电源时，供给CPU 107和除了CPU 107之外的系统的电源电位和时钟频率增加，由此提高了半导体器件101的处理速度。另一方面，当外部电源的数量小或当外部电源不稳定时，供给CPU 107和除了CPU 107之外的系统的电源电位和时钟频率减小，因此降低了半导体器件101的功耗。
控制电路106从CPU 107接收表示CPU 107的内部操作状态的事件信号113。然后，控制电路106产生用于以规则间隔(典型地，10μs至100ms)调节电源电位和时钟频率的信号，以使得CPU 107上的负载与其它系统的负载相等。产生的信号传送到电源电路103和时钟产生电路104。当电源电路103和时钟产生电路104接收来自控制电路106的信号时，它们调节要供给CPU 107的Vddc和CLKc和要供给除了CPU 107之外的系统的Vdds和CLKs。即，控制电路106产生包含数据的指令信号，用于根据由用于确定电源级别的电路114中产生的电源数据信号112，调节将要供给CPU 107的电源电位和时钟频率。将产生的指令信号供给电源电路103和时钟产生电路104。
事件信号113是表示CPU 107的各种内部事件的信号。CPU 107包括多个单元。该多个单元包括各种流水线单元，如整数运算单元、浮点运算单元、加载/存储单元和分支单元。事件信号包括表示CPU 107中事件的信号，表示执行各种指令如NOP指令、加载/存储指令和运算指令的事件的信号，由包括从CPU107中的多个单元中选出的几个单元的组合电路产生的信号等等。例如，当CPU107的运算数目或高速缓存命中数很大时，供给CPU 107的电源电位和时钟频率增加。在另一方面，当来自CPU 107的NOP指令数量很大时，等待时间长，或运算数量很小，则供给CPU 107的电源电位和时钟频率降低，由此降低了功耗。
注意到当调节电源电位和时钟频率时，优选逐步地改变其值。通过逐步改变电源电位和时钟频率，能减小重新开始操作所需的时间和可能的错误操作。
电源电位和时钟频率之间的关系优选地选择为，使得所选择的电源电位能适应在最高的时钟频率下的操作。在集成电路111的操作范围内调节电源电位和时钟频率。特别地，当电源级别降到极其低的时候，可以采用切断电源的方法。
在该实施方式中，通过调节两种电源电位和时钟频率的每一种，控制了CPU 107和除了CPU 107之外的系统，然而，本发明并不局限于此。例如，可以仅仅控制供给CPU 107的电源电位和时钟频率。特别地，当CPU 107中消耗的功率占用系统的大部分时候，例如，控制电路106的规模可以有效地减小。
根据上述的控制电路106的功能，半导体器件101能根据外部电源恒定地工作。而且，浪费的功耗以至于CPU 107浪费它的处理能力，能被抑制到最小可能的程度。结果，能抑制半导体器件101的功耗，从而能够以即使是最小电源而稳定工作。因此，能提高半导体器件101和读取器/写入器之间的通信距离和工作裕度。
[实施方式2]
参考附图2描述本发明的半导体器件101的结构。在该实施方式中，示出了控制电路106除了CPU 107之外还控制存储器如SRAM和NVM的模式。
半导体器件101具有与图1中所示的半导体器件101相似的部件，虽然对于控制信号、电源电位和时钟信号部分不相同。同图1中所示的半导体器件101所不同的主要是控制电路106控制供给每个存储器(NVM 109和SRAM 110)的电源电位和时钟信号，和控制电路106除了电源数据信号112和事件信号113之外，还接收存储器存取信号115。
在这个实施方式中的半导体器件101将电源电位和时钟信号的操作模式相应地设置为每个存储器的操作状态。通过将操作模式相应地控制为每个存储器的操作状态，可以在不减少系统的处理能力的情况下减小功耗。
当半导体器件101包括非易失性存储器(NVM 109)时，例如设置了三个操作模式：读取模式、写入模式和待机模式。非易失性存储器包括EPROM、EEPROM、闪存、铁电存储器(FRAM或FeRAM)、磁存储器(MRAM)、相变存储器(PRAM或OUM)等等。典型地，NVM 109通常读出数据，需要相对大的电流以写入数据，且即使当在待机状态下存储单元或解码器的电源的电源关闭时，它的数据仍然可以保留。因此，优选采用上述的存储器用于NVM 109。
特别地，控制电路106在来自CPU 107的存储器存取信号115的基础上，以规则的间隔确定NVM 109的模式。然后，控制电路106产生用于调节电源电位和时钟频率的信号，从而将它传送到电源电路103和时钟产生电路104。当电源电路103和时钟产生电路104接收来自控制电路106的信号时，它们分别调节供给NVM 109的电源电位和时钟信号，由此进入每个操作模式。即，控制电路106产生包含数据的指令信号，用于在由CPU 107产生的存储器存取信号115的基础上，调节供给NVM 109的电源电位和时钟频率，并将指令信号供给NVM 109。
当半导体器件101包括SRAM 110时，例如设置了两个操作模式：正常模式和待机模式。由于SRAM 110是易失性存储器，即使在待机模式下也需要恒定的电源。然而，可以通过在允许保留存储单元的数据的范围内减小电源电位来减小功耗。注意到DRAM也可以代替SRAM。特别地，控制电路106在来自CPU 107的存储器存取信号115的基础上，以规则的间隔确定SRAM 110的模式。然后，控制电路106产生了用于调节要供给电源电路103和时钟产生电路104的电源电位和时钟频率的信号。当电源电路103和时钟产生电路104接收来自控制电路106的信号时，它们分别调节要供给SRAM 110的电源电位和时钟信号，由此进入每个操作模式。
现在，对存储器存取信号115和操作模式的选择进行描述。存储器存取信号115是由CPU 107产生的用于控制存储器存取。例如，存储器存取信号115可以是表示执行对NVM 109或SRAM 110的加载/存储指令的信号，和通过设定在NVM 109和SRAM 110之间的接口产生的、或者通过它们的组合电路等等产生的信号。
典型地，优选控制电路106并不是每一次由CPU 107的存储器存取而改变操作模式，而是每几百至几万个周期。
例如，控制电路106对于一定的时间段计数对每个存储器的存取数量。如果存取数量小，则确定存储器存取将会暂停一段时间，由此存储器会进入待机模式。同样，如果由程序确定某一存储器不存取，该存储器会进入待机模式。
如果在待机模式的存储器被无意中访问，则CPU 107被告知该存取器处于待机模式。特别地，如果在待机模式的存储器被访问，CPU 107则发出中断请求以挂起该存储器访问。与这种操作平行的，存储器返回预定模式，且存储器存取在返回后继续。可选择地，CPU 107可以检查待存取的存储器是否处于待机模式，且如果存储器处于待机模式则中断存取指令，从而使存储器回到预定模式。
以这种方式，通过单独地将未使用的存储器置于待机模式，在不降低系统的处理能力的情况下，就能减小功耗。关于在实施方式1中描述的供给CPU 107的电源电位和时钟信号的控制，可以类似于每个存储器的控制来设置操作模式，由此使用控制电路106切换每个模式。
[实施例1]
在这个实施例中，参考图3-5描述了用于产生电源电位的电源电路、时钟产生电路和控制电路，每个均具有与上述实施方式不同的结构。注意到在图3-图5中相同的电路和信号用相同的参考数字表示。
首先，参考图3描述了在CPU、NVM和SRAM的每个块中提供控制电路的例子。
当在CPU 107、NVM 109和SRAM 110的每一个中提供控制电路时，每个控制电路都接收电源数据信号112。控制电路产生了指令信号，用于在每个块总功耗不超过电源的范围内，根据电源级别调节电源电位和时钟频率。产生的指令信号传送到电源电路103和时钟产生电流104。当电源电路103和时钟产生电路104接收来自控制电路的信号时，它们分别调节供给每个块的电源电位和时钟信号。
注意到电源电路103产生多电级的电源电位，时钟产生电路104产生多频率的时钟信号。
在CPU 107中的控制电路接收了来自CPU内核的事件信号113。如果控制电路以规则的间隔确定CPU 107上的负载很大，则它传送指令信号到电源电路103和时钟产生电路104，以逐步增加供给CPU 107的电源电位和时钟频率。如果在另一方面，控制电路以规则的间隔确定CPU 107上的负载很小，则它传送指令信号到电源电路103和时钟产生电路104，以逐步减小供给CPU 107的电源电位和时钟频率。
在NVM 109和SRAM 110中的每个控制电路接收来自CPU 107的存储器存取信号115。然后，如在前述的实施方式中所述，控制电路以规则的间隔确定每个存储器的最优操作模式，由此将指令信号传送到电源电路103和时钟产生电路104。
现在将参考图4描述在每个CPU和存储器中提供有电源电路和时钟电路的示例。
当在CPU 107，NVM 109和SRAM 110的每个中提供电源电路和时钟电路时，电源电路103和时钟产生电路104产生了几种基本的电源电位和时钟信号，即，在每个块中的电源电路和时钟产生电路产生了多级的电源电位和多频率的时钟信号。
控制电路106接收电源数据信号112，并确定每个块的操作模式，以使得每个块的总功耗不超过电源，由此将指令信号传送到电源电路103和时钟产生电路104。可选择地，控制电路106接收来自CPU的事件信号113和存储器存取信号115，并确定每个块的操作模式，由此将指令信号传送到电源电路103和时钟产生电路104。
现在参考图5描述在CPU和存储器的每个中提供控制电路、电源电路和时钟电路的例子。
当在CPU 107，NVM 109和SRAM 110的每个中提供控制电路，电源电路和时钟电路时，电源电路103和时钟产生电路104产生了几种基本的电源电位和时钟信号，即，在每个块中的电源电路和时钟电路产生多级的电源电位和多频率的时钟信号。
在CPU中的控制电路接收来自天线102的表示电源级别的电源数据信号112，和来自CPU内核的事件信号113。然后，控制电路传送指令信号给电源电路103和时钟产生电路104，以根据电源级别和CPU的操作状态改变操作模式。在NVM 109和SRAM 110每个中的控制电路接收来自CPU内核的电源数据信号112和存储器存取信号115，由此改变每个存储器的操作模式。
如该实施例所述，通过在CPU和存储器的每个中提供控制电路，可以缩短控制器和控制目标之间的距离，这能够改善在控制操作模式中操作频率的裕度。另外，通过在CPU和存储器的每个中提供电源电路和时钟电路，可以产生用于每个单元操作的最佳电源电位和时钟频率。
[实施例2]
在这个实施例中，描述了用于确定电源级别的电路的示例。
图6中所示的电路是用于确定电源级别的电路示例，其接收来自天线的信号。图6的电路包括用于产生整个电路操作的电源的中等规模的电源电路601、多个小规模电源电路602(1)至602(n)、多个电阻603(1)至603(n)、参考电位产生电路604和比较器电路605。
在图6中，“C”表示电容器，“D”表示二极管，“B”表示模拟缓冲器和“SA”表示差分放大器。
每个电源电路包括二极管和电容器。参考电位产生电路604通过电阻划分产生Vref，然后它通过模拟缓冲器放大而被输出。比较器电路605是用于使用差分放大器比较两个模拟电位的电路。
在图6的电路中，在小规模电源电路602中产生的电源通过电阻603连接到GND，以通过电位降产生多个电位V。然后，电位V在比较器电路605中与公共参考电位Vref比较。输出比较结果作为用于传送电源级别数据的数字信号。
多个电位V1至Vn是模拟电位，其由电源电路的电源容量和电阻的功耗而确定。假如n＝3并适当地选择每个电路的参数以满足V1＞V2＞V3，电源级别可以通过四级的电源信号来表示：从最高级的顺序为(1，1，1)、(1，1，0)、(1，0，0)和(0，0，0)。即，当电源级别高时，由电阻引起的电位降就小，并且V1到V3的每一个都具有比Vref高的电位，由此输出(1，1，1)。另一方面，当电源级别低时，由电阻引起的电位降就大，并且V1到V3的每一个都具有比Vref低的电位，由此输出(0，0，0)。
注意到中等规模的电源电路601具有即使当电源级别低时，也确保整个电路稳定操作的电源容量。
用于确定电源级别的电路不局限于图6中示出的，且可以通过使用已知的电源电路、电位产生电路或比较电路构造。另外，它可以具有这样的结构，其中通过产生与通过电位降得到的单个电位V相比较的多个参考电位，而确定电源级别。
【实施例3】
在这个实施例中，描述了本发明的半导体器件的应用。在这个实施例中示出的半导体器件可以是形成在玻璃衬底上的，或考虑到抗冲击等等转移到挠性衬底上的半导体器件。
本发明的半导体器件高度结合了功能性集成电路如CPU、用于密码操作的专用硬件等，并得到具有低的功耗的稳定的大范围通信，由此，半导体器件可以安装到需要高安全性的各种物体上。“高安全性”特别是指防止盗窃或伪造。
作为防止盗窃的例子，描述了ID芯片安装在产品上。例如，图7A中所示，ID芯片702安装在包701的一部分，如底部或者侧面。
由于ID芯片702非常薄而小，所以它能被安装在包701上而不必破坏原始设计。另外，由于ID芯片702透光，且因此难以识别它的存在或安装位置，所以不必担心有人为了偷窃而拿掉ID芯片702。ID芯片能不仅仅可以安装在包上，而且能安装在各种的产品如汽车、交通工具如自行车、手表和零件上。
而且，在安装有ID芯片的产品被偷的情况下，产品的位置数据可以通过使用GPS(全球定位系统)而得到。除了被偷的物体外，遗留或丢失的东西的位置数据也可以通过使用GPS而得到。注意到GPS是用于通过计算信号从GPS卫星发射的时间和它被接收的时间之间的时间差而确定位置的系统。
现在将描述为了防止伪造而安装有ID芯片的护照、司机执照等的说明性例子。
图7B说明了ID芯片704安装在护照703上的例子。在图7B中，ID芯片704安装在护照703的封面上，然而，由于它透光，所以可安装在护照703的其它页或表面。而且，可以将其通过封面的材料夹在中间的方式等来安装在封面的内部。
图7C说明了ID芯片706安装在驾驶执照705上的例子。在图7C中，ID芯片706安装在驾驶执照705内部，然而，它可以安装在执照705的印刷表面上，因为它是透光的。例如，ID芯片706可以安装在驾驶执照705的印刷表面，然后用薄片膜密封。可选择地，ID芯片706可以采用夹在驾驶执照705的材料中间的方式安装在驾驶执照705的内部。由于ID芯片非常小而薄，所以它可以在不破坏原始设计的情况下安装在护照、执照、产品等等上。
通过将ID芯片安装在这种物体上，可以防止伪造。另外，当将ID芯片安装在贵重产品如上述的包上时，可以防止伪造品。
另外，当把ID芯片结合到物体中时，可以容易地实行护照、执照、产品等的管理。特别地，由于护照、执照等的输入数据能存储在ID芯片中的存储器中，所以个人隐私能得到保护。
[实施例4]
在这个实施例中，参考图8A至8E、9A至9D、和10A至10D，描述了包括TFT的薄膜集成电路器件的具体制造方法。TFT是薄膜晶体管的缩写，它指包括薄膜有源层且形成在玻璃衬底等上的晶体管。这里，参考N沟道TFT和P沟道TFT的截面结构描述了TFT的制造方法。
首先，剥离层802形成在衬底801上(图8A)。这里，a-Si膜(非晶硅膜)通过低压CVD形成在玻璃衬底(例如康宁玻璃1737)上以具有50nm(500)的厚度。除了玻璃衬底外，衬底还可以由石英衬底、由绝缘材料如氧化铝形成的衬底、硅晶片衬底、在随后的步骤中对处理温度具有耐热性的塑料衬底等形成。
希望剥离层除了由非晶硅膜形成之外，还可以由包含硅作为主要组分的膜，如多晶硅膜，单晶硅膜和SAS(半非晶硅；也称作微晶硅)膜形成，然而，本发明并不局限于这些。剥离层可以不仅仅通过低压CVD，而且通过等离子CVD，溅射等形成。另外，也可以采用掺有如磷的杂质的膜。希望剥离层具有50至60nm的厚度。当使用SAS时，剥离层可以具有30至50nm的厚度。
接下来，保护膜803(也称作基膜或基绝缘膜)形成在剥离层802上(图8A)。这里，保护层803具有SiON膜(100nm)\SiNO膜(50nm)\SiON膜(100nm)的三层，然而，本发明并不局限于这种材料、厚度和层的数量。例如，代替下部的SiON膜，耐热性树脂如硅氧烷可以通过旋涂、缝涂(slit coating)、微滴释放等形成，以具有0.5至3μm的厚度。可选择地，可采用氮化硅膜(SiN、Si3N4等)。硅氧烷是具有Si-O键的骨架结构的材料，并具有氢、氟、烃基团和芳烃中的至少一个作为取代基。希望每个膜形成为0.05至3μm的厚度，且厚度可以在该范围内适当地选择。
与TFT的底部和顶部接触而用作保护层803的保护层，理想地由如阻挡碱金属的氧化硅和氮化硅的材料形成。
这里，氧化硅膜可以通过使用混合气体例如SiH4/O2或TEOS(四乙氧基硅烷)/O2等的热CVD、等离子CVD，大气压力CVD、偏压ECRCVD等等形成。典型地，氮化硅膜可以利用SiH4/NH3的混合气体通过等离子体CVD形成。SiON膜或SiNO膜能典型地通过使用SiH4/N2O的混合气体通过等离子CVD形成。
在使用包含硅如a-Si作为主要组分的材料用于剥离层802和岛状半导体膜804的情况下，可以采用SiOxNy以确保附着性。
然后，用于构成薄膜集成电路器件的存储器和CPU的薄膜晶体管(TFT)形成在保护膜803上。除了TFT之外，能够形成例如有机TFT和薄膜二极管的薄膜有源元件。注意到在某些情况下，在保护层803上的TFT或有机TFT可以共同称为有源元件组。
作为TFT的制造方法，岛状半导体膜804形成在保护膜803上(图8B)。岛状半导体膜804包括非晶半导体、结晶半导体或半非晶半导体。在任何情况下，可以采用包含硅、硅锗(SiGe)等等作为主要组分的半导体膜。
这里，非定形硅形成为70nm的厚度，且它的表面以含镍的溶液进行处理。然后，热结晶化在温度500至750℃的温度进行以得到结晶半导体膜。而且，为了改善结晶度对它进行激光结晶。至于淀积方法，可采用等离子体CVD、溅射、LPCVD等。作为结晶方法，可以采用激光结晶、热结晶或使用催化剂(Fe、Ru、Rh、Pd、Os、Ir、Pt、Cu、Au等等)的结晶。可选择地，这种结晶步骤可交替地重复进行。
对于具有非晶结构的半导体膜的结晶化，可以采用连续波激光器。为了在结晶中得到大晶粒尺寸的晶体，采用了连续波固态激光器，在这种情况下优选采用基波的二次到四次谐波(这种结晶成为CWLC)。典型地，可以采用Nd:YVO4激光器(1064nm的基波)的二次谐波(532nm)或三次谐波(355nm)。当使用连续波长激光器时，使用非线性光学元件把从输出为10W的连续波YVO4激光器辐射的激光转变成更高次的谐波。同样，存在利用谐振腔中的非线性光学元件把YVO4晶体和GdVO4晶体放在一起的方法，由此辐射更高次的谐波。然后，优选使用光学系统把光转换成辐射表面上的矩形或椭圆的激光，使得照射到物体上。在这时的激光密度需要为大约0.01至100MW/cm2(优选为0.1-10MW/cm2)。然后，通过以大约10-2000cm/s的速度移动半导体膜，可以相对于半导体膜辐射激光。
当使用脉冲波激光时，采用了大约几十至几百Hz的频率带宽，然而，也可以采用具有更高振荡频率的脉冲波激光，即10MHz或更大(这种结晶化称作MHzLC)。通常来说，在半导体膜用脉冲波激光辐射过后，需要几十至几百nsec才能使半导体膜完全固化。因此，通过使用前述的具有高振荡频率的激光，半导体膜可以在其由于先前的激光的融化而固化以前，利用随后的激光进行辐照。因此，在半导体膜中的固态—液态界面可以连续移动，与使用传统脉冲波激光的情况不同。因此，可以形成具有沿着扫描的方向对齐的晶粒的半导体膜。特别地，当扫描方向中的晶粒为10-30μm宽，同时在与扫描方向垂直的方向中晶粒是1至5μm宽的时候，能得到的晶粒的聚集。通过形成沿着扫描方向对齐的单晶晶粒，可以得到至少在TFT的沟道方向上具有很少晶粒的半导体膜。
注意到，当使用作为耐热性有机树脂的硅氧烷作为保护膜803的一部分时，它能防止在上述结晶化过程中热从半导体膜中泄漏，由此能有效地进行结晶化。
根据前述的方法，获得了结晶硅半导体膜。注意到希望晶体沿着源、沟道和漏的方向排列。另外，结晶层的厚度优选为20至200nm(典型地，40至170nm或更优选为50至150nm)。之后，用于吸附金属催化剂的非晶硅膜沉积在半导体膜上方，且氧化膜介于它们之间，并且通过在500-750℃的温度的热处理进行吸气。为了控制TFT元件的阈值电压，以大约1013/cm2的剂量把硼离子注入到结晶硅半导体膜中。之后，利用抗蚀剂掩模进行蚀刻以形成岛状半导体膜804。
注意到，结晶半导体膜也可以通过使用乙硅烷(Si2H6)和氟化锗(GeF4)的源气体，通过LPCVD(低压CVD)直接形成多晶硅半导体膜而得到。例如，提供这种条件：采用Si2H6/GeF4的气体流速＝20/0.9、沉积温度在400至500℃和He或Ar的载体气体。然而，本发明并不局限于这些。
优选TFT的沟道区中添加1×1019至1×1022cm-3、或更优选1×1019至5×1020cm-3的氢或卤素。在使用SAS的情况下，希望这种元素以1×1019至2×1021cm-3的剂量添加。在任一情况下，都希望TFT的沟道区包含比在IC芯片的单晶硅中包含的氢和卤素更多的量。因此，通过氢或卤素可以中止在TFT部分中出现的局部裂缝。
以该方式制造的结晶半导体膜优选具有10cm2V/sec或更大的电子迁移率。
接下来，在岛状半导体膜804上形成栅绝缘膜805(图8B)。栅绝缘膜优选通过薄膜沉积方法如等离子体CVD、溅射等形成，以具有单个或多个层的叠层，其中层叠了氮化硅膜、氧化硅膜、氧氮化硅膜或氮氧化硅膜。在堆叠多个层的情况下，例如，优选采用三层结构，其中氧化硅膜、氮化硅膜和氧化硅膜以这个顺序堆叠在衬底上。
然后，形成栅电极806(图8C)。这里，栅电极806是通过溅射而堆叠Si和W(钨)、和随后利用抗蚀剂807作为掩模进行蚀刻而形成的。不必说的是，栅电极806的材料、结构和制造方法并不局限于这些条件，它们可以适当地选择。例如，可以采用掺杂N型杂质的Si和NiSi(硅化镍)的叠层结构，或TaN(氮化钽)和W(钨)的叠层结构。可选择地，可以通过使用各种的导电材料采用单层结构。
替代抗蚀剂，也可以使用SiOx等掩模。在这种情况下，需要额外的步骤用于构图SiOx、SiON等的掩模(称作硬掩模)，然而，掩模的厚度在蚀刻时比使用抗蚀剂掩模时减小得更少。因此，能形成具有希望宽度的栅电极层。可选择地，栅电极806可以在不使用抗蚀剂807的情况下通过微滴释放方法形成。
作为导电材料，可以根据导电膜的功能选择各种材料。当同时形成栅电极和天线时，可以考虑到其功能而选择材料。
作为用于蚀刻栅电极的蚀刻气体，在这里采用了CF4、Cl2和O2、Cl2气体的混合气体，然而，本发明并不局限于这些。
然后，用抗蚀剂812覆盖要成为P沟道TFT809和811的部分，以便以低浓度把N型杂质元素813(典型地，P：磷或As：砷)掺入到在每个N沟道TFT 808和810中的岛状半导体膜中(第一掺杂步骤，图8D)。在如下的条件下进行第一掺杂步骤：1×1013至6×1013/cm2的剂量，和50-70keV的加速电压。然而，本发明并不局限于此。根据第一掺杂步骤，穿过栅绝缘膜805进行穿通掺杂，由此形成了一对低浓度杂质区814。注意到，可以在不覆盖P沟道TFT区的情况下对整个表面进行第一掺杂步骤。
然后，在通过灰化等去除抗蚀剂812后，形成覆盖N沟道TFT区的抗蚀剂815，以把P型杂质元素816(典型地，B：硼)以高浓度掺入到每个P沟道TFT809和811中的岛状半导体薄膜中(第二掺杂步骤，图8E)。第二掺杂步骤以下面的条件进行：1×1016至3×1016/cm2的剂量，和20-40keV的加速电压。根据第二掺杂步骤，穿过栅绝缘膜805进行穿通掺杂，由此形成了一对高浓度的杂质区817。
然后，在通过灰化等去除抗蚀剂815后，在衬底的表面上形成绝缘膜901(图9A)。这里，通过等离子体CVD形成SiO2膜并具有100nm的厚度。之后，进行回蚀刻以去除绝缘膜901和栅绝缘膜805，由此以自对准方式形成侧壁903(图9B)。对于蚀刻气体，采用了CHF3和H3的混合气体。注意到用于形成侧壁的步骤并不局限于这些。
注意到用于形成侧壁903的方法并不局限于上述的内容。例如，可以采用图10A至10B中示出的方法。图10A说明了绝缘层1001具有两层或更多层的叠层的例子。例如，绝缘膜1001具有100nm厚度的SiON(氧氮化硅)膜和200nm厚度的LTO(低温氧化物)膜的两层结构。这里，SiON膜通过等离子体CVD形成，同时使用SiO2膜通过低压CVD形成LTO膜。然后，进行回蚀刻以形成具有L形和圆弧形的侧壁1002。
图10C和10D说明了进行蚀刻以在回蚀刻时留下栅绝缘膜805的例子。在该情况下绝缘膜901可以具有单层或多层结构。
前述的侧壁在随后的步骤中用作掩模，用于通过以高浓度注入N型杂质而在侧壁903下形成低浓度杂质区或非掺杂偏移区。在用于形成侧壁的任何前述方法中，回蚀刻条件可以根据要形成的低浓度杂质区或偏移区的宽度而适当地控制。
接下来，如图9C中所示，形成了用于覆盖P沟道TFT区的抗蚀剂904，且利用栅电极806和侧壁903作为掩模以高浓度掺入N型杂质元素905(典型地，P或As)(第三掺杂步骤)。第三掺杂步骤在下面的条件下进行：1×1013至5×1015/cm2的剂量，和60-100keV的加速电压。根据第三掺杂步骤，形成一对N型高浓度杂质区域906。
注意到杂质区域可以在通过灰化等去除抗蚀剂904后被热激活。例如，在形成具有50nm厚度的SiON膜后，在氮气气氛中在550℃下进行4个小时的热处理。可选择地，通过形成包含氢的具有100nm厚度的SiNx膜，和随后在氮气气氛中在410℃下对其进行1个小时的热处理，能改善在结晶半导体膜中的缺陷。例如为了中止存在于晶体硅中的悬挂键而进行这个步骤，并称作氢化步骤。之后，形成具有600nm厚度的SiON膜，作为用于保护TFT的盖帽绝缘膜。注意到氢化步骤可以在形成SiON膜之后进行。在这种情况下，能连续地形成SiNx膜\SiON膜。以这种方式，具有SiON\SiNx\SiON三层的绝缘膜形成在TFT上。注意到其结构和材料并不局限于这些。另外，由于这种绝缘膜也具有保护TFT的功能，因此优选提供该膜。
然后，层间绝缘膜907形成在TFT上(图9D)。层间绝缘膜907可以通过使用耐热性有机树脂例如聚酰亚胺、丙烯酸、聚酰胺、硅氧烷而形成。对于形成绝缘膜的方法，可以采用旋涂、浸渍、喷涂、微滴释放方法(喷墨、丝网印刷、平板印刷等)、刮片、辊涂、幕式淋涂、刮涂法等等。另外，也可以采用无机材料，如在这种情况下可以采用氧化硅膜、氮化硅膜、氮氧化硅膜、氧氮化硅膜、PSG(硅酸磷玻璃)、BPSG(硼磷硅酸盐玻璃)、氧化铝膜等等。注意到层间绝缘膜907也可以通过堆叠这种膜而形成。
而且，保护膜908可以形成在层间绝缘膜907之上。保护膜908可以由碳膜例如DLC(类金刚石碳)膜和CN(氮化碳)膜、氧化硅膜、氮化硅膜、氮氧化硅膜等形成。对于用于形成保护膜的方法，可以采用等离子体CVD，大气等离子体CVD等等。可选择地，能够采用光敏或非光敏有机材料如聚酰亚胺、丙烯酸、聚酰胺、抗蚀剂、苯并环丁烯和耐热性有机树脂如硅氧烷。
注意到，为了防止由于膜和用于随后形成布线的导电材料等之间的热膨胀系数的差异而会产生的层间绝缘膜907和保护膜908的剥离或断裂，可以将填充剂混合到层间绝缘膜907或保护膜908中。
形成抗蚀剂并进行蚀刻以开出接触孔，然后形成用于连接TFT的布线909和连接到外部天线的连接布线910(图9D)。使用CHF3和He的混合气进行用于开出接触孔的蚀刻，然而，本发明并不局限于此。布线909和连接布线910可以通过使用相同的材料而同时形成或分开地形成。这里，连接到TFT的布线909具有Ti\TiN\Al-Si\Ti\TiN的五层，且它们通过溅射然后构图形成。
注意到通过在Al层中混合Si，当构图布线时，能防止在抗蚀剂烘焙中产生的小丘。替代Si，也可以混入约0.5％的Cu。另外，可以通过在Al-Si层中间插入Ti和/或TiN层而抑止小丘的产生。注意到当构图时，希望采用前述由SiON等形成的硬掩模。注意到布线的材料和形成方法并不局限于这些，且可以采用用于形成栅电极的前述材料。
注意到在这个实施例中描述了只整体地形成了连接到天线的TFT区和连接端子911的情况，然而，这个实施例也能应用于TFT区和天线整体形成的情形。在这种情况下，天线形成在层间绝缘膜907或保护膜908之上，其然后优选被另一保护膜覆盖。天线可以由导电材料如Ag，Au，Al，Cu，Zn，Sn，Ni，Cr，Fe，Co和Ti或这些材料的合金形成。然而，本发明并不局限于这些。布线和天线也可以由不同的材料形成。注意到布线和天线优选由具有优异的柔韧性和延伸性的金属材料形成，更优选地，它们形成得足够厚以承受由于变形将会施加的应力。
作为用于形成布线和天线的方法，它们可以通过溅射沉积在整个表面上，然后利用抗蚀剂掩模构图。可选择地，它们可以通过利用喷嘴的微滴释放方法选择性地形成。注意到微滴释放方法不仅仅包括喷墨，而且包括平板印刷、丝网印刷等。布线和天线可以在同时形成，或者可以首先形成它们中的一个，然后在其上形成另一个。
通过前述的步骤，能够完成包括TFT的薄膜集成电路器件。当使用以这种方式形成的TFT构造环形振荡器时，在3-5V的电源电压下，它具有1MHz或更高的振荡频率，且更优选为100MHz或更高。另外，在相似的电源电压下，反相器的每级的延迟时间是26nsec或更小，更优选为0.26nsec或更小。
在这个实施例中，形成了顶栅极结构的TFT，然而也可以是底栅极结构(翻转交错的结构)。注意到，除了薄膜有源元件(例如TFT)部分之外的区域主要提供有基绝缘材料、层间绝缘材料和布线材料。这种区域优选占用整个薄膜集成电路器件的50％或更多，且更优选70至95％。因此，ID芯片能更容易弯曲，这方便了完整的ID标签等的操作。在这个情况下，包括TFT部分的有源元件的岛状半导体区(岛)优选占用整个薄膜集成电路器件的1至30％，且更优选为其5至15％。
如图9D中所示，在厚度上控制了顶部和底部部分上的保护层或层间膜，以使得在薄膜集成电路器件中的TFT的半导体层和在底部部分上的保护层之间的距离(t下方)能变得等于或基本等于在半导体层和在顶部部分上的层间膜(如果提供的话是保护层)之间的距离(t上方)。假设在顶部和底部部分上的保护层的总厚度为“d”，则希望半导体层在每一侧位于1/2d+30μm的范围内。即，优选满足(1/2d-30)μm＜＜X＜＜(1/2d+30)μm，更优选满足(1/2d-10)μm＜＜X＜＜(1/2d+10)μm。以该方式，通过将半导体层设置在薄膜集成电路器件的中间，能减轻施加到半导体层上的应力，同时防止裂缝的产生。
【实施例5】
在这个实施例中，描述了转移到挠性衬底上的本发明的半导体器件的应用。本发明的半导体器件很薄，转移到挠性衬底上的半导体器件是挠性的，它能因此安装在片状的物体上。下面将对半导体器件安装在钞票的情况作为片状物体的例子进行描述。
如图11A中所示，ID芯片1102安装在钞票1101上。图11A说明了ID芯片1102安装在钞票中的模式，然而，它可以暴露于表面。可选择地，ID芯片可以以如下方式安装，即包含ID芯片的墨水用作印刷钞票，或者ID芯片和钞票的材料混合。本发明的ID芯片可以以低成本生产，因此本即使安装多个ID芯片，钞票的产品成也几乎不会受到影响。
另外，通过在除了钞票以外的有价证券如股票、支票和硬币上安装ID芯片，也能得到更高的安全性。
然而，由于这种片状物体经常被弯曲，所以不得不考虑施加给ID芯片的弯曲应力。通常，片状的物体有可能或者更容易在纵向方向被弯曲，因此，下面将参考图11B描述安装有ID芯片的钞票在箭头所示的纵向方向上弯曲的情况。
图11C说明了用于这种情况下的ID芯片的状态。ID芯片包括多个薄膜晶体管1103，每个薄膜晶体管包括源区1104、沟道形成区1105和漏区1106。优选设置这种ID芯片1102以使得箭头的方向(弯曲方向)垂直于载流子的移动方向。即，薄膜晶体管1103的源区1104、沟道形成区1105和漏区1106对准的方向设置成与弯曲方向垂直。另外，当由激光辐射形成的结晶半导体膜用于薄膜晶体管时，激光扫描方向也设置成与弯曲方向垂直。结果，能够防止由于弯曲应力而可能发生的薄膜晶体管的损坏或剥离。
另外，通过设置已构图的半导体薄膜以占据ID芯片的整个面积的1至30％，能防止由于弯曲应力而可能发生的薄膜晶体管的损坏和剥离。
而且，转移到挠性衬底上的本发明的ID芯片能安装在产品容器如食品容器上，其能够实现安全管理和分配管理。
图12A示出了产品的安全管理的例子，其中安装有ID芯片1201的标签1202安装在肉类包装1203上。转移到挠性衬底上的ID芯片是挠性的，且能由此沿着产品的形状安装到某一程度。因此，ID芯片1201能被安装到标签1202的表面或标签1202内部。当本发明应用到新鲜食品如蔬菜上时，ID芯片可以安装到用于覆盖新鲜食物的塑料包装上。
ID芯片1201的存储区域能存储关于产品的产地、生产者、包装日期、有效期等等基本数据，和应用数据如使用产品的食谱。
为了进行食品的安全管理，对于消费者来说有必要知道在进行加工前的植物和动物的情况。因此，优选通过将ID芯片粘贴到或者嵌入进要培育的植物和动物中来监督植物和动物。植物和动物的数据包括繁殖区、饲养、饲养员、传染性疾病的感染等等。
而且，当ID芯片存储产品价格时，安装ID芯片的产品能立刻被支付。因此，产品的支付能比使用传统的条形码以更短的时间且更简单地进行。取决于ID芯片的通信距离，即使在收银机和产品之间很距离的情况下也能进行支付。因此，可以应用这种功能来防止入店行窃。然而，当同时读取多个ID芯片时，读取设备需要安装有实现一次进行多个ID芯片的数据传送/接收的防冲突功能。
另外，ID芯片能与条形码、磁带或其它的数据介质结合使用。例如，优选地，不需要被重新写入的基本数据如建议零售价格存储在ID芯片中，而需要更新的可选数据如折扣价格或处理价格存储在条形码中。这是因为条形码比ID芯片更容易修改。
通过以这个方式安装ID芯片，更大量的产品数据能提供给消费者。因此，消费者能更安全方便地购买产品。
现在描述分配管理的例子，其中ID芯片安装在产品容器例如啤酒瓶上。图12B和12C说明了其中ID芯片1204安装在标签1205中的情况，其然后被粘贴到啤酒瓶1206上。
除了如啤酒的制造日期和地区以及原材料外的数据之外，ID芯片的存储区域还能存储数据，如递送地址和每个啤酒的日期。例如，如图12C中所示，当在传送带1207上传送的每个瓶啤酒1206经过写入设备1208时，递送地址和日期能存储在ID芯片1204中。
优选构造系统使得当产品的递送请求的数据通过利用上述功能的通信网络传送到分配管理中心时，写入设备、控制写入设备的个人电脑等在传送数据基础上计算递送地址和日期，从而将数据存储到ID芯片中。
而且，ID芯片的存储区域也可以存储与购买的产品匹配的食品的数据、使用产品的食谱、类似产品的广告等。因此，能同时实现食品的广告等，其也会刺激消费者的购买欲。
另外，有时每一种情况都进行产品的递送，因此，可以在每种情况或几种情况下安装ID芯片以存储产品的单独数据。
特别地，当存在多个相似的产品时，通过在每个产品上安装ID芯片，可以减小手动数据所需输入的时间或输入错误。而且，由于可以减小作为在分配管理中最昂贵项目的人工支出，所以安装ID芯片能够实现几乎没有错误的低成本分配管理。
通过以这种方式安装ID芯片，大量的产品数据能够提供给消费者。因此，消费者能安全方便地购买产品。
【实施例6】
在这个实施例中，描述了安装了本发明的半导体器件的产品，和为了进行制造控制，在半导体器件的数据的基础上控制的制造装置(制造机器人)。
在近些年，在各种市场中，更多的消费者倾向于购买原始产品而不是标准的产品。在制造这种原始产品的情况下，构造生产线以适应产品的原始数据。例如，在能够自由地选择喷漆颜色的汽车生产线上，ID芯片可以安装在汽车的一部分上，并且基于ID芯片中存储的数据控制喷涂设备，由此能制造原始颜色的汽车。
通过安装ID芯片，在生产线上投放的相同颜色的汽车数量或汽车的定单不必预先控制。因此，不需要用于根据汽车的数量或定单控制喷涂设备的程序。另外，制造设备可以基于安装在汽车上的ID芯片的数据独立地操作。
以这种方式，制造设备可以通过在ID芯片中存储关于产品的制造过程的独立数据而被控制，由此，即使在大型项目小规模产品的生产线上也可以使用它。
【实施例7】
在这个实施例中，描述了本发明的集成电路用作电子货币的模式。
图13说明了使用IC卡1301支付的视图。IC卡1301包括本发明的集成电路(ID芯片)1302。参考数字1303表示寄存器，1304表示读取器/写入器。
集成电路(ID芯片)1302存储了存在IC卡1301中的货币数量的数据。读取器/写入器1304不必接触就能读出货币的数据并把它传送给寄存器1303。寄存器1303识别支付量不会超过IC卡1301中存入的货币，从而进行支付。然后，在支付后寄存器1303传送余额到读取器/写入器1304。读取器/写入器1304能把余额的数据写入到IC卡1301的集成电路(ID芯片)1302中。
注意到读取器/写入器1304可以额外地提供有输入键1305用于输入口令，由此它能够防止IC卡1301被未授权的用户进行支付。

Claims (34)

1、一种集成电路，包括：
中央处理电路；
控制电路，产生包含数据的指令信号，用于在由中央处理电路产生的信号的基础上改变要供给中央处理电路的电源电位和时钟频率；和
连接到天线的连接端子。
2、一种集成电路，包括：
中央处理电路；
存储器；
电源级别确定电路；
控制电路，产生包含数据的指令信号，用于在由中央处理电路和电源级别确定电路中的至少一个产生的信号的基础上，调节供给中央处理电路的电源电位和时钟频率；和
连接到天线的连接端子。
3.一种集成电路，包括：
产生事件信号的中央处理电路；
控制电路，产生包含数据的指令信号，用于在事件信号的基础上改变供给中央处理电路的电源电位和时钟频率；和
连接到天线的连接端子。
4.根据权利要求3的电路，其中事件信号是从：包含关于中央处理电路中包含的整数运算单元、浮点运算单元、加载/存储单元或分支单元的操作状态的数据的信号，包含关于来自包含在中央处理电路中的多个单元的各种指令如整数运算指令、浮点运算指令、加载/存储指令、分支指令和NOP指令的执行状态的数据的信号，由包括从中央处理电路中的多个单元中选择的几个单元的组合电路产生的信号中的一个或者多个中选择的信号。
5.根据权利要求3的电路，其中在中央处理电路中提供了控制电路。
6.根据权利要求3的电路，其中在玻璃衬底和挠性衬底的其中一个上提供集成电路。
7.结合了根据权利要求3的电路的无线芯片。
8.一种集成电路，包括：
中央处理电路；
产生电源数据信号的电源级别确定电路；
控制电路，产生包含数据的的指令信号，用于在电源数据信号的基础上调节供给中央处理电路的电源电位和时钟频率；
连接到天线的连接端子。
9.根据权利要求8的电路，其中电源确定电路包括包含负载电阻的电源电路、参考电位产生电路和用于把电源电路的输出电位和参考电位产生电路的输出电位作比较的比较器电路。
10.根据权利要求8的电路，其中控制电路提供在中央处理电路中。
11.根据权利要求8的电路，其中集成电路提供在玻璃衬底和挠性衬底的其中一个上。
12.结合了根据权利要求8的电路的无线芯片。
13.一种集成电路，包括：
存储器；
产生存储器存取信号的中央处理电路；
控制电路，产生包含数据的指令信号，用于在存储器存取信号的基础上调节供给存储器的电源电位和时钟频率；
连接到天线的连接端子。
14.根据权利要求13的电路，其中存储器存取信号是从：包含关于在中央处理电路中包括的存储控制单元的操作状态的数据的信号，包含关于来自中央处理单元的加载/存储指令的执行状态的数据的信号，和由包括从中央处理电路中的多个单元中选择的几个单元的组合电路产生的信号中的一个或多个中选择的信号。
15.根据权利要求13的电路，其中在中央处理电路和存储器中的至少一个中提供控制电路。
16.根据权利要求13的电路，其中存储器是SRAM(静态随机存取存储器)，DRAM(动态随机存取存储器)、EEPROM(电可擦除可编程只读存储器)和闪存中的一个或者多个。
17.根据权利要求13的电路，其中在玻璃衬底和挠性衬底的其中一个上提供集成电路。
18.结合了根据权利要求13的电路的无线芯片。
19.一种半导体器件，包括：
产生事件信号的中央处理电路；
控制电路，产生包含数据的指令信号，用于在事件信号的基础上改变供给中央处理电路的电源电位和时钟频率；和
提供电源给中央处理电路和控制电路的天线。
20.根据权利要求19的器件，其中事件信号是从：包含关于中央处理电路中包含的整数运算单元、浮点运算单元、加载/存储单元或分支单元的操作状态的数据的信号，包含关于来自包含在中央处理电路中的多个单元的各种指令如整数运算指令、浮点运算指令、加载/存储指令、分支指令和NOP指令的执行状态的数据的信号，由包括从中央处理电路中的多个单元中选择的几个单元的组合电路产生的信号中的一个或者多个中选择的信号。
21.根据权利要求19的器件，其中在中央处理电路中提供控制电路。
22.根据权利要求19的器件，其中在玻璃衬底和挠性衬底中的一个上提供集成电路。
23.结合了根据权利要求19的半导体器件的无线芯片。
24.一种半导体器件，包括：
中央处理电路；
产生电源数据信号的电源级别确定电路；
控制电路，产生包含数据的指令信号，用于在电源数据信号的基础上调节供给中央处理电路的电源电位和时钟频率；
提供电源给中央处理电路和控制电路的天线。
25.根据权利要求24的器件，其中电源确定电路包括包含负载电阻的电源电路、参考电位产生电路、和用于把电源电路的输出电位和参考电位产生电路的输出电位进行比较的比较器电路。
26.根据权利要求24的器件，其中在中央处理电路中提供控制电路。
27.根据权利要求24的器件，其中在玻璃衬底和挠性衬底的其中一个上提供集成电路。
28.结合了根据权利要求24的半导体器件的无线芯片。
29.一种半导体器件，包括：
存储器；
产生存储器存取信号的中央处理电路；
控制电路，产生包含数据的指令信号，用于在存储器存取信号的基础上调节供给存储器的电源电位和时钟频率的；和
提供电源给存储器中央处理电路和控制电路的天线。
30.根据权利要求29的器件，其中存储器存取信号是从：包含关于在中央处理电路中包括的存储控制单元的操作状态的数据的信号，包含关于来自中央处理单元的加载/存储指令的执行状态的数据的信号，和由包括从中央处理电路中的多个单元中选择的几个单元的组合电路产生的信号中的一个或多个中选择的信号。
31.根据权利要求29的器件，其中在中央处理电路或存储器中提供控制电路。
32.根据权利要求29的器件，其中存储器是SRAM(静态随机存取存储器)，DRAM(动态随机存取存储器)、EEPROM(电可擦除电编程只读存储器)和闪存中的一个或者多个。
33.根据权利要求29的器件，其中在玻璃衬底和挠性衬底的其中一个上提供集成电路。
34.结合了根据权利要求29的半导体器件的无线芯片。
CNB2005100655150A 2004-02-20 2005-02-18 集成电路，半导体器件和id芯片 Expired - Fee Related CN100504919C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP43903/04 2004-02-20
JP2004043903 2004-02-20
JP43903/2004 2004-02-20

Publications (2)

Publication Number Publication Date
CN1658233A true CN1658233A (zh) 2005-08-24
CN100504919C CN100504919C (zh) 2009-06-24

Family

ID=34987760

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100655150A Expired - Fee Related CN100504919C (zh) 2004-02-20 2005-02-18 集成电路，半导体器件和id芯片

Country Status (3)

Country Link
US (1) US7472296B2 (zh)
KR (1) KR101105296B1 (zh)
CN (1) CN100504919C (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101246388B (zh) * 2007-02-14 2010-08-25 盛群半导体股份有限公司 微控制器及其省电方法
CN102180018A (zh) * 2009-11-27 2011-09-14 精工爱普生株式会社 具备多个存储装置的系统以及用于其的数据传输方法
US8405508B2 (en) 2006-08-09 2013-03-26 Emd Millipore Corporation Use of gamma hardened RFID tags in pharmaceutical devices
CN102301307B (zh) * 2008-12-31 2014-12-17 新思科技有限公司 用于控制最优时钟和电压切换的分布式表格驱动电源模式计算
US8957778B2 (en) 2007-08-02 2015-02-17 Emd Millipore Corporation Sampling system

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7494066B2 (en) * 2003-12-19 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI457835B (zh) * 2004-02-04 2014-10-21 Semiconductor Energy Lab 攜帶薄膜積體電路的物品
US7630233B2 (en) * 2004-04-02 2009-12-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of the same
US7772063B2 (en) * 2004-08-11 2010-08-10 Identifi Technologies, Inc. Reduced-step CMOS processes for low-cost radio frequency identification devices
TWI372413B (en) 2004-09-24 2012-09-11 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same, and electric appliance
US8511558B2 (en) * 2005-04-12 2013-08-20 Sandisk Il Ltd. Smartcard power management
EP1911160B1 (en) * 2005-04-27 2013-05-29 Semiconductor Energy Laboratory Co., Ltd. Pll circuit and semiconductor device having the same
CN101228630B (zh) 2005-05-30 2011-10-05 株式会社半导体能源研究所 半导体器件
US20060267769A1 (en) * 2005-05-30 2006-11-30 Semiconductor Energy Laboratory Co., Ltd. Terminal device and communication system
WO2006129578A1 (en) * 2005-05-30 2006-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US7687327B2 (en) * 2005-07-08 2010-03-30 Kovio, Inc, Methods for manufacturing RFID tags and structures formed therefrom
US20070126556A1 (en) * 2005-12-07 2007-06-07 Kovio, Inc. Printed radio frequency identification (RFID) tag using tags-talk-first (TTF) protocol
US7675796B2 (en) * 2005-12-27 2010-03-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7403122B1 (en) * 2006-02-15 2008-07-22 Impinj, Inc. RFID tag circuits operable at different speeds
EP1873959A3 (en) * 2006-06-30 2012-07-25 Semiconductor Energy Laboratory Co., Ltd. Clock synchronization circuit and semiconductor device provided therewith
US7802116B2 (en) * 2006-09-27 2010-09-21 Intel Corporation Subsystem power management
US8199004B1 (en) * 2006-09-29 2012-06-12 Ncr Corporation RFID tag reader
EP1909384A3 (en) * 2006-10-06 2015-11-25 Semiconductor Energy Laboratory Co., Ltd. Rectifier circuit with variable capacitor, semiconductor device using the circuit, and driving method therefor
EP2082382B1 (en) * 2006-10-11 2013-04-03 Kovio, Inc. Multi-mode tags and methods of reading the same
US7894791B2 (en) * 2006-10-13 2011-02-22 Alpha Imaging Technology Corporation Multi-channel multi-media integrated circuit and method thereof
JP4945224B2 (ja) * 2006-11-30 2012-06-06 株式会社東芝 コントローラ、情報処理装置、および供給電圧制御方法
US7776718B2 (en) * 2007-06-25 2010-08-17 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor substrate with reduced gap size between single-crystalline layers
WO2009001836A1 (en) * 2007-06-28 2008-12-31 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2009205669A (ja) * 2008-01-31 2009-09-10 Semiconductor Energy Lab Co Ltd 半導体装置
JP5301299B2 (ja) * 2008-01-31 2013-09-25 株式会社半導体エネルギー研究所 半導体装置
US8145923B2 (en) * 2008-02-20 2012-03-27 Xilinx, Inc. Circuit for and method of minimizing power consumption in an integrated circuit device
TWI398874B (zh) * 2008-03-17 2013-06-11 Elpida Memory Inc 具有單端感測放大器之半導體裝置
US8032771B2 (en) * 2008-08-27 2011-10-04 Eldon Technology Limited Systems and methods for controlling power consumption of power supply of electronic devices by switching between modes based on control signals
JP2011100442A (ja) 2009-10-06 2011-05-19 Semiconductor Energy Lab Co Ltd 無線通信機能を有する半導体装置
US8472278B2 (en) 2010-04-09 2013-06-25 Qualcomm Incorporated Circuits, systems and methods for adjusting clock signals based on measured performance characteristics
DE102010029671B4 (de) * 2010-06-02 2012-03-01 Cargoguard Gmbh Sicherungsmodul zur Positionsüberwachung von Objekten
TWI470416B (zh) * 2012-08-31 2015-01-21 Wistron Corp 電源切換系統及其方法
US9098757B2 (en) * 2012-11-29 2015-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus of RFID tag contactless testing
US9989933B2 (en) * 2014-02-07 2018-06-05 Rovio Entertainment Ltd Controlling access to a program
US11237612B2 (en) * 2019-08-22 2022-02-01 Micron Technology, Inc. Charge-sharing capacitive monitoring circuit in a multi-chip package to control power
US11164784B2 (en) 2019-08-22 2021-11-02 Micron Technology, Inc. Open-drain transistor monitoring circuit in a multi-chip package to control power
US10884480B1 (en) 2019-08-22 2021-01-05 Micron Technology, Inc. Current summing monitoring circuit in a multi-chip package to control power

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5471212A (en) * 1994-04-26 1995-11-28 Texas Instruments Incorporated Multi-stage transponder wake-up, method and structure
US5632023A (en) * 1994-06-01 1997-05-20 Advanced Micro Devices, Inc. Superscalar microprocessor including flag operand renaming and forwarding apparatus
JP3493096B2 (ja) * 1996-06-07 2004-02-03 株式会社東芝 半導体集積回路、ｉｃカード、及びｉｃカードシステム
US6029006A (en) 1996-12-23 2000-02-22 Motorola, Inc. Data processor with circuit for regulating instruction throughput while powered and method of operation
JPH10199253A (ja) 1996-12-27 1998-07-31 Sony Corp 半導体記憶装置
US5945920A (en) * 1997-12-10 1999-08-31 Atmel Corporation Minimum voltage radio frequency indentification
JPH11296627A (ja) 1998-04-14 1999-10-29 Mitsubishi Electric Corp 非接触カード，非接触カードのリーダライタ及び非接触カードの制御方法
JP2000187977A (ja) 1998-12-21 2000-07-04 Mitsubishi Electric Corp 半導体記憶装置
JP2001189347A (ja) 2000-01-05 2001-07-10 Seiko Epson Corp 半導体装置及びその製造方法、並びに電子装置
CN1232890C (zh) * 2000-05-30 2005-12-21 精工爱普生株式会社 袖珍电子设备
JP3878431B2 (ja) * 2000-06-16 2007-02-07 株式会社ルネサステクノロジ 半導体集積回路装置
JP2002026803A (ja) 2000-07-12 2002-01-25 Fujitsu Ltd 携帯無線端末装置
JP3877518B2 (ja) * 2000-12-13 2007-02-07 松下電器産業株式会社 プロセッサの電力制御装置
WO2002071325A1 (fr) * 2001-03-02 2002-09-12 Sony Corporation Puce pour lecteur/scripteur sans contact ayant une fonction pour gerer l'alimentation electrique
JP3929761B2 (ja) * 2001-11-27 2007-06-13 シャープ株式会社 半導体装置の動作制御方法、半導体装置動作制御プログラム、半導体装置動作制御プログラムを記録した記録媒体、半導体装置、およびｉｃカード
US6841434B2 (en) * 2002-03-26 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device
JP2003332560A (ja) 2002-05-13 2003-11-21 Semiconductor Energy Lab Co Ltd 半導体装置及びマイクロプロセッサ
US7471188B2 (en) * 2003-12-19 2008-12-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
KR101270180B1 (ko) * 2004-01-30 2013-05-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 검사장치 및 검사방법과, 반도체장치 제작방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8405508B2 (en) 2006-08-09 2013-03-26 Emd Millipore Corporation Use of gamma hardened RFID tags in pharmaceutical devices
US8497775B2 (en) 2006-08-09 2013-07-30 Emd Millipore Corporation Use of gamma hardened RFID tags in pharmaceutical devices
CN101246388B (zh) * 2007-02-14 2010-08-25 盛群半导体股份有限公司 微控制器及其省电方法
US8957778B2 (en) 2007-08-02 2015-02-17 Emd Millipore Corporation Sampling system
US9429585B2 (en) 2007-08-02 2016-08-30 Emd Millipore Corporation Sampling system
CN102301307B (zh) * 2008-12-31 2014-12-17 新思科技有限公司 用于控制最优时钟和电压切换的分布式表格驱动电源模式计算
CN102180018A (zh) * 2009-11-27 2011-09-14 精工爱普生株式会社 具备多个存储装置的系统以及用于其的数据传输方法

Also Published As

Publication number Publication date
KR101105296B1 (ko) 2012-01-17
KR20060042974A (ko) 2006-05-15
CN100504919C (zh) 2009-06-24
US7472296B2 (en) 2008-12-30
US20050210302A1 (en) 2005-09-22

Similar Documents

Publication Publication Date Title
CN1658233A (zh) 集成电路，半导体器件和id芯片
CN1922727A (zh) 半导体器件及ic卡、ic标签、rfid、转发器、票据、证券、护照、电子装置、包和外衣的制造方法
KR101127888B1 (ko) 박막 집적회로의 제조방법 및 소자 기판
CN1655186A (zh) 半导体器件
US7561052B2 (en) ID label, ID tag, and ID card
KR101153470B1 (ko) 박막 집적회로 제작방법 및 소자 기판
US9449999B2 (en) Semiconductor device and IC card
KR101137709B1 (ko) 반도체 디바이스
KR101098406B1 (ko) 반도체장치, 무선 칩, ｉｃ 카드, ｉｃ 태그, 트랜스폰더,지폐, 유가증권, 여권, 전자 기기, 가방 및 의류
JP4860160B2 (ja) 半導体装置
US20140353758A1 (en) Semiconductor device
CN1874060A (zh) 天线制造方法和半导体装置制造方法
CN1525393A (zh) 智能标签、其制作方法、及具备其的商品的管理方法
CN1638094A (zh) 薄膜集成电路器件及非接触式薄膜集成电路器件的制造方法
US20100090016A1 (en) Semiconductor device
JP4776940B2 (ja) 集積回路、半導体装置及び無線チップ
JP2005252242A (ja) 薄膜集積回路の作製方法、及び素子基板
JP5041681B2 (ja) 半導体装置の作製方法
JP4836523B2 (ja) 半導体装置、ｉｃカード、ｉｃタグ、ｒｆｉｄ、トランスポンダ、紙幣、有価証券類、パスポート、電子機器、バッグ及び衣類

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090624

Termination date: 20210218