JP2001189347A - 半導体装置及びその製造方法、並びに電子装置 - Google Patents

半導体装置及びその製造方法、並びに電子装置

Info

Publication number
JP2001189347A
JP2001189347A JP2000000231A JP2000000231A JP2001189347A JP 2001189347 A JP2001189347 A JP 2001189347A JP 2000000231 A JP2000000231 A JP 2000000231A JP 2000000231 A JP2000000231 A JP 2000000231A JP 2001189347 A JP2001189347 A JP 2001189347A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
electrode
wiring pattern
conductive paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000000231A
Other languages
English (en)
Inventor
Tadahiro Nakamichi
忠弘 中道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2000000231A priority Critical patent/JP2001189347A/ja
Publication of JP2001189347A publication Critical patent/JP2001189347A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 製造工程に優れ、かつ、接続信頼性を損なう
ことなく薄型にした半導体装置及びその製造方法、並び
に電子装置を提供することにある。 【解決手段】 平坦な表面の配線パターン22が形成さ
れた基板20と、少なくとも一つの電極12を有し、前
記電極12の表面は、周囲の面を超えない高さで形成さ
れた半導体チップ10と、前記電極12と前記配線パタ
ーン22との間に設けられた導電ペーストと、を含み、
前記導電ペーストを介して、前記電極12と前記配線パ
ターン22とが電気的に接続されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法、並びに電子装置に関する
【0002】
【発明の背景】半導体チップと、該半導体チップに電気
的に接続された配線パターンが形成された基板とが、2
枚のシートの間に配置されてなるICカードが近年急速
に普及しつつある。ICカードは磁気カード等に比べて
記憶容量が大きく、汎用性があるなどの特徴を有する。
【0003】例えば、特開平9−27516号公報で
は、半導体チップと基板上の導電ペーストとがバンプを
介して電気的に接続されている。
【0004】しかしながら、この場合に、半導体チップ
の電極、あるいは基板上の配線の一部に、固形のバンプ
を設ける工程が必要となる。また、バンプは、半導体チ
ップの電極上において突起を維持するために、ある程度
の硬さが必要であり、そのために半導体チップと基板と
に間隔が生じて、装置の薄型化の妨げになる場合があっ
た。
【0005】本発明はこの問題点を解決するものであ
り、その目的は、製造工程に優れ、かつ、接続信頼性を
損なうことなく薄型にした半導体装置及びその製造方
法、並びに電子装置を提供することにある。
【0006】
【課題を解決するための手段】(1)本発明に係る半導
体装置は、平坦な表面の配線パターンが形成された基板
と、少なくとも一つの電極を有し、前記電極の表面は、
周囲の面を超えない高さで形成された半導体チップと、
相対する前記電極と前記配線パターンとの間に設けられ
た導電ペーストと、を含み、前記導電ペーストを介し
て、前記電極と前記配線パターンとが電気的に接続され
ている。
【0007】本発明によれば、基板上に設けられた平坦
な表面の配線パターンと、半導体チップにおける突起状
を成していない電極とは、導電ペーストによって接続さ
れている。すなわち、電極と配線パターンとが、バンプ
ではなく導電ペーストによって電気的に接続されてい
る。これによって、煩雑な工程である、バンプを設ける
工程を省略することができる。したがって、製造工程の
簡略化と、バンプ自体をなくしたことによるコストの削
減をすることができる。また、ある程度の高さを有する
バンプを省略することができるので、半導体チップと基
板との間隔を小さくすることができ、薄型の半導体装置
を提供することができる。
【0008】(2)この半導体装置において、前記電極
の周囲の面は絶縁層の表面で形成され、前記絶縁層は、
前記電極の端部を覆ってもよい。
【0009】これによって、例えば、電極を絶縁層の表
面より窪んで位置させるように絶縁層を形成することに
よって、導電ペーストを電極に容易に密着させることが
できるので、確実に電極と配線パターンとを電気的に接
続することができる。
【0010】(3)この半導体装置において、少なくと
も、前記半導体チップと前記基板との間に設けられた樹
脂をさらに含んでもよい。
【0011】樹脂を設けることによって、電極と配線パ
ターンとの接続部が保護されるので、装置の接続信頼性
を高めることができる。
【0012】(4)この半導体装置において、前記配線
パターンは、金、銅、クロム、チタン及びニッケルのい
ずれかからなる金属、又は導電ペーストから形成されて
もよい。
【0013】これによって、例えば、電極を直接的に、
導電ペーストからなる配線パターンに接続することがで
きる。
【0014】(5)この半導体装置において、前記基板
は、曲げ強度を高めるために立体的に形成された面から
なる領域を少なくとも一部に有してもよい。
【0015】これによって、基板の強度を高めることが
できるので、半導体チップに加えられる曲げ応力を緩和
することができる。したがって、バンプを省略して、よ
り薄型化にしても、接続信頼性が損なわれない半導体装
置を提供することができる。
【0016】(6)この半導体装置において、前記基板
における前記立体的に形成された面からなる領域は、前
記基板における前記配線パターンの形成領域を除く領域
に設けられてもよい。
【0017】これによって、電極と配線パターンとの電
気的接続を確実にさせるとともに、半導体チップに加え
られる曲げ応力を緩和することができる。
【0018】(7)この半導体装置において、前記半導
体チップにおける前記電極の形成された面とは反対側の
面に貼り付けられた補強板をさらに含んでもよい。
【0019】これによって、半導体チップに加えられる
曲げ応力を緩和することができる。
【0020】(8)この半導体装置において、前記補強
板は、曲げ強度を高めるために立体的に形成された面か
らなる領域を、少なくとも前記半導体チップと平面的に
重なる領域に有してもよい。
【0021】これによって、補強板の強度を高めること
ができるので、半導体チップに加えられる曲げ応力をさ
らに緩和することができる。
【0022】(9)この半導体装置において、前記半導
体チップにおける前記電極の形成面とは反対の側に設け
られた第2の基板をさらに含んでもよい。
【0023】(10)この半導体装置において、前記第
2の基板は、曲げ強度を高めるために立体的に形成され
た面からなる領域を、少なくとも前記半導体チップと平
面的に重なる領域に有してもよい。
【0024】これによって、第2の基板の強度を高める
ことができるので、半導体チップに加えられる曲げ応力
をさらに緩和することができる。
【0025】(11)本発明に係る電子装置は上記半導
体装置を有する。
【0026】(12)本発明に係る電子装置はICカー
ドであってもよい。
【0027】(13)本発明に係る半導体装置の製造方
法は、少なくとも一つの電極を有し、前記電極の表面
は、周囲の面を超えない高さで形成された半導体チップ
と、平坦な表面の配線パターンが形成された基板と、を
接合する工程を含み、相対する前記電極と前記配線パタ
ーンとを、導電ペーストを介して電気的に接続する。
【0028】本発明によれば、基板上に設けた平坦な表
面の配線パターンと、半導体チップにおける突起状を成
していない電極とを、導電ペーストによって接続する。
すなわち、電極と配線パターンとを、バンプではなく導
電ペーストによって電気的に接続する。これによって、
煩雑な工程である、バンプを設ける工程を省略すること
ができる。したがって、製造工程の簡略化と、バンプ自
体をなくしたことによるコストの削減をすることができ
る。また、ある程度の高さを有するバンプを省略するこ
とができるので、半導体チップと基板との間隔を小さく
することができ、薄型の半導体装置を製造することがで
きる。
【0029】(14)この半導体装置の製造方法におい
て、前記導電ペーストを前記電極上に設けて、前記電極
と前記配線パターンとを電気的に接続してもよい。
【0030】これによれば、半導体チップを基板に搭載
する前に、予め電極上に導電ペーストを設けておき、そ
の後に電極を配線パターンに接続する。これによって、
電極上に確実に導電ペーストを設けることができるの
で、より確実に電極と配線パターンとを電気的に接続す
ることができる。これによって、メッキ法などによって
形成するバンプを設けるという煩雑な工程を省略するこ
とができるので、製造工程の簡略化とコストの削減をす
ることができる。また、バンプの代わりに導電ペースト
を用いるので、半導体チップと基板との間隔を小さくす
ることができ、薄型の半導体装置を製造することができ
る。
【0031】(15)この半導体装置の製造方法におい
て、前記配線パターンを金、銅、クロム、チタン及びニ
ッケルのいずれかからなる金属、又は導電ペーストで形
成してもよい。
【0032】これによって、例えば、電極を直接的に、
導電ペーストからなる配線パターンに接続することがで
きる。
【0033】(16)この半導体装置の製造方法におい
て、前記電極の配置に対応した領域を隆起させて、前記
導電ペーストで前記配線パターンを形成し、前記導電ペ
ーストにおける隆起した領域を前記電極の表面に密着さ
せてもよい。
【0034】これによれば、電極をボンディングする領
域を隆起させて、導電ペーストからなる配線パターンを
形成し、隆起させた領域に電極をボンディングする。こ
れによって、半導体チップの電極に導電ペーストを容易
に密着させることができる。したがって、確実に電極と
配線パターンとを電気的に接続することができる。
【0035】
【発明の実施の形態】以下、本発明の好適な実施の形態
について図面を参照して説明する。
【0036】(第1の実施の形態)本実施の形態に係る
半導体装置を有する電子装置として、例えばICカード
等のカード型の電子装置が挙げられる。
【0037】図1は、本発明を適用した第1の実施の形
態にかかる半導体装置を示す図である。図1に示す半導
体装置は、半導体チップ10と、基板20と、を含む。
【0038】半導体チップ10の一つの面(能動面)に
は、少なくとも一つ(一般に複数)の電極12が形成さ
れている。電極12の表面は、ほぼ平坦になっている
が、バンプの形状をなしていなければ滑らかな表面であ
る必要はない。また、電極12は、例えばアルミパッド
であることが多い。
【0039】電極12は、その表面が、周囲の面を超え
ない高さで形成されている。詳しく言うと、電極12の
表面は、半導体チップ10における電極12の周囲の面
と面一となって形成されていてもよく、又は、半導体チ
ップ10における電極12の周囲の面よりも窪んで形成
されていてもよい。後者の場合は、後述する導電ペース
トを電極12の表面に容易に密着させることができるの
で、より好ましい。
【0040】電極12の周囲の面は、絶縁層14の表面
で形成されていてもよい。この場合に、絶縁層14は電
極12の端部を覆って形成されていてもよい。言い換え
ると、電極12が複数である場合に、それぞれの電極1
2の表面の一部又は全部を露出させるように、絶縁層1
4は半導体チップ10における電極12の周囲の面に形
成されていてもよい。また、絶縁層14は、電気的な絶
縁膜であり、例えばSiN、SiO2 、MgO、ポリイ
ミド膜などから形成されてもよい。
【0041】絶縁層14によって電極12の表面の一部
を露出する場合は、図1における一点鎖線で囲まれた拡
大図に示すように、絶縁層14は、電極12の端部を覆
うように形成されていてもよい。なお、一般的に絶縁層
14は、電極12の厚みよりも厚く形成されるので、絶
縁層14の側から見て、電極12の形成領域は窪んでい
ることが多い。
【0042】基板20は、有機系又は無機系のいずれの
材料から形成されたものであってもよく、これらの複合
構造からなるものであってもよい。有機系の材料から形
成された基板20として、例えばポリイミド樹脂やポリ
エチレンテレフタレート樹脂(PET樹脂)からなるフ
レキシブル基板が挙げられる。また、無機系の材料から
形成された基板20として、例えばセラミック基板やガ
ラス基板が挙げられる。有機系及び無機系の材料の複合
構造として、例えばガラスエポキシ基板が挙げられる。
【0043】なお、基板20の上述の材質は、半導体装
置を有する電子装置の形態に応じて、選定してもよい。
例えば、薄型のカード型電子装置に内蔵する半導体装置
の場合には、基板20は薄型であることが好ましく、例
えばPETフィルムであってもよい。
【0044】基板20には平坦な表面の配線パターン2
2が形成されている。配線パターン22は、基板20の
一方の面に形成されてもよく、両面に形成されていても
よい。配線パターン22は、複数層から構成されること
が多く、例えば、金(Au)、銅(Cu)、クローム
(Cr)、チタン(Ti)、ニッケル(Ni)、チタン
タングステン(Ti−W)のうちのいずれかを積層して
形成してもよい。例えば、フォトリソグラフィを適用し
て配線パターン22を形成してもよく、スパッタによっ
て配線パターン22を基板20に直接形成してもよく、
メッキ処理によって配線パターン22を形成してもよ
い。また、配線パターン22の一部は配線となる部分よ
りも面積の大きいランド部(図示しない)となっていて
もよい。このランド部は電気的接続部を十分に確保する
機能を有する。いずれにしても、配線パターン22は、
バンプなどのような突起状を有していなければ、どのよ
うな形態であっても構わない。
【0045】本実施の形態では、図1に示すように配線
パターン22は、導電ペーストから形成されている。す
なわち、基板20には、導電ペーストからなる配線パタ
ーン22が所望の回路となるように形成されていて、こ
の配線パターン22と半導体チップ10における電極1
2とが機械的に接続することでそれらの電気的導通を図
る。この場合の配線パターン22は、例えばスクリーン
印刷、インクジェット方式によって基板20に設けられ
てもよい。導電ペーストは、例えば銀ペーストであって
もよい。また、導電ペーストは、電気的に導通するもの
であればよく、金(Au)、銅(Cu)、クローム(C
r)、チタン(Ti)、ニッケル(Ni)、チタンタン
グステン(Ti−W)のいずれかの導電粒子を含むもの
であってもよい。なお、配線パターン22が導電ペース
トからなる場合であっても、配線パターン22のうち、
それぞれの電極12にボンディングされるための領域
は、該領域を除く部分よりも面積の大きい、いわゆるラ
ンド部となっていてもよい。これによって、電極12と
配線パターン22との電気的接続を確実なものとするこ
とができる。
【0046】本実施の形態では、半導体チップ10は、
基板20における配線パターン22が設けられた面に、
電極12の形成面を対向させて搭載されている。言い換
えると、半導体チップ10は、導電ペーストからなる配
線パターン22を有する基板20の形成面にフェースダ
ウンボンディングされている。
【0047】図1における一点鎖線で囲まれた拡大図に
示すように、絶縁層14が半導体チップ10に形成され
ている場合に、基板20上の導電ペーストは、少なくと
も、電極12の絶縁層14から露出した領域16に密着
して設けられている。すなわち、電極12の絶縁層14
による露出領域16に導電ペーストが密着していれば、
例えば、導電ペーストの一部が絶縁層14の表面の一部
に密着してしまっていても別に構わない。
【0048】上述のように本実施の形態に係る半導体装
置は、例えばICカード等のカード型の電子装置に内蔵
されてもよい。したがって、本実施の形態に係る図1の
半導体装置は、第2の基板30と、補強板40と、をさ
らに含んでもよい。
【0049】第2の基板30は、基板20と同様の構成
であってもよく、例えばPETフィルムであってもよ
い。第2の基板30は、半導体チップ10における電極
12の形成面とは反対側の面に、接着剤によって貼り付
けられてもよい。また、図1に示すように、補強板40
を設ける場合には、補強板40に接着剤32を介して貼
りつけてもよい。
【0050】第2の基板30を設けることによって、半
導体チップ10を、基板20と第2の基板30とで挟む
ことができるので、カード形状を有する電子装置を製造
することができる。また、例えば、半導体チップ10を
間に配置した基板20及び第2の基板30をさらに挟む
ように、それぞれの外側に印字用のフィルム(図示しな
い)を貼り付けて、カード型の電子装置としてもよい。
【0051】補強板40は、半導体チップ10における
電極12の形成された面とは反対側の面に貼り付けられ
ている。第2の基板30が設けられている場合は、補強
板40は、半導体チップ10の電極12の形成された面
とは反対側の面に貼り付けられ、さらに補強板40の外
側に第2の基板30が設けられていてもよい。補強板4
0を半導体チップ10に添えて設けることによって、半
導体チップ10の平面状に加えられる曲げ応力を緩和す
ることができる。
【0052】補強板40の形状及び大きさは特に限定さ
れないが、半導体チップ10を補強するために、その大
きさは、少なくとも半導体チップ10の外形と同じであ
ることが好ましく、半導体チップ10の外形よりも大き
くてもよい。補強板40は導電性の部材であってもよ
く、絶縁性の部材であってもよい。補強板40は、金属
板であってもよく、また、その厚みは別に問わない。
【0053】少なくとも、半導体チップ10と基板20
との間に樹脂24が設けられてもよい。樹脂24が設け
られることによって、電極12と導電ペーストとの接続
部が保護(水分の進入の防止など)されるとともに、半
導体チップ10に加わえられる曲げ応力を緩和すること
ができる。また、図1に示すように樹脂24は、半導体
チップ10と基板20との間に加えて、さらに、半導体
チップ10の周囲に設けられてもよい。例えば、半導体
チップ10に補強板40を設ける場合には、半導体チッ
プ10の周囲に設けられた樹脂24によって補強板40
が接着されて、これによって、補強板40が半導体チッ
プ10に添えられてもよい。補強板40が設けられない
場合であっても、第2の基板30において同様のことが
言える(図3参照)。
【0054】以下に、本実施の形態に係る半導体装置の
製造方法を示す。
【0055】半導体チップ10における電極12と配線
パターン22とを導電ペーストによって電気的に接続す
る。例えば、半導体チップ10と基板20とのうち、一
方を他方に向けて押圧して、流動性を有する導電ペース
トを潰して、電極12と配線パターン22とを確実に電
気的に接続することができる。この場合に、導電ペース
トは、電極12と配線パターン22との少なくともいず
れか一方に設けておけばよい。なお、搭載するときに、
押圧するとともに加熱することによって、導電ペースト
を硬化させて、電極12と配線パターン22との機械的
接続を図る。
【0056】また、図1に示すように配線パターン22
が導電ペーストから形成される場合には、導電ペースト
からなる配線パターン22に、直接的に電極12を密着
させてもよい。すなわち、配線パターン22と、配線パ
ターン22及び電極12を介する導電ペーストとを、同
一材料からなる導電ペーストとしてもよい。また、これ
とは異なり、配線パターン22と、配線パターン22及
び電極12を介する導電ペーストとを別の材料で構成し
てもよく、いずれの場合であっても、煩雑な工程であ
る、バンプを設ける工程を省略することができる。な
お、電極12を導電ペーストからなる配線パターン22
における、例えばランド部に接続してもよい。
【0057】導電ペーストを電極12上に設けて、電極
12と導電ペーストからなる配線パターン22とを電気
的に接続してもよい。例えば、シリンダーに入れた導電
ペーストをノズルより取り出して、その導電ペーストを
ボール状に形成した後に、半導体チップ10の電極12
上に転写することによって、電極12上に導電ペースト
を設けてもよい。これによって、確実に電極12と配線
パターン22とを電気的に接続することができる。
【0058】なお、予め電極12上に導電ペーストを設
ける場合であっても、メッキ法などによって形成するバ
ンプを設けるという煩雑な工程を省略することができる
ので、製造工程の簡略化とコストの削減をすることがで
きる。また、電極12上に設けるのは導電ペーストであ
るので、フェースダウンボンディングによって、電極1
2上に設けた導電ペーストは基板20上の導電ペースト
からなる配線パターン22と一体化するので、バンプを
設けた場合の高さを省略することができる。したがっ
て、半導体チップ10と基板20との間隔を小さくする
ことができ、薄型の半導体装置を製造することができ
る。
【0059】導電ペーストからなる配線パターン22に
おける電極12の配置に対応した領域を隆起させて、該
領域に電極12の表面を密着させることによって、電極
12と配線パターン22との電気的接続を図ってもよ
い。この場合においても、隆起させた導電ペーストの一
部を潰すようにして、電極12を機械的に接続(図1参
照)することができるので、確実に電極12と配線パタ
ーン22との電気的接続を図ることができ、上述と同様
の効果を得ることができる。
【0060】(第2の実施の形態)図2及び図3は本実
施の形態に係る半導体装置を示す図である。本実施の形
態に係る半導体装置において、補強板50、基板60及
び第2の基板70の少なくとも一つは、曲げ強度を高め
るために立体的に形成された面からなる領域を少なくと
も一部に有する。
【0061】ここで、立体的に形成された面からなる領
域とは、凹部又は凸部の表面のように、異なる方向を向
く複数の面が接続されて三次元的に形成された領域をい
う。立体的な面は変形しにくいので、曲げ強度が高ま
る。立体的に形成された面からなる領域は、基板20の
一方の側面にのみ形成されていてもよいし、両側面に形
成されていてもよい。
【0062】図2には、立体的に形成された面の一例と
して、ハーフエッチング等によって凹部52が形成され
た補強板50を示す。補強板50は、凹部52を除い
て、上述の補強板40と同様の形態であってもよい。凹
部52は、複数形成されてもよく、その形状は特に限定
されない。凹部52を形成することによって立体的な面
を補強板50に形成することができるので、補強板50
の平面状に加えられる曲げ応力に対する強度を高めるこ
とができる。したがって、補強板50に接する半導体チ
ップ10の平面状に加えられる曲げ応力を緩和すること
ができるので、接続信頼性に優れた半導体装置を提供す
ることができる。
【0063】なお、補強板50に形成された、曲げ強度
を高めるために立体的に形成された面からなる領域は、
半導体チップ10に対応する領域のみであってもよく、
補強板50が半導体チップ10の外形よりも大きい場合
は、補強板50の全体であってもよい。
【0064】凹部52が溝である場合には、溝の長さ方
向に交差する線に沿った曲げ強度が高められる。補強板
50が長方形をなす場合には、曲がりやすい方向の強度
を高めることが好ましい。すなわち、補強板50の長手
方向に交差する線(例えば短手辺に平行な線)に沿った
曲げ強度を高めるように、溝を長手方向に形成すること
が好ましい。また、凹部52が、貫通しない穴(窪み)
である場合には、いずれの方向に曲げられるときでも強
度が上がる。
【0065】図3では、図2と同様なハーフエッチング
等によって形成された凹部62、72を有する基板60
と第2の基板70が示されている。基板60及び第2の
基板70は、凹部62、72を除いて、基板20及び第
2の基板30と同様の形態であってもよい。また、それ
ぞれの凹部62、72は、補強板50における凹部52
と同様に形成されてなるものであってもよい。
【0066】基板60と第2の基板70の少なくとも一
方に、凹部62、72の領域が設けられていてもよい。
基板60に凹部62が設けられる場合には、基板60に
おける配線パターン22の形成領域を除く領域に設けら
れることが好ましい。これによって、半導体チップ10
に加えられる曲げ応力を緩和するとともに、電極12と
配線パターン22との電気的接続を確実にすることがで
きる。また、第2の基板70に立体的に形成された面か
らなる領域が設けられる場合は、半導体チップ10に対
応する領域のみであってもよく、第2の基板70の全体
であってもよい。
【0067】本実施の形態の変形例として、図4(A)
及び図4(B)に立体的に形成された面からなる、その
他の例からなる領域を有する基板80、90を示す。図
4(A)及び図4(B)に示す基板80、90の形態
は、第2の基板70、及び補強板50の形態としても適
用することができる。
【0068】図4(A)には、エンボス加工されてなる
基板80が示されている。例えば、上下の金型によって
基板80をプレスすることによってエンボス加工を施し
てもよい。例えば図4(A)に示すように、基板80の
厚みを変えずに張出した部分82を形成して、エンボス
加工を施してもよい。また、張出した部分82の形状
は、図4(A)のようにディンプルであってもよく、そ
の形状は問わない。
【0069】また、図4(B)は、基板90を断面にお
いて波状に形成した例を示す図である。基板90は、山
と谷が交互に形成された形状をなし、基板90の表面で
山と谷はそれぞれ平行に延びる。基板90は、波状をな
すことで、立体的に形成された面からなる領域を有す
る。基板90が長方形をなす場合には、曲がりやすい方
向の強度を高めることが好ましい。すなわち、山と谷
が、基板90の長手方向に延びるように形成することが
好ましい。こうすることで、長手方向に交差する線(例
えば短手辺に平行な線)に沿った曲げ強度を高めること
ができる。
【0070】なお、上述の立体的に形成された面からな
る領域は、基板60、第2の基板70、及び補強板50
の少なくともいずれか一つに形成されてもよい。また、
例えば、基板60及び第2の基板70の少なくともいず
れか一方に立体的に形成された面からなる領域を設け
て、半導体チップ10に加えられる曲げ応力に対する強
度を十分に高めることができれば、補強板50又は補強
板40を省略しても構わない。これによって、薄型、か
つ、接続信頼性に優れる半導体装置を提供することがで
きる。
【0071】図2〜図4(B)に示す立体的に形成され
た面からなる領域を、基板60に形成する場合は、基板
60における配線パターン22の形成された側の面の形
状を、半導体チップ10と配線パターン22との位置決
めに用いることができる。すなわち、基板60の平面的
位置を、立体的に形成された面からなる領域の形状を目
安として認識し、半導体チップ10を基板60に搭載し
てもよい。これによって、半導体チップ10を基板60
上の決められた位置に正確に搭載することができる。こ
の点においても、接続信頼性の高い半導体装置を製造す
ることができる。
【0072】なお、上記発明の構成要件で「半導体チッ
プ」を「電子素子」に置き換えて、半導体チップと同様
に電子素子(能動素子か受動素子かを問わない)を、基
板に実装して電子部品を製造することもできる。このよ
うな電子素子を使用して製造される電子部品として、例
えば、光素子、抵抗器、コンデンサ、コイル、発振器、
フィルタ、温度センサ、サーミスタ、バリスタ、ボリュ
ーム又はヒューズなどがある。
【図面の簡単な説明】
【図1】図1は、本発明を適用した第1の実施の形態に
かかる半導体装置を示す図である。
【図2】図2は、本発明を適用した第2の実施の形態に
かかる半導体装置を示す図である。
【図3】図3は、本発明を適用した第2の実施の形態に
かかる半導体装置を示す図である。
【図4】図4は、本発明を適用した第2の実施の形態の
変形例にかかる基板を示す図である。
【符号の説明】
10 半導体チップ 12 電極 14 絶縁層 16 露出領域 20 基板 22 配線パターン 24 樹脂 30 第2の基板 32 接着剤 40 補強板

Claims (16)

    【特許請求の範囲】
  1. 【請求項1】 平坦な表面の配線パターンが形成された
    基板と、 少なくとも一つの電極を有し、前記電極の表面は、周囲
    の面を超えない高さで形成された半導体チップと、 相対する前記電極と前記配線パターンとの間に設けられ
    た導電ペーストと、 を含み、 前記導電ペーストを介して、前記電極と前記配線パター
    ンとが電気的に接続された半導体装置。
  2. 【請求項2】 請求項1記載の半導体装置において、 前記電極の周囲の面は絶縁層の表面で形成され、前記絶
    縁層は、前記電極の端部を覆う半導体装置。
  3. 【請求項3】 請求項1又は請求項2に記載の半導体装
    置において、少なくとも、前記半導体チップと前記基板
    との間に設けられた樹脂をさらに含む半導体装置。
  4. 【請求項4】 請求項1から請求項3のいずれかに記載
    の半導体装置において、 前記配線パターンは、金、銅、クロム、チタン及びニッ
    ケルのいずれかからなる金属、又は導電ペーストから形
    成されてなる半導体装置。
  5. 【請求項5】 請求項1から請求項4のいずれかに記載
    の半導体装置において、 前記基板は、曲げ強度を高めるために立体的に形成され
    た面からなる領域を少なくとも一部に有する半導体装
    置。
  6. 【請求項6】 請求項5記載の半導体装置において、 前記基板における前記立体的に形成された面からなる領
    域は、前記基板における前記配線パターンの形成領域を
    除く領域に設けられた半導体装置。
  7. 【請求項7】 請求項1から請求項6のいずれかに記載
    の半導体装置において、 前記半導体チップにおける前記電極の形成された面とは
    反対側の面に貼り付けられた補強板をさらに含む半導体
    装置。
  8. 【請求項8】 請求項7記載の半導体装置において、 前記補強板は、曲げ強度を高めるために立体的に形成さ
    れた面からなる領域を、少なくとも前記半導体チップと
    平面的に重なる領域に有する半導体装置。
  9. 【請求項9】 請求項1から請求項8のいずれかに記載
    の半導体装置において、 前記半導体チップにおける前記電極の形成面とは反対の
    側に設けられた第2の基板をさらに含む半導体装置。
  10. 【請求項10】 請求項9記載の半導体装置において、 前記第2の基板は、曲げ強度を高めるために立体的に形
    成された面からなる領域を、少なくとも前記半導体チッ
    プと平面的に重なる領域に有する半導体装置。
  11. 【請求項11】 請求項1から請求項10のいずれかに
    記載の半導体装置を有する電子装置。
  12. 【請求項12】 請求項11記載の電子装置において、 ICカードとして構成された電子装置。
  13. 【請求項13】 少なくとも一つの電極を有し、前記電
    極の表面は、周囲の面を超えない高さで形成された半導
    体チップと、平坦な表面の配線パターンが形成された基
    板と、を接合する工程を含み、 相対する前記電極と前記配線パターンとを、導電ペース
    トを介して電気的に接続する半導体装置の製造方法。
  14. 【請求項14】 請求項13記載の半導体装置の製造方
    法において、 前記導電ペーストを前記電極上に設けて、前記電極と前
    記配線パターンとを電気的に接続する半導体装置の製造
    方法。
  15. 【請求項15】 請求項13又は請求項14に記載の半
    導体装置の製造方法において、 前記配線パターンを金、銅、クロム、チタン及びニッケ
    ルのいずれかからなる金属、又は導電ペーストで形成す
    る半導体装置の製造方法。
  16. 【請求項16】 請求項13記載の半導体装置の製造方
    法において、 前記電極の配置に対応した領域を隆起させて、前記導電
    ペーストで前記配線パターンを形成し、 前記導電ペーストにおける隆起した領域を前記電極の表
    面に密着させる半導体装置の製造方法。
JP2000000231A 2000-01-05 2000-01-05 半導体装置及びその製造方法、並びに電子装置 Withdrawn JP2001189347A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000000231A JP2001189347A (ja) 2000-01-05 2000-01-05 半導体装置及びその製造方法、並びに電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000000231A JP2001189347A (ja) 2000-01-05 2000-01-05 半導体装置及びその製造方法、並びに電子装置

Publications (1)

Publication Number Publication Date
JP2001189347A true JP2001189347A (ja) 2001-07-10

Family

ID=18529609

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000000231A Withdrawn JP2001189347A (ja) 2000-01-05 2000-01-05 半導体装置及びその製造方法、並びに電子装置

Country Status (1)

Country Link
JP (1) JP2001189347A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005073904A1 (en) * 2004-01-30 2005-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2005243006A (ja) * 2004-01-30 2005-09-08 Semiconductor Energy Lab Co Ltd 半導体装置
US7348269B2 (en) 2005-01-12 2008-03-25 Seiko Epson Corporation Manufacturing method of semiconductor device, semiconductor device, circuit board, electro-optic device, and electronic apparatus
US7472296B2 (en) 2004-02-20 2008-12-30 Semiconductor Energy Laboratory Co., Ltd. Integrated circuit, semiconductor device and ID chip
US7675808B2 (en) 2006-05-25 2010-03-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104637826A (zh) * 2013-11-06 2015-05-20 株式会社东芝 半导体装置的制造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005073904A1 (en) * 2004-01-30 2005-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2005243006A (ja) * 2004-01-30 2005-09-08 Semiconductor Energy Lab Co Ltd 半導体装置
US7707442B2 (en) 2004-01-30 2010-04-27 Semiconductor Energy Laboratory Co., Ltd Semiconductor device including a plurality of units and a control circuit for varying the power supplied to the plurality of units
JP4667053B2 (ja) * 2004-01-30 2011-04-06 株式会社半導体エネルギー研究所 半導体装置
US8284625B2 (en) 2004-01-30 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having memory blocks
US8634266B2 (en) 2004-01-30 2014-01-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7472296B2 (en) 2004-02-20 2008-12-30 Semiconductor Energy Laboratory Co., Ltd. Integrated circuit, semiconductor device and ID chip
US7348269B2 (en) 2005-01-12 2008-03-25 Seiko Epson Corporation Manufacturing method of semiconductor device, semiconductor device, circuit board, electro-optic device, and electronic apparatus
US7675808B2 (en) 2006-05-25 2010-03-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104637826A (zh) * 2013-11-06 2015-05-20 株式会社东芝 半导体装置的制造方法

Similar Documents

Publication Publication Date Title
US7518239B2 (en) Semiconductor device with substrate having penetrating hole having a protrusion
JP3633559B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US6016013A (en) Semiconductor device mounting structure
US6521483B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
JP4447143B2 (ja) 半導体装置及びその製造方法
US6383840B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
US20080018415A1 (en) Surface acoustic wave device
JP2001189347A (ja) 半導体装置及びその製造方法、並びに電子装置
JP2001223243A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US8212359B2 (en) Semiconductor integrated circuit device, mounting structure of semiconductor integrated circuit device, and method for manufacturing semiconductor integrated circuit device
US20210203302A1 (en) Multilayer body and method of manufacturing the same
JP2010021194A (ja) 積層型半導体装置、及び積層型半導体装置の製造方法
US8102055B2 (en) Semiconductor device
JP4692719B2 (ja) 配線基板、半導体装置及びその製造方法
JP4692720B2 (ja) 配線基板、半導体装置及びその製造方法
JP4158008B2 (ja) 半導体チップの製造方法
JP2009517730A (ja) トランスポンダ及びその製造方法
US11004759B2 (en) Electronic component and method for manufacturing the same
JP2009218783A (ja) 圧電デバイス
JP3614099B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3764213B2 (ja) Icカード及びその製造方法
JP2003142652A (ja) 半導体装置およびその製造方法
JPH11176876A (ja) 半導体装置
JP4678223B2 (ja) 半導体装置及びその製造方法
JP2006295043A (ja) 半導体装置及び電子モジュール、並びに、それらの製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060112

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070306