JP3614099B2 - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents
半導体装置及びその製造方法、回路基板並びに電子機器 Download PDFInfo
- Publication number
- JP3614099B2 JP3614099B2 JP2000309006A JP2000309006A JP3614099B2 JP 3614099 B2 JP3614099 B2 JP 3614099B2 JP 2000309006 A JP2000309006 A JP 2000309006A JP 2000309006 A JP2000309006 A JP 2000309006A JP 3614099 B2 JP3614099 B2 JP 3614099B2
- Authority
- JP
- Japan
- Prior art keywords
- terminals
- semiconductor chip
- semiconductor device
- semiconductor
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【０００２】
【従来の技術】
半導体装置の分野においては、近年半導体装置の小型化、軽量化を目的として、単一のパッケージ内に複数の半導体チップを設ける、特に各半導体チップを積層状態に設けるものが多く開発されてきた。このような半導体装置は、マルチチップパッケージ（ＭＣＰ）、またはマルチチップモジュール（ＭＣＭ）と呼ばれている。このような装置の具体的な例としては、実開昭６２−１５８８４０号の発明が挙げられる。すなわち、単一のセラミック・パッケージにおいて複数のチップを積層し、各チップの電極をワイヤーで接続するものである。また、別な事例として、特開平１１−１３５７１１号の発明のように、インターポーザと呼ばれる配線基板に半導体チップを実装し、インターポーザ同士を相互に接続するとともに、積層して単一の半導体装置とするものである。
【０００３】
【発明が解決しようとする課題】
ところが、通常の半導体チップにおいては、その周側面において電気的導通を確保することができない。よって、実開昭６２−１５８８４０号の発明の場合、積層される半導体チップの大きさが略同一の場合には、最上部に位置する半導体チップ以外のものは、その電極が上位に位置する半導体チップで隠された状態になるので、それらのボンディングは困難となる。また、特開平１１−１３５７１１号の発明においては、略同一の大きさの半導体チップを積層して単一の半導体装置とすることは容易にできるが、各半導体チップをインターポーザに実装し、さらにインターポーザ間の電気的接続を確保するので、実開昭６２−１５８８４０号の発明よりもはるかに複雑な製造工程を要することになる。
【０００４】
本発明は、上記問題を解消するためになされたもので、側面から電気的な接続をとることができる半導体装置及びその製造方法、回路基板並びに電子機器を提供することを目的としている。
【０００５】
【課題を解決するための手段】
（１）本発明は、能動素子形成面に電極が形成されてなる半導体チップにおいて、
絶縁性を有するとともに、前記能動素子形成面に形成されてなる２層以上の保護膜と、
前記電極に電気的に接続されるとともに、一部を前記保護膜の側面に露出して、前記保護膜毎に形成されてなる端子と、
を有することを特徴とする半導体チップである。
【０００６】
このように構成した本発明においては、半導体チップの側面を当該半導体チップの電気的な接続に利用でき、半導体チップを複数層積層する構成を持つマルチチップパケージに好適な半導体チップを提供できる。また、端子を保護膜毎に形成、つまり上下に配置された多層構造としているので、電極ピッチがかなり狭隘な場合でも、十分に端子ピッチを確保することができる。
【０００７】
（２）この半導体チップにおいて、前記能動素子形成面に２層の保護膜を積層し、
前記能動素子形成面の直上に形成された第１の前記保護膜において、当該第１の前記保護膜の前記電極に対応する部位に少なくとも１つのビアホールを形成して、前記ビアホールに導電材を充填し、
前記第１の前記保護膜上に形成された第２の前記保護膜において、当該第２の前記保護膜の前記端子を前記導電材に接続して、当該第２の前記保護膜の前記端子を前記電極に電気的に接続してもよい。
【０００８】
これによれば、第２の保護膜の端子を導電材に接続することにより、当該端子と任意の電極とを容易に電気的に接続できる。
【０００９】
（３）この半導体チップにおいて、前記能動素子形成面に３層以上の保護膜を積層し、
前記能動素子形成面の直上に形成された第１の前記保護膜において、当該第１の前記保護膜の前記電極に対応する部位に少なくとも１つのビアホールを形成して、前記ビアホールに導電材を充填し、
前記第１の前記保護膜の上方に形成された前記保護膜のうち最上層以外の第２の前記保護膜において、当該第２の前記保護膜の直下の保護膜に形成された前記導電材に対応する部位に少なくとも１つのビアホールを形成して、前記ビアホールに導電材を充填し、
最上層に形成された第３の前記保護膜において、当該第３の前記保護膜の前記端子を前記導電材に接続して、当該第３の前記保護膜の前記端子を前記電極に電気的に接続してもよい。
【００１０】
これによれば、端子を３層以上の多層構造とすることができる。よって、例えば、能動素子形成面の縁辺部に形成された電極を第１の保護膜の端子と、縁辺部のやや内側に形成された電極を第２の保護膜の端子と、能動素子形成面の中央に形成された電極を第３の保護膜の端子と接続するなど、半導体チップの電極の形成部位の自由度が高まる。
【００１１】
（４）本発明は、能動素子形成面に電極が形成されてなる半導体チップの製造方法において、
前記半導体チップの集合体である半導体ウエハの前記電極が設けられた第１の面に、絶縁性を有する下部保護膜を形成する第１の工程と、
前記下部保護膜の、少なくとも前記電極上に設けられた部分を除去する第２の工程と、
前記下部保護膜に導電膜を形成する第３の工程と、
前記導電膜の、少なくとも単一の半導体チップとなる領域内に形成された電極同士を接続している部分を除去する第４の工程と、
前記下部保護膜及び前記導電膜に、絶縁性を有するとともに、少なくとも前記導電膜が被覆される厚さを有する上部保護膜を形成する第５の工程と、
前記半導体ウエハを前記半導体チップごとに断裁する第６の工程と、
を少なくとも有することを特徴とする半導体チップの製造方法である。
【００１２】
このように構成した本発明においては、側面において電気的接続を行うことが可能な半導体チップを容易に製造できる。くわえて、１つの保護膜を上部保護膜と下部保護膜との２層からなるものとしたので、端子を能動素子形成面から離隔して設けることが容易にできる。
【００１３】
（５）この半導体チップの製造方法において、前記第１の工程において、前記第１の面に有機系材料を塗布してもよい。
【００１４】
これによれば、保護膜を能動素子形成面に自在の厚さで形成することができる。
【００１５】
（６）この半導体チップの製造方法において、前記第２の工程において、前記第１の保護膜の、少なくとも前記電極上に設けられた部分をエッチングにより除去してもよい。
【００１６】
これによれば、保護膜を選択的に除去することが容易にできる。
【００１７】
（７）この半導体チップの製造方法において、前記第３の工程において、前記下部保護膜にメッキより金属膜を形成してもよい。
【００１８】
これによれば、端子を任意の形状で形成することが容易にできる。
【００１９】
（８）この半導体チップの製造方法において、前記第３の工程と前記第４の工程の間に、前記導電膜の前記電極上に形成された部位に導電性材料を配置する工程と、
前記第６の工程の後に、前記能動素子形成面と略直交する方向から前記半導体チップを加圧するとともに、前記能動素子形成面を加熱する工程と、を有してもよい。
【００２０】
これによれば、導電膜上に形成された導電性材料を半導体チップの周側面からせり出させることが容易にできる。
【００２１】
（９）この半導体チップの製造方法において、前記第６の工程において、
前記半導体ウエハの第２の面側をウエハシートに貼り付けて、前記半導体ウエハを前記第１の面側からハーフダイシングし、
前記半導体ウエハを前記第２の面側から研磨して前記半導体ウエハを断裁してもよい。
【００２２】
これによれば、薄型の半導体チップを製造する場合、半導体ウエハを能動素子形成面側からハーフダイシングした後に、裏面を研磨することにより、半導体チップに断裁するので、チッピングの発生を低減することができる。また、保護膜を設けているので、上記工程において、当該保護膜が半導体ウエハの補強材の役割を果たす。
【００２３】
（１０）本発明は、能動素子形成面に電極が形成されてなる半導体チップの製造方法において、
前記半導体チップの集合体である半導体ウエハの前記電極が設けられた第１の面に、端子材を前記電極上に形成する第１の工程と、
前記第１の面に、絶縁性を有するとともに、少なくとも前記端子材が被覆される厚さを有する保護膜を形成する第２の工程と、
前記半導体ウエハを前記半導体チップごとに断裁する第３の工程と、
を少なくとも有し、
前記第１の工程において、インクジェットノズルからの吹き付けにより端子材を形成することを特徴とする半導体チップの製造方法である。
【００２４】
このように構成した本発明においては、側面において電気的接続を行うことが可能な半導体チップを容易に製造でき、端子材を所定の大きさで迅速に形成することができる。なお、端子材については、少なくとも単一の半導体チップに形成された端子材同士が離隔するように形成することが好ましい。また、最初にこれらの端子材同士を一体的に形成し、次にこれらの端子同士をエッチングするなどの方法により離隔させるようにしても良い。
【００２５】
（１１）この半導体チップの製造方法において、前記第３の工程において、
前記半導体ウエハの第２の面側をウエハシートに貼り付けて、前記半導体ウエハを前記第１の面側からハーフダイシングし、
前記半導体ウエハを前記第２の面側から研磨して前記半導体ウエハを断裁してもよい。
【００２６】
これによれば、薄型の半導体チップを製造する場合、半導体ウエハを能動素子形成面側からハーフダイシングした後に、裏面を研磨することにより、半導体チップに断裁するので、チッピングの発生を低減することができる。また、保護膜を設けているので、上記工程において当該保護膜が半導体ウエハの補強材の役割を果たす。
【００２７】
（１２）本発明は、能動素子形成面に電極が形成されてなる半導体チップにおいて、
絶縁性を有するとともに、前記能動素子形成面に形成されてなる少なくとも１層の保護膜と、
前記電極に電気的に接続されるとともに、一部が前記保護膜の側面に露出する端子と、
前記端子上に形成されてなり、一部が前記保護膜の側面に露出する導電性材料と、
を有する半導体チップである。
【００２８】
このように構成した本発明においては、半導体チップの側面を当該半導体チップの電気的な接続に利用でき、半導体チップを複数層積層する構成を持つマルチチップパケージに好適な半導体チップを提供できる。
【００２９】
（１３）この半導体チップにおいて、
複数層の前記保護膜が形成され、
複数の前記端子が形成され、
それぞれの前記端子は、いずれかの前記保護膜上に形成されていてもよい。
【００３０】
これによれば、端子を保護膜毎に形成、つまり上下に配置された多層構造としているので、電極ピッチがかなり狭隘な場合でも、十分に端子ピッチを確保することができる。
【００３１】
（１４）本発明は、能動素子形成面に電極が形成されてなる半導体チップにおいて、
絶縁性を有するとともに、前記能動素子形成面に形成されてなる少なくとも１層の保護膜と、
前記電極に電気的に接続された端子と、
を有し、
前記電極の一部は、前記保護膜の側面に露出してなり、
前記端子の一部は、前記保護膜の側面における前記電極の露出部の直上に露出してなる半導体チップである。
【００３２】
このように構成した本発明においては、半導体チップの側面を当該半導体チップの電気的な接続に利用でき、半導体チップを複数層積層する構成を持つマルチチップパケージに好適な半導体チップを提供できる。
【００３３】
（１５）本発明は、能動素子形成面に電極が形成されてなる半導体チップにおいて、
絶縁性を有するとともに、前記能動素子形成面に形成されてなる少なくとも１層の保護膜と、
前記電極に電気的に接続されるとともに、前記能動素子形成面の直上において、一部が前記保護膜の側面に露出してなる端子と、
を有し、
前記電極は、前記保護膜及び前記端子の少なくとも一方によって、露出しないように覆われてなる半導体チップである。
【００３４】
このように構成した本発明においては、半導体チップの側面を当該半導体チップの電気的な接続に利用でき、半導体チップを複数層積層する構成を持つマルチチップパケージに好適な半導体チップを提供できる。
【００３５】
（１６）本発明に係る半導体装置は、複数の電極が形成されてなる半導体チップと、
前記電極が形成された面に形成されてなる絶縁層と、
前記絶縁層の側面から露出する複数の端子と、
を有し、
いずれかの前記端子と他のいずれかの前記端子とは、前記電極が形成された面から異なる高さで、前記絶縁層の側面から露出してなる。
【００３６】
本発明によれば、絶縁層の側面から露出する端子によって、電気的な接続をとることができる。また、高さ方向において異なる位置に複数の端子が露出するので、端子の露出部のピッチを大きくすることができる。
【００３７】
（１７）この半導体装置において、
複数層の前記絶縁層が形成され、
それぞれの前記端子は、いずれかの前記絶縁層上に形成されていてもよい。
【００３８】
（１８）この半導体装置において、
少なくとも１つの前記絶縁層には、前記絶縁層の積層方向の電気的な接続を図るビアが形成されてなり、
前記ビアが形成された前記絶縁層よりも上に形成された少なくとも１つの前記端子は、前記ビアに電気的に接続されていてもよい。
【００３９】
こうすることで、絶縁層と端子の多層構造を簡単に形成することができる。
【００４０】
（１９）この半導体装置において、
積層された一対の前記絶縁層の間に前記端子が形成されていてもよい。
【００４１】
（２０）この半導体装置において、
隣同士の前記端子のピッチは、隣同士の前記電極のピッチよりも広く形成されていてもよい。
【００４２】
こうすることで、電気的な接続部のピッチ変換を行うことができる。
【００４３】
（２１）この半導体装置において、
３つ以上の前記端子における前記絶縁層からの露出部は、千鳥状に並んでいてもよい。
【００４４】
こうすることで、大きなピッチをもって端子の露出部を配列することができる。
【００４５】
（２２）本発明に係る半導体装置の製造方法は、半導体ウエハの複数の電極が設けられた面に、ダイシングラインをまたいで絶縁層を形成し、
導電膜を、前記ダイシングラインをまたいで前記絶縁層に形成し、
前記半導体ウエハをダイシングすることを含み、
前記ダイシング工程で、前記導電膜及び前記絶縁層を切断して、前記導電膜の切断面を前記絶縁層の切断面から露出させる。
【００４６】
本発明によれば、絶縁層の側面から端子（導電膜）が露出した半導体装置を簡単に製造することができる。絶縁層の側面から露出する端子によって、電気的な接続をとることができる。
【００４７】
（２３）本発明に係る半導体装置の製造方法は、半導体チップの複数の電極が形成された面に絶縁層を形成し、
複数の端子を形成し、
いずれかの前記端子と他のいずれかの前記端子とが、前記電極が形成された面から異なる高さで、前記絶縁層の側面から露出するように、前記複数の端子を形成する。
【００４８】
本発明によれば、絶縁層の側面から端子が露出する半導体装置を製造することができる。この半導体装置によれば、端子によって電気的な接続をとることができる。また、高さ方向において異なる位置に複数の端子が露出するので、端子の露出部のピッチを大きくすることができる。
【００４９】
（２４）この半導体装置の製造方法において、
複数層の前記絶縁層を形成し、
それぞれの前記端子を、いずれかの前記絶縁層上に形成してもよい。
【００５０】
（２５）この半導体装置の製造方法において、
少なくとも１つの前記絶縁層に、前記絶縁層の積層方向の電気的な接続を図るビアを形成し、
前記ビアが形成された前記絶縁層よりも上に、少なくとも１つの前記端子を、前記ビアに電気的に接続して形成してもよい。
【００５１】
こうすることで、絶縁層と端子の多層構造を簡単に形成することができる。
【００５２】
（２６）この半導体装置の製造方法において、
積層された一対の前記絶縁層の間に前記端子を形成してもよい。
【００５３】
（２７）この半導体装置の製造方法において、
隣同士の前記端子のピッチが、隣同士の前記電極のピッチよりも広くなるように、前記複数の端子を形成してもよい。
【００５４】
こうすることで、電気的な接続部のピッチ変換を行うことができる。
【００５５】
（２８）この半導体装置の製造方法において、
３つ以上の前記端子が、千鳥状に並ぶように、前記複数の端子を形成してもよい。
【００５６】
こうすることで、大きなピッチをもって端子の露出部を配列することができる。
【００５７】
（２９）本発明に係る半導体チップは、上述した方法によって製造されたものである。
【００５８】
（３０）本発明に係る半導体装置は、上述した方法によって製造されたものである。
【００５９】
（３１）本発明に係る回路基板は、上述した半導体装置が搭載されたものである。
【００６０】
（３２）本発明に係る電子機器は、上述した半導体装置を有する。
【００６１】
【発明の実施の形態】
以下、本発明の実施の形態を説明するが、本発明は、以下の実施の形態に限定されるものではない。なお、本願には、半導体チップ及び半導体装置に係る発明が記載されているが、いずれの場合でも、半導体チップに保護材、絶縁膜、端子等の部材が設けられている。
【００６２】
したがって、半導体チップに係る発明を、半導体装置に係る発明として捉えても良いし、その逆も可能である。また、半導体チップに係る発明の実施の形態について説明した内容は、半導体装置に係る発明の実施の形態に適用しても良いし、その逆も可能である。
【００６３】
同様に、半導体チップの製造方法に係る発明を、半導体装置の製造方法に係る発明として捉えても良いし、その逆も可能である。また、半導体チップの製造方法に係る発明の実施の形態について説明した内容は、半導体装置の製造方法に係る発明の実施の形態に適用しても良いし、その逆も可能である。
【００６４】
以下の説明において、いずれかの実施の形態で説明した内容は、他の実施の形態に適用することもできる。
【００６５】
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る保護膜を多層化した半導体チップを示す断面図である。
【００６６】
半導体チップ１０の能動素子形成面１８において、その縁辺近くに電極パッド１２Ａを設け、その内側の領域に電極パッド１２Ｂを設けている。よって、半導体チップ１０は、電極パッド１２Ａ、１２Ｂが２列に配置されている。電極パッド１２Ａは、半導体チップ１０の能動素子形成面１８の周辺部の相対向する２辺に形成されていてもよいし、当該周辺部の４辺等その他の数の辺に設けられていても良い。電極パッド１２Ａ、１２Ｂは、アルミニウム（Ａｌ）、アルミニウム−シリコン（Ａｌ−Ｓｉ）、銅、アルミニウム−シリコン−銅（Ａｌ−Ｓｉ−Ｃｕ）など一般的に電極や配線として用いられているものであれば、どのような材質のものであっても良い。また、電極パッド１２Ａ、１２Ｂ上に、端子１４Ａ又はビアコンタクト２４との接続が容易で安定的に行えるように、一般的にアンダーバンプメタルとして知られているような金属層（例えば、Ｔｉ−Ｗ、Ｐｔ−Ａｕ、Ｎｉ、Ｃｕ−Ａｕなど）を形成し、その上に端子１４Ａ又はビアコンタクト２４を形成しても良い。半導体チップ１０の能動素子形成面１８または側面２２に、ポッティング、蒸着、トランスファーモールドなどの方法で絶縁膜を形成しても良い。
【００６７】
能動素子形成面１８の直上に保護膜（下部保護膜）２０Ａと、保護膜２０Ａの上に設けられる保護膜（上部保護膜）２０Ｂとを設けている。半導体チップ１０は、電極パッド１２Ａ、１２Ｂが設けられている能動素子形成面１８の全面に保護膜２０Ａ、２０Ｂを設けている。保護膜２０Ａ、２０Ｂは、端子１４Ａ、１４Ｂを被覆可能な厚さがあればいずれの厚さにしても良い。例えば、半導体チップ１０が５０μｍと極めて薄型である場合など、半導体チップ１０の補強材としての作用を発揮させるために、例えば５０μｍ以上の厚さを持つように形成しても良い。逆に、半導体チップ１０が十分な厚さを持つ場合は、端子１４Ａ、１４Ｂを被覆可能な最低限必要な厚さにしても良い。
【００６８】
保護膜２０Ａ、２０Ｂは、後述する方法により、ポリイミド樹脂から形成されており、柔軟性を有する。ポリイミドは、柔軟性を有するので、外部から加わる衝撃から端子１４Ａ、１４Ｂを保護する。保護膜２０Ａ、２０Ｂの材質は、ポリイミド樹脂に限られるものではなく、柔軟性および耐熱性に富むシリコン樹脂および液晶樹脂も好ましく用いることができる。くわえて、ＰＥＴ、ＡＢＳ、ＢＣＢなどの樹脂を用いても良い。
【００６９】
半導体チップ１０の能動素子形成面１８は、保護膜２０Ａ、２０Ｂによって全面的に被覆されているので、能動素子形成面１８側から電気的に接続されない。
【００７０】
そして、保護膜２０Ａにおいて、端子１４Ａと、端子１４Ａと同一工程において同一形状に形成されるビアコンタクト（ビア）２４とを設けている。さらに、端子１４Ａを電極パッド１２Ａに接続し、ビアコンタクト２４を電極パッド１２Ｂに接続したものとしている。また、保護膜２０Ｂに形成された端子１４Ｂは、ビアコンタクト２４に接続した状態に設けられている。よって、半導体チップ１０においては、電極パッド１２Ａは保護膜２０Ａに設けられた端子１４Ａによって外部接続可能になされ、電極パッド１２Ｂは保護膜２０Ｂに設けられた端子１４Ｂによって外部接続可能になされている。
【００７１】
電極パッド１２Ａ上には、端子１４Ａが電極パッド１２Ａに接続されるとともに、能動素子形成面１８から離隔して設けられている。端子１４Ａ、１４Ｂは、能動素子形成面１８から離隔した状態に設けられているので、能動素子形成面１８に接することに起因する短絡の発生が防止される。また、端子１４Ａ、１４Ｂは、保護膜２０Ａ、２０Ｂの側面２８Ａ、２８Ｂにおいて露出部１６Ａ、１６Ｂが外部に露出しているが、他の部分は保護膜２０Ａ、２０Ｂによって完全に被覆されている。端子１４Ａ、１４Ｂの露出部１６Ａ、１６Ｂ以外の部分が、保護膜２０Ａ、２０Ｂに被覆されていれば、半導体チップ１０を複数層積層した際に、上下の半導体チップ１０間に短絡が発生するのを防止できる。端子１４Ａ、１４Ｂを金で形成すれば、保護膜２０の変形に追従する。さらに、端子１４Ａ、１４Ｂの材質は、金に限られるものではなく、例えば銅（Ｃｕ）、ニッケル（Ｎｉ）など他の導電性の良い金属を用いても良い。
【００７２】
以上の構成を有するこの実施の形態においては、保護膜２０Ａ、２０Ｂの側面２８Ａ、２８Ｂ側において電極パッド１２Ａ、１２Ｂと電気的に接続された端子１４Ａ、１４Ｂが露出しているので、半導体チップ１０の側面２２側から半導体チップ１０を電気的に接続することが可能である。
【００７３】
露出部１６Ａ、１６Ｂは、側面２８Ａ、２８Ｂから突出していても良い。外部装置を端子１４Ａ、１４Ｂに接続する際に、保護膜２０Ａ、２０Ｂを加圧する、あるいは加熱および加圧すれば、保護膜２０Ａ、２０Ｂの側面２８Ａ、２８Ｂが側方にわずかに膨出し、端子１４Ａ、１４Ｂの露出部１６Ａ、１６Ｂがわずかにせりだすので、基板等の外部装置との電気的導通の確保が容易である。
【００７４】
以上の構成によれば、端子１４Ａ、１４Ｂを２層にして設けているので、能動素子形成面１８において電極パッド１２Ａを当該面周辺に２列に配置しても、その配列に関係なしに当該電極パッド１２Ａと外部装置とを電気的に接続することが可能になる。よって、従来技術に係る半導体チップにおいては、外部との電気的な接続を確保するために、電極パッドを能動素子形成面の周辺に、極めて狭隘なピッチで配置せざるを得なかったが、この実施の形態においては、電極パッドを広いピッチで設けることができる。
【００７５】
以上のように、保護膜２０Ａ、２０Ｂを積層して設けて端子１４Ａ、１４Ｂを多層化することにより、半導体チップ１０の能動素子形成面１８において、電極パッド１２Ａ、１２Ｂの形成部位に制約がなくなる。また、端子ピッチを相当程度広く確保することができるので、この半導体チップ１０を接続する基板等の配線パターンの形成が容易になる。
【００７６】
なお、各保護膜２０Ａ、２０Ｂの材質を異なるものとしてもよい。また、各保護膜２０Ａ、２０Ｂの厚さを異なるものとしても良い。さらに、各保護膜２０Ａ、２０Ｂに形成された端子１４Ａ、１４Ｂおよび／またはビア２４の形状をそれぞれ異なるものとしても良い。くわえて、これらの端子１４Ａ、１４Ｂおよび／またはビア２４の材質についても異なるものとしても良い。また、端子１４Ａ、１４Ｂにおいて、その露出部１６Ａ、１６Ｂが各保護膜２０Ａ、２０Ｂの特定の面に集中するように形成しても良い。
【００７７】
変形例として、一部または大部分の端子を保護膜の側面から露出しないように形成するとともに、保護膜２０Ａ、２０Ｂに開口部を設けて、当該端子を露出させても良い。この場合、半導体チップ１０の周側面２２側および能動素子形成面１８側において、電気的な接続が行えるようになるので、当該半導体チップ１０に接続される外部装置の形状や端子等の配置などの構成の自由度が高まる。特に、当該半導体チップ１０を積層して１つの半導体装置とする場合、最上層の半導体チップ１０に対して好適な構成と言える。
【００７８】
また、各端子に対して、その先端部が保護膜の側面から突出するようにピンを接続して設け、このピンを介してコネクタ等に接続されるものとしても良い。なお、端子とピンとは、ハンダ等によりピンが容易に離脱しないように接続されていることが好ましい。また、保護膜は、ピンの間隔を十分に確保するのに必要な厚さを有することが好ましい。この場合、半導体装置をコネクタ等に直接接続できるので、電子機器の小型化が容易になる。
【００７９】
（第２の実施の形態）
図２は、本発明の第２の実施の形態に係る半導体チップの製造工程の説明図である。
【００８０】
まず、図２（Ａ）に示すように、電極パッド１２を形成した半導体ウエハ３０の表面に保護膜材を塗布して保護膜２０を形成する。半導体ウエハ３０をスピンコータで回転しながら、保護膜２０の材料をポッティングしても良い。これによれば、保護膜２０を所定の厚さで形成することが容易にできる。
【００８１】
次に、図２（Ｂ）に示すように、保護膜２０にフォトレジストを塗布してフォトレジストの塗布、露光、現像を行い、保護膜２０の電極パッド１２上に形成されていた部分を除去する。そして、フォトレジストが除去された部分の保護膜２０を除去する。保護膜２０自体を感光性材料で形成し、保護膜２０の露光、現像を行うことにより除去しても良い。
【００８２】
次に、図２（Ｃ）に示すように、メッキにより金属膜３４を形成する。なお、金属膜３４は、金によって形成することが好ましいが、銅やニッケルも好ましく利用できる。金属膜３４の形成方法は、メッキ法に限られるものではなく、所定の形状、厚さで形成可能であればインクジェットによる吹き付けなど他の手段で形成しても良い。
【００８３】
次に、図２（Ｄ）に示すように、金属膜３４にフォトレジストを塗布してフォトレジストの塗布、露光、現像を行い、Ｂに示す領域など金属膜３４の不要な部分を除去する。例えば、金属膜３４において、単一の半導体チップ１０Ａ、１０Ｂとなる領域内に形成された電極パッド１２同士を接続している部分を除去する。そして、フォトレジストが除去された部分の金属膜３４を除去して端子１４を形成する。
【００８４】
次に、図２（Ｅ）に示すように、さらに半導体ウエハ３０の表面に保護膜材を塗布して保護膜２０を厚くする。なお、その厚さを少なくとも端子１４が被覆されるものとする。端子１４を被覆する程度の厚さを持つ保護膜２０を設ければ、保護膜２０が半導体ウエハ３０をダイシングするときの補強板の役割を果たす。
【００８５】
また、２層目に形成される端子の水平部までの厚さだけ保護膜を塗布する。そして、その保護膜において、１層目の保護膜２０に形成されたビアコンタクト上の部分を除去してビアホールを形成する。そして、２層目の保護膜上に金属膜を形成する。さらに、その金属膜の所定の部分を除去する。これにより、２層目の端子とビアコンタクトを形成することができる。なお、保護膜を３層以上形成する場合は、以上の工程を繰り返せばよい。また、端子とビアコンタクトとは、短絡の発生を防止するために十分な距離をおく必要がある。よって、上記金属膜の除去は、この点を考慮して行う。
【００８６】
次に、図２（Ｆ）に示すように、図示しないウエハシートを半導体ウエハ３０の裏面に貼り付け、ダイサにより半導体ウエハ３０を保護膜２０側から半導体チップ１０Ａ、１０Ｂ毎にハーフカットする。なお、ハーフカットする方法としては、ダイサによりダイシングする方法に限らず、半導体ウエハ３０とともに、保護膜２０をハーフカットすることが可能であるならば、ドライエッチングまたはウェットエッチングでハーフカットしても良い。エッチング法による場合、エッチングの対象毎にエッチングガスまたはエッチング溶液等を切り替えても良い。そして、半導体ウエハ３０の裏面側をラッピング装置により研磨して、半導体ウエハ３０を複数の半導体チップ１０Ａ、１０Ｂに断裁する。なお、ダイサにより半導体ウエハ３０をフルカットしても良い。
【００８７】
以上の工程は、すべてウエハプロセスであり、各半導体チップに対する処理を一括して行うことができる。
【００８８】
（第３の実施の形態）
図３は、本発明の第３の実施の形態において、ハンダボールを設けた半導体チップを示す断面図である。本実施の形態で説明する内容は、他の実施の形態に適用することができる。以下の説明では、第２の実施の形態（図２）で説明した内容と同じ構成には同じ符号を使用する。
【００８９】
すなわち、図３（Ａ）に示すように、端子１４上にハンダボール３６を設けるものとする。ハンダボール３６も保護膜２０に完全に被覆されている。そして、図３（Ｂ）に示すように、ハンダボール３６を押しつぶして、保護膜２０の側面２８から飛び出すようにし、突出部３８を形成する。
【００９０】
以上の構成によれば、半導体チップを外部装置に実装する際に、突出部３８を加熱すると、突出部３８が溶融して、突出部３８と外部装置の端子等とが直接接続される。さらに、溶融した突出部３８が端子１４の露出部１６に付着して、端子１４と外部装置の端子等との接続性を高めるので、半導体チップの実装を容易、かつ確実に行えるようになる。くわえて、ハンダボール３６が保護膜２０により完全に被覆されるように形成しているので、溶融したハンダボール３６が能動素子形成面側に位置するものに付着して、短絡等の問題を発生させる可能性がない。
【００９１】
なお、端子１４は、その上にハンダボール３６を設けることを容易にするために、例えば茶碗状などハンダボール３６を載せるのに好適な形成に形成することが好ましい。ハンダボール３６が、スズまたはスズ系合金（導電性材料）であれば、融点が低いので、比較的低温での加熱処理でも変形させることができる。また、ハンダボール３６を設ける代わりに、ハンダペーストや導電性樹脂など他の導電性材料を設けるものとしても良い。このような場合、端子１４の形状は、その上に当該導電性材料を設けるのに好適なものにすることが好ましい。導電性材料を導電性ゴムまたは導電性ペーストにより形成してもよい。
【００９２】
本実施の形態に係るハンダボールを設けた半導体チップは、以下の工程により形成が可能である。すなわち、図２（Ｄ）の工程を終えた段階で、端子１４上にハンダボール３６を配置し、その後に図２（Ｅ）、（Ｆ）に示す工程を行う。そして、図３（Ａ）に示すように、保護膜２０を矢印Ａに示すように加圧しつつ、保護膜２０の端子１４近傍、または保護膜２０全体を加熱することにより、ハンダボール３６を押し潰す。なお、この時の加熱温度は、保護膜２０を損なわない範囲で行うことが好ましい。押し潰されたハンダボール３６は、その一部が保護膜２０の側面から突出して突出部３８を形成する。なお、ハンダボール３６を押し潰す工程は、半導体チップを基板などに実装する工程と一体に行っても良い。
【００９３】
（第４の実施の形態）
図４は、本発明の第４の実施の形態に係る半導体チップの断面図である。本実施の形態で説明する内容は、他の実施の形態に適用することができる。
【００９４】
図４（Ａ）に示すように、半導体チップ４０は、能動素子形成面４２の電極パッド４４上に導電性ゴムの端子材４６を設け、矢印Ａに示す方向に押しつぶしたものである。端子材４６は、インクジェットによる吹き付けなどで形成しても良い。押しつぶされた端子材４６は、図４（Ｂ）に示すように、保護膜４８の側面（端面）５０から押し出されて、突出部５２を有する端子５４となる。ポッティングにより保護膜４８を形成する場合、その材料の動粘度が低ければ、端子材４６周辺の隅部や細かい隙間にまで当該材料が行き渡る。
【００９５】
本実施の形態においては、半導体チップ４０を押圧しつつ加熱するすることにより、端子材４６の先端部が半導体チップ４０の周側面にせり出すように塑性加工することが容易にできる。また、端子１４が柔軟性を有する導電性ゴムに形成されているので、外部装置との接続が容易にできる。
【００９６】
（第５の実施の形態）
図５は、本発明の第５の実施の形態に係る半導体チップの断面図である。本実施の形態で説明する内容は、他の実施の形態に適用することができる。
【００９７】
図５に示すように、半導体チップ４０の能動素子形成面４２には、保護膜４８がその全面に渡って形成されている。また、能動素子形成面４２の電極パッド４４上にのみ端子５６が設けられるとともに、電極パッド４４および端子５６の一部が保護膜４８の側面５０側に露出している。また、端子５６は、ハンダで形成されている。さらに、保護膜４８は、熱硬化性樹脂によって形成されている。電極パッド４４の材質等については、本発明の第１の実施の形態と同様である。
【００９８】
以上の構成によれば、電極パッド４４および端子５６の一部が保護膜４８の側面５０側に露出しているので、本発明の第１の実施の形態と同様に半導体チップ４０の側面５８側から電気的に接続することが可能である。なお、端子５６は、ハンダの他に、金、銅などの金属や、それらの複合材料、導電性ペーストなどの有機導電材料など、他の導電性材料で形成しても良い。また、保護膜４８は、熱硬化性樹脂のほかに、本発明の第１の実施の形態と同じ樹脂を用いても良い。
【００９９】
さらに、本実施の形態に係る半導体チップを積層した半導体装置の例について述べる。図６は、本実施の形態に係る半導体チップ４０Ａ、４０Ｂを積層して構成された半導体装置を示したものである。積層された半導体チップ４０Ａ、４０Ｂは、接着剤６０によって相互に接着されており、くわえて、それぞれの電極パッド４４Ａ、４４Ｂおよび端子５６Ａ、５６Ｂがワイヤ６２によって接続されている。また、半導体チップ４０Ａ上に設けられた２層目の保護膜４８Ａから露出する端子（図示せず）と、半導体チップ４０Ｂ上に設けられた２層目の保護膜（図示せず）から露出する端子（図示せず）と、がワイヤ６２によって電気的に接続されている。
【０１００】
さらに、外部接続用ワイヤ６４によって図示しない外部装置に接続されている。なお、ワイヤ６２は金により形成されている。接着剤６０は、エポキシ系などの絶縁性がある樹脂を用いたものであればどのようなものでも良い。
【０１０１】
半導体装置は、同一の大きさの半導体チップを積層する場合でも、半導体チップ４０Ａ、４０Ｂの側面５８Ａ、５８Ｂ側に露出した電極パッド４４Ａ、４４Ｂおよび端子５６Ａ、５６Ｂを利用することによって、相互接続が容易にでき、外部装置との接続も外部接続用ワイヤ６４を介して容易にできる。さらに、半導体チップの相互接続のためにインターポーザのような補助的手段を利用する必要がない。
【０１０２】
なお、積層する半導体チップは、この構成により積層が可能な限り何層積層しても良い。また、ワイヤの６２の材質は、金に限られるものではなく、アルミニウムなど他の金属を適宜利用しても良い。また、半導体チップ４０Ａ、４０Ｂの間に放熱板を挟み込んで積層する構成にしても良い。さらに、以上の例においては、半導体チップ４０Ａ、４０Ｂ相互の接続、および外部装置との接続を、ワイヤによって行うものとしたが、印刷により配線パターンを形成する、ヒートシールを貼り付けるなど、他の方法によって行っても良い。
【０１０３】
（第６の実施の形態）
次に、本発明の第６の実施の形態に係る半導体チップの製造方法について述べる。図７は、本実施の形態に係る半導体チップの製造工程の説明図である。
【０１０４】
まず、図７（Ａ）に示すように、半導体ウエハ６６の電極パッド４４上にハンダペースト６８を塗布して加熱する。なお、図７（Ａ）に示したように、隣接する半導体チップ４０の電極パッド４４間の半導体ウエハ６６の表面にハンダペースト６８を塗布しても良い。また、電極パッド４４上にメッキ、印刷、ボール搭載などの方法で形成しても良い。
【０１０５】
次に、図７（Ｂ）に示すように、半導体ウエハ６６上に保護膜４８を塗布する。なお、ポッティング、蒸着、トランスファーモールドなどの方法で当該部分を保護する保護膜４８を形成しても良い。なお、２層目の保護膜及び端子の形成方法は、第２の実施の形態で説明した内容を適用してもよい。
【０１０６】
次に、図７（Ｃ）に示すように、図示しないウエハシートを半導体ウエハ６６の裏面に貼り付け、ダイサにより半導体ウエハ６６を保護膜４８側から半導体チップ毎にハーフカットする。なお、ハーフカットする方法としては、ダイサによりダイシングする方法に限らず、半導体ウエハ６６とともに、保護膜４８をハーフカットすることが可能であるならば、ドライエッチングまたはウェットエッチングでハーフカットしても良い。エッチング法による場合、エッチングの対象毎にエッチングガスまたはエッチング溶液等を切り替えても良い。そして、半導体ウエハ６６の裏面側をラッピング装置により研磨して、半導体ウエハ６６を半導体チップ４０に断裁する。なお、ダイサにより半導体ウエハ６６をフルカットしても良い。
【０１０７】
半導体ウエハ６６は、図７（Ｃ）に示すように電極パッド４４が露出するように切断してもよい。例えば、ハンダペースト６８を切断しながら電極パッド４４の端部もわずかに削る。あるいは、図７（Ｄ）に示すように電極パッド４４が露出しないように半導体ウエハ６６を切断してもよい。例えば、複数の電極パッド４４の間隔よりも狭い切り溝によって、半導体ウエハ６６を切断する。こうすることで、電極パッド４４は、ハンダペースト６８によって覆われ、保護膜４８の側面５０から露出しないようになる。いずれの場合でも、ハンダペースト６８における保護膜４８の側面に露出する部分は、端子となる。この端子は、半導体チップの能動素子形成面の直上に形成されたものである。
【０１０８】
以上の工程は、すべてウエハプロセスであり、各半導体チップに対する処理を一括して行うことができる。
【０１０９】
（第７の実施の形態）
図８は、本発明の第７の実施の形態に係る半導体チップを説明する図である。図８に示すように、保護膜を３層積層させても良い。すなわち、半導体チップ７０の能動素子形成面７２に保護膜８０Ａ、８０Ｂ、８０Ｃを積層させて設ける。そして、保護膜８０Ｂに形成された端子７４Ｂをビアコンタクト７６Ａを介して電極パッド７８Ｂに接続し、保護膜８０Ｃに形成された端子７４Ｃをビアコンタクト７６Ｂおよび７６Ａを介して電極パッド７８Ｃに接続する。なお、電極パッドは、電極パッド７８Ａ、７８Ｂ、７８Ｃの順に内側に向かって配列されている。さらに、ある層のビアコンタクトにその上層のビアコンタクトを接続すれば、保護膜を４層以上積層させることも可能である。なお、電極パッドの配列は、３列に限られるものではなく、４列以上、あるいは能動素子の配置等に応じて適当な位置に設けても良い。
【０１１０】
（第８の実施の形態）
図９は、本発明の第８の実施の形態に係る半導体装置を示す図である。本実施の形態は、第１の実施の形態に係る半導体チップを積層した半導体装置を２個連接したものである。すなわち、半導体チップ１０を複数個積層した半導体装置８２Ａと、半導体チップ１０を複数個積層した半導体装置８２Ｂと、を並置した状態で接続したものである。また、半導体装置８２Ａと半導体装置８２Ｂとの間には、異方性導電膜８４が設けられている。
【０１１１】
図９に示したように、第１の実施の形態に係る半導体チップ１０を積層した半導体装置は、複数個並置して接続することが容易にできる。また、異方性導電膜８４を半導体装置間に介在させたので、異方性導電膜８４に含有される導電粒子が端子１４Ａ、１４Ｂ間の接続の確実性を高める。
【０１１２】
（第９の実施の形態）
図１０は、本発明の第９の実施の形態に係る半導体装置を示す図である。この半導体装置は、異なる大きさの半導体チップを積層して一体としたものである。すなわち、保護膜を多層化した半導体チップ９０Ａにおいて、保護膜９６Ａ上に、半導体チップ９０Ａと大きさの異なる別の半導体チップ９０Ｂを設けている。また、半導体チップ９０Ａの電極パッド９２Ａは、端子９４Ａと接続されて外部装置との接続が可能に設けられている。また、半導体チップ９０Ａの他の電極パッド（図示せず）は、端子９４Ｂと接続されて外部装置との接続が可能に設けられている。電極パッド９２Ｂは、ビアコンタクト９８を介して端子９４Ｃと接続されている。くわえて、端子９４Ｃは半導体チップ９０Ｂの電極パッド９２Ｃに接続されている。なお、半導体チップ９０Ｂは、保護膜９６Ｂによって封止されている。
【０１１３】
以上の構成によれば、半導体装置は、異なる大きさの半導体チップを積層して１つの半導体チップとすることが可能である。また、積層される半導体チップ間の電気的接続を確保できる上、外部との電気的接続も容易である。さらに、上方の半導体チップ９０Ｂを保護膜９６Ｂによって封止しているので、電極パッド９２Ｃ周辺などへの水分等の侵入を防止することができる。
【０１１４】
なお、積層される保護膜の層数を増やして、半導体チップの積層数を増やしても良い。また、半導体チップのほかに、抵抗やコンデンサ等の受動素子を設けても良い。さらに、半導体チップを封止する保護膜と他の保護膜との材質を異なるものとしてもよい。また、これらの保護膜の厚さを異なるものとしても良い。さらに、これらの保護膜に形成された端子および／またはビアの形状をそれぞれ異なるものとしても良い。くわえて、これらの端子および／またはビアの材質についても異なるものとしても良い。
【０１１５】
（第１０の実施の形態）
図１１は、本発明の第１０の実施の形態に係る半導体装置を基板に実装した状態を示す断面図である。図１１に示すように、半導体チップ１００を積層して１つの半導体装置としている。さらに、半導体装置を基板１０２に異方性導電膜８４を用いて実装している。また、半導体チップ１００に保護膜１０４Ａ、１０４Ｂを積層して設け、それぞれに形成された端子１０６Ａ、１０６Ｂの露出部１０８Ａ、１０８Ｂが、保護膜１０４Ａ、１０４Ｂの基板１０２の配線パターン８８との接続面に集中するように形成している。
【０１１６】
以上の構成によれば、端子１０６Ａ、１０６Ｂの露出部１０８Ａ、１０８Ｂが保護膜１０４Ａ、１０４Ｂの基板１０２の配線パターン８８との接続面に集中しているので、基板１０２に積層された半導体チップ１００の１つの側面を接続するだけで、当該半導体装置の実装を行うことができる。
【０１１７】
本実施の形態においては、側面において電気的接続が可能な半導体チップを積層するので、略同一の大きさの半導体チップを積層することができる。
【０１１８】
（第１１の実施の形態）
図１２及び図１３は、本発明を適用した第１１の実施の形態に係る半導体装置を示す図である。なお、図１３は、半導体装置の側面図であり、図１２は、図１３のＸＩＩ−ＸＩＩ線断面図である。
【０１１９】
本実施の形態に係る半導体装置は、半導体チップ１１０を有する。半導体チップ１１０の平面形状は一般的には矩形である。半導体チップの一方の面に、複数の電極１１２が形成されている。電極１１２は、半導体チップ１１０の面の少なくとも１辺（多くの場合、２辺又は４辺）に沿って並んでいる（ペリフェラル型）。また、電極１１２は、半導体チップ１１０の面の中央部に並んでいてもよい。あるいは、電極１１２は、半導体チップ１１０の面の端部及び中央部に並んで面配列されている場合がある（エリアアレイ型）。各電極１１２は、アルミニウムなどで薄く平らに形成されたパッドと、その上に形成されたバンプと、からなることが多い。バンプが形成されない場合は、パッドのみが電極となる。電極１１２の少なくとも一部を避けて半導体チップ１１０には、パッシベーション膜（図示しない）が形成されている。パッシベーション膜は、例えば、ＳｉＯ２、ＳｉＮ、ポリイミド樹脂などで形成することができる。パッシベーション膜は電気的に絶縁性を有する層である。
【０１２０】
パッシベーション膜以外に、半導体チップ１１０の電極１１２が形成された面に絶縁層１２０が形成されている。絶縁層１２０は、電気的に絶縁性を有する。本実施の形態では、絶縁層１２０は、複数層の絶縁層（例えば第１〜第３の絶縁層）１２１〜１２３からなるが、１層からなる場合であってもよい。複数層の絶縁層１２１〜１２３は、外見上複数層に見える場合や、それぞれの材料が異なる場合などがある。製造工程において、複数層の絶縁層１２１〜１２３を順に形成しても、同一材料で各層を形成して外見上１層に見えれば、その絶縁層１２０は１層とみなしてもよい。あるいは、少なくとも境界が表れていれば複数層とみなしてもよい。
【０１２１】
絶縁層１２０は、応力を吸収する程度に変形するが、一定の形状を維持できる性質を有していることが好ましい。ただし、このことは本発明の必須要件ではない。例えば、ポリイミド樹脂等を使用してもよく、中でもヤング率が低いもの（例えばオレフィン系のポリイミド樹脂等）を用いることが好ましい。ヤング率は、３００ｋｇ／ｍｍ２以下程度であることが好ましい。あるいは、絶縁層１２０として、シリコーン変性ポリイミド樹脂、エポキシ樹脂やシリコーン変性エポキシ樹脂等を用いてもよい。このような材料で絶縁層１２０を形成することで、電極１１２と配線１１４又はビア１１６との接合部への応力集中を低減することができる。あるいは、絶縁層１２０として、第１の実施の形態で説明した保護膜２０Ａ、２０Ｂを形成するための材料を使用してもよい。絶縁層１２０も保護膜となる場合がある。
【０１２２】
半導体チップ１１０の電極１１２には、配線１１４又はビア１１６が電気的に接続されている。例えば、電極１１２上に、配線１１４又ビア１１６が直接接合されている。
【０１２３】
配線１１４は、横方向（半導体チップ１１０の面と平行な方向）に電気的な接続を図る部分である。配線１１４は、銅（Ｃｕ）、クローム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チタンタングステン（Ｔｉ−Ｗ）、金（Ａｕ）、アルミニウム（Ａｌ）、ニッケルバナジウム（ＮｉＶ）、タングステン（Ｗ）のうちのいずれかを積層して、あるいはいずれかの一層で形成することができる。
【０１２４】
電極１１２に接合された配線１１４は、電気的な絶縁が十分に図れるのであれば、図示しないパッシベーション膜上に形成してもよい。電極１１２が半導体チップ１１０の端部にのみ形成されていれば、配線１１４は、端部に位置する電極１１２から中央に向かう部分を有する。例えば、図１２において、半導体チップ１１０の左端に位置する電極１１２は、紙面の裏面方向（図１３では右方向）に延びる部分を有する。
【０１２５】
複数の絶縁層１２１〜１２３が形成されている場合、各配線１１４を、いずれかの絶縁層１２１（１２２）上に形成してもよい。本発明で必須要件ではないが、本実施の形態では、配線１１４の上に、いずれかの絶縁層１２２（１２３）が形成されている。したがって、最も半導体チップ１１０から離れた位置にある配線１１４は、最上層に位置する絶縁層１２３の下に形成されている。こうすることで、配線１１４の表面が絶縁層１２１〜１２３によって覆われて保護される。
【０１２６】
異なる絶縁層１２１〜１２３上に形成された配線１１４は、ビア１１６によって電気的に接続されている。すなわち、ビア１１６が形成された絶縁層（例えば１２２）よりも上に形成された配線１１４は、そのビア１１６に電気的に接続されている。ビア１１６と配線１１４とは一体的に形成してあってもよい。
【０１２７】
ビア１１６は、縦方向（絶縁層１２０の厚さ方向又は複数の絶縁層１２１〜１２３の積層方向）に電気的な接続を図る部分である。ビア１１６も、上述した配線１１４を形成するための材料で形成することができる。電極１１２が面配列された場合（エリアアレイ型チップ）のように、半導体チップ１１０の面上に配線１１４を形成するスペースがない場合や、パッシベーション膜だけでは電気的な絶縁が不十分である場合には、全ての電極１１２上に、ビア１１６を設けてもよい。その場合、配線１１４は、電極１１２には直接接合されず、ビア１１６から延びるように形成される。また、電極１１２が形成された面（例えばパッシベーション膜の表面）には絶縁層１２０が形成され、電極１１２が形成された面と配線１１４との間には、絶縁層１２０の一部（複数層の絶縁層のうちの少なくとも１層であってもよい）が介在する。
【０１２８】
ビア１１６は、複数の絶縁層１２１、１２２のいずれかを貫通して電気的な接続を図る。ビア１１６は、絶縁層１２１、１２２に形成されたビア孔１２４、１２８（図１４（Ａ）〜図１５（Ｅ）参照）に設けられた導電膜１２６、１３４からなる。ビア孔１２４、１２８は、テーパが付された壁面によって形成されてすり鉢状をなしていてもよいし、垂直に立ち上がる壁面によって形成されて円筒状をなしていてもよい。ビア孔１２４、１２８に導電体が充填されていてもよいし（フィルドビア）、ビア孔１２４、１２８の壁面に導電膜１２６、１３４が形成されてもよい（コンフォーマルビア）。
【０１２９】
ビア１１６は、１層の絶縁層（１２１又は１２２）の両面間の電気的な接続を図るものであってもよい。あるいは、２層以上の隣り合う絶縁層（例えば１２１、１２２）を併せてなる層の両面間を電気的に接続するものであってもよい（スキップビア）。ビア１１６は、電極１１２、配線１１４、他のビア１１６のうちいずれかの上に形成される。
【０１３０】
絶縁層１２０の側面から露出して、複数の端子１１８が設けられている。本実施の形態では、各端子１１８は、いずれかの配線１１４の端部である。配線１１４が、積層された一対の絶縁層（例えば１２２、１２３）間に形成されていれば、端子１１８も、その一対の絶縁層（例えば１２２、１２３）間に形成される。
【０１３１】
複数の端子１１８は、絶縁層１２０のいずれか１つの側面のみに露出して形成されていてもよいし、複数の側面に露出して形成されていてもよい。
【０１３２】
少なくとも１つの端子１１８は、いずれかの電極１１２に電気的に接続されている。全ての端子１１８が複数の電極１１２に電気的に接続されていてもよい。複数の電極１１２に電気的に接続された複数の端子１１８同士が電気的に接続されていてもよい。あるいは、電極１１２に電気的に接続されない複数の端子１１８同士が電気的に接続されていてもよい。あるいは、ＧＮＤに電気的に接続される端子１１８を、他の部材（例えば放熱部材や補強部材など）に電気的に接続してもよい。
【０１３３】
端子１１８は、複数列（図１３に示す２列に限らず３列以上でもよい）で並んで露出している。すなわち、いずれかの端子１１８と、他のいずれかの端子１１８とは、半導体チップ１１０から異なる高さに位置する。本実施の形態では、複数（３つ以上）の端子１１８が、千鳥状（千鳥格子状）に並んでいる。このような配列によれば、隣同士の端子１１８のピッチを大きくすることができる。特に、半導体チップ１１０の電極１１２のピッチよりも、端子１１８のピッチを大きくすることができる。すなわち、電極１１２のピッチが狭い場合には、本発明を適用することで、ピッチ変換を行うことができる。
【０１３４】
端子１１８は、絶縁層１２０の側面から露出していれば、絶縁層１２０と面一であってもよいし、絶縁層１２０から窪んでいてもよいし、絶縁層１２０から突出していてもよい。配線１１４の端部に、ハンダボールなどのロウ材を設けることで端子１１８を形成してもよい。
【０１３５】
本実施の形態に係る半導体装置は、上述したように構成されており、以下その製造方法を説明する。図１４（Ａ）〜図１５（Ｅ）は、本実施の形態に係る半導体装置の製造方法を説明する図である。図１５（Ｅ）には、この方法によって製造された半導体装置を、図１３に示す半導体装置のＸＶ−ＸＶ線断面に対応して示してある。
【０１３６】
図１４（Ａ）に示すように、半導体ウエハ１３０を用意する。半導体ウエハ１３０には、複数の電極１１２が形成されている。なお、図１４（Ａ）には、一部の電極１１２を省略してある。半導体ウエハ１３０における電極１１２を有する面に、絶縁層１２１を設ける。液状の材料で絶縁層１２１を形成してもよい。例えば、半導体ウエハ１３０をスピンコータで回転しながら、絶縁層１２１の材料をポッティングしても良い。これによれば、絶縁層１２１を所定の厚さで形成することが容易にできる。絶縁層１２１は、後述するダイシングラインをまたいで形成する。半導体ウエハ１３０における電極１１２が形成された面の全面に絶縁層１２１を形成してもよい。
【０１３７】
図１４（Ｂ）に示すように、絶縁層１２１から電極１１２を露出させる。予め電極１１２が露出するように絶縁層１２１を形成してもよいが、電極１１２を覆うように絶縁層１２１を形成してから、その一部を除去してもよい。例えば、絶縁層１２１における電極１１２上に、ビア孔１２４を形成してもよい。図１４（Ｂ）に示すビア孔１２４は、すり鉢状をなしているが、円筒状をなしていてもよいし、それ以外の形状であってもよい。
【０１３８】
ビア孔１２４を形成するために、絶縁層１２１は、エネルギー感応性（例えば感光性）を有することが好ましい。そうすれば、マスク（例えばフォトマスク）を使用して、ビア孔１２４を簡単に形成することができる。あるいは、絶縁層１２１上に、レジストを形成してパターニング（露光、現像）し、これをマスクとして絶縁層１２１をエッチングしてもよい。
【０１３９】
図１４（Ｃ）に示すように、絶縁層１２１上に導電膜１２６を形成する。絶縁層１２１の表面の全面に導電膜１２６を形成してもよい。絶縁層１２１から電極１１２が露出しているので、電極１１２及び絶縁層１２１上に導電膜１２６を形成する。
【０１４０】
導電膜１２６は、配線１１４の材料として前述したもので形成する。例えば、メッキ（特に無電解メッキ）で導電膜１２６を形成することができる。
【０１４１】
図１４（Ｄ）に示すように、導電膜１２６を、ビア１１６及び配線（図１２参照）を含むようにパターニングする。例えば、リソグラフィ技術を適用して、導電膜１２６をエッチングしてもよい。あるいは、直接、ビア１１６及び配線（図１２参照）を含むように、導電膜１２６を形成してもよい。その場合には、インクジェットによる吹き付けを適用しても良いし、パターニングされたレジストを形成してから無電解メッキを施すなどの方法を適用してもよい。
【０１４２】
また、導電膜１２６は、ダイシングライン１３２をまたぐ部分を有するようにパターニングしてもよい。こうすることで、ダイシングによって、導電膜１２６の端部を、絶縁層１２１から露出させることができる。導電膜１２６の露出した部分は、端子１１８となる。
【０１４３】
図１４（Ｅ）に示すように、パターニングされた導電膜１２６上に、絶縁層１２２を形成する。絶縁層１２２は、ダイシングライン１３２をまたぐように形成する。絶縁層１２２は、導電膜１２６を全て覆っていてもよい。
【０１４４】
図１５（Ａ）に示すように、絶縁層１２２にビア孔１２８を形成する。ビア孔１２８は、絶縁層１２１に形成されたビア１１６又は配線（図示せず）上に形成する。
【０１４５】
図１５（Ｂ）に示すように、絶縁層１２２上に導電膜１３４を形成し、図１５（Ｃ）に示すように導電層１３４をパターニングし、図１５（Ｄ）に示すように、絶縁層１２３を形成する。その詳細については、図１４（Ｃ）〜図１４（Ｅ）を参照して説明した内容が該当する。
【０１４６】
図１５（Ｅ）に示すように、半導体ウエハ１３０をダイシングして、個々の半導体装置を得る。ここで、導電膜１２６（導電膜１３４については図示せず）におけるダイシングラインをまたぐ部分が切断される。その結果、導電膜１２６の切断面が絶縁層１２０から露出して端子１１８が形成される。
【０１４７】
本実施の形態によれば、端子１１８を簡単に形成することができる。なお、上記製造方法において、上述した半導体装置の構成に起因する形状や構造を得られるように、工程が行われる。また、上記製造方法では、半導体ウエハ１３０から複数の半導体装置を製造したが、半導体チップ１１０を加工して個々の半導体装置を製造してもよい。
【０１４８】
図１６には、本発明を適用した半導体装置１を実装した回路基板１０００が示されている。回路基板１０００には例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板１０００には例えば銅からなる配線パターン１１００が所望の回路となるように形成されていて、それらの配線パターン１１００と半導体装置の端子とを機械的に接続することでそれらの電気的導通を図る。
【０１４９】
そして、本発明を適用した半導体装置を有する電子機器２０００として、図１７には、ノート型パーソナルコンピュータ２０００が示されており、図１８には携帯電話３０００が示されている。
【０１５０】
なお、本実施の形態で使用した半導体チップの代わりに電子素子（能動素子か受動素子かを問わない）を使用して電子部品を製造することができる。このような電子素子を使用して製造される電子部品として、例えば、光素子、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリューム又はヒューズなどがある。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体チップの断面図である。
【図２】本発明の第２の実施の形態に係る半導体チップの製造工程の説明図である。
【図３】本発明の第３の実施の形態において、ハンダボールを設けた半導体チップを示す断面図である。
【図４】本発明の第４の実施の形態に係る半導体チップの断面図である。
【図５】本発明の第５の実施の形態に係る半導体チップの断面図である。
【図６】本発明の第５の実施の形態に係る半導体チップを積層してなる半導体装置の一例を示す断面図である。
【図７】本発明の第６の実施の形態に係る半導体チップの製造工程の説明図である。
【図８】本発明の第７の実施の形態に係る半導体チップの断面図である。
【図９】本発明の第８の実施の形態に係る半導体チップを積層した半導体装置を２個連接した状態を示す断面図である。
【図１０】本発明の第９の実施の形態に係る半導体チップの断面図である。
【図１１】本発明の第１０の実施の形態に係る半導体チップを積層してなる半導体装置を基板に実装した状態を示す断面図である。
【図１２】本発明の第１１の実施の形態に係る半導体チップの断面図である。
【図１３】本発明の第１１の実施の形態に係る半導体チップの側面図である。
【図１４】本発明の第１１の実施の形態に係る半導体チップの製造工程の説明図である。
【図１５】本発明の第１１の実施の形態に係る半導体チップの製造工程の説明図である。
【図１６】本発明を適用した実施の形態に係る回路基板を示す図であり、
【図１７】本発明を適用した実施の形態に係る電子機器を示す図であり、
【図１８】本発明を適用した実施の形態に係る電子機器を示す図である。
【符号の説明】
１０ 半導体チップ
１０Ａ 半導体チップ
１０Ｂ 半導体チップ
１２ 電極パッド
１２Ａ 電極パッド
１２Ｂ 電極パッド
１４ 端子
１４Ａ 端子
１４Ｂ 端子
１６Ａ 露出部
１６Ｂ 露出部
１８ 能動素子形成面
２０ 保護膜
２０Ａ 保護膜
２０Ｂ 保護膜
２２ 側面
２４ ビアコンコンタクト
２８ 側面
２８Ａ 側面
２８Ｂ 側面
３０ 半導体ウエハ
３２ 能動素子形成面
３４ 金属膜
４０ 半導体チップ
４０Ａ 半導体チップ
４０Ｂ 半導体チップ
４２ 能動素子形成面
４４ 電極パッド
４６ 端子材
４８ 保護膜
４８Ａ 保護膜
５０ 側面
５４ 端子
５６ 端子
５６Ａ 端子
５６Ｂ 端子
５８ 側面
５８Ａ 側面
５８Ｂ 側面
６６ 半導体ウエハ
７０ 半導体チップ
７２ 能動素子形成面
７４Ａ 端子
７４Ｂ 端子
７４Ｃ 端子
７６Ａ ビアコンタクト
７６Ｂ ビアコンタクト
７８Ａ 電極パッド
７８Ｂ 電極パッド
８０Ａ 保護膜
８０Ｂ 保護膜
８０Ｃ 保護膜
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【０００２】
【従来の技術】
半導体装置の分野においては、近年半導体装置の小型化、軽量化を目的として、単一のパッケージ内に複数の半導体チップを設ける、特に各半導体チップを積層状態に設けるものが多く開発されてきた。このような半導体装置は、マルチチップパッケージ（ＭＣＰ）、またはマルチチップモジュール（ＭＣＭ）と呼ばれている。このような装置の具体的な例としては、実開昭６２−１５８８４０号の発明が挙げられる。すなわち、単一のセラミック・パッケージにおいて複数のチップを積層し、各チップの電極をワイヤーで接続するものである。また、別な事例として、特開平１１−１３５７１１号の発明のように、インターポーザと呼ばれる配線基板に半導体チップを実装し、インターポーザ同士を相互に接続するとともに、積層して単一の半導体装置とするものである。
【０００３】
【発明が解決しようとする課題】
ところが、通常の半導体チップにおいては、その周側面において電気的導通を確保することができない。よって、実開昭６２−１５８８４０号の発明の場合、積層される半導体チップの大きさが略同一の場合には、最上部に位置する半導体チップ以外のものは、その電極が上位に位置する半導体チップで隠された状態になるので、それらのボンディングは困難となる。また、特開平１１−１３５７１１号の発明においては、略同一の大きさの半導体チップを積層して単一の半導体装置とすることは容易にできるが、各半導体チップをインターポーザに実装し、さらにインターポーザ間の電気的接続を確保するので、実開昭６２−１５８８４０号の発明よりもはるかに複雑な製造工程を要することになる。
【０００４】
本発明は、上記問題を解消するためになされたもので、側面から電気的な接続をとることができる半導体装置及びその製造方法、回路基板並びに電子機器を提供することを目的としている。
【０００５】
【課題を解決するための手段】
（１）本発明は、能動素子形成面に電極が形成されてなる半導体チップにおいて、
絶縁性を有するとともに、前記能動素子形成面に形成されてなる２層以上の保護膜と、
前記電極に電気的に接続されるとともに、一部を前記保護膜の側面に露出して、前記保護膜毎に形成されてなる端子と、
を有することを特徴とする半導体チップである。
【０００６】
このように構成した本発明においては、半導体チップの側面を当該半導体チップの電気的な接続に利用でき、半導体チップを複数層積層する構成を持つマルチチップパケージに好適な半導体チップを提供できる。また、端子を保護膜毎に形成、つまり上下に配置された多層構造としているので、電極ピッチがかなり狭隘な場合でも、十分に端子ピッチを確保することができる。
【０００７】
（２）この半導体チップにおいて、前記能動素子形成面に２層の保護膜を積層し、
前記能動素子形成面の直上に形成された第１の前記保護膜において、当該第１の前記保護膜の前記電極に対応する部位に少なくとも１つのビアホールを形成して、前記ビアホールに導電材を充填し、
前記第１の前記保護膜上に形成された第２の前記保護膜において、当該第２の前記保護膜の前記端子を前記導電材に接続して、当該第２の前記保護膜の前記端子を前記電極に電気的に接続してもよい。
【０００８】
これによれば、第２の保護膜の端子を導電材に接続することにより、当該端子と任意の電極とを容易に電気的に接続できる。
【０００９】
（３）この半導体チップにおいて、前記能動素子形成面に３層以上の保護膜を積層し、
前記能動素子形成面の直上に形成された第１の前記保護膜において、当該第１の前記保護膜の前記電極に対応する部位に少なくとも１つのビアホールを形成して、前記ビアホールに導電材を充填し、
前記第１の前記保護膜の上方に形成された前記保護膜のうち最上層以外の第２の前記保護膜において、当該第２の前記保護膜の直下の保護膜に形成された前記導電材に対応する部位に少なくとも１つのビアホールを形成して、前記ビアホールに導電材を充填し、
最上層に形成された第３の前記保護膜において、当該第３の前記保護膜の前記端子を前記導電材に接続して、当該第３の前記保護膜の前記端子を前記電極に電気的に接続してもよい。
【００１０】
これによれば、端子を３層以上の多層構造とすることができる。よって、例えば、能動素子形成面の縁辺部に形成された電極を第１の保護膜の端子と、縁辺部のやや内側に形成された電極を第２の保護膜の端子と、能動素子形成面の中央に形成された電極を第３の保護膜の端子と接続するなど、半導体チップの電極の形成部位の自由度が高まる。
【００１１】
（４）本発明は、能動素子形成面に電極が形成されてなる半導体チップの製造方法において、
前記半導体チップの集合体である半導体ウエハの前記電極が設けられた第１の面に、絶縁性を有する下部保護膜を形成する第１の工程と、
前記下部保護膜の、少なくとも前記電極上に設けられた部分を除去する第２の工程と、
前記下部保護膜に導電膜を形成する第３の工程と、
前記導電膜の、少なくとも単一の半導体チップとなる領域内に形成された電極同士を接続している部分を除去する第４の工程と、
前記下部保護膜及び前記導電膜に、絶縁性を有するとともに、少なくとも前記導電膜が被覆される厚さを有する上部保護膜を形成する第５の工程と、
前記半導体ウエハを前記半導体チップごとに断裁する第６の工程と、
を少なくとも有することを特徴とする半導体チップの製造方法である。
【００１２】
このように構成した本発明においては、側面において電気的接続を行うことが可能な半導体チップを容易に製造できる。くわえて、１つの保護膜を上部保護膜と下部保護膜との２層からなるものとしたので、端子を能動素子形成面から離隔して設けることが容易にできる。
【００１３】
（５）この半導体チップの製造方法において、前記第１の工程において、前記第１の面に有機系材料を塗布してもよい。
【００１４】
これによれば、保護膜を能動素子形成面に自在の厚さで形成することができる。
【００１５】
（６）この半導体チップの製造方法において、前記第２の工程において、前記第１の保護膜の、少なくとも前記電極上に設けられた部分をエッチングにより除去してもよい。
【００１６】
これによれば、保護膜を選択的に除去することが容易にできる。
【００１７】
（７）この半導体チップの製造方法において、前記第３の工程において、前記下部保護膜にメッキより金属膜を形成してもよい。
【００１８】
これによれば、端子を任意の形状で形成することが容易にできる。
【００１９】
（８）この半導体チップの製造方法において、前記第３の工程と前記第４の工程の間に、前記導電膜の前記電極上に形成された部位に導電性材料を配置する工程と、
前記第６の工程の後に、前記能動素子形成面と略直交する方向から前記半導体チップを加圧するとともに、前記能動素子形成面を加熱する工程と、を有してもよい。
【００２０】
これによれば、導電膜上に形成された導電性材料を半導体チップの周側面からせり出させることが容易にできる。
【００２１】
（９）この半導体チップの製造方法において、前記第６の工程において、
前記半導体ウエハの第２の面側をウエハシートに貼り付けて、前記半導体ウエハを前記第１の面側からハーフダイシングし、
前記半導体ウエハを前記第２の面側から研磨して前記半導体ウエハを断裁してもよい。
【００２２】
これによれば、薄型の半導体チップを製造する場合、半導体ウエハを能動素子形成面側からハーフダイシングした後に、裏面を研磨することにより、半導体チップに断裁するので、チッピングの発生を低減することができる。また、保護膜を設けているので、上記工程において、当該保護膜が半導体ウエハの補強材の役割を果たす。
【００２３】
（１０）本発明は、能動素子形成面に電極が形成されてなる半導体チップの製造方法において、
前記半導体チップの集合体である半導体ウエハの前記電極が設けられた第１の面に、端子材を前記電極上に形成する第１の工程と、
前記第１の面に、絶縁性を有するとともに、少なくとも前記端子材が被覆される厚さを有する保護膜を形成する第２の工程と、
前記半導体ウエハを前記半導体チップごとに断裁する第３の工程と、
を少なくとも有し、
前記第１の工程において、インクジェットノズルからの吹き付けにより端子材を形成することを特徴とする半導体チップの製造方法である。
【００２４】
このように構成した本発明においては、側面において電気的接続を行うことが可能な半導体チップを容易に製造でき、端子材を所定の大きさで迅速に形成することができる。なお、端子材については、少なくとも単一の半導体チップに形成された端子材同士が離隔するように形成することが好ましい。また、最初にこれらの端子材同士を一体的に形成し、次にこれらの端子同士をエッチングするなどの方法により離隔させるようにしても良い。
【００２５】
（１１）この半導体チップの製造方法において、前記第３の工程において、
前記半導体ウエハの第２の面側をウエハシートに貼り付けて、前記半導体ウエハを前記第１の面側からハーフダイシングし、
前記半導体ウエハを前記第２の面側から研磨して前記半導体ウエハを断裁してもよい。
【００２６】
これによれば、薄型の半導体チップを製造する場合、半導体ウエハを能動素子形成面側からハーフダイシングした後に、裏面を研磨することにより、半導体チップに断裁するので、チッピングの発生を低減することができる。また、保護膜を設けているので、上記工程において当該保護膜が半導体ウエハの補強材の役割を果たす。
【００２７】
（１２）本発明は、能動素子形成面に電極が形成されてなる半導体チップにおいて、
絶縁性を有するとともに、前記能動素子形成面に形成されてなる少なくとも１層の保護膜と、
前記電極に電気的に接続されるとともに、一部が前記保護膜の側面に露出する端子と、
前記端子上に形成されてなり、一部が前記保護膜の側面に露出する導電性材料と、
を有する半導体チップである。
【００２８】
このように構成した本発明においては、半導体チップの側面を当該半導体チップの電気的な接続に利用でき、半導体チップを複数層積層する構成を持つマルチチップパケージに好適な半導体チップを提供できる。
【００２９】
（１３）この半導体チップにおいて、
複数層の前記保護膜が形成され、
複数の前記端子が形成され、
それぞれの前記端子は、いずれかの前記保護膜上に形成されていてもよい。
【００３０】
これによれば、端子を保護膜毎に形成、つまり上下に配置された多層構造としているので、電極ピッチがかなり狭隘な場合でも、十分に端子ピッチを確保することができる。
【００３１】
（１４）本発明は、能動素子形成面に電極が形成されてなる半導体チップにおいて、
絶縁性を有するとともに、前記能動素子形成面に形成されてなる少なくとも１層の保護膜と、
前記電極に電気的に接続された端子と、
を有し、
前記電極の一部は、前記保護膜の側面に露出してなり、
前記端子の一部は、前記保護膜の側面における前記電極の露出部の直上に露出してなる半導体チップである。
【００３２】
このように構成した本発明においては、半導体チップの側面を当該半導体チップの電気的な接続に利用でき、半導体チップを複数層積層する構成を持つマルチチップパケージに好適な半導体チップを提供できる。
【００３３】
（１５）本発明は、能動素子形成面に電極が形成されてなる半導体チップにおいて、
絶縁性を有するとともに、前記能動素子形成面に形成されてなる少なくとも１層の保護膜と、
前記電極に電気的に接続されるとともに、前記能動素子形成面の直上において、一部が前記保護膜の側面に露出してなる端子と、
を有し、
前記電極は、前記保護膜及び前記端子の少なくとも一方によって、露出しないように覆われてなる半導体チップである。
【００３４】
このように構成した本発明においては、半導体チップの側面を当該半導体チップの電気的な接続に利用でき、半導体チップを複数層積層する構成を持つマルチチップパケージに好適な半導体チップを提供できる。
【００３５】
（１６）本発明に係る半導体装置は、複数の電極が形成されてなる半導体チップと、
前記電極が形成された面に形成されてなる絶縁層と、
前記絶縁層の側面から露出する複数の端子と、
を有し、
いずれかの前記端子と他のいずれかの前記端子とは、前記電極が形成された面から異なる高さで、前記絶縁層の側面から露出してなる。
【００３６】
本発明によれば、絶縁層の側面から露出する端子によって、電気的な接続をとることができる。また、高さ方向において異なる位置に複数の端子が露出するので、端子の露出部のピッチを大きくすることができる。
【００３７】
（１７）この半導体装置において、
複数層の前記絶縁層が形成され、
それぞれの前記端子は、いずれかの前記絶縁層上に形成されていてもよい。
【００３８】
（１８）この半導体装置において、
少なくとも１つの前記絶縁層には、前記絶縁層の積層方向の電気的な接続を図るビアが形成されてなり、
前記ビアが形成された前記絶縁層よりも上に形成された少なくとも１つの前記端子は、前記ビアに電気的に接続されていてもよい。
【００３９】
こうすることで、絶縁層と端子の多層構造を簡単に形成することができる。
【００４０】
（１９）この半導体装置において、
積層された一対の前記絶縁層の間に前記端子が形成されていてもよい。
【００４１】
（２０）この半導体装置において、
隣同士の前記端子のピッチは、隣同士の前記電極のピッチよりも広く形成されていてもよい。
【００４２】
こうすることで、電気的な接続部のピッチ変換を行うことができる。
【００４３】
（２１）この半導体装置において、
３つ以上の前記端子における前記絶縁層からの露出部は、千鳥状に並んでいてもよい。
【００４４】
こうすることで、大きなピッチをもって端子の露出部を配列することができる。
【００４５】
（２２）本発明に係る半導体装置の製造方法は、半導体ウエハの複数の電極が設けられた面に、ダイシングラインをまたいで絶縁層を形成し、
導電膜を、前記ダイシングラインをまたいで前記絶縁層に形成し、
前記半導体ウエハをダイシングすることを含み、
前記ダイシング工程で、前記導電膜及び前記絶縁層を切断して、前記導電膜の切断面を前記絶縁層の切断面から露出させる。
【００４６】
本発明によれば、絶縁層の側面から端子（導電膜）が露出した半導体装置を簡単に製造することができる。絶縁層の側面から露出する端子によって、電気的な接続をとることができる。
【００４７】
（２３）本発明に係る半導体装置の製造方法は、半導体チップの複数の電極が形成された面に絶縁層を形成し、
複数の端子を形成し、
いずれかの前記端子と他のいずれかの前記端子とが、前記電極が形成された面から異なる高さで、前記絶縁層の側面から露出するように、前記複数の端子を形成する。
【００４８】
本発明によれば、絶縁層の側面から端子が露出する半導体装置を製造することができる。この半導体装置によれば、端子によって電気的な接続をとることができる。また、高さ方向において異なる位置に複数の端子が露出するので、端子の露出部のピッチを大きくすることができる。
【００４９】
（２４）この半導体装置の製造方法において、
複数層の前記絶縁層を形成し、
それぞれの前記端子を、いずれかの前記絶縁層上に形成してもよい。
【００５０】
（２５）この半導体装置の製造方法において、
少なくとも１つの前記絶縁層に、前記絶縁層の積層方向の電気的な接続を図るビアを形成し、
前記ビアが形成された前記絶縁層よりも上に、少なくとも１つの前記端子を、前記ビアに電気的に接続して形成してもよい。
【００５１】
こうすることで、絶縁層と端子の多層構造を簡単に形成することができる。
【００５２】
（２６）この半導体装置の製造方法において、
積層された一対の前記絶縁層の間に前記端子を形成してもよい。
【００５３】
（２７）この半導体装置の製造方法において、
隣同士の前記端子のピッチが、隣同士の前記電極のピッチよりも広くなるように、前記複数の端子を形成してもよい。
【００５４】
こうすることで、電気的な接続部のピッチ変換を行うことができる。
【００５５】
（２８）この半導体装置の製造方法において、
３つ以上の前記端子が、千鳥状に並ぶように、前記複数の端子を形成してもよい。
【００５６】
こうすることで、大きなピッチをもって端子の露出部を配列することができる。
【００５７】
（２９）本発明に係る半導体チップは、上述した方法によって製造されたものである。
【００５８】
（３０）本発明に係る半導体装置は、上述した方法によって製造されたものである。
【００５９】
（３１）本発明に係る回路基板は、上述した半導体装置が搭載されたものである。
【００６０】
（３２）本発明に係る電子機器は、上述した半導体装置を有する。
【００６１】
【発明の実施の形態】
以下、本発明の実施の形態を説明するが、本発明は、以下の実施の形態に限定されるものではない。なお、本願には、半導体チップ及び半導体装置に係る発明が記載されているが、いずれの場合でも、半導体チップに保護材、絶縁膜、端子等の部材が設けられている。
【００６２】
したがって、半導体チップに係る発明を、半導体装置に係る発明として捉えても良いし、その逆も可能である。また、半導体チップに係る発明の実施の形態について説明した内容は、半導体装置に係る発明の実施の形態に適用しても良いし、その逆も可能である。
【００６３】
同様に、半導体チップの製造方法に係る発明を、半導体装置の製造方法に係る発明として捉えても良いし、その逆も可能である。また、半導体チップの製造方法に係る発明の実施の形態について説明した内容は、半導体装置の製造方法に係る発明の実施の形態に適用しても良いし、その逆も可能である。
【００６４】
以下の説明において、いずれかの実施の形態で説明した内容は、他の実施の形態に適用することもできる。
【００６５】
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る保護膜を多層化した半導体チップを示す断面図である。
【００６６】
半導体チップ１０の能動素子形成面１８において、その縁辺近くに電極パッド１２Ａを設け、その内側の領域に電極パッド１２Ｂを設けている。よって、半導体チップ１０は、電極パッド１２Ａ、１２Ｂが２列に配置されている。電極パッド１２Ａは、半導体チップ１０の能動素子形成面１８の周辺部の相対向する２辺に形成されていてもよいし、当該周辺部の４辺等その他の数の辺に設けられていても良い。電極パッド１２Ａ、１２Ｂは、アルミニウム（Ａｌ）、アルミニウム−シリコン（Ａｌ−Ｓｉ）、銅、アルミニウム−シリコン−銅（Ａｌ−Ｓｉ−Ｃｕ）など一般的に電極や配線として用いられているものであれば、どのような材質のものであっても良い。また、電極パッド１２Ａ、１２Ｂ上に、端子１４Ａ又はビアコンタクト２４との接続が容易で安定的に行えるように、一般的にアンダーバンプメタルとして知られているような金属層（例えば、Ｔｉ−Ｗ、Ｐｔ−Ａｕ、Ｎｉ、Ｃｕ−Ａｕなど）を形成し、その上に端子１４Ａ又はビアコンタクト２４を形成しても良い。半導体チップ１０の能動素子形成面１８または側面２２に、ポッティング、蒸着、トランスファーモールドなどの方法で絶縁膜を形成しても良い。
【００６７】
能動素子形成面１８の直上に保護膜（下部保護膜）２０Ａと、保護膜２０Ａの上に設けられる保護膜（上部保護膜）２０Ｂとを設けている。半導体チップ１０は、電極パッド１２Ａ、１２Ｂが設けられている能動素子形成面１８の全面に保護膜２０Ａ、２０Ｂを設けている。保護膜２０Ａ、２０Ｂは、端子１４Ａ、１４Ｂを被覆可能な厚さがあればいずれの厚さにしても良い。例えば、半導体チップ１０が５０μｍと極めて薄型である場合など、半導体チップ１０の補強材としての作用を発揮させるために、例えば５０μｍ以上の厚さを持つように形成しても良い。逆に、半導体チップ１０が十分な厚さを持つ場合は、端子１４Ａ、１４Ｂを被覆可能な最低限必要な厚さにしても良い。
【００６８】
保護膜２０Ａ、２０Ｂは、後述する方法により、ポリイミド樹脂から形成されており、柔軟性を有する。ポリイミドは、柔軟性を有するので、外部から加わる衝撃から端子１４Ａ、１４Ｂを保護する。保護膜２０Ａ、２０Ｂの材質は、ポリイミド樹脂に限られるものではなく、柔軟性および耐熱性に富むシリコン樹脂および液晶樹脂も好ましく用いることができる。くわえて、ＰＥＴ、ＡＢＳ、ＢＣＢなどの樹脂を用いても良い。
【００６９】
半導体チップ１０の能動素子形成面１８は、保護膜２０Ａ、２０Ｂによって全面的に被覆されているので、能動素子形成面１８側から電気的に接続されない。
【００７０】
そして、保護膜２０Ａにおいて、端子１４Ａと、端子１４Ａと同一工程において同一形状に形成されるビアコンタクト（ビア）２４とを設けている。さらに、端子１４Ａを電極パッド１２Ａに接続し、ビアコンタクト２４を電極パッド１２Ｂに接続したものとしている。また、保護膜２０Ｂに形成された端子１４Ｂは、ビアコンタクト２４に接続した状態に設けられている。よって、半導体チップ１０においては、電極パッド１２Ａは保護膜２０Ａに設けられた端子１４Ａによって外部接続可能になされ、電極パッド１２Ｂは保護膜２０Ｂに設けられた端子１４Ｂによって外部接続可能になされている。
【００７１】
電極パッド１２Ａ上には、端子１４Ａが電極パッド１２Ａに接続されるとともに、能動素子形成面１８から離隔して設けられている。端子１４Ａ、１４Ｂは、能動素子形成面１８から離隔した状態に設けられているので、能動素子形成面１８に接することに起因する短絡の発生が防止される。また、端子１４Ａ、１４Ｂは、保護膜２０Ａ、２０Ｂの側面２８Ａ、２８Ｂにおいて露出部１６Ａ、１６Ｂが外部に露出しているが、他の部分は保護膜２０Ａ、２０Ｂによって完全に被覆されている。端子１４Ａ、１４Ｂの露出部１６Ａ、１６Ｂ以外の部分が、保護膜２０Ａ、２０Ｂに被覆されていれば、半導体チップ１０を複数層積層した際に、上下の半導体チップ１０間に短絡が発生するのを防止できる。端子１４Ａ、１４Ｂを金で形成すれば、保護膜２０の変形に追従する。さらに、端子１４Ａ、１４Ｂの材質は、金に限られるものではなく、例えば銅（Ｃｕ）、ニッケル（Ｎｉ）など他の導電性の良い金属を用いても良い。
【００７２】
以上の構成を有するこの実施の形態においては、保護膜２０Ａ、２０Ｂの側面２８Ａ、２８Ｂ側において電極パッド１２Ａ、１２Ｂと電気的に接続された端子１４Ａ、１４Ｂが露出しているので、半導体チップ１０の側面２２側から半導体チップ１０を電気的に接続することが可能である。
【００７３】
露出部１６Ａ、１６Ｂは、側面２８Ａ、２８Ｂから突出していても良い。外部装置を端子１４Ａ、１４Ｂに接続する際に、保護膜２０Ａ、２０Ｂを加圧する、あるいは加熱および加圧すれば、保護膜２０Ａ、２０Ｂの側面２８Ａ、２８Ｂが側方にわずかに膨出し、端子１４Ａ、１４Ｂの露出部１６Ａ、１６Ｂがわずかにせりだすので、基板等の外部装置との電気的導通の確保が容易である。
【００７４】
以上の構成によれば、端子１４Ａ、１４Ｂを２層にして設けているので、能動素子形成面１８において電極パッド１２Ａを当該面周辺に２列に配置しても、その配列に関係なしに当該電極パッド１２Ａと外部装置とを電気的に接続することが可能になる。よって、従来技術に係る半導体チップにおいては、外部との電気的な接続を確保するために、電極パッドを能動素子形成面の周辺に、極めて狭隘なピッチで配置せざるを得なかったが、この実施の形態においては、電極パッドを広いピッチで設けることができる。
【００７５】
以上のように、保護膜２０Ａ、２０Ｂを積層して設けて端子１４Ａ、１４Ｂを多層化することにより、半導体チップ１０の能動素子形成面１８において、電極パッド１２Ａ、１２Ｂの形成部位に制約がなくなる。また、端子ピッチを相当程度広く確保することができるので、この半導体チップ１０を接続する基板等の配線パターンの形成が容易になる。
【００７６】
なお、各保護膜２０Ａ、２０Ｂの材質を異なるものとしてもよい。また、各保護膜２０Ａ、２０Ｂの厚さを異なるものとしても良い。さらに、各保護膜２０Ａ、２０Ｂに形成された端子１４Ａ、１４Ｂおよび／またはビア２４の形状をそれぞれ異なるものとしても良い。くわえて、これらの端子１４Ａ、１４Ｂおよび／またはビア２４の材質についても異なるものとしても良い。また、端子１４Ａ、１４Ｂにおいて、その露出部１６Ａ、１６Ｂが各保護膜２０Ａ、２０Ｂの特定の面に集中するように形成しても良い。
【００７７】
変形例として、一部または大部分の端子を保護膜の側面から露出しないように形成するとともに、保護膜２０Ａ、２０Ｂに開口部を設けて、当該端子を露出させても良い。この場合、半導体チップ１０の周側面２２側および能動素子形成面１８側において、電気的な接続が行えるようになるので、当該半導体チップ１０に接続される外部装置の形状や端子等の配置などの構成の自由度が高まる。特に、当該半導体チップ１０を積層して１つの半導体装置とする場合、最上層の半導体チップ１０に対して好適な構成と言える。
【００７８】
また、各端子に対して、その先端部が保護膜の側面から突出するようにピンを接続して設け、このピンを介してコネクタ等に接続されるものとしても良い。なお、端子とピンとは、ハンダ等によりピンが容易に離脱しないように接続されていることが好ましい。また、保護膜は、ピンの間隔を十分に確保するのに必要な厚さを有することが好ましい。この場合、半導体装置をコネクタ等に直接接続できるので、電子機器の小型化が容易になる。
【００７９】
（第２の実施の形態）
図２は、本発明の第２の実施の形態に係る半導体チップの製造工程の説明図である。
【００８０】
まず、図２（Ａ）に示すように、電極パッド１２を形成した半導体ウエハ３０の表面に保護膜材を塗布して保護膜２０を形成する。半導体ウエハ３０をスピンコータで回転しながら、保護膜２０の材料をポッティングしても良い。これによれば、保護膜２０を所定の厚さで形成することが容易にできる。
【００８１】
次に、図２（Ｂ）に示すように、保護膜２０にフォトレジストを塗布してフォトレジストの塗布、露光、現像を行い、保護膜２０の電極パッド１２上に形成されていた部分を除去する。そして、フォトレジストが除去された部分の保護膜２０を除去する。保護膜２０自体を感光性材料で形成し、保護膜２０の露光、現像を行うことにより除去しても良い。
【００８２】
次に、図２（Ｃ）に示すように、メッキにより金属膜３４を形成する。なお、金属膜３４は、金によって形成することが好ましいが、銅やニッケルも好ましく利用できる。金属膜３４の形成方法は、メッキ法に限られるものではなく、所定の形状、厚さで形成可能であればインクジェットによる吹き付けなど他の手段で形成しても良い。
【００８３】
次に、図２（Ｄ）に示すように、金属膜３４にフォトレジストを塗布してフォトレジストの塗布、露光、現像を行い、Ｂに示す領域など金属膜３４の不要な部分を除去する。例えば、金属膜３４において、単一の半導体チップ１０Ａ、１０Ｂとなる領域内に形成された電極パッド１２同士を接続している部分を除去する。そして、フォトレジストが除去された部分の金属膜３４を除去して端子１４を形成する。
【００８４】
次に、図２（Ｅ）に示すように、さらに半導体ウエハ３０の表面に保護膜材を塗布して保護膜２０を厚くする。なお、その厚さを少なくとも端子１４が被覆されるものとする。端子１４を被覆する程度の厚さを持つ保護膜２０を設ければ、保護膜２０が半導体ウエハ３０をダイシングするときの補強板の役割を果たす。
【００８５】
また、２層目に形成される端子の水平部までの厚さだけ保護膜を塗布する。そして、その保護膜において、１層目の保護膜２０に形成されたビアコンタクト上の部分を除去してビアホールを形成する。そして、２層目の保護膜上に金属膜を形成する。さらに、その金属膜の所定の部分を除去する。これにより、２層目の端子とビアコンタクトを形成することができる。なお、保護膜を３層以上形成する場合は、以上の工程を繰り返せばよい。また、端子とビアコンタクトとは、短絡の発生を防止するために十分な距離をおく必要がある。よって、上記金属膜の除去は、この点を考慮して行う。
【００８６】
次に、図２（Ｆ）に示すように、図示しないウエハシートを半導体ウエハ３０の裏面に貼り付け、ダイサにより半導体ウエハ３０を保護膜２０側から半導体チップ１０Ａ、１０Ｂ毎にハーフカットする。なお、ハーフカットする方法としては、ダイサによりダイシングする方法に限らず、半導体ウエハ３０とともに、保護膜２０をハーフカットすることが可能であるならば、ドライエッチングまたはウェットエッチングでハーフカットしても良い。エッチング法による場合、エッチングの対象毎にエッチングガスまたはエッチング溶液等を切り替えても良い。そして、半導体ウエハ３０の裏面側をラッピング装置により研磨して、半導体ウエハ３０を複数の半導体チップ１０Ａ、１０Ｂに断裁する。なお、ダイサにより半導体ウエハ３０をフルカットしても良い。
【００８７】
以上の工程は、すべてウエハプロセスであり、各半導体チップに対する処理を一括して行うことができる。
【００８８】
（第３の実施の形態）
図３は、本発明の第３の実施の形態において、ハンダボールを設けた半導体チップを示す断面図である。本実施の形態で説明する内容は、他の実施の形態に適用することができる。以下の説明では、第２の実施の形態（図２）で説明した内容と同じ構成には同じ符号を使用する。
【００８９】
すなわち、図３（Ａ）に示すように、端子１４上にハンダボール３６を設けるものとする。ハンダボール３６も保護膜２０に完全に被覆されている。そして、図３（Ｂ）に示すように、ハンダボール３６を押しつぶして、保護膜２０の側面２８から飛び出すようにし、突出部３８を形成する。
【００９０】
以上の構成によれば、半導体チップを外部装置に実装する際に、突出部３８を加熱すると、突出部３８が溶融して、突出部３８と外部装置の端子等とが直接接続される。さらに、溶融した突出部３８が端子１４の露出部１６に付着して、端子１４と外部装置の端子等との接続性を高めるので、半導体チップの実装を容易、かつ確実に行えるようになる。くわえて、ハンダボール３６が保護膜２０により完全に被覆されるように形成しているので、溶融したハンダボール３６が能動素子形成面側に位置するものに付着して、短絡等の問題を発生させる可能性がない。
【００９１】
なお、端子１４は、その上にハンダボール３６を設けることを容易にするために、例えば茶碗状などハンダボール３６を載せるのに好適な形成に形成することが好ましい。ハンダボール３６が、スズまたはスズ系合金（導電性材料）であれば、融点が低いので、比較的低温での加熱処理でも変形させることができる。また、ハンダボール３６を設ける代わりに、ハンダペーストや導電性樹脂など他の導電性材料を設けるものとしても良い。このような場合、端子１４の形状は、その上に当該導電性材料を設けるのに好適なものにすることが好ましい。導電性材料を導電性ゴムまたは導電性ペーストにより形成してもよい。
【００９２】
本実施の形態に係るハンダボールを設けた半導体チップは、以下の工程により形成が可能である。すなわち、図２（Ｄ）の工程を終えた段階で、端子１４上にハンダボール３６を配置し、その後に図２（Ｅ）、（Ｆ）に示す工程を行う。そして、図３（Ａ）に示すように、保護膜２０を矢印Ａに示すように加圧しつつ、保護膜２０の端子１４近傍、または保護膜２０全体を加熱することにより、ハンダボール３６を押し潰す。なお、この時の加熱温度は、保護膜２０を損なわない範囲で行うことが好ましい。押し潰されたハンダボール３６は、その一部が保護膜２０の側面から突出して突出部３８を形成する。なお、ハンダボール３６を押し潰す工程は、半導体チップを基板などに実装する工程と一体に行っても良い。
【００９３】
（第４の実施の形態）
図４は、本発明の第４の実施の形態に係る半導体チップの断面図である。本実施の形態で説明する内容は、他の実施の形態に適用することができる。
【００９４】
図４（Ａ）に示すように、半導体チップ４０は、能動素子形成面４２の電極パッド４４上に導電性ゴムの端子材４６を設け、矢印Ａに示す方向に押しつぶしたものである。端子材４６は、インクジェットによる吹き付けなどで形成しても良い。押しつぶされた端子材４６は、図４（Ｂ）に示すように、保護膜４８の側面（端面）５０から押し出されて、突出部５２を有する端子５４となる。ポッティングにより保護膜４８を形成する場合、その材料の動粘度が低ければ、端子材４６周辺の隅部や細かい隙間にまで当該材料が行き渡る。
【００９５】
本実施の形態においては、半導体チップ４０を押圧しつつ加熱するすることにより、端子材４６の先端部が半導体チップ４０の周側面にせり出すように塑性加工することが容易にできる。また、端子１４が柔軟性を有する導電性ゴムに形成されているので、外部装置との接続が容易にできる。
【００９６】
（第５の実施の形態）
図５は、本発明の第５の実施の形態に係る半導体チップの断面図である。本実施の形態で説明する内容は、他の実施の形態に適用することができる。
【００９７】
図５に示すように、半導体チップ４０の能動素子形成面４２には、保護膜４８がその全面に渡って形成されている。また、能動素子形成面４２の電極パッド４４上にのみ端子５６が設けられるとともに、電極パッド４４および端子５６の一部が保護膜４８の側面５０側に露出している。また、端子５６は、ハンダで形成されている。さらに、保護膜４８は、熱硬化性樹脂によって形成されている。電極パッド４４の材質等については、本発明の第１の実施の形態と同様である。
【００９８】
以上の構成によれば、電極パッド４４および端子５６の一部が保護膜４８の側面５０側に露出しているので、本発明の第１の実施の形態と同様に半導体チップ４０の側面５８側から電気的に接続することが可能である。なお、端子５６は、ハンダの他に、金、銅などの金属や、それらの複合材料、導電性ペーストなどの有機導電材料など、他の導電性材料で形成しても良い。また、保護膜４８は、熱硬化性樹脂のほかに、本発明の第１の実施の形態と同じ樹脂を用いても良い。
【００９９】
さらに、本実施の形態に係る半導体チップを積層した半導体装置の例について述べる。図６は、本実施の形態に係る半導体チップ４０Ａ、４０Ｂを積層して構成された半導体装置を示したものである。積層された半導体チップ４０Ａ、４０Ｂは、接着剤６０によって相互に接着されており、くわえて、それぞれの電極パッド４４Ａ、４４Ｂおよび端子５６Ａ、５６Ｂがワイヤ６２によって接続されている。また、半導体チップ４０Ａ上に設けられた２層目の保護膜４８Ａから露出する端子（図示せず）と、半導体チップ４０Ｂ上に設けられた２層目の保護膜（図示せず）から露出する端子（図示せず）と、がワイヤ６２によって電気的に接続されている。
【０１００】
さらに、外部接続用ワイヤ６４によって図示しない外部装置に接続されている。なお、ワイヤ６２は金により形成されている。接着剤６０は、エポキシ系などの絶縁性がある樹脂を用いたものであればどのようなものでも良い。
【０１０１】
半導体装置は、同一の大きさの半導体チップを積層する場合でも、半導体チップ４０Ａ、４０Ｂの側面５８Ａ、５８Ｂ側に露出した電極パッド４４Ａ、４４Ｂおよび端子５６Ａ、５６Ｂを利用することによって、相互接続が容易にでき、外部装置との接続も外部接続用ワイヤ６４を介して容易にできる。さらに、半導体チップの相互接続のためにインターポーザのような補助的手段を利用する必要がない。
【０１０２】
なお、積層する半導体チップは、この構成により積層が可能な限り何層積層しても良い。また、ワイヤの６２の材質は、金に限られるものではなく、アルミニウムなど他の金属を適宜利用しても良い。また、半導体チップ４０Ａ、４０Ｂの間に放熱板を挟み込んで積層する構成にしても良い。さらに、以上の例においては、半導体チップ４０Ａ、４０Ｂ相互の接続、および外部装置との接続を、ワイヤによって行うものとしたが、印刷により配線パターンを形成する、ヒートシールを貼り付けるなど、他の方法によって行っても良い。
【０１０３】
（第６の実施の形態）
次に、本発明の第６の実施の形態に係る半導体チップの製造方法について述べる。図７は、本実施の形態に係る半導体チップの製造工程の説明図である。
【０１０４】
まず、図７（Ａ）に示すように、半導体ウエハ６６の電極パッド４４上にハンダペースト６８を塗布して加熱する。なお、図７（Ａ）に示したように、隣接する半導体チップ４０の電極パッド４４間の半導体ウエハ６６の表面にハンダペースト６８を塗布しても良い。また、電極パッド４４上にメッキ、印刷、ボール搭載などの方法で形成しても良い。
【０１０５】
次に、図７（Ｂ）に示すように、半導体ウエハ６６上に保護膜４８を塗布する。なお、ポッティング、蒸着、トランスファーモールドなどの方法で当該部分を保護する保護膜４８を形成しても良い。なお、２層目の保護膜及び端子の形成方法は、第２の実施の形態で説明した内容を適用してもよい。
【０１０６】
次に、図７（Ｃ）に示すように、図示しないウエハシートを半導体ウエハ６６の裏面に貼り付け、ダイサにより半導体ウエハ６６を保護膜４８側から半導体チップ毎にハーフカットする。なお、ハーフカットする方法としては、ダイサによりダイシングする方法に限らず、半導体ウエハ６６とともに、保護膜４８をハーフカットすることが可能であるならば、ドライエッチングまたはウェットエッチングでハーフカットしても良い。エッチング法による場合、エッチングの対象毎にエッチングガスまたはエッチング溶液等を切り替えても良い。そして、半導体ウエハ６６の裏面側をラッピング装置により研磨して、半導体ウエハ６６を半導体チップ４０に断裁する。なお、ダイサにより半導体ウエハ６６をフルカットしても良い。
【０１０７】
半導体ウエハ６６は、図７（Ｃ）に示すように電極パッド４４が露出するように切断してもよい。例えば、ハンダペースト６８を切断しながら電極パッド４４の端部もわずかに削る。あるいは、図７（Ｄ）に示すように電極パッド４４が露出しないように半導体ウエハ６６を切断してもよい。例えば、複数の電極パッド４４の間隔よりも狭い切り溝によって、半導体ウエハ６６を切断する。こうすることで、電極パッド４４は、ハンダペースト６８によって覆われ、保護膜４８の側面５０から露出しないようになる。いずれの場合でも、ハンダペースト６８における保護膜４８の側面に露出する部分は、端子となる。この端子は、半導体チップの能動素子形成面の直上に形成されたものである。
【０１０８】
以上の工程は、すべてウエハプロセスであり、各半導体チップに対する処理を一括して行うことができる。
【０１０９】
（第７の実施の形態）
図８は、本発明の第７の実施の形態に係る半導体チップを説明する図である。図８に示すように、保護膜を３層積層させても良い。すなわち、半導体チップ７０の能動素子形成面７２に保護膜８０Ａ、８０Ｂ、８０Ｃを積層させて設ける。そして、保護膜８０Ｂに形成された端子７４Ｂをビアコンタクト７６Ａを介して電極パッド７８Ｂに接続し、保護膜８０Ｃに形成された端子７４Ｃをビアコンタクト７６Ｂおよび７６Ａを介して電極パッド７８Ｃに接続する。なお、電極パッドは、電極パッド７８Ａ、７８Ｂ、７８Ｃの順に内側に向かって配列されている。さらに、ある層のビアコンタクトにその上層のビアコンタクトを接続すれば、保護膜を４層以上積層させることも可能である。なお、電極パッドの配列は、３列に限られるものではなく、４列以上、あるいは能動素子の配置等に応じて適当な位置に設けても良い。
【０１１０】
（第８の実施の形態）
図９は、本発明の第８の実施の形態に係る半導体装置を示す図である。本実施の形態は、第１の実施の形態に係る半導体チップを積層した半導体装置を２個連接したものである。すなわち、半導体チップ１０を複数個積層した半導体装置８２Ａと、半導体チップ１０を複数個積層した半導体装置８２Ｂと、を並置した状態で接続したものである。また、半導体装置８２Ａと半導体装置８２Ｂとの間には、異方性導電膜８４が設けられている。
【０１１１】
図９に示したように、第１の実施の形態に係る半導体チップ１０を積層した半導体装置は、複数個並置して接続することが容易にできる。また、異方性導電膜８４を半導体装置間に介在させたので、異方性導電膜８４に含有される導電粒子が端子１４Ａ、１４Ｂ間の接続の確実性を高める。
【０１１２】
（第９の実施の形態）
図１０は、本発明の第９の実施の形態に係る半導体装置を示す図である。この半導体装置は、異なる大きさの半導体チップを積層して一体としたものである。すなわち、保護膜を多層化した半導体チップ９０Ａにおいて、保護膜９６Ａ上に、半導体チップ９０Ａと大きさの異なる別の半導体チップ９０Ｂを設けている。また、半導体チップ９０Ａの電極パッド９２Ａは、端子９４Ａと接続されて外部装置との接続が可能に設けられている。また、半導体チップ９０Ａの他の電極パッド（図示せず）は、端子９４Ｂと接続されて外部装置との接続が可能に設けられている。電極パッド９２Ｂは、ビアコンタクト９８を介して端子９４Ｃと接続されている。くわえて、端子９４Ｃは半導体チップ９０Ｂの電極パッド９２Ｃに接続されている。なお、半導体チップ９０Ｂは、保護膜９６Ｂによって封止されている。
【０１１３】
以上の構成によれば、半導体装置は、異なる大きさの半導体チップを積層して１つの半導体チップとすることが可能である。また、積層される半導体チップ間の電気的接続を確保できる上、外部との電気的接続も容易である。さらに、上方の半導体チップ９０Ｂを保護膜９６Ｂによって封止しているので、電極パッド９２Ｃ周辺などへの水分等の侵入を防止することができる。
【０１１４】
なお、積層される保護膜の層数を増やして、半導体チップの積層数を増やしても良い。また、半導体チップのほかに、抵抗やコンデンサ等の受動素子を設けても良い。さらに、半導体チップを封止する保護膜と他の保護膜との材質を異なるものとしてもよい。また、これらの保護膜の厚さを異なるものとしても良い。さらに、これらの保護膜に形成された端子および／またはビアの形状をそれぞれ異なるものとしても良い。くわえて、これらの端子および／またはビアの材質についても異なるものとしても良い。
【０１１５】
（第１０の実施の形態）
図１１は、本発明の第１０の実施の形態に係る半導体装置を基板に実装した状態を示す断面図である。図１１に示すように、半導体チップ１００を積層して１つの半導体装置としている。さらに、半導体装置を基板１０２に異方性導電膜８４を用いて実装している。また、半導体チップ１００に保護膜１０４Ａ、１０４Ｂを積層して設け、それぞれに形成された端子１０６Ａ、１０６Ｂの露出部１０８Ａ、１０８Ｂが、保護膜１０４Ａ、１０４Ｂの基板１０２の配線パターン８８との接続面に集中するように形成している。
【０１１６】
以上の構成によれば、端子１０６Ａ、１０６Ｂの露出部１０８Ａ、１０８Ｂが保護膜１０４Ａ、１０４Ｂの基板１０２の配線パターン８８との接続面に集中しているので、基板１０２に積層された半導体チップ１００の１つの側面を接続するだけで、当該半導体装置の実装を行うことができる。
【０１１７】
本実施の形態においては、側面において電気的接続が可能な半導体チップを積層するので、略同一の大きさの半導体チップを積層することができる。
【０１１８】
（第１１の実施の形態）
図１２及び図１３は、本発明を適用した第１１の実施の形態に係る半導体装置を示す図である。なお、図１３は、半導体装置の側面図であり、図１２は、図１３のＸＩＩ−ＸＩＩ線断面図である。
【０１１９】
本実施の形態に係る半導体装置は、半導体チップ１１０を有する。半導体チップ１１０の平面形状は一般的には矩形である。半導体チップの一方の面に、複数の電極１１２が形成されている。電極１１２は、半導体チップ１１０の面の少なくとも１辺（多くの場合、２辺又は４辺）に沿って並んでいる（ペリフェラル型）。また、電極１１２は、半導体チップ１１０の面の中央部に並んでいてもよい。あるいは、電極１１２は、半導体チップ１１０の面の端部及び中央部に並んで面配列されている場合がある（エリアアレイ型）。各電極１１２は、アルミニウムなどで薄く平らに形成されたパッドと、その上に形成されたバンプと、からなることが多い。バンプが形成されない場合は、パッドのみが電極となる。電極１１２の少なくとも一部を避けて半導体チップ１１０には、パッシベーション膜（図示しない）が形成されている。パッシベーション膜は、例えば、ＳｉＯ２、ＳｉＮ、ポリイミド樹脂などで形成することができる。パッシベーション膜は電気的に絶縁性を有する層である。
【０１２０】
パッシベーション膜以外に、半導体チップ１１０の電極１１２が形成された面に絶縁層１２０が形成されている。絶縁層１２０は、電気的に絶縁性を有する。本実施の形態では、絶縁層１２０は、複数層の絶縁層（例えば第１〜第３の絶縁層）１２１〜１２３からなるが、１層からなる場合であってもよい。複数層の絶縁層１２１〜１２３は、外見上複数層に見える場合や、それぞれの材料が異なる場合などがある。製造工程において、複数層の絶縁層１２１〜１２３を順に形成しても、同一材料で各層を形成して外見上１層に見えれば、その絶縁層１２０は１層とみなしてもよい。あるいは、少なくとも境界が表れていれば複数層とみなしてもよい。
【０１２１】
絶縁層１２０は、応力を吸収する程度に変形するが、一定の形状を維持できる性質を有していることが好ましい。ただし、このことは本発明の必須要件ではない。例えば、ポリイミド樹脂等を使用してもよく、中でもヤング率が低いもの（例えばオレフィン系のポリイミド樹脂等）を用いることが好ましい。ヤング率は、３００ｋｇ／ｍｍ２以下程度であることが好ましい。あるいは、絶縁層１２０として、シリコーン変性ポリイミド樹脂、エポキシ樹脂やシリコーン変性エポキシ樹脂等を用いてもよい。このような材料で絶縁層１２０を形成することで、電極１１２と配線１１４又はビア１１６との接合部への応力集中を低減することができる。あるいは、絶縁層１２０として、第１の実施の形態で説明した保護膜２０Ａ、２０Ｂを形成するための材料を使用してもよい。絶縁層１２０も保護膜となる場合がある。
【０１２２】
半導体チップ１１０の電極１１２には、配線１１４又はビア１１６が電気的に接続されている。例えば、電極１１２上に、配線１１４又ビア１１６が直接接合されている。
【０１２３】
配線１１４は、横方向（半導体チップ１１０の面と平行な方向）に電気的な接続を図る部分である。配線１１４は、銅（Ｃｕ）、クローム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チタンタングステン（Ｔｉ−Ｗ）、金（Ａｕ）、アルミニウム（Ａｌ）、ニッケルバナジウム（ＮｉＶ）、タングステン（Ｗ）のうちのいずれかを積層して、あるいはいずれかの一層で形成することができる。
【０１２４】
電極１１２に接合された配線１１４は、電気的な絶縁が十分に図れるのであれば、図示しないパッシベーション膜上に形成してもよい。電極１１２が半導体チップ１１０の端部にのみ形成されていれば、配線１１４は、端部に位置する電極１１２から中央に向かう部分を有する。例えば、図１２において、半導体チップ１１０の左端に位置する電極１１２は、紙面の裏面方向（図１３では右方向）に延びる部分を有する。
【０１２５】
複数の絶縁層１２１〜１２３が形成されている場合、各配線１１４を、いずれかの絶縁層１２１（１２２）上に形成してもよい。本発明で必須要件ではないが、本実施の形態では、配線１１４の上に、いずれかの絶縁層１２２（１２３）が形成されている。したがって、最も半導体チップ１１０から離れた位置にある配線１１４は、最上層に位置する絶縁層１２３の下に形成されている。こうすることで、配線１１４の表面が絶縁層１２１〜１２３によって覆われて保護される。
【０１２６】
異なる絶縁層１２１〜１２３上に形成された配線１１４は、ビア１１６によって電気的に接続されている。すなわち、ビア１１６が形成された絶縁層（例えば１２２）よりも上に形成された配線１１４は、そのビア１１６に電気的に接続されている。ビア１１６と配線１１４とは一体的に形成してあってもよい。
【０１２７】
ビア１１６は、縦方向（絶縁層１２０の厚さ方向又は複数の絶縁層１２１〜１２３の積層方向）に電気的な接続を図る部分である。ビア１１６も、上述した配線１１４を形成するための材料で形成することができる。電極１１２が面配列された場合（エリアアレイ型チップ）のように、半導体チップ１１０の面上に配線１１４を形成するスペースがない場合や、パッシベーション膜だけでは電気的な絶縁が不十分である場合には、全ての電極１１２上に、ビア１１６を設けてもよい。その場合、配線１１４は、電極１１２には直接接合されず、ビア１１６から延びるように形成される。また、電極１１２が形成された面（例えばパッシベーション膜の表面）には絶縁層１２０が形成され、電極１１２が形成された面と配線１１４との間には、絶縁層１２０の一部（複数層の絶縁層のうちの少なくとも１層であってもよい）が介在する。
【０１２８】
ビア１１６は、複数の絶縁層１２１、１２２のいずれかを貫通して電気的な接続を図る。ビア１１６は、絶縁層１２１、１２２に形成されたビア孔１２４、１２８（図１４（Ａ）〜図１５（Ｅ）参照）に設けられた導電膜１２６、１３４からなる。ビア孔１２４、１２８は、テーパが付された壁面によって形成されてすり鉢状をなしていてもよいし、垂直に立ち上がる壁面によって形成されて円筒状をなしていてもよい。ビア孔１２４、１２８に導電体が充填されていてもよいし（フィルドビア）、ビア孔１２４、１２８の壁面に導電膜１２６、１３４が形成されてもよい（コンフォーマルビア）。
【０１２９】
ビア１１６は、１層の絶縁層（１２１又は１２２）の両面間の電気的な接続を図るものであってもよい。あるいは、２層以上の隣り合う絶縁層（例えば１２１、１２２）を併せてなる層の両面間を電気的に接続するものであってもよい（スキップビア）。ビア１１６は、電極１１２、配線１１４、他のビア１１６のうちいずれかの上に形成される。
【０１３０】
絶縁層１２０の側面から露出して、複数の端子１１８が設けられている。本実施の形態では、各端子１１８は、いずれかの配線１１４の端部である。配線１１４が、積層された一対の絶縁層（例えば１２２、１２３）間に形成されていれば、端子１１８も、その一対の絶縁層（例えば１２２、１２３）間に形成される。
【０１３１】
複数の端子１１８は、絶縁層１２０のいずれか１つの側面のみに露出して形成されていてもよいし、複数の側面に露出して形成されていてもよい。
【０１３２】
少なくとも１つの端子１１８は、いずれかの電極１１２に電気的に接続されている。全ての端子１１８が複数の電極１１２に電気的に接続されていてもよい。複数の電極１１２に電気的に接続された複数の端子１１８同士が電気的に接続されていてもよい。あるいは、電極１１２に電気的に接続されない複数の端子１１８同士が電気的に接続されていてもよい。あるいは、ＧＮＤに電気的に接続される端子１１８を、他の部材（例えば放熱部材や補強部材など）に電気的に接続してもよい。
【０１３３】
端子１１８は、複数列（図１３に示す２列に限らず３列以上でもよい）で並んで露出している。すなわち、いずれかの端子１１８と、他のいずれかの端子１１８とは、半導体チップ１１０から異なる高さに位置する。本実施の形態では、複数（３つ以上）の端子１１８が、千鳥状（千鳥格子状）に並んでいる。このような配列によれば、隣同士の端子１１８のピッチを大きくすることができる。特に、半導体チップ１１０の電極１１２のピッチよりも、端子１１８のピッチを大きくすることができる。すなわち、電極１１２のピッチが狭い場合には、本発明を適用することで、ピッチ変換を行うことができる。
【０１３４】
端子１１８は、絶縁層１２０の側面から露出していれば、絶縁層１２０と面一であってもよいし、絶縁層１２０から窪んでいてもよいし、絶縁層１２０から突出していてもよい。配線１１４の端部に、ハンダボールなどのロウ材を設けることで端子１１８を形成してもよい。
【０１３５】
本実施の形態に係る半導体装置は、上述したように構成されており、以下その製造方法を説明する。図１４（Ａ）〜図１５（Ｅ）は、本実施の形態に係る半導体装置の製造方法を説明する図である。図１５（Ｅ）には、この方法によって製造された半導体装置を、図１３に示す半導体装置のＸＶ−ＸＶ線断面に対応して示してある。
【０１３６】
図１４（Ａ）に示すように、半導体ウエハ１３０を用意する。半導体ウエハ１３０には、複数の電極１１２が形成されている。なお、図１４（Ａ）には、一部の電極１１２を省略してある。半導体ウエハ１３０における電極１１２を有する面に、絶縁層１２１を設ける。液状の材料で絶縁層１２１を形成してもよい。例えば、半導体ウエハ１３０をスピンコータで回転しながら、絶縁層１２１の材料をポッティングしても良い。これによれば、絶縁層１２１を所定の厚さで形成することが容易にできる。絶縁層１２１は、後述するダイシングラインをまたいで形成する。半導体ウエハ１３０における電極１１２が形成された面の全面に絶縁層１２１を形成してもよい。
【０１３７】
図１４（Ｂ）に示すように、絶縁層１２１から電極１１２を露出させる。予め電極１１２が露出するように絶縁層１２１を形成してもよいが、電極１１２を覆うように絶縁層１２１を形成してから、その一部を除去してもよい。例えば、絶縁層１２１における電極１１２上に、ビア孔１２４を形成してもよい。図１４（Ｂ）に示すビア孔１２４は、すり鉢状をなしているが、円筒状をなしていてもよいし、それ以外の形状であってもよい。
【０１３８】
ビア孔１２４を形成するために、絶縁層１２１は、エネルギー感応性（例えば感光性）を有することが好ましい。そうすれば、マスク（例えばフォトマスク）を使用して、ビア孔１２４を簡単に形成することができる。あるいは、絶縁層１２１上に、レジストを形成してパターニング（露光、現像）し、これをマスクとして絶縁層１２１をエッチングしてもよい。
【０１３９】
図１４（Ｃ）に示すように、絶縁層１２１上に導電膜１２６を形成する。絶縁層１２１の表面の全面に導電膜１２６を形成してもよい。絶縁層１２１から電極１１２が露出しているので、電極１１２及び絶縁層１２１上に導電膜１２６を形成する。
【０１４０】
導電膜１２６は、配線１１４の材料として前述したもので形成する。例えば、メッキ（特に無電解メッキ）で導電膜１２６を形成することができる。
【０１４１】
図１４（Ｄ）に示すように、導電膜１２６を、ビア１１６及び配線（図１２参照）を含むようにパターニングする。例えば、リソグラフィ技術を適用して、導電膜１２６をエッチングしてもよい。あるいは、直接、ビア１１６及び配線（図１２参照）を含むように、導電膜１２６を形成してもよい。その場合には、インクジェットによる吹き付けを適用しても良いし、パターニングされたレジストを形成してから無電解メッキを施すなどの方法を適用してもよい。
【０１４２】
また、導電膜１２６は、ダイシングライン１３２をまたぐ部分を有するようにパターニングしてもよい。こうすることで、ダイシングによって、導電膜１２６の端部を、絶縁層１２１から露出させることができる。導電膜１２６の露出した部分は、端子１１８となる。
【０１４３】
図１４（Ｅ）に示すように、パターニングされた導電膜１２６上に、絶縁層１２２を形成する。絶縁層１２２は、ダイシングライン１３２をまたぐように形成する。絶縁層１２２は、導電膜１２６を全て覆っていてもよい。
【０１４４】
図１５（Ａ）に示すように、絶縁層１２２にビア孔１２８を形成する。ビア孔１２８は、絶縁層１２１に形成されたビア１１６又は配線（図示せず）上に形成する。
【０１４５】
図１５（Ｂ）に示すように、絶縁層１２２上に導電膜１３４を形成し、図１５（Ｃ）に示すように導電層１３４をパターニングし、図１５（Ｄ）に示すように、絶縁層１２３を形成する。その詳細については、図１４（Ｃ）〜図１４（Ｅ）を参照して説明した内容が該当する。
【０１４６】
図１５（Ｅ）に示すように、半導体ウエハ１３０をダイシングして、個々の半導体装置を得る。ここで、導電膜１２６（導電膜１３４については図示せず）におけるダイシングラインをまたぐ部分が切断される。その結果、導電膜１２６の切断面が絶縁層１２０から露出して端子１１８が形成される。
【０１４７】
本実施の形態によれば、端子１１８を簡単に形成することができる。なお、上記製造方法において、上述した半導体装置の構成に起因する形状や構造を得られるように、工程が行われる。また、上記製造方法では、半導体ウエハ１３０から複数の半導体装置を製造したが、半導体チップ１１０を加工して個々の半導体装置を製造してもよい。
【０１４８】
図１６には、本発明を適用した半導体装置１を実装した回路基板１０００が示されている。回路基板１０００には例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板１０００には例えば銅からなる配線パターン１１００が所望の回路となるように形成されていて、それらの配線パターン１１００と半導体装置の端子とを機械的に接続することでそれらの電気的導通を図る。
【０１４９】
そして、本発明を適用した半導体装置を有する電子機器２０００として、図１７には、ノート型パーソナルコンピュータ２０００が示されており、図１８には携帯電話３０００が示されている。
【０１５０】
なお、本実施の形態で使用した半導体チップの代わりに電子素子（能動素子か受動素子かを問わない）を使用して電子部品を製造することができる。このような電子素子を使用して製造される電子部品として、例えば、光素子、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリューム又はヒューズなどがある。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体チップの断面図である。
【図２】本発明の第２の実施の形態に係る半導体チップの製造工程の説明図である。
【図３】本発明の第３の実施の形態において、ハンダボールを設けた半導体チップを示す断面図である。
【図４】本発明の第４の実施の形態に係る半導体チップの断面図である。
【図５】本発明の第５の実施の形態に係る半導体チップの断面図である。
【図６】本発明の第５の実施の形態に係る半導体チップを積層してなる半導体装置の一例を示す断面図である。
【図７】本発明の第６の実施の形態に係る半導体チップの製造工程の説明図である。
【図８】本発明の第７の実施の形態に係る半導体チップの断面図である。
【図９】本発明の第８の実施の形態に係る半導体チップを積層した半導体装置を２個連接した状態を示す断面図である。
【図１０】本発明の第９の実施の形態に係る半導体チップの断面図である。
【図１１】本発明の第１０の実施の形態に係る半導体チップを積層してなる半導体装置を基板に実装した状態を示す断面図である。
【図１２】本発明の第１１の実施の形態に係る半導体チップの断面図である。
【図１３】本発明の第１１の実施の形態に係る半導体チップの側面図である。
【図１４】本発明の第１１の実施の形態に係る半導体チップの製造工程の説明図である。
【図１５】本発明の第１１の実施の形態に係る半導体チップの製造工程の説明図である。
【図１６】本発明を適用した実施の形態に係る回路基板を示す図であり、
【図１７】本発明を適用した実施の形態に係る電子機器を示す図であり、
【図１８】本発明を適用した実施の形態に係る電子機器を示す図である。
【符号の説明】
１０ 半導体チップ
１０Ａ 半導体チップ
１０Ｂ 半導体チップ
１２ 電極パッド
１２Ａ 電極パッド
１２Ｂ 電極パッド
１４ 端子
１４Ａ 端子
１４Ｂ 端子
１６Ａ 露出部
１６Ｂ 露出部
１８ 能動素子形成面
２０ 保護膜
２０Ａ 保護膜
２０Ｂ 保護膜
２２ 側面
２４ ビアコンコンタクト
２８ 側面
２８Ａ 側面
２８Ｂ 側面
３０ 半導体ウエハ
３２ 能動素子形成面
３４ 金属膜
４０ 半導体チップ
４０Ａ 半導体チップ
４０Ｂ 半導体チップ
４２ 能動素子形成面
４４ 電極パッド
４６ 端子材
４８ 保護膜
４８Ａ 保護膜
５０ 側面
５４ 端子
５６ 端子
５６Ａ 端子
５６Ｂ 端子
５８ 側面
５８Ａ 側面
５８Ｂ 側面
６６ 半導体ウエハ
７０ 半導体チップ
７２ 能動素子形成面
７４Ａ 端子
７４Ｂ 端子
７４Ｃ 端子
７６Ａ ビアコンタクト
７６Ｂ ビアコンタクト
７８Ａ 電極パッド
７８Ｂ 電極パッド
８０Ａ 保護膜
８０Ｂ 保護膜
８０Ｃ 保護膜
Claims (12)
- 複数の電極が形成されてなる半導体チップと、
前記電極が形成された面に形成されてなる絶縁層と、
前記絶縁層の側面から露出する複数の端子と、
を有し、
いずれかの前記端子と他のいずれかの前記端子とは、前記電極が形成された面からから異なる高さで、前記絶縁層の側面から露出してなり、
３つ以上の前記端子における前記絶縁層からの露出部は、千鳥状に並んでなる半導体装置。 - 請求項１記載の半導体装置において、
複数層の前記絶縁層が形成され、
それぞれの前記端子は、いずれかの前記絶縁層上に形成されてなる半導体装置。 - 請求項２記載の半導体装置において、
少なくとも１つの前記絶縁層には、前記絶縁層の積層方向の電気的な接続を図るビアが形成されてなり、
前記ビアが形成された前記絶縁層よりも上に形成された少なくとも１つの前記端子は、前記ビアに電気的に接続されてなる半導体装置。 - 請求項３記載の半導体装置において、
積層された一対の前記絶縁層の間に前記端子が形成されてなる半導体装置。 - 請求項１から請求項４のいずれかに記載の半導体装置において、
隣同士の前記端子のピッチは、隣同士の前記電極のピッチよりも広く形成されてなる半導体装置。 - 半導体チップの複数の電極が形成された面に絶縁層を形成し、
複数の端子を形成し、
いずれかの前記端子と他のいずれかの前記端子とが、前記電極が形成された面から異なる高さで、前記絶縁層の側面から露出するように、かつ、３つ以上の前記端子が千鳥状に並ぶように、前記複数の端子を形成する半導体装置の製造方法。 - 請求項６記載の半導体装置の製造方法において、
複数層の前記絶縁層を形成し、
それぞれの前記端子を、いずれかの前記絶縁層上に形成する半導体装置の製造方法。 - 請求項７記載の半導体装置の製造方法において、
少なくとも１つの前記絶縁層に、前記絶縁層の積層方向の電気的な接続を図るビアを形成し、
前記ビアが形成された前記絶縁層よりも上に、少なくとも１つの前記端子を、前記ビアに電気的に接続して形成する半導体装置の製造方法。 - 請求項８記載の半導体装置の製造方法において、
積層された一対の前記絶縁層の間に前記端子を形成する半導体装置の製造方法。 - 請求項６から請求項９のいずれかに記載の半導体装置の製造方法において、
隣同士の前記端子のピッチが、隣同士の前記電極のピッチよりも広くなるように、前記複数の端子を形成する半導体装置の製造方法。 - 請求項１から請求項５のいずれか１つに記載された半導体装置が搭載された回路基板。
- 請求項１から請求項５のいずれか１つに記載された半導体装置を有する電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000309006A JP3614099B2 (ja) | 1999-11-16 | 2000-10-10 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11-325581 | 1999-11-16 | ||
| JP32558199 | 1999-11-16 | ||
| JP2000309006A JP3614099B2 (ja) | 1999-11-16 | 2000-10-10 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001044744A Division JP4158008B2 (ja) | 1999-11-16 | 2001-02-21 | 半導体チップの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001210646A JP2001210646A (ja) | 2001-08-03 |
| JP3614099B2 true JP3614099B2 (ja) | 2005-01-26 |
Family
ID=26571877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000309006A Expired - Fee Related JP3614099B2 (ja) | 1999-11-16 | 2000-10-10 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3614099B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004070822A1 (ja) * | 2003-02-06 | 2004-08-19 | Semiconductor Energy Laboratory Co., Ltd. | 半導体装置及び表示装置の製造方法 |
| JP4655456B2 (ja) * | 2003-07-16 | 2011-03-23 | 株式会社村田製作所 | 多層配線構造およびそれを用いた電子部品 |
-
2000
- 2000-10-10 JP JP2000309006A patent/JP3614099B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001210646A (ja) | 2001-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3994262B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| KR100459971B1 (ko) | 반도체 장치 및 그 제조 방법, 제조 장치, 회로 기판 및전자기기 | |
| US6621172B2 (en) | Semiconductor device and method of fabricating the same, circuit board, and electronic equipment | |
| JP3846550B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4066127B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器。 | |
| JP3925602B2 (ja) | 接着材料の貼着方法及び半導体装置の製造方法 | |
| US6521483B1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
| JPH10313074A (ja) | 半導体装置およびその製造方法 | |
| US20040075177A1 (en) | Wiring board, method of manufacturing the same, semiconductor device, circuit board, and electronic equipment | |
| JP2001298115A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US20040135269A1 (en) | Interconnect substrate, semiconductor device, methods of manufacturing the same, circuit board, and electronic equipment | |
| US20070228566A1 (en) | Ball grid array package construction with raised solder ball pads | |
| JP3654116B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US6383840B1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
| JP3772983B2 (ja) | 電子装置の製造方法 | |
| JP4158008B2 (ja) | 半導体チップの製造方法 | |
| US20170025386A1 (en) | Semiconductor device | |
| JP3614099B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| TWI489599B (zh) | 積體電路模組及其製造方法 | |
| JP4822019B2 (ja) | 配線基板、半導体装置及びこれらの製造方法、回路基板並びに電子機器 | |
| US20030168721A1 (en) | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument | |
| JP4735855B2 (ja) | 配線基板、半導体装置及びこれらの製造方法 | |
| JP2001127245A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4355926B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4822018B2 (ja) | 配線基板、半導体装置及びこれらの製造方法、回路基板並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040720 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040913 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041012 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041025 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |