JP4692720B2 - 配線基板、半導体装置及びその製造方法 - Google Patents

配線基板、半導体装置及びその製造方法 Download PDF

Info

Publication number
JP4692720B2
JP4692720B2 JP2004365629A JP2004365629A JP4692720B2 JP 4692720 B2 JP4692720 B2 JP 4692720B2 JP 2004365629 A JP2004365629 A JP 2004365629A JP 2004365629 A JP2004365629 A JP 2004365629A JP 4692720 B2 JP4692720 B2 JP 4692720B2
Authority
JP
Japan
Prior art keywords
resin layer
electrical connection
semiconductor device
opening
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004365629A
Other languages
English (en)
Other versions
JP2006173435A (ja
Inventor
義春 尾形
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004365629A priority Critical patent/JP4692720B2/ja
Publication of JP2006173435A publication Critical patent/JP2006173435A/ja
Application granted granted Critical
Publication of JP4692720B2 publication Critical patent/JP4692720B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Description

本発明は、配線基板、半導体装置及びその製造方法に関する。
配線パターンと、配線パターンの少なくとも一部を覆う樹脂層とを有する配線基板が知られている。また、配線基板と半導体チップとを、接着剤を介して接着することが知られている。シート状の接着剤を利用する場合、信頼性の高い半導体装置を製造するためには、接着剤と樹脂層との間に気泡が入らないように、接着剤を設ける事が好ましい。
本発明の目的は、信頼性の高い半導体装置を容易に製造することが可能な配線基板、信頼性の高い半導体装置及びその製造方法を提供することにある。
特開平１０−２３３４６３号公報
（１）本発明に係る配線基板は、ベース基板と、
前記ベース基板に設けられた配線パターンと、
前記配線パターンを部分的に覆う樹脂層と、
を含み、
前記樹脂層は、前記樹脂層を囲む最も小さい矩形の内側であって前記矩形に内接する円又は楕円よりも外側の角部領域内に、前記樹脂層の外周に至るように設けられた凹部を有する。本発明によると、接着シートを、樹脂層との間にボイドが発生しないように設けることができる。そのため、接着層を、配線基板と密着性が高くなるように形成することができるため、信頼性の高い電子部品を製造することが可能になる。
（２）この配線基板において、
前記凹部は、前記円又は楕円の内側に至るように設けられていてもよい。
（３）この配線基板において、
前記凹部は、溝状に延びていてもよい。
（４）この配線基板において、
開口を有する第２の樹脂層をさらに含み、
前記樹脂層は、前記開口の内側に配置されていてもよい。
（５）この配線基板において、
前記第２の樹脂層の前記開口は、前記ベース基板の面と平行に拡がる溝部を有してもよい。
（６）この配線基板において、
前記第２の樹脂層の前記開口は矩形をなし、
前記第２の樹脂層は、前記開口に連通する第２の凹部を有してもよい。
（７）本発明に係る半導体装置は、ベース基板と、前記ベース基板に設けられた、複数の電気的接続部を有する配線パターンと、前記電気的接続部を避けて配置された、前記配線パターンを部分的に覆う樹脂層とを含む配線基板と、
複数の電極を有し、それぞれの前記電極がいずれかの前記電気的接続部と対向するように前記配線基板に搭載された半導体チップと、
前記配線基板と前記半導体チップとの間に配置されて、両者を接着する接着層と、
を含み、
前記樹脂層は、前記樹脂層を囲む最も小さい矩形の内側であって前記矩形に内接する円又は楕円よりも外側の角部領域内に、前記樹脂層の外周に至るように設けられた凹部を有する。本発明によると、樹脂層と接着層との密着性の高い、信頼性の高い半導体装置を提供することができる。
（８）この半導体装置において、
前記凹部は、前記円又は楕円の内側に至るように設けられていてもよい。
（９）この半導体装置において、
前記凹部は、溝状に延びていてもよい。
（１０）この半導体装置において、
前記配線基板は、開口を有する第２の樹脂層をさらに含み、
前記樹脂層は、前記開口の内側に配置されていてもよい。
（１１）この半導体装置において、
前記第２の樹脂層の前記開口は、前記ベース基板の面と平行に拡がる溝部を有してもよい。
（１２）この半導体装置において、
前記第２の樹脂層の前記開口は矩形をなし、
前記第２の樹脂層は、前記開口に連通する第２の凹部を有してもよい。
（１３）本発明に係る半導体装置の製造方法は、ベース基板と、前記ベース基板に設けられた、複数の電気的接続部を有する配線パターンと、前記電気的接続部を避けて配置された、前記配線パターンを部分的に覆う樹脂層とを含む配線基板を用意すること、
前記配線基板に、接着シートを、前記樹脂層を覆うように設けること、
複数の電極を有する半導体チップを、それぞれの前記電極がいずれかの前記電気的接続部と対向するように前記配線基板に搭載して、前記電極と前記電気的接続部とを電気的に接続すること、及び、
前記接着シートを利用して、前記配線基板と前記半導体チップとの間に、両者を接着する接着層を形成することを含み、
前記樹脂層は、前記樹脂層を囲む最も小さい矩形の内側であって前記矩形に内接する円又は楕円よりも外側の角部領域内に、前記樹脂層の外周に至るように設けられた凹部を有する。本発明によると、接着層を、樹脂層との密着性が高くなるように形成することができるため、信頼性の高い半導体装置を製造することができる。
（１４）この半導体装置の製造方法において、
前記凹部は、前記円又は楕円の内側に至るように設けられていてもよい。
（１５）この半導体装置の製造方法において、
前記凹部は、溝状に延びていてもよい。
（１６）この半導体装置の製造方法において、
前記配線基板は、開口を有する第２の樹脂層をさらに含み、
前記樹脂層は、前記開口の内側の領域に配置されていてもよい。
（１７）この半導体装置の製造方法において、
前記第２の樹脂層の前記開口は、前記ベース基板の面と平行に拡がる溝部を有し、
前記接着シートを、前記溝部と部分的にオーバーラップするように設けてもよい。
（１８）この半導体装置の製造方法において、
前記第２の樹脂層の前記開口は矩形をなし、
前記第２の樹脂層は、前記開口に連通する第２の凹部を有し、
前記接着シートを、前記第２の凹部と部分的にオーバーラップするように設けてもよい。
（１９）この半導体装置の製造方法において、
前記接着シートを設ける工程は、前記接着シートを前記配線基板に向かって押圧することを含んでもよい。
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は以下の実施の形態に限定されるものではない。また、以下に説明する実施の形態及び変形例の内容は、いずれかを組み合わせて適用してもよい。
（第１の実施の形態）
図１（Ａ）〜図５は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法について説明するための図である。
本実施の形態に係る半導体装置の製造法は、配線基板１を用意することを含む。以下、配線基板１の構成について説明する。なお、図１（Ａ）〜図２は、配線基板１の構成について説明するための図である。図１（Ａ）は、配線基板１の平面図である。図１（Ｂ）は、図１（Ａ）のIＢ−IＢ線断面図であり、図１（Ｃ）は、図１（Ａ）のIＣ−IＣ線断面の一部拡大図である。また、図２は、樹脂層３０の平面形状を説明するための図である。
配線基板１は、図１（Ａ）〜図１（Ｃ）に示すように、ベース基板１０を含む。ベース基板１０の材料や構造は特に限定されず、既に公知となっているいずれかの基板を利用してもよい。ベース基板１０は、フレキシブル基板であってもよく、リジッド基板であってもよい。ベース基板１０は、積層型の基板であってもよく、あるいは、単層の基板であってもよい。ベース基板１０は、有機系又は無機系のいずれの材料で構成されていてもよく、これらの複合構造からなるものであってもよい。ベース基板１０として、例えばポリエチレンテレフタレート（ＰＥＴ）からなる基板又はフィルムを使用してもよい。あるいは、ベース基板１０としてポリイミド樹脂からなるフレキシブル基板を使用してもよい。フレキシブル基板としてFPC(Flexible Printed Circuit)や、TAB(Tape Automated Bonding)技術で使用されるテープを使用してもよい。また、無機系の材料から形成されたベース基板１０として、例えばセラミックス基板やガラス基板が挙げられる。有機系及び無機系の材料の複合構造として、例えばガラスエポキシ基板が挙げられる。ベース基板１０の外形も特に限定されるものではない。
配線基板１は、図１（Ａ）及び図１（Ｂ）に示すように、配線パターン２０を含む。配線パターン２０は、ベース基板１０に設けられてなる。配線パターン２０は、電気的接続部２２を有していてもよい。電気的接続部２２は、電子部品（例えば半導体チップやチップコンデンサ等）の電極との電気的な接続に利用される部分である。配線パターン２０の構造及び材料は特に限定されない。配線パターン２０は、例えば、銅（Ｃｕ）、クロム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チタンタングステン（Ｔｉ−Ｗ）のうちのいずれかが積層した構成をなしていてもよい。配線パターン２０は、異なる構成をなす複数の部分を有していてもよい。例えば、後述する樹脂層３０に覆われている領域では、配線パターン２０は銅によって形成されていてもよい。このとき、配線パターン２０は、樹脂層３０（第２の樹脂層５０）から露出した領域（例えば電気的接続部２２）で、銅によって形成された下地配線に金メッキがなされた構造をなしていてもよい。配線パターン２０は、ベース基板１０の表面のみに設けられていてもよいが、図１（Ｂ）に示すように、ベース基板１０の内部を通るように設けられていてもよい。また、電気的接続部２２は、ベース基板１０の両面に設けられていてもよい。
配線基板１は、図１（Ａ）〜図１（Ｃ）に示すように、配線パターン２０を部分的に覆う樹脂層３０を含む。樹脂層３０は、配線パターン２０の電気的接続部２２を避けて配置されていてもよい。樹脂層３０は、図２に示すように、樹脂層３０を囲む最も小さい矩形４０の内側であって矩形４０に内接する円４２よりも外側の角部領域４４内に、樹脂層３０の外周に至るように設けられた凹部３２を有する。凹部３２は、樹脂層３０の中央領域よりも厚みが薄くなっていてもよい（図１（Ｃ）参照）。角部領域４４が複数ある場合、樹脂層３０は、１つの角部領域４４内のみに、凹部３２を有していてもよい。あるいは、樹脂層３０は、複数の角部領域４４内のそれぞれに、凹部３２を有していてもよい。また、樹脂層３０は、１つの角部領域４４内に、１つの凹部３２を有していてもよいが、２つ以上の凹部３２を有していてもよい。凹部３２の形状は特に限定されない。凹部３２は、図１（Ａ）に示すように、円４２の内側に至るように設けられていてもよい。また、凹部３２は、溝状に延びていてもよい。なお、矩形４０が長方形をなす場合、角部領域４４は、矩形４０に内接する楕円よりも外側の領域であってもよい（図示せず）。配線パターン２０がベース基板１０の両面に配置されている場合、樹脂層３０は、図１（Ｂ）に示すように、ベース基板１０の両面に設けられていてもよい。ただしこれとは別に、樹脂層３０は、ベース基板１０の片面（半導体チップが搭載される面）のみに設けられていてもよい（図示せず）。なお、凹部３２は、配線パターン２０とオーバーラップするように設けられていてもよい。
配線基板１は、図１（Ａ）〜図１（Ｃ）に示すように、第２の樹脂層５０をさらに含んでいてもよい。第２の樹脂層５０は、開口５２を有する。このとき、樹脂層３０は、開口５２の内側の領域に配置されてなる。また、配線パターン２０の電気的接続部２２は、開口５２から露出していてもよい。開口５２は、図１（Ａ）及び図１（Ｃ）に示すように、ベース基板１０の面と平行に拡がる溝部５４を有していてもよい。溝部５４は、樹脂層３０の凹部３２の隣に配置されていてもよい。言い換えると、溝部５４は、角部領域４４の隣に配置されていてもよい。
配線基板１は、以上のように構成されていてもよい。配線基板１によると、後述する接着シート６０を設ける際に、樹脂層３０及び第２の樹脂層５０と接着シート６０との間にボイドが発生しにくくなる。そのため、配線基板１を利用することで、信頼性の高い半導体装置を製造することが可能になる（詳しくは後述）。なお、配線基板１は、半導体装置以外の電子部品（例えばチップコンデンサが搭載された電子部品など）の製造に利用しても同じ効果を奏するため、信頼性の高い電子部品を製造することができる。
本実施の形態に係る半導体装置の製造方法は、図３（Ａ）及び図３（Ｂ）に示すように、配線基板１に、接着シート６０を設けることを含む。接着シート６０は、図３（Ａ）及び図３（Ｂ）に示すように、樹脂層３０を覆うように設ける。先に説明したように、樹脂層３０は、角部領域４４内に凹部３２を有する。これによると、接着シート６０を設ける際に、凹部３２を通して空気を逃がすことができる。そのため、接着シート６０を、接着シート６０と樹脂層３０との間にボイドが発生しないように設けることができる。すなわち、配線基板１によると、接着シート６０と樹脂層３０との間（特に、端部領域４４の範囲内）にボイドが発生しないように、接着シート６０を設けることができる。なお、配線基板１が第２の樹脂層５０を有する場合、接着シート６０を、開口５２の端部を部分的に覆うように設けてもよい。このとき、接着シート６０を、開口５２の端部の一部を覆い、かつ、端部の一部が露出するように設けてもよい。これによると、開口５２の端部から空気を排出することができる。そのため、接着シート６０と第２の樹脂層５０との間にボイドが発生しないように、接着シート６０を設けることができる。なお、開口５２が溝部５４を有する場合、図３（Ａ）に示すように、接着シート６０を、溝部５４と部分的にオーバーラップするように設けてもよい。このとき、溝部５４は、凹部３２の隣に配置されていてもよい。これによれば、凹部３２の間を通る空気を効率よく開口５２の外に排出することができる。接着シート６０を設ける工程は、接着シート６０を、配線基板１に押圧することを含んでいてもよい。これによると、効率よく接着シート６０と樹脂層３０及び第２の樹脂層５０との間から空気を逃がすことができる。なお、接着シート６０を設ける工程は、接着シート６０を加熱しながら行ってもよい。接着シート６０は、内部に導電粒子が分散された異方性導電フィルム（ＡＣＦ）であってもよい。あるいは、接着シート６０は、絶縁性接着フィルム（ＮＣＦ）であってもよい。
本実施の形態に係る半導体装置の製造方法は、図４（Ａ）及び図４（Ｂ）に示すように、配線基板１に半導体チップ７０を搭載することを含む。半導体チップ７０は、複数の電極７２を有する。半導体チップ７０は、それぞれの電極７２がいずれかの電気的接続部２２と対向するように搭載して、電極７２と電気的接続部２２とを電気的に接続させる。図４（Ｂ）に示すように、電極７２と電気的接続部２２とを接触させることによって、両者を電気的に接続してもよい。あるいは、電極７２と電気的接続部２２との間に導電粒子を介在させて、該導電粒子を介して両者を電気的に接続してもよい（図示せず）。半導体チップ７０は、例えばシリコンチップであってもよい。半導体チップ７０は、集積回路を有していてもよい。集積回路の構成は特に限定されないが、例えば、トランジスタ等の能動素子や、抵抗、コイル、コンデンサ等の受動素子を含んでいてもよい。このとき、電極７２は、集積回路に電気的に接続されていてもよい。電極７２の構成は特に限定されない。例えば、パッドと該パッドに設けられたバンプとを合わせて、電極７２と称してもよい。なお、配線パターン２０の電気的接続部２２がベース基板１０の両面に形成されている場合、ベース基板１０の両面に半導体チップを搭載してもよい（図５参照）。
本実施の形態に係る半導体装置の製造方法は、接着シート６０を利用して、配線基板１と半導体チップ７０との間に、両者を接着する接着層６２を形成することを含む（図４（Ｂ）参照）。接着層６２は、第２の樹脂層５０の開口５２の端部の少なくとも一部を覆うように形成してもよい。接着層６２は、例えば、接着シート６０を溶融させ、その後、硬化させて形成してもよい。先に説明したように、本実施の形態に係る半導体装置の製造方法では、接着シート６０を、樹脂層３０及び第２の樹脂層５０との間にボイドが残らないように設けることができる。そのため、接着層６２を、樹脂層３０及び第２の樹脂層５０との間にボイドが発生しないように形成することができる。そのため、配線基板１との密着性の高い接着層６２を形成することができる。なお、本工程は、半導体チップ７０を搭載する工程と同時に行ってもよい。すなわち、半導体チップ７０を搭載する際に加える熱を利用して、半導体チップ７０を搭載しながら接着シート６０を溶融させてもよい。
そして、外部端子８０を形成する工程や、検査工程などを経て、図５に示す半導体装置２を製造してもよい。半導体装置２は配線基板１を含む。配線基板１は、ベース基板１０と、ベース基板１０に設けられた、複数の電気的接続部２２を有する配線パターン２０と、電気的接続部２２を避けて配置された、配線パターン２０を部分的に覆う樹脂層３０とを有する。樹脂層３０は、樹脂層３０を囲む最も小さい矩形４０の内側であって矩形４０に内接する円又は楕円よりも外側の角部領域４４内に、樹脂層３０の外周に至るように設けられた凹部３２を有する。半導体装置２は、複数の電極７２を有する半導体チップ７０を含む。半導体チップ７０は、それぞれの電極７２がいずれかの電気的接続部２２と対向するように配線基板１に搭載されてなる。半導体装置２は、配線基板１と半導体チップ７０との間に配置されて、両者を接着する接着層６２を含む。これによれば、配線基板１との密着性が高い接着層を有する、信頼性の高い半導体装置を提供することができる。そして、図６には、半導体装置２が実装された回路基板１０００を示す。また、半導体装置２を有する電子機器として、図７にはノート型パーソナルコンピュータ２０００を、図８には携帯電話３０００を、それぞれ示す。
（変形例）
図９に示す例では、配線基板は、樹脂層３５を含む。樹脂層３５は、樹脂層３５の外周に至るように設けられた凹部３６を有する。凹部３６は、図９に示すように、樹脂層３５を囲む最も小さい矩形の対角線上に設けられていてもよい。これによっても、上記の樹脂層３０と同様の効果を奏することができ、信頼性の高い半導体装置を製造することができる。
図１０に示す例では、配線基板は、樹脂層３７を含む。樹脂層３７は、樹脂層３７の外周に至るように設けられた凹部３８を有する。凹部３８は、図１０に示すように、樹脂層３７を囲む最も小さい矩形の対角線上に設けられていてもよい。そして、樹脂層３７は、矩形の中央領域に設けられた穴３９を有していてもよい。そして、凹部３８は、穴３９に連通していてもよい。穴３９は、貫通穴であってもよい。このとき、配線パターンは、穴３９を避けて設けられていてもよい。これによれば、特にベース基板１０の中央領域で、配線基板と接着層６２との密着性を高めることができる。そのため、接着層６２が剥離しにくい、信頼性の高い半導体装置を製造することが可能になる。ただし、穴３９は、凹部であってもよい。
図１１（Ａ）及び図１１（Ｂ）に示す例では、配線基板は、第２の樹脂層５６を含む。第２の樹脂層５６は、図１１（Ａ）に示すように、矩形の開口５７を有する。このとき、樹脂層３０は、開口５７の内側に配置されていてもよい。そして、第２の樹脂層５６は、図１１（Ａ）及び図１１（Ｂ）に示すように、開口５７に連通する第２の凹部５８を有する。このとき、接着シート６０を、第２の凹部５８と部分的にオーバーラップするように設けてもよい。これによると、第２の凹部５８を通して空気を排出することができる。そのため、配線基板との密着性が高くなるように樹脂層６２を形成することができ、信頼性の高い半導体装置を製造することが可能になる。第２の凹部５８は、図１１（Ａ）に示すように、溝状に延びる形状をなしていてもよい。また、第２の凹部５８は、図１１（Ａ）に示すように、開口５７の角部に連通するように形成されていてもよい。なお、図１１（Ｂ）は、図１１（Ａ）のXIB−XIB線断面の一部拡大図である。
（第２の実施の形態）
図１２（Ａ）〜図１６は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法について説明するための図である。
本実施の形態に係る半導体装置の製造方法は、図１２（Ａ）及び図１２（Ｂ）に示す、配線基板３を用意することを含む。なお、図１２（Ａ）は、配線基板３の平面形状を示す図である。また、図１２（Ｂ）は、図１２（Ａ）のXIIB−XIIB線断面図である。配線基板３は、ベース基板１０を含む。配線基板３は、ベース基板１０に形成された配線パターン２０を含む。配線基板３は、配線パターン２０を部分的に覆う樹脂層３０を含む。樹脂層３０は、樹脂層３０を囲む最も小さい矩形４０の内側であって矩形４０に内接する円又は楕円よりも外側の角部領域内に、樹脂層３０の外周に至るように設けられた凹部を有する。配線基板３は、樹脂層３０以外の樹脂層を有していなくてもよい。言い換えると、ベース基板１０における矩形４０よりも外側の領域には、樹脂層が形成されていなくてもよい。そして、配線基板３は、樹脂層３０よりも外側の領域に配置された、第２の電気的接続部２４を含んでいてもよい。第２の電気的接続部２４は、配線パターン２０の一部であってもよい。
本実施の形態に係る半導体装置の製造方法は、図１３に示すように、配線基板３に接着シート６０を設けることを含む。先に説明したように、配線基板３では、樹脂層３０よりも外側の領域に樹脂層が形成されていない。そのため、接着シート６０を設ける際に、接着シート６０と樹脂層３０との間から空気が抜けやすくなる。そのため、接着シート６０と樹脂層３０との間にボイドが残らないように接着シート６０を設けることができる。そのため、接着層６２を、樹脂層３０との間にボイドが発生しないように形成することができる。
本実施の形態に係る半導体装置の製造方法は、図１４に示すように、配線基板３に半導体チップ７０を搭載した後に、半導体チップ７０に第２の半導体チップ７１を搭載することを含んでいてもよい。第２の半導体チップ７１を、図１４に示すように、電極７３が設けられた面とは反対側の面が半導体チップ７０と対向するように搭載してもよい。第２の半導体チップ７１は、図１４に示すように、半導体チップ７０と同じ大きさをなしていてもよいが、これに限定されるものではない。
本実施の形態に係る半導体装置の製造方法は、図１５に示すように、電極７３と配線パターン２０の第２の電気的接続部２４とを電気的に接続するワイヤ８２を設けることを含んでいてもよい。ワイヤ８２を設ける方法は特に限定されず、既に公知となっているいずれかの方法を適用してもよい。
本実施の形態に係る半導体装置の製造方法は、図１６に示すように、半導体チップ７０，７１及びワイヤ８２を封止するモールド工程を含んでいてもよい。本工程によって、図１６に示す、モールド樹脂８４を形成してもよい。モールド樹脂８４によって、ワイヤ８２及び、配線パターン２０における樹脂層３０からの露出部を覆うことができるため、信頼性の高い半導体装置を提供することができる。そして、外部端子８０を形成する工程や、検査工程を経て、図１６に示す半導体装置４を製造してもよい。
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
図１（Ａ）〜図１（Ｃ）は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を説明するための図である。 図２は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を説明するための図である。 図３（Ａ）及び図３（Ｂ）は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を説明するための図である。 図４（Ａ）及び図４（Ｂ）は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を説明するための図である。 図５は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を説明するための図である。 図６は、本発明を適用した実施の形態に係る半導体装置が実装された回路基板を示す図である。 図７は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。 図８は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。 図９は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法の変形例を説明するための図である。 図１０は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法の変形例を説明するための図である。 図１１（Ａ)及び図１１（Ｂ）は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法の変形例を説明するための図である。 図１２（Ａ)及び図１２（Ｂ）は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を説明するための図である。 図１３は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を説明するための図である。 図１４は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を説明するための図である。 図１５は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を説明するための図である。 図１６は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を説明するための図である。
符号の説明
１０…ベース基板、 ２０…配線パターン、 ２２…電気的接続部、 ３０…樹脂層、 ３２…凹部、 ４０…矩形、 ４２…円、 ４４…角部領域、 ５０…第２の樹脂層、 ５２…開口、 ５４…溝部、 ６０…接着シート、 ６２…接着層、 ７０…半導体チップ、 ７２…電極

Claims (7)

  1. ベース基板と、
    前記ベース基板の半導体チップが接着シートを介して搭載される側の面に設けられ、前記半導体チップと電気的に接続される電気的接続部を有する配線パターンと、
    前記配線パターンを部分的に覆う第１の樹脂層と、
    矩形の開口を有する第２の樹脂層と、
    を含み、
    前記第１の樹脂層は、前記開口の内側に配置され、かつ、前記第１の樹脂層を囲む最も小さい矩形の内側であって前記矩形に内接する円又は楕円よりも外側の角部領域内に、前記第１の樹脂層の外周に至るように設けられた凹部を有し、前記凹部は、前記円又は楕円の内側に至るように設けられ、
    前記第２の樹脂層の前記開口は、前記ベース基板の面と平行に拡がり、前記第２の樹脂層は、前記開口に連通する溝部を有し、
    前記電気的接続部は、前記第１の樹脂層および前記第２の樹脂層から露出し、
    前記接着シートは、前記溝部と部分的にオーバーラップするように設けられる、配線基板。
  2. 請求項１において、
    前記溝部は、前記第２の樹脂層からなる第２の凹部である、配線基板。
  3. ベース基板と、前記ベース基板に設けられた、複数の電気的接続部を有する配線パターンと、前記電気的接続部を避けて配置された、前記配線パターンを部分的に覆う第１の樹脂層と、矩形の開口を有する第２の樹脂層と、を含む配線基板と、
    複数の電極を有し、それぞれの前記電極がいずれかの前記電気的接続部と対向し、かつ、電気的に接続するように前記配線基板に搭載された半導体チップと、
    前記配線基板と前記半導体チップとの間に配置されて、両者を接着する接着層と、
    を含み、
    前記第１の樹脂層は、前記開口の内側に配置され、かつ、前記第１の樹脂層を囲む最も小さい矩形の内側であって前記矩形に内接する円又は楕円よりも外側の角部領域内に、前記第１の樹脂層の外周に至るように設けられた凹部を有し、前記凹部は、前記円又は楕円の内側に至るように設けられ、
    前記第２の樹脂層の前記開口は、前記ベース基板の面と平行に拡がり、前記第２の樹脂層は、前記開口に連通する溝部を有し、
    前記電気的接続部は、前記樹脂層および前記第２の樹脂層から露出し、
    前記接着層は、前記溝部と部分的にオーバーラップするように設けられる、半導体装置。
  4. 請求項３において、
    前記溝部は、前記第２の樹脂層からなる第２の凹部である、半導体装置。
  5. ベース基板と、前記ベース基板に設けられた、複数の電気的接続部を有する配線パターンと、前記電気的接続部を避けて配置された、前記配線パターンを部分的に覆う第１の樹脂層と、矩形の開口を有する第２の樹脂層と、を含む配線基板を用意すること、
    前記配線基板に、接着シートを、前記第１の樹脂層を覆うように設けること、
    複数の電極を有する半導体チップを、それぞれの前記電極がいずれかの前記電気的接続部と対向するように前記配線基板に搭載して、前記電極と前記電気的接続部とを電気的に接続すること、及び、
    前記接着シートを利用して、前記配線基板と前記半導体チップとの間に、両者を接着する接着層を形成することを含み、
    前記第１の樹脂層は、前記開口の内側に配置され、かつ、前記第１の樹脂層を囲む最も小さい矩形の内側であって前記矩形に内接する円又は楕円よりも外側の角部領域内に、前記樹脂層の外周に至るように設けられた凹部を有し、前記凹部は、前記円又は楕円の内側に至るように設けられ、
    前記第２の樹脂層の前記開口は、前記ベース基板の面と平行に拡がり、前記第２の樹脂層は、前記開口に連通する溝部を有し、
    前記電気的接続部は、前記第１の樹脂層および前記第２の樹脂層から露出し、
    前記接着シートを、前記溝部と部分的にオーバーラップするように設ける、半導体装置の製造方法。
  6. 請求項５において、
    前記溝部は、前記第２の樹脂層からなる第２の凹部である、半導体装置の製造方法。
  7. 請求項５または６において、
    前記接着シートを設ける工程は、前記接着シートを前記配線基板に向かって押圧することを含む半導体装置の製造方法。
JP2004365629A 2004-12-17 2004-12-17 配線基板、半導体装置及びその製造方法 Expired - Fee Related JP4692720B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004365629A JP4692720B2 (ja) 2004-12-17 2004-12-17 配線基板、半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004365629A JP4692720B2 (ja) 2004-12-17 2004-12-17 配線基板、半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2006173435A JP2006173435A (ja) 2006-06-29
JP4692720B2 true JP4692720B2 (ja) 2011-06-01

Family

ID=36673836

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004365629A Expired - Fee Related JP4692720B2 (ja) 2004-12-17 2004-12-17 配線基板、半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP4692720B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4692719B2 (ja) * 2004-12-17 2011-06-01 セイコーエプソン株式会社 配線基板、半導体装置及びその製造方法
JP4577228B2 (ja) 2006-02-09 2010-11-10 セイコーエプソン株式会社 半導体装置および半導体装置の製造方法
JP4876618B2 (ja) 2006-02-21 2012-02-15 セイコーエプソン株式会社 半導体装置および半導体装置の製造方法
DE102014102917B4 (de) * 2013-03-05 2024-01-18 Flextronics Ap, Llc Bauteil mit Abzugsstrecken, Halbleiterbaugruppe mit Druckentlastungsstruktur und Verfahren zur Verhinderung von Druckaufbau in einer Halbleiterverpackung

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897313A (ja) * 1994-09-28 1996-04-12 Nec Corp マルチチップモジュール
JPH10233463A (ja) * 1997-01-27 1998-09-02 Toshiba Corp 半導体装置およびその製造方法
JP2001223241A (ja) * 2000-02-07 2001-08-17 Hitachi Ltd 半導体実装構造
JP2001230274A (ja) * 2000-02-14 2001-08-24 Fujitsu Ltd 実装基板及び実装方法
JP2006173434A (ja) * 2004-12-17 2006-06-29 Seiko Epson Corp 配線基板、半導体装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897313A (ja) * 1994-09-28 1996-04-12 Nec Corp マルチチップモジュール
JPH10233463A (ja) * 1997-01-27 1998-09-02 Toshiba Corp 半導体装置およびその製造方法
JP2001223241A (ja) * 2000-02-07 2001-08-17 Hitachi Ltd 半導体実装構造
JP2001230274A (ja) * 2000-02-14 2001-08-24 Fujitsu Ltd 実装基板及び実装方法
JP2006173434A (ja) * 2004-12-17 2006-06-29 Seiko Epson Corp 配線基板、半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2006173435A (ja) 2006-06-29

Similar Documents

Publication Publication Date Title
JP4058642B2 (ja) 半導体装置
JP3994262B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
WO2001026155A1 (fr) Dispositif a semi-conducteur, procede et dispositif permettant d'obtenir ce dernier, carte de circuit imprime et equipement electronique
US6521483B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
JP2001298115A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4645832B2 (ja) 半導体装置及びその製造方法
JP4692720B2 (ja) 配線基板、半導体装置及びその製造方法
JP4692719B2 (ja) 配線基板、半導体装置及びその製造方法
JP3693060B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2001015629A (ja) 半導体装置及びその製造方法
JP2010114221A (ja) 電子装置、及び電子装置の製造方法
JP4491380B2 (ja) 半導体装置の製造方法
JPWO2009096254A1 (ja) 半導体集積回路装置、半導体集積回路装置の実装構造および半導体集積回路装置の製造方法
JP2008109024A (ja) 半導体装置及び電子デバイス、並びに、電子デバイスの製造方法
JP4009872B2 (ja) 半導体装置の製造方法
JP2001189347A (ja) 半導体装置及びその製造方法、並びに電子装置
JP4364181B2 (ja) 半導体装置の製造方法
JP2004288815A (ja) 半導体装置及びその製造方法
JP3841135B2 (ja) 半導体装置、回路基板及び電子機器
JP3844079B2 (ja) 半導体装置の製造方法
JP4442426B2 (ja) 半導体装置及びその製造方法
JP4310631B2 (ja) 半導体装置、回路基板並びに電子機器
JP2006295043A (ja) 半導体装置及び電子モジュール、並びに、それらの製造方法
JP2004288814A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4720992B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100915

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110126

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110208

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140304

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees