JP4491380B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4491380B2
JP4491380B2 JP2005169340A JP2005169340A JP4491380B2 JP 4491380 B2 JP4491380 B2 JP 4491380B2 JP 2005169340 A JP2005169340 A JP 2005169340A JP 2005169340 A JP2005169340 A JP 2005169340A JP 4491380 B2 JP4491380 B2 JP 4491380B2
Authority
JP
Japan
Prior art keywords
wiring
base substrate
eutectic alloy
substrate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005169340A
Other languages
English (en)
Other versions
JP2006344780A (ja
Inventor
達大 漆戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005169340A priority Critical patent/JP4491380B2/ja
Priority to KR1020060048602A priority patent/KR100749592B1/ko
Priority to CNB2006100912385A priority patent/CN100499054C/zh
Priority to US11/423,027 priority patent/US7566977B2/en
Publication of JP2006344780A publication Critical patent/JP2006344780A/ja
Priority to US12/487,330 priority patent/US7811856B2/en
Application granted granted Critical
Publication of JP4491380B2 publication Critical patent/JP4491380B2/ja
Priority to US12/872,158 priority patent/US8102055B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/091—Locally and permanently deformed areas including dielectric material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Description

本発明は、半導体装置及びその製造方法に関する。
配線基板に半導体チップを搭載し、配線と電極とを接触させて電気的に接続させることが知られている。このときに、配線と電極とによって共晶合金を形成することが知られている。この、共晶合金が形成される領域を制御することができれば、信頼性の高い半導体装置を製造することができる。
本発明の目的は、信頼性の高い半導体装置及びその製造方法を提供することにある。
特開平５−３３５３０９号公報
（１）本発明に係る半導体装置の製造方法は、ベース基板と前記ベース基板上に形成された配線とを有する配線基板に、電極を有する半導体チップを搭載し、前記配線と前記電極とを加熱・加圧して共晶合金を形成することを含み、
前記共晶合金の一部が、前記配線と前記ベース基板との間に入り込むように、前記共晶合金を形成する。本発明によると、配線基板（ベース基板）上の狭い領域内に共晶合金を形成することができる。そのため、共晶合金によって、隣り合う２つの配線の絶縁抵抗が低下することを防止することができる。すなわち、この半導体装置の製造方法によると、電気的な信頼性の高い半導体装置を製造することができる。
（２）この半導体装置の製造方法において、
前記配線基板に前記半導体チップを搭載する工程で、前記配線の一部を前記ベース基板から剥離させて剥離部を形成し、
前記共晶合金を、前記剥離部と前記ベース基板との間に入り込むように形成してもよい。
（３）この半導体装置の製造方法において、
前記共晶合金を、前記配線と前記ベース基板との間における前記電極とオーバーラップする領域を避けて形成してもよい。
（４）本発明に係る半導体装置は、ベース基板と前記ベース基板上に形成された配線とを有する配線基板と、
電極を有し、前記電極が前記配線と対向するように前記配線基板に搭載された半導体チップと、
前記電極に接触するように形成された共晶合金と、
を含み、
前記共晶合金は、一部が、前記配線と前記ベース基板との間に配置されてなる。これによると、配線におけるベース基板と対向する面を、共晶合金と接触させることができる。そのため、共晶合金と配線との接触面積を広くすることができる。そして、共晶合金は、電極と接触するように形成されてなる。そのため、本発明によると、配線と電極とを、安定して電気的に接続させることができる。すなわち、本発明によると、電気的な接続信頼性の高い半導体装置を提供することができる。
（５）この半導体装置において、
前記共晶合金は、前記配線と前記ベース基板との間における前記電極とオーバーラップする領域を避けて形成されていてもよい。
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は以下の実施の形態に限定されるものではない。
図１〜図７は、本発明を適用した実施の形態に係る半導体装置の製造方法について説明するための図である。
本実施の形態に係る半導体装置の製造方法は、配線基板１０を用意することを含んでいてもよい。以下、図１及び図２を利用して、配線基板１０の構成について説明する。なお、図１は、配線基板１０の上視図であり、図２は、図１のII−II線断面の一部拡大図である。
配線基板１０は、ベース基板１２を有する。ベース基板１２の材料や構造は特に限定されず、既に公知となっているいずれかの基板を利用してもよい。ベース基板１２は、フレキシブル基板であってもよく、リジッド基板であってもよい。あるいは、ベース基板１２は、テープ基板であってもよい。ベース基板１２は、積層型の基板であってもよく、あるいは、単層の基板であってもよい。また、ベース基板１２の外形も特に限定されるものではない。また、ベース基板１２の材料についても特に限定されるものではない。ベース基板１２は、有機系又は無機系のいずれの材料で形成されていてもよく、これらの複合構造をなしていてもよい。ベース基板１２は、例えば、樹脂基板であってもよい。ベース基板１２として、例えばポリエチレンテレフタレート（ＰＥＴ）からなる基板又はフィルムを使用してもよい。あるいは、ベース基板１２としてポリイミド樹脂からなるフレキシブル基板を使用してもよい。フレキシブル基板としてFPC(Flexible Printed Circuit)や、TAB(Tape Automated Bonding)技術で使用されるテープを使用してもよい。また、無機系の材料から形成されたベース基板１２として、例えばセラミックス基板やガラス基板が挙げられる。有機系及び無機系の材料の複合構造として、例えばガラスエポキシ基板が挙げられる。ベース基板１２として、貫通穴（いわゆるデバイスホール）を有しない基板を利用してもよい。ただし、ベース基板１２は、図示しない貫通穴（デバイスホール）を有する基板であってもよい。
配線基板１０は配線１４を有する。配線１４は、ベース基板１２上に形成されてなる。配線１４は、ベース基板１２の表面に形成されていてもよい。配線１４は、ベース基板１２の表面に直接設けられていてもよい。あるいは、配線１４は、図示しない接着剤を介してベース基板１２に貼り付けられていてもよい。配線１４の構造は特に限定されるものではない。配線１４は、複数層で構成されていてもよい。例えば、配線１４は、コアパターン１６にめっき層１８が形成された構造をなしていてもよい。コアパターン１６は単一の金属層で形成されていてもよい。このとき、コアパターン１６は、銅によって形成されていてもよい。あるいは、コアパターン１６は、複数の金属層で形成されていてもよい。このとき、コアパターン１６は、例えば、銅（Ｃｕ）、クロム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チタンタングステン（Ｔｉ−Ｗ）のうちのいずれかが積層された構造をなしていてもよい。また、めっき層１８は、スズ層であってもよい。
配線１４（コアパターン１６）を形成する方法は特に限定されず、既に公知となっているいずれかの方法を適用してもよい。例えば、スパッタリングによってベース基板１２に第１の金属層を形成し、めっき工程によって、第１の金属層上に第２の金属層を形成し、その後、第１及び第２の金属層をパターニングすることによって、コアパターン１６を形成してもよい。これによると、二層のコアパターンが形成される。あるいは、ベース基板１２に銅箔を貼り付けて、その後、これをパターニングすることによって、コアパターン１６を形成してもよい。これらのコアパターン１６にめっき層１８を形成することによって、配線１４を形成してもよい。あるいは、ベース基板１２に第１の金属層を形成し、第１の金属層上にパターニングされたソルダレジストを形成し、めっき工程によって第１の金属層上に一層あるいは複数層の金属パターンを形成し、その後第１の金属層をパターニングすることによって、配線１４を形成してもよい。
配線基板１０は、ベース基板１２の内部を通る内部配線を有していてもよい（図示せず）。また、配線基板１０は、図示しない樹脂層を有していてもよい。樹脂層を、ソルダレジストと称してもよい。樹脂層は、配線１４を部分的に覆うように形成されていてもよい。
本実施の形態に係る半導体装置の製造方法は、半導体チップ２０を用意することを含んでいてもよい（図３（Ａ）参照）。半導体チップ２０には、集積回路２１が形成されていてもよい。集積回路２１の構成は特に限定されないが、例えば、トランジスタ等の能動素子や、抵抗、コイル、コンデンサ等の受動素子を含んでいてもよい。半導体チップ２０は、電極２５を有する。電極２５は、半導体チップ２０の内部と電気的に接続されていてもよい。あるいは、半導体チップ２０の内部と電気的に接続されていない電極を含めて、電極２５と称してもよい。電極２５の表面は、例えば、金によって形成されていてもよい。電極２５は、例えば、パッドと該パッド上に形成されたバンプとを含んでいてもよい。このとき、バンプは、金バンプであってもよい。あるいは、バンプは、ニッケルバンプに金メッキがなされた構造をなしていてもよい。さらに、半導体チップ２０は、図示しないパッシベーション膜を有してもよい。パッシベーション膜は、例えば、ＳｉＯ２、ＳｉＮ、ポリイミド樹脂等で形成してもよい。
本実施の形態に係る半導体装置の製造方法は、図３（Ａ）及び図３（Ｂ）に示すように、配線基板１０に半導体チップ２０を搭載し、配線１４と電極２５とを接触させ、さらにこれらを加熱・加圧して共晶合金３０を形成することを含む。本工程は、例えば、半導体チップ２０を配線基板１０の上方に配置して、配線１４と電極２５とがオーバーラップするように位置合わせし（図３（Ａ）参照）、半導体チップ２０を配線基板１０に向かって押圧して、半導体チップ２０を配線基板１０に搭載することを含んでいてもよい（図３（Ｂ）参照）。
本工程では、共晶合金３０を、一部が、ベース基板１２と配線１４との間に入り込むように形成する。配線基板１０に半導体チップ２０を搭載する際に、配線１４の一部をベース基板１２から剥離させて剥離部１５を形成し、共晶合金３０を、ベース基板１２と配線１４（剥離部１５）との間に入り込むように形成してもよい。以下、図４（Ａ）〜図４（Ｃ）を参照して、共晶合金３０が形成される過程の一例を説明する。なお、共晶合金３０は、例えば、金とスズとの共晶合金であってもよい。
はじめに、図４（Ａ）に示すように、半導体チップ２０の電極２５と配線基板１０の配線１４とを接触させる。そして、配線基板１０と半導体チップ２０とを押圧して、図４（Ｂ）に示すように、配線１４の一部を、ベース基板１２から剥離させる。配線１４におけるベース基板１２から剥離した部分を、剥離部１５と称してもよい。電極２５を配線１４上からベース基板１２に押し付けることによって、配線基板１０を変形させ（ベース基板１２を塑性変形させ）、配線１４の一部を剥離させてもよい。詳しくは、電極２５を配線基板１０に押し付けて、配線基板１０を変形させることによって、ベース基板１２と配線１４との境界に力を発生させて、ベース基板１２と配線１４とを剥離させてもよい。特に、ベース基板１２が樹脂基板である場合、ベース基板１２は、配線１４よりも大きく延びることができる。そのため、容易に、ベース基板１２から配線１４の一部を剥離させることができる。
そして、配線１４と電極２５とによって共晶合金３０を形成する。本実施の形態に係る半導体装置の製造方法では、共晶合金３０を、図４（Ｃ）に示すように、配線１４（剥離部１５）とベース基板１２との間に入り込むように形成する。このとき、共晶合金３０を、ベース基板１２と配線１４との間における電極２５とオーバーラップする領域を避けて形成してもよい。電極２５を配線基板１０に向かって押圧した状態で共晶合金３０を形成することで、ベース基板１２と配線１４との間における電極２５とオーバーラップする領域に入り込まないように、共晶合金３０を形成することができる。
なお、本工程では、配線１４における電極２５とオーバーラップする領域がベース基板１２から剥離しないように、半導体チップ２０を搭載してもよい。例えば、電極２５によって、配線１４をベース基板１２に向かって押圧することによって、電極２５とオーバーラップする領域で、ベース基板１２と配線１４とを圧接し、剥離を防止してもよい。そして、図４（Ｃ）及び図５に示すように、共晶合金３０を、配線１４とベース基板１２との間における電極２５とオーバーラップする領域を避けて形成してもよい。なお、図５は、図４（Ｃ）のＶ−Ｖ線断面図である。
本工程は、加熱環境下で行ってもよい。また、本工程は、配線基板１０及び半導体チップ２０の少なくとも一方に超音波振動を加えながら行ってもよい。これにより、効率よく共晶合金３０を形成することができるとともに、ベース基板１２と配線１４とを剥離させやすくなる。そのため、共晶合金３０を、確実に、ベース基板１２と配線１４との間に入り込むように形成することができる。
本実施の形態に係る半導体装置の製造方法は、図６に示すように、封止樹脂４０を形成することを含んでいてもよい。これにより、半導体チップ２０のエッジと配線１４（剥離部１５）及び共晶合金３０との間で、電気的なショートが発生することを防止することができる。そして、検査工程や打ち抜き工程をさらに経て、図７に示す、半導体装置１を形成してもよい。
先に説明したように、本実施の形態に係る半導体装置の製造方法では、共晶合金３０を、一部が、ベース基板１２と配線１４との間に入り込むように形成する。これによると、ベース基板１２の表面における共晶合金３０が形成される領域を小さくすることができる。すなわち、共晶合金３０の一部がベース基板１２と配線１４との間に入り込むため、ベース基板１２の表面に現れる共晶合金３０の量を少なくすることができる。そのため、共晶合金３０が、ベース基板１２の表面に沿って大きく拡がることを防止することができる。これにより、隣り合う配線間で、絶縁抵抗を確保することができる。すなわち、共晶合金３０を原因とする、電気的な信頼性の低下を防止することができる。また、共晶合金３０が、配線１４とベース基板１２との間に入り込むことから、共晶合金３０を、配線１４におけるベース基板１２と対向する面と接触させることができる。そのため、共晶合金３０と配線１４との接触面積が広く、電気的な信頼性の高い半導体装置を製造することができる。
本発明を適用した実施の形態に係る半導体装置１は、配線基板１０を含む。配線基板１０は、ベース基板１２とベース基板１２上に形成された配線１４とを有する。半導体装置１は、半導体チップ２０を含む。半導体チップ２０は、電極２５を有し、電極２５が配線１４と対向するように配線基板１０に搭載されてなる。配線基板１０は、電極２５に接触するように形成された共晶合金３０を含む。共晶合金３０は、一部が、ベース基板１２と配線１４との間に配置されてなる。これによると、共晶合金３０を、配線１４におけるベース基板１２と対向する面と接触させることができる。そのため、共晶合金３０が形成される領域を大きくすることなく、共晶合金３０と配線１４との接触面積を大きくすることができる。共晶合金３０と配線１４との接触面積が大きくなると、共晶合金３０と配線１４との電気的な接続信頼性が高くなる。そして、共晶合金３０は、電極２５と接触するように形成されてなる。そのため、共晶合金３０によると、配線１４と電極２５との電気的な接続信頼性を高めることができる。すなわち、半導体装置１によると、隣り合う配線１４間での絶縁抵抗が高く、かつ、配線１４と電極２５との電気的な接続信頼性が高い半導体装置を提供することができる。また、共晶合金３０が、部分的に、配線１４とベース基板１２との間に入り込んでいることから、共晶合金３０を、配線１４から外れにくくすることができる。
なお、半導体装置１では、共晶合金３０は、図４（Ｃ）及び図５に示すように、配線１４とベース基板１２との間における電極２５とオーバーラップする領域を避けて形成されていてもよい。
また、半導体装置１では、配線１４は、図８に示すように、配線１４が延びる方向と直交する平面で切断した断面が、ベース基板１２と非接触となる部分を有していてもよい。このとき、共晶合金３０は、配線１４の一部（剥離部１５の少なくとも一部）を囲むように形成されていてもよい。すなわち、配線１４は、共晶合金３０によって囲まれた部分を有していてもよい。なお、図８は、図４（Ｃ）のVIII−VIII線断面図である。
ただし、本実施の形態に係る半導体装置はこれに限られるものではない。配線１４は、図９に示すように、配線１４が延びる方向と直交する平面で切断した断面が、ベース基板１２と非接触となる部分を有しないように形成されていてもよい。言い換えると、配線１４は、図９に示すように、底辺の少なくとも一部がベース基板１２と接触する断面が連続する形状をなしていてもよい。例えば、配線１４が延びる方向と直交する平面で切断した断面の底部の中央部は、常に、ベース基板１２と接触していてもよい。そして、共晶合金３０は、配線１４の断面の底辺の端部とベース基板との間のみに入り込むように形成されていてもよい。
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
図１は、本発明を適用した実施の形態に係る半導体装置の製造方法について説明するための図である。 図２は、本発明を適用した実施の形態に係る半導体装置の製造方法について説明するための図である。 図３（Ａ）及び図３（Ｂ）は、本発明を適用した実施の形態に係る半導体装置の製造方法について説明するための図である。 図４（Ａ）〜図４（Ｃ）は、本発明を適用した実施の形態に係る半導体装置の製造方法について説明するための図である。 図５は、本発明を適用した実施の形態に係る半導体装置の製造方法について説明するための図である。 図６は、本発明を適用した実施の形態に係る半導体装置の製造方法について説明するための図である。 図７は、本発明を適用した実施の形態に係る半導体装置の製造方法について説明するための図である。 図８は、本発明を適用した実施の形態に係る半導体装置について説明するための図である。 図９は、本発明を適用した実施の形態の変形例に係る半導体装置について説明するための図である。
符号の説明
１０…配線基板、 １２…ベース基板、 １４…配線、 １５…剥離部、 １６…コアパターン、 １８…めっき層、 ２０…半導体チップ、 ２１…集積回路、 ２５…電極、 ３０…共晶合金、 ４０…封止樹脂

Claims (1)

  1. 変形可能なベース基板と前記ベース基板上に形成された配線とを有する配線基板に、電極を有する半導体チップを搭載し、前記配線と前記電極とを接触させ、加熱及び加圧して、共晶合金を形成することを含み、
    前記配線基板に前記半導体チップを搭載する工程中において、前記電極を前記配線基板に押し付けて、前記ベース基板を変形させることによって、前記配線の一部を前記ベース基板から剥離させて剥離部を形成し、
    前記電極を前記配線基板に押し付けた状態で、前記共晶合金の一部が、前記剥離部と前記ベース基板との間に入り込むように、前記共晶合金を形成する半導体装置の製造方法。
JP2005169340A 2005-06-09 2005-06-09 半導体装置の製造方法 Active JP4491380B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2005169340A JP4491380B2 (ja) 2005-06-09 2005-06-09 半導体装置の製造方法
KR1020060048602A KR100749592B1 (ko) 2005-06-09 2006-05-30 반도체 장치 및 그 제조방법
CNB2006100912385A CN100499054C (zh) 2005-06-09 2006-06-07 半导体装置及其制造方法
US11/423,027 US7566977B2 (en) 2005-06-09 2006-06-08 Semiconductor device and method for manufacturing the same
US12/487,330 US7811856B2 (en) 2005-06-09 2009-06-18 Semiconductor device and method for manufacturing the same
US12/872,158 US8102055B2 (en) 2005-06-09 2010-08-31 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005169340A JP4491380B2 (ja) 2005-06-09 2005-06-09 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006344780A JP2006344780A (ja) 2006-12-21
JP4491380B2 true JP4491380B2 (ja) 2010-06-30

Family

ID=37510192

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005169340A Active JP4491380B2 (ja) 2005-06-09 2005-06-09 半導体装置の製造方法

Country Status (4)

Country Link
US (3) US7566977B2 (ja)
JP (1) JP4491380B2 (ja)
KR (1) KR100749592B1 (ja)
CN (1) CN100499054C (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5708692B2 (ja) * 2013-03-28 2015-04-30 Tdk株式会社 電子デバイス用の接合構造及び電子デバイス
CN108149292A (zh) * 2016-12-02 2018-06-12 臻鼎科技股份有限公司 铜箔基板及其制作方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05335309A (ja) * 1992-05-27 1993-12-17 Matsushita Electric Ind Co Ltd 半導体装置
JP2002368038A (ja) 2001-06-07 2002-12-20 Fuji Electric Co Ltd フリップチップ実装方法
US7057294B2 (en) * 2001-07-13 2006-06-06 Rohm Co., Ltd. Semiconductor device
JP3915546B2 (ja) 2002-02-26 2007-05-16 セイコーエプソン株式会社 Ｃｏｆ用テープ、その製造方法、半導体装置及びその製造方法
JP2005203558A (ja) * 2004-01-15 2005-07-28 Seiko Epson Corp 半導体装置及びその製造方法
JP2005203598A (ja) 2004-01-16 2005-07-28 Seiko Epson Corp 半導体装置及びその製造方法
JP4146826B2 (ja) * 2004-09-14 2008-09-10 カシオマイクロニクス株式会社 配線基板及び半導体装置
US7420282B2 (en) * 2004-10-18 2008-09-02 Sharp Kabushiki Kaisha Connection structure for connecting semiconductor element and wiring board, and semiconductor device

Also Published As

Publication number Publication date
US8102055B2 (en) 2012-01-24
CN100499054C (zh) 2009-06-10
US7566977B2 (en) 2009-07-28
US20060281293A1 (en) 2006-12-14
KR100749592B1 (ko) 2007-08-14
US20100320615A1 (en) 2010-12-23
US20090258461A1 (en) 2009-10-15
KR20060128655A (ko) 2006-12-14
JP2006344780A (ja) 2006-12-21
US7811856B2 (en) 2010-10-12
CN1877803A (zh) 2006-12-13

Similar Documents

Publication Publication Date Title
US20090183911A1 (en) Wiring board and method of manufacturing the same
TW201815240A (zh) 元件埋入式電路板結構及其製造方法
JP2008181977A (ja) パッケージ、そのパッケージの製造方法、そのパッケージを用いた半導体装置、そのパッケージを用いた半導体装置の製造方法
JP4491380B2 (ja) 半導体装置の製造方法
US8062927B2 (en) Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same
JP4759041B2 (ja) 電子部品内蔵型多層基板
JP4638657B2 (ja) 電子部品内蔵型多層基板
JP3693060B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4010311B2 (ja) 半導体装置および半導体装置の製造方法
JP3801188B2 (ja) 半導体装置および半導体装置の製造方法
JP3951462B2 (ja) 電子部品実装体及びその製造方法
JP4692719B2 (ja) 配線基板、半導体装置及びその製造方法
JP4692720B2 (ja) 配線基板、半導体装置及びその製造方法
JP4009872B2 (ja) 半導体装置の製造方法
JP4364181B2 (ja) 半導体装置の製造方法
JP3889311B2 (ja) プリント配線板
JP3664171B2 (ja) 半導体装置の製造方法及び半導体装置の製造装置
JP7022784B2 (ja) 半導体装置
JP4110421B2 (ja) 半導体装置の製造方法
JP2010021392A (ja) 半導体装置及びその製造方法
JP3685196B2 (ja) 配線基板、半導体装置及びその製造方法並びに電子機器
JP2008028116A (ja) 電子デバイスの製造方法
JP2007258333A (ja) 配線基板及びその製造方法
JP2005020031A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2006108353A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080213

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080312

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080508

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080703

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100405

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4491380

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140409

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350