JP2005203598A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2005203598A
JP2005203598A JP2004009025A JP2004009025A JP2005203598A JP 2005203598 A JP2005203598 A JP 2005203598A JP 2004009025 A JP2004009025 A JP 2004009025A JP 2004009025 A JP2004009025 A JP 2004009025A JP 2005203598 A JP2005203598 A JP 2005203598A
Authority
JP
Japan
Prior art keywords
semiconductor device
resin
manufacturing
semiconductor chip
land
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004009025A
Other languages
English (en)
Inventor
Naoya Sato
直也 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004009025A priority Critical patent/JP2005203598A/ja
Publication of JP2005203598A publication Critical patent/JP2005203598A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】 信頼性の高い半導体装置及びその製造方法を提供することにある。
【解決手段】 半導体装置の製造方法は、配線基板10と半導体チップ20との間に樹脂40を設ける工程と、配線基板10に設けられた配線パターン12のランド14と半導体チップ20の電極22との間に配置されたはんだに、ランド14にメッキされた金15を拡散させて、ランド14と電極22とを電気的に接続する導電部32を、金の含有量が30重量%を超えるように形成する工程と、樹脂40を硬化させる工程とを含む。
【選択図】 図5

Description

本発明は、半導体装置及びその製造方法に関する。
配線パターンのランドと半導体チップの電極とを、はんだを利用して電気的に接続することが知られている。また、ランドと電極と間にはんだを含む合金を形成して、両者を電気的に接続することが知られている。このとき、フラックスを利用しないで、ランドと電極とを電気的に接続させることができれば、信頼性の高い半導体装置を容易に製造することができる。
本発明の目的は、信頼性の高い半導体装置及びその製造方法を提供することにある。
特開平8−125080号公報
(1)本発明に係る半導体装置の製造方法は、配線基板と半導体チップとの間に樹脂を設ける工程と、
前記配線基板に設けられた配線パターンのランドと前記半導体チップの電極との間に配置されたはんだに、前記ランドにメッキされた金を拡散させて、前記ランドと前記電極とを電気的に接続する導電部を、金の含有量が30重量%を超えるように形成する工程と、
前記樹脂を硬化させる工程と、
を含む。本発明によれば、導電部を、金の含有量が30重量%を超えるように形成する。これにより、はんだの濡れ性を確保することができるため、フラックスを使用せずに半導体装置を製造することが可能になる。また、樹脂を硬化させることによって、導電部の破断を防止することができるため、信頼性の高い半導体装置を製造することができる。
(2)この半導体装置の製造方法において、
前記樹脂を硬化させる工程を、前記導電部を形成する工程よりも先又は同時に行ってもよい。
(3)この半導体装置の製造方法において、
前記導電部を形成する工程を、フラックスを利用しないで行ってもよい。
(4)本発明に係る半導体装置は、複数のランドを含む配線パターンが設けられた配線基板と、
複数の電極を有し、前記電極が前記配線パターンと対向するように前記配線基板に搭載されてなる半導体チップと、
それぞれの前記ランドといずれか1つの前記電極とを電気的に接続する、金の含有量が30重量%を超える導電部と、
前記配線基板と前記半導体チップとの間に設けられた樹脂部と、
を有する。本発明によれば、樹脂部によって導電部の破断を防止することができるため、信頼性の高い半導体装置を製造することができる。
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は、以下の実施の形態に限定されるものではない。
図1〜図6は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。本実施の形態に係る半導体装置の製造方法は、配線基板10を用意することを含んでいてもよい。図1は、配線基板10について説明するための図である。配線基板10の材料は特に限定されるものではなく、有機系(例えばエポキシ基板)、無機系(例えばセラミック基板、ガラス基板)、又は、それらの複合構造(例えばガラスエポキシ基板)からなるものであってもよい。配線基板10は、リジッド基板であってもよく、このとき、配線基板10をインターポーザと称してもよい。あるいは、配線基板10は、ポリエステル基板やポリイミド基板などのフレキシブル基板であってもよい。また、配線基板10は、COF(Chip On Film)用の基板であってもよい。配線基板10は、単一の層からなる単層基板であってもよく、積層された複数の層を有する積層基板であってもよい。そして、配線基板10の形状や厚みについても、特に限定されるものではない。
配線基板10には、配線パターン12が設けられてなる(図1参照)。配線パターン12は、銅(Cu)、クローム(Cr)、チタン(Ti)、ニッケル(Ni)、チタンタングステン(Ti−W)、金(Au)、アルミニウム(Al)、ニッケルバナジウム(NiV)、タングステン(W)のうちのいずれかを積層して、あるいはいずれかの一層で形成してもよい。配線パターン12は、配線基板10の一方の面と他方の面とを電気的に接続するように形成されていてもよい。配線基板10として積層基板を用意した場合、配線パターン12は、各層間に設けられていてもよい。なお、配線パターン12の形成方法は特に限定されない。例えば、スパッタリング等によって配線パターン12を形成してもよいし、無電解メッキで配線パターン12を形成するアディティブ法を適用してもよい。配線パターン12は、複数のランド14を有する。図2は、配線基板10の断面の一部拡大図であり、ランド14(配線パターン12)を説明するための図である。ランド14は、半導体チップ20の電極22との電気的な接続に利用される部分である。そして、ランド14は金メッキされている。言い換えると、ランド14は、図2に示すように、金15によって被覆されている。ランド14を金メッキする方法は特に限定されず、既に公知となっているいずれかの方法を適用してもよい。金メッキの厚みについても、既に公知となっているいずれかの方法で制御してもよい。
本実施の形態に係る半導体装置の製造方法は、半導体チップ20を用意することを含んでもよい(図3参照)。半導体チップ20は、複数の電極22を有する。電極22は、半導体チップ20の内部と電気的に接続されていてもよい。電極22の材料は特に限定されず、既に公知となっているいずれかの材料を適用してもよい。また、電極22の構成についても特に限定されない。例えば、電極22は、複数の層から構成されていてもよい。このとき、電極22は、ニッケルからなる層を含んでいてもよい。また、電極22は、金からなる層を含んでいてもよい。半導体チップ20は、トランジスタやメモリ素子等からなる集積回路24を有していてもよく、電極22は、集積回路24と電気的に接続されていてもよい。
本実施の形態に係る半導体装置の製造方法は、図3及び図4に示すように、配線基板10に半導体チップ20を搭載することを含んでもよい。半導体チップ20は、配線パターン12のランド14と電極22とが対向するように搭載する。例えば、図3に示すように、半導体チップ20を、ボンディングツール52によって保持して、電極22が配線パターン12と対向するように位置合わせを行う。そして、図4に示すように、ボンディングツール52を配線基板10に向かって押し下げることによって、配線基板10に半導体チップ20を搭載してもよい。
本実施の形態に係る半導体装置の製造方法では、配線パターン12のランド14と半導体チップ20の電極22との間にはんだ30を配置する。はんだ30は、図3に示すように、あらかじめ電極22に設けておいてもよい。そして、半導体チップ20を配線基板に搭載することで、図4に示すように、ランド14と電極22との間にはんだ30を設けてもよい。
本実施の形態に係る半導体装置の製造方法は、配線基板10と半導体チップ20との間に樹脂40を設けることを含んでもよい。図3及び図4に示すように、配線基板10に樹脂40を設けた後に半導体チップ20を搭載してもよい。すなわち、半導体チップ20によって樹脂40を押し広げながら、半導体チップ20を搭載してもよい。これにより、図4に示すように、配線基板10と半導体チップ20との間に樹脂40を設けてもよい。なお、樹脂40を設ける方法はこれに限られるものではないが、樹脂40を設ける工程は、導電部32を形成する工程(後述する)よりも先に行ってもよい。本実施の形態に係る半導体装置の製造方法では、樹脂40として、図3に示すように、ペースト状の樹脂を利用してもよい。ただし、これとは別に、フィルム状の樹脂を利用してもよい(図示せず)。樹脂40の材料は特に限定されるものではなく、既に公知となっているいずれかの材料を利用してもよい。樹脂40は、導電粒子を含有しない樹脂(NCF又はNCP)であってもよい。
本実施の形態に係る半導体装置の製造方法は、はんだ30に金15を拡散させて、図5に示すように、ランド14と電極22とを電気的に接続する導電部32を形成することを含む。本実施の形態に係る半導体装置の製造方法では、導電部32を、金15の含有量が30重量%を超えるように形成する。すなわち、ランド14は、導電部32の金15の含有量が30重量%を超えるように、金メッキされているといえる。導電部32を形成する工程は、フラックスを利用しないで行ってもよい。本実施の形態に係る半導体装置の製造方法では、導電部32を、金の含有量が30重量%を超えるように形成する。言い換えると、ランド14は、導電部32の金の含有量が30重量%を超えるようにメッキされてなる。そのため、フラックスを利用しなくても、はんだ30の濡れ性を確保することができる。すなわち、フラックスを利用しなくても、ランド14と電極22とを電気的に接続する導電部32を形成することができる。そのため、信頼性の高い半導体装置を容易に製造することができる。特に、電極22のピッチあるいはランド14のピッチが狭いときでも、信頼性の高い半導体装置を容易に製造することができる。なお、電極22が金からなる層を有する場合、導電部32を、電極22に形成された金を拡散させて形成してもよい。導電部32を形成する工程は、ヒータ54(図3参照)によって半導体チップ20を介してはんだ30を加熱することを含んでもよい。
本実施の形態に係る半導体装置の製造方法は、樹脂40を硬化させることを含む。樹脂40を硬化させて、樹脂部42を形成してもよい(図5参照)。一般的に、はんだに金が拡散した合金は、金の含有量が30重量%を超えると、強度が低下する。本実施の形態に係る半導体装置の製造方法では、樹脂40を硬化させて樹脂部42を形成することから、導電部32の強度が小さい場合でも、樹脂部42によって、導電部32が破壊されることを防止することができる。そのため、信頼性の高い半導体装置を製造することができる。本実施の形態に係る半導体装置の製造方法では、樹脂40を硬化させる工程を、導電部32を形成する工程と同時に行ってもよい。樹脂40として熱硬化性の樹脂を利用する場合、ヒータ54(図3参照)によって半導体チップ20を加熱して、これによって、樹脂40を硬化させる工程と、導電部32を形成する工程とを同時に行ってもよい。あるいは、樹脂40を硬化させる工程を、導電部32を形成する工程よりも前に行ってもよい。
まとめると、本発明を適用した実施の形態に係る半導体装置の製造方法は、配線基板10に設けられた配線パターン12のランド14と半導体チップ20の電極22との間に配置されたはんだ30に、ランド14にメッキされた金15を拡散させて、ランド14と電極22とを電気的に接続する導電部32を形成することを含んでもよい。半導体装置の製造方法は、配線基板10と半導体チップ20との間に設けられた樹脂40を硬化させることを含んでもよい。ランド14は、導電部32の金の含有量が30重量%を超えるように金メッキされていてもよい。配線基板10と半導体チップ20との間に樹脂40を設ける工程を、導電部32を形成する工程よりも先に行ってもよい。そして、外部端子50を設ける工程や、検査工程、打ち抜き工程などを経て、図6に示す半導体装置1を形成してもよい。半導体装置1は、複数のランド14を含む配線パターン12が形成された配線基板10を有する。半導体装置1は、複数の電極22を有し、電極22が配線パターン12と対向するように配線基板10に搭載されてなる半導体チップ20を有する。半導体装置1は、ランド14と電極22とを電気的に接続する、金の含有量が30重量%を超える導電部32を有する。半導体装置1は、配線基板10と半導体チップ20との間に設けられた樹脂部42を有する。そして、図7には、半導体装置1が実装された回路基板1000を示す。半導体装置1を有する電子機器として、図8にノート型パーソナルコンピュータ2000を、図9に携帯電話3000を、それぞれ示す。
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
図1は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。 図2は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。 図3は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。 図4は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。 図5は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。 図6は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。 図7は、本発明を適用した実施の形態に係る半導体装置が実装された回路基板を示す図である。 図8は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。 図9は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。
符号の説明
10 配線基板、 12 配線パターン、 14 ランド、 20 半導体チップ、 22 電極、 30 はんだ、 32 導電部、 40 樹脂、 42 樹脂部

Claims (4)

  1. 配線基板と半導体チップとの間に樹脂を設ける工程と、
    前記配線基板に設けられた配線パターンのランドと前記半導体チップの電極との間に配置されたはんだに、前記ランドにメッキされた金を拡散させて、前記ランドと前記電極とを電気的に接続する導電部を、金の含有量が30重量%を超えるように形成する工程と、
    前記樹脂を硬化させる工程と、
    を含む半導体装置の製造方法。
  2. 請求項1記載の半導体装置の製造方法において、
    前記樹脂を硬化させる工程を、前記導電部を形成する工程よりも先又は同時に行う半導体装置の製造方法。
  3. 請求項1又は請求項2記載の半導体装置の製造方法において、
    前記導電部を形成する工程を、フラックスを利用しないで行う半導体装置の製造方法。
  4. 複数のランドを含む配線パターンが設けられた配線基板と、
    複数の電極を有し、前記電極が前記配線パターンと対向するように前記配線基板に搭載されてなる半導体チップと、
    それぞれの前記ランドといずれか1つの前記電極とを電気的に接続する、金の含有量が30重量%を超える導電部と、
    前記配線基板と前記半導体チップとの間に設けられた樹脂部と、
    を有する半導体装置。
JP2004009025A 2004-01-16 2004-01-16 半導体装置及びその製造方法 Withdrawn JP2005203598A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004009025A JP2005203598A (ja) 2004-01-16 2004-01-16 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004009025A JP2005203598A (ja) 2004-01-16 2004-01-16 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2005203598A true JP2005203598A (ja) 2005-07-28

Family

ID=34822183

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004009025A Withdrawn JP2005203598A (ja) 2004-01-16 2004-01-16 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2005203598A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7566977B2 (en) 2005-06-09 2009-07-28 Seiko Epson Corporation Semiconductor device and method for manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7566977B2 (en) 2005-06-09 2009-07-28 Seiko Epson Corporation Semiconductor device and method for manufacturing the same
US7811856B2 (en) 2005-06-09 2010-10-12 Seiko Epson Corporation Semiconductor device and method for manufacturing the same
US8102055B2 (en) 2005-06-09 2012-01-24 Seiko Epson Corporation Semiconductor device

Similar Documents

Publication Publication Date Title
TWI331797B (en) Surface structure of a packaging substrate and a fabricating method thereof
US9392698B2 (en) Chip-embedded printed circuit board and semiconductor package using the PCB, and manufacturing method of the PCB
US20150098204A1 (en) Printed wiring board, method for manufacturing printed wiring board and package-on-package
JP2004343030A (ja) 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
JP2005045013A (ja) 回路モジュールとその製造方法
JP2006294650A (ja) 電子部品の実装方法
US8785789B2 (en) Printed circuit board and method for manufacturing the same
US20160143137A1 (en) Printed circuit board and method of manufacturing the same, and electronic component module
US9674952B1 (en) Method of making copper pillar with solder cap
JP2001257232A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP5868274B2 (ja) 配線基板およびそれを用いた電子装置
JP6083130B2 (ja) 補強板付きフレキシブル配線板
JP2001223243A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005311293A (ja) 半導体チップ、半導体装置、半導体装置の製造方法及び電子機器
JP3693060B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
TW200929467A (en) Packaging substrate structure
JP2005129752A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH10335528A (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP4029255B2 (ja) 接着部材
US7413935B2 (en) Semiconductor device and method of fabricating the same
TW200840429A (en) Circuit board structure having buffer layer and method for fabricating the same
JP2005203598A (ja) 半導体装置及びその製造方法
JP6856444B2 (ja) 配線基板、配線基板の製造方法
JP2004266271A (ja) 電子部品の実装体及びその製造方法
KR20160032524A (ko) 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050929

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070606

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070803