JP2005129752A - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents

半導体装置及びその製造方法、回路基板並びに電子機器 Download PDF

Info

Publication number
JP2005129752A
JP2005129752A JP2003364199A JP2003364199A JP2005129752A JP 2005129752 A JP2005129752 A JP 2005129752A JP 2003364199 A JP2003364199 A JP 2003364199A JP 2003364199 A JP2003364199 A JP 2003364199A JP 2005129752 A JP2005129752 A JP 2005129752A
Authority
JP
Japan
Prior art keywords
semiconductor device
spacer
manufacturing
wiring
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003364199A
Other languages
English (en)
Inventor
Shingo Horii
真吾 堀井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003364199A priority Critical patent/JP2005129752A/ja
Priority to US10/968,851 priority patent/US7235885B2/en
Publication of JP2005129752A publication Critical patent/JP2005129752A/ja
Priority to US11/764,684 priority patent/US20070235881A1/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】 信頼性の高い半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
【解決手段】 半導体装置は、配線パターン１２を有する配線基板１０と、配線基板１０の第１の面１４に搭載されて配線パターン１２と電気的に接続された半導体チップ２０と、配線基板１０の第２の面１６に設けられた、内部に配線パターン１２と電気的に接続された電子部品４０を有するスペーサ３０と、第２の面１６に設けられて配線パターン１２と電気的に接続された外部端子５０とを有する。
【選択図】 図１

Description

本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
配線基板の一方の面に半導体チップが搭載されていて、他方の面に外部端子を有する半導体装置が知られている。この半導体装置を実装するときに、外部端子の高さを一定にすることができれば、実装後の半導体装置の信頼性を高めることができる。
本発明の目的は、信頼性の高い半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
特開平１０−８４０１１号公報
（１）本発明に係る半導体装置は、配線パターンを有する配線基板と、
集積回路を有し、前記配線基板の第１の面に搭載されて前記配線パターンと電気的に接続された半導体チップと、
前記配線基板の第２の面に設けられた、内部に前記配線パターンと電気的に接続された電子部品を有するスペーサと、
前記第２の面に設けられて前記配線パターンと電気的に接続された外部端子と、
を有する。本発明によれば、配線基板の第２の面にはスペーサと外部端子とが設けられてなる。半導体装置を、配線基板の第２の面が回路基板と対向するように搭載すれば、スペーサによって、配線基板と回路基板との距離が制限される。そのため、スペーサと同じ面に設けられた外部端子の高さを一定に保つことが可能となる。また、電子部品がスペーサの内部に配置されるため、スペーサによって、電子部品の位置ずれや脱落を防止することが可能となる。これにより、信頼性の高い半導体装置を提供することができる。
（２）この半導体装置において、
前記スペーサにおける前記配線基板と対向する面とは反対側の面には凹部が形成されていてもよい。
（３）この半導体装置において、
前記凹部は、前記電子部品とオーバーラップする領域を避けて配置されていてもよい。
（４）この半導体装置において、
前記外部端子の高さは、前記スペーサの高さよりも高くてもよい。これにより、回路基板との電気的な接続信頼性の高い半導体装置を提供することができる。
（５）本発明に係る回路基板には、上記半導体装置が実装されてなる。
（６）本発明に係る電子機器は、上記半導体装置を有する。
（７）本発明に係る半導体装置の製造方法は、第１の面に半導体チップが搭載されてなり、第２の面に電子部品が搭載されてなる配線基板を用意すること、及び、
前記第２の面に、前記電子部品を封止するスペーサを形成することを含む。本発明によれば、配線基板の第２の面にはスペーサが形成される。そのため、回路基板等に実装される際に、配線基板と回路基板との距離を一定以上に保つことが可能な、信頼性の高い半導体装置を製造することができる。また、電子部品がスペーサによって封止されるため、電子部品のずれや脱落を防止することが可能な、信頼性の高い半導体装置を製造することができる。
（８）この半導体装置の製造方法において、
前記スペーサを、前記配線基板と対向する面とは反対側の面に凹部を有するように形成してもよい。
（９）この半導体装置の製造方法において、
前記スペーサを、前記凹部が前記電子部品とオーバーラップする領域を避けて配置されるように形成してもよい。
（１０）この半導体装置の製造方法において、
前記第２の面に、外部端子を設けることをさらに含んでもよい。
（１１）この半導体装置の製造方法において、
前記外部端子を、その高さが前記スペーサの高さよりも高くなるように形成してもよい。
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は、以下の実施の形態に限定されるものではない。
図１は、本発明を適用した実施の形態に係る半導体装置について説明するための図である。なお、図１は、本発明を適用した実施の形態に係る半導体装置の断面図である。
本実施の形態に係る半導体装置は、配線基板１０を有する。配線基板１０の材料は特に限定されるものではなく、有機系（例えばエポキシ基板）、無機系（例えばセラミック基板、ガラス基板）、又は、それらの複合構造（例えばガラスエポキシ基板）からなるものであってもよい。配線基板１０は、リジッド基板であってもよく、このとき、配線基板１０をインターポーザと称してもよい。あるいは、配線基板１０は、ポリエステル基板やポリイミド基板などのフレキシブル基板であってもよい。また、配線基板１０は、COF（Chip On Film）用の基板であってもよい。配線基板１０は、単一の層からなる単層基板であってもよく、積層された複数の層を有する積層基板であってもよい。そして、配線基板１０の形状や厚みについても、特に限定されるものではない。
配線基板１０は、図１に示すように、配線パターン１２を有する。配線パターン１２は、銅（Ｃｕ）、クローム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チタンタングステン（Ｔｉ−Ｗ）、金（Ａｕ）、アルミニウム（Ａｌ）、ニッケルバナジウム（ＮｉＶ）、タングステン（Ｗ）のうちのいずれかを積層して、あるいはいずれかの一層で形成してもよい。配線パターン１２は、配線基板１０の一方の面と他方の面とを電気的に接続するように形成されていてもよい。例えば、図１に示すように、配線パターン１２は、パッド１３，１５，１７を有していてもよい。このとき、パッド１３は配線基板１０の一方の面に設けられたパッドであり、パッド１５，１７は配線基板１０の他の一方の面に設けられたパッドである。そして、パッド１３とパッド１５，１７とを電気的に接続することで、配線基板１０の両面の電気的な接続を図ってもよい。配線基板１０として積層基板を用意した場合、配線パターン１２は、各層間に設けられていてもよい。なお、配線パターン１２の形成方法は特に限定されない。例えば、スパッタリング等によって配線パターン１２を形成してもよいし、無電解メッキで配線パターン１２を形成するアディティブ法を適用してもよい。配線パターン１２は、ハンダ、スズ、金、ニッケル等でメッキされていてもよい。
本実施の形態に係る半導体装置は、半導体チップ２０を有する。半導体チップ２０は、トランジスタやメモリ素子等からなる集積回路２２を有する。半導体チップ２０は、配線基板１０の第１の面１４に搭載されてなる。言い換えると、配線基板１０における半導体チップ２０が搭載された面を第１の面１４と称してもよい。半導体チップ２０は、配線パターン１２と電気的に接続されてなる。例えば、図１に示すように、半導体チップ２０は電極２４を有してもよく、電極２４によって、半導体チップ２０と配線パターン１２とを電気的に接続してもよい。図１に示すように、電極２４と配線パターン１２のパッド１３とを対向させて、これらを電気的に接続してもよい。なお、パッド１３は、配線基板１０の第１の面に設けられたパッドである。このとき、樹脂部２６によって、半導体チップ２０を配線基板１０に固着してもよい。ただし、本実施の形態に係る半導体装置では、半導体チップ２０の搭載形態はこれに限られるものではない。
本実施の形態に係る半導体装置は、スペーサ３０を有する。スペーサ３０は、配線基板１０の第２の面１６に設けられてなる。詳しくは、スペーサ３０は、配線基板１０の半導体チップ２０が搭載された面（第１の面１４）とは反対側の面に設けられてなる。なお、スペーサ３０の材料は特に限定されるものではなく、例えば樹脂によって形成されていてもよい。スペーサ３０は、図１に示すように、第２の面１６に１つのみ形成されていてもよい。そして、スペーサ３０は、内部に配線パターン１２と電気的に接続された電子部品４０を有する。電子部品４０は、例えば、半田によって配線パターン１２と電気的に接続されていてもよい。図１に示すように、電子部品４０は、パッド１５を利用して配線パターン１２と電気的に接続してもよい。なお、パッド１５は、配線基板１０の第２の面１６上に設けられたパッドである。電子部品４０は特に限定されないが、チップ部品（例えばチップコンデンサやチップコイル）であってもよい。
本実施の形態に係る半導体装置は、外部端子５０を有する。外部端子５０は、配線基板１０の第２の面１６に設けられてなる。そして、外部端子５０は、配線パターン１２と電気的に接続されてなる。外部端子５０は、図１に示すように、パッド１７上に設けられて配線パターン１２と電気的に接続されていてもよい。外部端子５０は、例えばハンダボールであってもよい。外部端子５０の高さは、スペーサ３０の高さよりも高くなっていてもよい。これにより、半導体装置を回路基板（マザーボード等）に搭載する際に外部端子５０と回路基板の配線等とを接触させることができるため、両者を電気的に接続することが容易となる。なお、スペーサ３０の高さとは、スペーサ３０の配線基板１０の第２の面１６からの高さを指してもよい。また、外部端子５０の高さとは、外部端子５０の配線基板１０の第２の面１６からの高さを指してもよい。
本実施の形態に係る半導体装置１は、以上のように構成されてなる。先に説明したように、半導体装置１は、配線基板１０の第２の面１６に設けられたスペーサ３０を有する。そのため、半導体装置１を、第２の面１６が回路基板と対向するように搭載すれば、スペーサ３０によって、配線基板１０と回路基板との距離を制限することができる。そして、外部端子５０はスペーサ３０と同じ面に設けられているため、実装後の外部端子５０の高さのばらつきを小さくすることができる（図２参照）。外部端子５０の高さのばらつきが小さくなれば、それぞれの外部端子５０にかかる力のばらつきが小さくなる。そのため、実装後に特定の外部端子５０に大きな力がかかることを防止することができ、半導体装置の信頼性を高めることができる。図２には、半導体装置１が実装された回路基板１０００を示す。図２に示すように、半導体装置１は、スペーサ３０が回路基板１０００と接触するように実装してもよい。詳しくは、スペーサ３０の配線基板１０と対向する面とは反対側の面が回路基板１０００と接触するように、半導体装置１を実装してもよい。これにより、実装後の外部端子５０を設計通りの高さとすることができるため、半導体装置の信頼性を高めることができる。また、スペーサ３０は、先に説明したように、内部に電子部品４０を有する。言い換えると、電子部品４０は、スペーサ３０によって封止されてなる。そのため、電子部品４０の脱落や位置ずれを防止することができる。
そして、本発明を適用した実施の形態に係る半導体装置を有する電子機器として、図３にはノート型パーソナルコンピュータ２０００を、図４には携帯電話３０００を、それぞれ示す。
以下、本発明を適用した実施の形態に係る半導体装置の製造方法について説明する。図５〜図７は、本発明を適用した実施の形態に係る半導体装置の製造方法について説明するための図である。
本実施の形態に係る半導体装置の製造方法は、配線基板１０を用意することを含む。配線基板１０の第１の面１４には半導体チップ２０が搭載されてなる。配線基板１０の第２の面１６には電子部品４０が搭載されてなる。半導体チップ２０及び電子部品４０の搭載方法は特に限定されるものではなく、既に公知となっているいずれかの方法を適用してもよい。このとき、半導体チップ２０及び電子部品４０を、配線パターン１２と電気的に接続してもよい。例えば、図５に示すように、配線基板１０の第１の面１４に樹脂ペーストを設けた後に、パッド１３と電極２４とが対向するように半導体チップ２０を搭載してもよい。そして、樹脂ペーストを硬化させることで、配線基板１０に半導体チップ２０を搭載してもよい。その後、配線基板１０の第２の面１６に電子部品４０を搭載してもよい。図６に示すように、電子部品４０をパッド１５上に搭載してもよい。
本実施の形態に係る半導体装置の製造方法は、第２の面１６に、電子部品４０を封止するスペーサ３０を形成することを含む。スペーサ３０を形成する方法は特に限定されるものではない。例えば、スペーサ３０はモールディング工程によって形成してもよい。詳しくは、図７に示すように、配線基板１０にモールド金型６０をセットした後に、キャビティ６２に樹脂ペースト３２を充填して、これを硬化させることでスペーサ３０を形成してもよい。あるいは、ポッティング工程によって、スペーサ３０を形成してもよい。詳しくは、配線基板１０の第２の面１６に樹脂ペーストを滴下した後に、これを硬化させることによってスペーサ３０を形成してもよい。このとき、レベリング工程によって、スペーサ３０の高さを制御し、あるいはスペーサ３０の上端面を平坦面としてもよい。なお、スペーサ３０の材料（樹脂ペースト３２）は特に限られるものではない。
本実施の形態に係る半導体装置の製造方法は、第２の面１６に、外部端子５０を設けることを含んでもよい。外部端子５０は、配線パターン１２と電気的に接続されるように設けてもよい。外部端子５０はパッド１７上に設けてもよい（図１参照）。このとき、外部端子５０を、その高さがスペーサ３０の高さよりも高くなるように形成してもよい。そして、検査工程やマーキング工程を経て、図１に示す半導体装置１を製造してもよい。
（変形例）
以下、本発明を適用した実施の形態に係る半導体装置の変形例について説明する。なお、以下の変形例でも、既に説明した内容を可能な限り適用するものとする。
図８に示す例では、半導体装置はスペーサ３４を有する。スペーサ３４は凹部３６を有する。詳しくは、スペーサ３４における配線基板１０と対向する面とは反対側の面には凹部３６が形成されてなる。スペーサ３４によっても、スペーサ３０と同様の効果を発揮することができる。また、スペーサ３４の材料の使用量を減らすことができ、半導体装置の製造コストを低廉に抑えることができる。このとき、図８に示すように、凹部３６は、電子部品４０とオーバーラップする領域を避けて配置されていてもよい。スペーサ３４を形成する工程は、ポッティング工程を含んでいてもよい。すなわち、図９に示すように、配線基板１０の第２の面１６に樹脂ペースト３５を滴下してもよい。そして、これを硬化させる工程やレベリングする工程を経て、スペーサ３４を形成してもよい。このとき、配線基板１０に滴下する樹脂ペースト３５の量を調整することで、凹部３６を有するスペーサ３４を形成してもよい。
図１０に示す例では、配線基板１０の第２の面１６には、複数のスペーサ３８が設けられてなる。これによれば、それぞれのスペーサ３８を小さくすることができる。詳しくは、ひとつのスペーサによってすべての電子部品４０を封止する必要がなくなるので、それぞれのスペーサ３８を小さくすることができる。そのため、スペーサ３８の配置の自由度が高くなる。なお、それぞれのスペーサ３８は、内部に電子部品４０を有する。図１０に示すように、それぞれのスペーサ３８は、内部に電子部品４０を１つのみ有してもよい。あるいは、それぞれのスペーサ３８は、内部に複数の電子部品４０を有していてもよい（図示せず）。スペーサ３８は、例えば、それぞれの電子部品４０をモールド封止することによって形成してもよい。
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
図１は、本発明を適用した実施の形態に係る半導体装置を示す図である。 図２は、本発明を適用した実施の形態に係る半導体装置が実装された回路基板を示す図である。 図３は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。 図４は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。 図５は、本発明を適用した実施の形態に係る半導体装置の製造方法を示す図である。 図６は、本発明を適用した実施の形態に係る半導体装置の製造方法を示す図である。 図７は、本発明を適用した実施の形態に係る半導体装置の製造方法を示す図である。 図８は、本発明を適用した実施の形態に係る半導体装置の変形例を説明するための図である。 図９は、本発明を適用した実施の形態に係る半導体装置の変形例を説明するための図である。 図１０は、本発明を適用した実施の形態に係る半導体装置の変形例を説明するための図である。
符号の説明
１０ 配線基板、 １２ 配線パターン、 １４ 第１の面、 １６ 第２の面、 ２０ 半導体チップ、 ２２ 集積回路、 ３０ スペーサ、 ３４ スペーサ、 ３６ 凹部、 ３８ スペーサ、 ４０ 電子部品、 ５０ 外部端子

Claims (11)

  1. 配線パターンを有する配線基板と、
    集積回路を有し、前記配線基板の第１の面に搭載されて前記配線パターンと電気的に接続された半導体チップと、
    前記配線基板の第２の面に設けられた、内部に前記配線パターンと電気的に接続された電子部品を有するスペーサと、
    前記第２の面に設けられて前記配線パターンと電気的に接続された外部端子と、
    を有する半導体装置。
  2. 請求項１記載の半導体装置において、
    前記スペーサにおける前記配線基板と対向する面とは反対側の面には凹部が形成されてなる半導体装置。
  3. 請求項２記載の半導体装置において、
    前記凹部は、前記電子部品とオーバーラップする領域を避けて配置されてなる半導体装置。
  4. 請求項１から請求項３のいずれかに記載の半導体装置において、
    前記外部端子の高さは、前記スペーサの高さよりも高い半導体装置。
  5. 請求項１から請求項４のいずれかに記載の半導体装置が実装された回路基板。
  6. 請求項１から請求項４のいずれかに記載の半導体装置を有する電子機器。
  7. 第１の面に半導体チップが搭載されてなり、第２の面に電子部品が搭載されてなる配線基板を用意すること、及び、
    前記第２の面に、前記電子部品を封止するスペーサを形成することを含む半導体装置の製造方法。
  8. 請求項７記載の半導体装置の製造方法において、
    前記スペーサを、前記配線基板と対向する面とは反対側の面に凹部を有するように形成する半導体装置の製造方法。
  9. 請求項８記載の半導体装置の製造方法において、
    前記スペーサを、前記凹部が前記電子部品とオーバーラップする領域を避けて配置されるように形成する半導体装置の製造方法。
  10. 請求項７から請求項９のいずれかに記載の半導体装置の製造方法において、
    前記第２の面に、外部端子を設けることをさらに含む半導体装置の製造方法。
  11. 請求項１０記載の半導体装置の製造方法において、
    前記外部端子を、その高さが前記スペーサの高さよりも高くなるように形成する半導体装置の製造方法。
JP2003364199A 2003-10-24 2003-10-24 半導体装置及びその製造方法、回路基板並びに電子機器 Withdrawn JP2005129752A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003364199A JP2005129752A (ja) 2003-10-24 2003-10-24 半導体装置及びその製造方法、回路基板並びに電子機器
US10/968,851 US7235885B2 (en) 2003-10-24 2004-10-19 Semiconductor device and method of manufacturing the same, circuit board and electronic device
US11/764,684 US20070235881A1 (en) 2003-10-24 2007-06-18 Semiconductor Device and Method of Manufacturing the Same, Circuit Board and Electronic Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003364199A JP2005129752A (ja) 2003-10-24 2003-10-24 半導体装置及びその製造方法、回路基板並びに電子機器

Publications (1)

Publication Number Publication Date
JP2005129752A true JP2005129752A (ja) 2005-05-19

Family

ID=34587178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003364199A Withdrawn JP2005129752A (ja) 2003-10-24 2003-10-24 半導体装置及びその製造方法、回路基板並びに電子機器

Country Status (2)

Country Link
US (2) US7235885B2 (ja)
JP (1) JP2005129752A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010007820A1 (ja) * 2008-07-14 2010-01-21 日本電気株式会社 基板間スペーサ及びその製造方法並びにこの基板間スペーサを備えた半導体装置
JP2015185615A (ja) * 2014-03-20 2015-10-22 株式会社東芝 半導体装置および電子回路装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005332896A (ja) * 2004-05-19 2005-12-02 Oki Electric Ind Co Ltd 半導体装置、チップサイズパッケージ、半導体装置の製造方法、及びチップサイズパッケージの製造方法
JP2007004775A (ja) * 2005-05-23 2007-01-11 Toshiba Corp 半導体メモリカード
JP2006344824A (ja) * 2005-06-09 2006-12-21 Nec Electronics Corp 半導体装置および半導体装置の製造方法
DE102006001767B4 (de) * 2006-01-12 2009-04-30 Infineon Technologies Ag Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
JP5947647B2 (ja) * 2012-07-25 2016-07-06 株式会社日本マイクロニクス プローブカード、及び検査装置
TWI533769B (zh) * 2014-07-24 2016-05-11 矽品精密工業股份有限公司 封裝結構及其製法
JP2016192513A (ja) * 2015-03-31 2016-11-10 株式会社沖データ 半導体装置、半導体素子アレイ装置、及び画像形成装置
US10304800B2 (en) * 2017-06-23 2019-05-28 Taiwan Semiconductor Manufacturing Company Ltd. Packaging with substrates connected by conductive bumps

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1084011A (ja) 1996-09-06 1998-03-31 Hitachi Ltd 半導体装置及びこの製造方法並びにその実装方法
US6525414B2 (en) * 1997-09-16 2003-02-25 Matsushita Electric Industrial Co., Ltd. Semiconductor device including a wiring board and semiconductor elements mounted thereon
TW417839U (en) * 1999-07-30 2001-01-01 Shen Ming Tung Stacked memory module structure and multi-layered stacked memory module structure using the same
JP2001156212A (ja) * 1999-09-16 2001-06-08 Nec Corp 樹脂封止型半導体装置及びその製造方法
JP3414333B2 (ja) 1999-10-01 2003-06-09 日本電気株式会社 コンデンサ実装構造および方法
EP1146573A4 (en) * 1999-11-01 2004-12-22 Matsushita Electric Ind Co Ltd SEMICONDUCTORS AND THEIR PRODUCTION
JP3798597B2 (ja) 1999-11-30 2006-07-19 富士通株式会社 半導体装置
JP2001339043A (ja) * 2000-05-30 2001-12-07 Mitsubishi Electric Corp 半導体装置及びそれを用いた半導体モジュール
JP2002353398A (ja) * 2001-05-25 2002-12-06 Nec Kyushu Ltd 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010007820A1 (ja) * 2008-07-14 2010-01-21 日本電気株式会社 基板間スペーサ及びその製造方法並びにこの基板間スペーサを備えた半導体装置
JP2015185615A (ja) * 2014-03-20 2015-10-22 株式会社東芝 半導体装置および電子回路装置

Also Published As

Publication number Publication date
US20050110155A1 (en) 2005-05-26
US7235885B2 (en) 2007-06-26
US20070235881A1 (en) 2007-10-11

Similar Documents

Publication Publication Date Title
US20070235881A1 (en) Semiconductor Device and Method of Manufacturing the Same, Circuit Board and Electronic Device
JP2007318076A (ja) Ｓｉｐモジュール
JP2006060128A (ja) 半導体装置
JP2018093013A (ja) 無線モジュール及び無線モジュールの製造方法
JP2001298115A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3835556B2 (ja) 半導体装置の製造方法及び半導体装置の製造装置
US20030183944A1 (en) Semiconductor device and manufacturing method for the same, circuit board, and electronic device
US20110286188A1 (en) Multilayer printed circuit board using flexible interconnect structure, and method of making same
WO2006100738A1 (ja) 半導体装置及びその製造方法
US11322472B2 (en) Module
JP2018201248A (ja) 無線モジュール
JP3693057B2 (ja) 半導体装置の製造方法
JP3729266B2 (ja) 半導体装置の製造方法
US10157860B2 (en) Component stiffener architectures for microelectronic package structures
US11264366B2 (en) Module
JP4417974B2 (ja) 積層型半導体装置の製造方法
US7413935B2 (en) Semiconductor device and method of fabricating the same
JP2005167072A (ja) 半導体装置およびその製造方法
JP2005019814A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2001250842A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3841135B2 (ja) 半導体装置、回路基板及び電子機器
JP2004288815A (ja) 半導体装置及びその製造方法
JP2001127245A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2007234683A (ja) 半導体装置およびその製造方法
JP2006156558A (ja) 多数個取り配線基板、電子部品収納用パッケージおよび電子装置

Legal Events

Date Code Title Description
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20050218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050308

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20050428