JP3835556B2 - 半導体装置の製造方法及び半導体装置の製造装置 - Google Patents

半導体装置の製造方法及び半導体装置の製造装置 Download PDF

Info

Publication number
JP3835556B2
JP3835556B2 JP2003366081A JP2003366081A JP3835556B2 JP 3835556 B2 JP3835556 B2 JP 3835556B2 JP 2003366081 A JP2003366081 A JP 2003366081A JP 2003366081 A JP2003366081 A JP 2003366081A JP 3835556 B2 JP3835556 B2 JP 3835556B2
Authority
JP
Japan
Prior art keywords
semiconductor device
resin
manufacturing
semiconductor chip
bonding tool
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003366081A
Other languages
English (en)
Other versions
JP2005129847A (ja
Inventor
義春 尾形
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003366081A priority Critical patent/JP3835556B2/ja
Priority to CNB2004100850286A priority patent/CN100352023C/zh
Priority to US10/973,991 priority patent/US7179687B2/en
Publication of JP2005129847A publication Critical patent/JP2005129847A/ja
Application granted granted Critical
Publication of JP3835556B2 publication Critical patent/JP3835556B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75302—Shape
    • H01L2224/75303—Shape of the pressing surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Description

本発明は半導体装置の製造方法及び半導体装置の製造装置に関する。
配線基板と半導体チップとを樹脂によって固着させることが知られている。そして、樹脂を半導体チップの側面に至るように形成すれば、半導体装置の信頼性を高めることができる。このとき、半導体チップの側面に配置された樹脂の大きさを制御することができれば、半導体装置を所定の大きさに形成することができ、実装性の高い半導体装置を製造することができる。
本発明の目的は、信頼性及び実装性の高い半導体装置及びその製造方法並びに半導体装置の製造装置を提供することにある。
特開２０００−１７４０３９号公報
（１）本発明に係る半導体装置の製造方法は、凹部を有するボンディングツールを、前記凹部内に半導体チップが配置された状態で配線基板に向かって押し下げて、前記凹部の底面によって前記半導体チップを押圧して前記半導体チップと前記配線基板との間に設けられた樹脂を流動させて、前記凹部内における前記半導体チップの側方空間に前記樹脂を充填させること、及び、
前記樹脂を硬化させることを含む。本発明によれば、半導体チップの側方に至るように樹脂部が形成される。そのため、配線基板と半導体チップとを強固に固着することができる。また、本発明によれば、ボンディングツールの凹部によって、樹脂部の形状を制御することができる。そのため、設計通りの大きさの半導体装置を製造することができる。すなわち、本発明によれば、信頼性及び実装性に優れた半導体装置を製造することができる。
（２）この半導体装置の製造方法において、
前記ボンディングツールの前記凹部の周囲の部分を、前記配線基板と非接触としてもよい。これによれば、樹脂をボンディングツールの凹部外に排出させることができるため、樹脂を過剰に設けた場合であっても、設計通りの大きさの半導体装置を製造することができる。
（３）この半導体装置の製造方法において、
前記ボンディングツールの前記凹部の前記底面には凸部が形成されてなり、
前記凸部の突出面によって前記半導体チップを押圧して、前記凹部内における前記半導体チップ及び前記凸部の側方空間に前記樹脂を充填させてもよい。
（４）この半導体装置の製造方法において、
前記樹脂を流動させる工程を、前記樹脂を加熱しながら行ってもよい。これによれば、樹脂をボンディングツールの凹部内に充填させやすくなるため、半導体装置の製造効率を高めることができる。
（５）この半導体装置の製造方法において、
前記樹脂は熱硬化性樹脂であってもよい。
（６）この半導体装置の製造方法において、
前記半導体チップ及び前記樹脂と前記ボンディングツールとの間に、前記樹脂付着防止用のシートを介在させてもよい。これによれば、ボンディングツールに樹脂が付着することを防止することができるため、１つのボンディングツールを連続的に利用することができ、半導体装置の製造効率を高めることができる。
（７）この半導体装置の製造方法において、
前記樹脂を硬化させる工程を、前記ボンディングツールを押し下げた状態で行ってもよい。これによれば、樹脂部の外形を設計通りに形成することができるため、信頼性及び実装性に優れた半導体装置を製造することができる。
（８）本発明に係る半導体装置は、上記方法によって製造されてなる。
（９）本発明に係る半導体装置の製造装置は、凹部を有するボンディングツールと、
前記ボンディングツールを上下させるアクチュエータと、
を含み、
前記凹部内に半導体チップが配置された状態で、前記アクチュエータによって前記ボンディングツールを配線基板に向かって押し下げて、前記凹部の底面によって前記半導体チップを押圧して前記半導体チップと前記配線基板との間に設けられた樹脂を流動させて、前記凹部内における前記半導体チップの側方空間に前記樹脂を充填させる。本発明によれば、半導体チップの側方に至るように樹脂部を形成することができる。そのため、配線基板と半導体チップとを強固に固着させることができる。また、本発明によれば、ボンディングツールの凹部によって、樹脂部の形状を制御することができる。そのため、設計通りの大きさの半導体装置を製造することができる。すなわち、本発明によれば、信頼性及び実装性に優れた半導体装置を製造することができる。
（１０）この半導体装置の製造装置において、
前記アクチュエータは、前記ボンディングツールを、前記凹部の周囲の部分が前記配線基板と非接触となるように駆動してもよい。これによれば、樹脂をボンディングツールの凹部外に排出させることができるため、樹脂を過剰に設けた場合であっても、設計通りの大きさの半導体装置を製造することができる。
（１１）この半導体装置の製造装置において、
前記ボンディングツールの前記凹部の前記底面には凸部が形成されてなり、
前記凸部の突出面によって前記半導体チップを押圧して、前記凹部内における前記半導体チップ及び前記凸部の側方空間に前記樹脂を充填させてもよい。
（１２）この半導体装置の製造装置において、
ヒーターをさらに含んでもよい。
（１３）この半導体装置の製造装置において、
前記半導体チップ及び前記樹脂と前記ボンディングツールとの間に介在する、前記樹脂付着防止用のシートをさらに含んでもよい。これによれば、１つのボンディングツールを連続的に利用することができるため、半導体装置の製造効率を高めることができる。
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は、以下の実施の形態に限定されるものではない。
図１〜図６は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。本実施の形態に係る半導体装置の製造方法は、凹部１２を有するボンディングツール１０を、凹部１２内に半導体チップ２０が配置された状態で配線基板３０に向かって押し下げて、凹部１２の底面１４によって半導体チップ２０を押圧して半導体チップ２０と配線基板３０との間に設けられた樹脂４０を流動させて、凹部１２内における半導体チップ２０の側方空間に樹脂４０を充填させることを含む（図４参照）。以下、この工程について説明する。
本工程は、配線基板３０を用意することを含んでいてもよい（図１参照）。配線基板３０の材料は特に限定されるものではなく、有機系（例えばエポキシ基板）、無機系（例えばセラミック基板、ガラス基板）、又は、それらの複合構造（例えばガラスエポキシ基板）からなるものであってもよい。配線基板３０は、リジッド基板であってもよく、このとき、配線基板３０をインターポーザと称してもよい。あるいは、配線基板３０は、ポリエステル基板やポリイミド基板などのフレキシブル基板であってもよい。また、配線基板３０は、COF（Chip On Film）用の基板であってもよい。配線基板３０は、単一の層からなる単層基板であってもよく、積層された複数の層を有する積層基板であってもよい。そして、配線基板３０の形状や厚みについても、特に限定されるものではない。
配線基板３０は、配線パターン３２を有する（図１参照）。配線パターン３２は、銅（Ｃｕ）、クローム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チタンタングステン（Ｔｉ−Ｗ）、金（Ａｕ）、アルミニウム（Ａｌ）、ニッケルバナジウム（ＮｉＶ）、タングステン（Ｗ）のうちのいずれかを積層して、あるいはいずれかの一層で形成してもよい。配線パターン３２は、配線基板３０の一方の面と他方の面とを電気的に接続するように形成されていてもよい。例えば、図１に示すように、配線パターン３２は、パッド３３，３５を有していてもよい。このとき、パッド３３は配線基板３０の一方の面に設けられたパッドであり、パッド３５は配線基板３０の他の面に設けられたパッドである。そして、パッド３３とパッド３５とを電気的に接続することで、配線基板３０の両面の電気的な接続を図ってもよい。なお、このとき、パッド３３，３５を含めて配線パターン３２と称してもよい。配線基板３０として積層基板を用意した場合、配線パターン３２は、各層間に設けられていてもよい。なお、配線パターン３２の形成方法は特に限定されない。例えば、スパッタリング等によって配線パターン３２を形成してもよいし、無電解メッキで配線パターン３２を形成するアディティブ法を適用してもよい。配線パターン３２は、ハンダ、スズ、金、ニッケル等でメッキされていてもよい。
本工程は、配線基板３０に樹脂４０を設けることを含んでもよい（図１参照）。樹脂４０は、フィルム状で設けてもよく、ペースト状で設けてもよい。また、樹脂４０の材料は特に限定されるものではない。図１に示すように、樹脂４０として、導電粒子４２を含有する異方性導電フィルム（ＡＣＦ）を利用してもよい。ただし、これとは別に、導電粒子を含有する異方性導電ペースト（ＡＣＰ）や、導電粒子を含有しない樹脂（ＮＣＦ又はＮＣＰ）を利用してもよい（図示せず）。
本工程は、配線基板３０に半導体チップ２０を搭載することを含んでもよい（図１参照）。このとき、半導体チップ２０は、樹脂４０の上から搭載してもよい。半導体チップ２０は電極２２を有する。電極２２は、半導体チップ２０の内部と電気的に接続されていてもよい。半導体チップ２０は、トランジスタやメモリ素子等からなる集積回路２４を有していてもよく、電極２２は、集積回路２４と電気的に接続されていてもよい。半導体チップ２０は、図１に示すように、電極２２が配線基板３０（パッド３３）と対向するように搭載してもよい。
本工程は、図２に示すように、凹部１２を有するボンディングツール１０を用意することを含んでもよい。本工程は、図３に示すように、ボンディングツール１０を、凹部１２内に半導体チップ２０が配置されるように位置合わせをすることを含んでもよい。そして、ボンディングツール１０を、凹部１２内に半導体チップ２０が配置された状態で配線基板３０に向かって押し下げる。そして、ボンディングツール１０の凹部１２の底面１４によって半導体チップ２０を押圧して半導体チップ２０と配線基板３０との間に設けられた樹脂４０を流動させる。そして、図４に示すように、凹部１２内における半導体チップ２０の側方空間に樹脂４０を充填させる。詳しくは、樹脂４０は、半導体チップ２０によって押圧されて外方向に拡がるが、ボンディングツール１０の凹部１２によってその拡がりが制限され、凹部１２内に充填される。これにより、樹脂４０は、凹部１２内における半導体チップ２０の側方空間に充填される。アクチュエータ５０によって、ボンディングツール１０を駆動してもよい。
本工程は、樹脂４０を加熱しながら行ってもよい。一般的に、樹脂は温度を上げると流動性が高まる。そのため、本工程を、樹脂４０を加熱しながら行えば、樹脂４０は流動しやすくなり、凹部１２内における半導体チップ２０の側方空間に樹脂４０を充填させることが容易となる。これにより、半導体装置の製造効率を高めることができる。ヒーターによって、樹脂４０を加熱してもよい。図３及び図４に示すように、ヒーター５２によってボンディングツール１０を加熱して、間接的に樹脂４０を加熱してもよい。ただし、これとは別に、直接樹脂４０を加熱してもよい。
本工程では、図３及び図４に示すように、半導体チップ２０及び樹脂４０とボンディングツール１０との間に、シート５４を介在させてもよい。シート５４は、樹脂４０の付着を防止する機能を有する。シート５４により、ボンディングツール１０に樹脂４０が付着することを防止することができる。そのため、１つのボンディングツール１０によって連続的に半導体装置を製造することができ、半導体装置の製造効率を高めることができる。なお、シート５４として、例えばテフロン（登録商標）により形成されたシートを利用してもよい。
本工程では、図３及び図４に示すように、半導体チップ２０のボンディングツール１０と対向する面の全面を、凹部１２の底面１４（あるいはシート５４）と接触させてもよい。これにより、樹脂４０が半導体チップ２０の上面に付着することを防止することができる。そのため、配線装置の高さを制御することができ、また、外観不良をなくすることができる。
本工程では、図４に示すように、ボンディングツール１０の凹部１２の周囲の部分１３を、配線基板３０と非接触としてもよい。これによると、樹脂４０を過剰に設けた場合であっても、樹脂４０を、ボンディングツール１０の凹部１２外に排出させることができる。そのため、樹脂４０の量を厳密に制御する必要がなくなるため、効率よく半導体装置を製造することができる。
なお、本工程では、半導体チップ２０の電極２２と配線パターン３２（パッド３３）とを対向させて電気的に接続してもよい（図４参照）。このとき、電極２２とパッド３３との間に導電粒子４２を介在させて、両者を電気的に接続してもよい。また、図３及び図４に示すように、配線基板３０を支持台５６にセットした状態で、本工程を行ってもよい。
本実施の形態に係る半導体装置の製造方法は、樹脂４０を硬化させることを含む。図５に示すように、樹脂４０を硬化させて樹脂部４１を形成してもよい。樹脂部４１によって、配線基板３０と半導体チップ２０とを固着させることができる。本実施の形態に係る半導体装置の製造方法によれば、図４に示すように、樹脂部４１は、半導体チップ２０とオーバーラップする第１の部分４４と、半導体チップ２０の周囲に配置された第２の部分４６とを有する形状となる。これにより、配線基板３０と半導体チップ２０とを強固に固着させることができ、信頼性の高い半導体装置を製造することができる。樹脂４０を硬化させる工程は、ボンディングツール１０を押し下げた状態で行ってもよい（図４参照）。これにより、樹脂部４１を、ボンディングツール１０の凹部１２に沿った形状とすることができる。すなわち、ボンディングツール１０の凹部１２の形状を決めることによって、樹脂部４１を設計通りの形状に形成することができる。そのため、配線基板３０と半導体チップ２０との接合強度を維持することができ、かつ、最も小さい外形をなす樹脂部４１を形成することができる。すなわち、信頼性及び実装性に優れた半導体装置を製造することができる。なお、樹脂４０を硬化させる方法は特に限られず、樹脂４０の特性に合わせた方法を選択してもよい。例えば、樹脂４０は熱硬化性樹脂であってもよく、このとき、樹脂４０を加熱処理して硬化させてもよい。なお、先に説明したように、一般的に樹脂は加熱すると流動性が高くなる。そのため、樹脂４０として熱硬化性樹脂を利用した場合、半導体チップ２０を押圧する工程から樹脂４０を加熱すれば、ボンディングツール１０の凹部１２内に樹脂４０を充填しやすくなるだけでなく、その後、容易に樹脂４０を硬化させることができるため、効率よく半導体装置を製造することができる。
最後に、パッド３５に外部端子３７を設ける工程や検査工程、あるいは配線基板３０を切り分ける工程などを経て、半導体装置を製造してもよい。なお、図６には、本実施の形態に係る半導体装置の製造方法によって製造された半導体装置１を示す。また、図７には、半導体装置１が実装された配線基板１０００を示す。そして、本発明を適用した実施の形態に係る半導体装置の製造方法によって製造された半導体装置を有する電子機器として、図８にノート型パーソナルコンピュータ２０００を、図９に携帯電話を、それぞれ示す。
以上に説明した半導体装置の製造工程を、凹部１２を有するボンディングツール１０を含む半導体装置の製造装置を利用して行ってもよい。半導体装置の製造装置は、ボンディングツール１０の上下移動を行うアクチュエータ５０を含む。アクチュエータ５０は、ボンディングツール１０を、凹部１２の周囲の部分１３が配線基板３０と非接触となるように駆動してもよい。半導体装置の製造装置は、ヒーター５２をさらに含んでいてもよい。ヒーター５２によって、樹脂４０を加熱してもよい。ヒーター５２は、樹脂４０を直接加熱してもよいが、例えばボンディングツール１０を加熱することで、間接的に樹脂４０を加熱してもよい（図３及び図４参照）。半導体装置の製造装置は、シート５４をさらに含んでいてもよい。シート５４は、半導体チップ２０及び樹脂４０とボンディングツール１０との間に介在する。シート５４は、樹脂４０の付着を防止する機能を有する。そして、半導体装置の製造装置は、支持台５６をさらに含んでいてもよい。かかる半導体装置の製造装置を利用することで、信頼性及び実装性に優れた半導体装置を、効率よく製造することができる。
なお、本発明を適用した実施の形態に係る半導体装置の製造方法は、これに限られるものではなく、種々の変形例が可能である。例えば、図１０に示すように、半導体装置の製造方法は、ボンディングツール６０を用意することを含んでもよい。ボンディングツール６０は、凹部６２を有する。ボンディングツール６０の凹部６２の底面には凸部６４が形成されてなる。そして、半導体装置の製造方法は、凹部６２内に半導体チップ２０が配置された状態でボンディングツール６０を押し下げて、凸部６４の突出面６５によって半導体チップ２０を押圧することを含む。そして、図１１に示すように、凹部６２内における半導体チップ２０及び凸部６４の側方空間に樹脂４０を充填させる。半導体装置の製造方法は、図１２に示すように、樹脂４０を硬化させて樹脂部７０を形成することを含む。本変形例に係る半導体装置の製造方法によれば、樹脂部７０は、半導体チップ２０における配線基板３０と対向する面とは反対側の面よりも高い位置に至るように形成される。そのため、半導体チップ２０上に接着剤を設ける場合等に、その液だれを防止することができる。すなわち、積層構造に適した半導体装置を製造することができる。例えば、図１３に示すように、半導体チップ２０上に半導体チップ２１を搭載して、積層型の半導体装置を製造してもよい。なお、図１１に示すように、突出面６５は、半導体チップ２０の平面形状よりも小さくてもよい。これによれば、図１２に示すように、樹脂部７０は、半導体チップ２０における配線基板３０と対向する面とは反対側の面の周縁部に至るように形成される。そのため、半導体チップ２０と配線基板３０とを、より強固に接合させることができ、信頼性の高い半導体装置を製造することができる。ただし、これとは別に、突出面は、半導体チップ２０の平面形状よりも大きくてもよい（図示せず）。
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
図１は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。 図２は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。 図３は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。 図４は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。 図５は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。 図６は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。 図７は、本発明を適用した実施の形態に係る半導体装置が実装された回路基板を示す図である。 図８は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。 図９は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。 図１０は、本発明を適用した実施の形態の変形例に係る半導体装置の製造方法を説明するための図である。 図１１は、本発明を適用した実施の形態の変形例に係る半導体装置の製造方法を説明するための図である。 図１２は、本発明を適用した実施の形態の変形例に係る半導体装置の製造方法を説明するための図である。 図１３は、本発明を適用した実施の形態の変形例に係る半導体装置の製造方法を説明するための図である。
符号の説明
１０ ボンディングツール、 １２ 凹部、 １３ 凹部の周囲の部分、 １４ 底面、 ２０ 半導体チップ、 ３０ 配線基板、 ４０ 樹脂、 ４１ 樹脂部、 ５０ アクチュエータ、 ５２ ヒーター、 ５４ シート、 ５６ 支持台、 ６０ ボンディングツール、 ６２ 凹部、 ６４ 凸部、 ６５ 突出部、 ７０ 樹脂部

Claims (10)

  1. 凹部を有するボンディングツールを、前記凹部内に半導体チップが配置された状態で配線基板に向かって押し下げて、前記凹部の底面によって前記半導体チップを押圧して前記半導体チップと前記配線基板との間に設けられた樹脂を流動させて、前記凹部内における前記半導体チップの側方空間に前記樹脂を充填させること、及び、
    前記樹脂を硬化させることを含み、
    前記ボンディングツールの前記凹部の前記底面には凸部が形成されてなり、
    前記凹部内における前記半導体チップの側方空間に前記樹脂を充填させる工程では、
    前記凸部の突出面によって前記半導体チップを押圧して、前記凹部内における前記半導体チップ及び前記凸部の側方空間に前記樹脂を充填させる半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、
    前記ボンディングツールの前記凹部の周囲の部分を、前記配線基板と非接触とする半導体装置の製造方法。
  3. 請求項１又は請求項２記載の半導体装置の製造方法において、
    前記樹脂を流動させる工程を、前記樹脂を加熱しながら行う半導体装置の製造方法。
  4. 請求項１から請求項３のいずれかに記載の半導体装置の製造方法において、
    前記樹脂は熱硬化性樹脂である半導体装置の製造方法。
  5. 請求項１から請求項４のいずれかに記載の半導体装置の製造方法において、
    前記半導体チップ及び前記樹脂と前記ボンディングツールとの間に、前記樹脂付着防止用のシートを介在させる半導体装置の製造方法。
  6. 請求項１から請求項５のいずれかに記載の半導体装置の製造方法において、
    前記樹脂を硬化させる工程を、前記ボンディングツールを押し下げた状態で行う半導体装置の製造方法。
  7. 凹部を有するボンディングツールと、
    前記ボンディングツールを上下させるアクチュエータと、
    を含み、
    前記ボンディングツールの前記凹部の底面には凸部が形成されてなり、
    前記凹部内に半導体チップが配置された状態で、前記アクチュエータによって前記ボンディングツールを配線基板に向かって押し下げて、前記凹部の前記底面に形成された前記凸部の突出面によって前記半導体チップを押圧して前記半導体チップと前記配線基板との間に設けられた樹脂を流動させて、前記凹部内における前記半導体チップ及び前記凸部の側方空間に前記樹脂を充填させる半導体装置の製造装置。
  8. 請求項７記載の半導体装置の製造装置において、
    前記アクチュエータは、前記ボンディングツールを、前記凹部の周囲の部分が前記配線基板と非接触となるように駆動する半導体装置の製造装置。
  9. 請求項７又は請求項８記載の半導体装置の製造装置において、
    ヒーターをさらに含む半導体装置の製造装置。
  10. 請求項７から請求項９のいずれかに記載の半導体装置の製造装置において、
    前記半導体チップ及び前記樹脂と前記ボンディングツールとの間に介在する、前記樹脂付着防止用のシートをさらに含む半導体装置の製造装置。
JP2003366081A 2003-10-27 2003-10-27 半導体装置の製造方法及び半導体装置の製造装置 Expired - Fee Related JP3835556B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003366081A JP3835556B2 (ja) 2003-10-27 2003-10-27 半導体装置の製造方法及び半導体装置の製造装置
CNB2004100850286A CN100352023C (zh) 2003-10-27 2004-10-13 半导体装置的制造方法以及半导体装置的制造装置
US10/973,991 US7179687B2 (en) 2003-10-27 2004-10-26 Semiconductor device and its manufacturing method, and semiconductor device manufacturing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003366081A JP3835556B2 (ja) 2003-10-27 2003-10-27 半導体装置の製造方法及び半導体装置の製造装置

Publications (2)

Publication Number Publication Date
JP2005129847A JP2005129847A (ja) 2005-05-19
JP3835556B2 true JP3835556B2 (ja) 2006-10-18

Family

ID=34587189

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003366081A Expired - Fee Related JP3835556B2 (ja) 2003-10-27 2003-10-27 半導体装置の製造方法及び半導体装置の製造装置

Country Status (3)

Country Link
US (1) US7179687B2 (ja)
JP (1) JP3835556B2 (ja)
CN (1) CN100352023C (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070020812A1 (en) * 2005-07-20 2007-01-25 Phoenix Precision Technology Corp. Circuit board structure integrated with semiconductor chip and method of fabricating the same
CN100414336C (zh) * 2006-01-12 2008-08-27 群光电子股份有限公司 镜头座的防止溢胶结构
JP4577228B2 (ja) 2006-02-09 2010-11-10 セイコーエプソン株式会社 半導体装置および半導体装置の製造方法
JP4876618B2 (ja) 2006-02-21 2012-02-15 セイコーエプソン株式会社 半導体装置および半導体装置の製造方法
CN101983419B (zh) * 2008-04-04 2012-08-08 索尼化学&信息部件株式会社 半导体装置及其制造方法
JP5349189B2 (ja) * 2009-07-28 2013-11-20 新光電気工業株式会社 電子部品装置の製造方法及び治具
KR101163222B1 (ko) * 2010-09-13 2012-07-06 에스케이하이닉스 주식회사 반도체 패키지 및 그 제조방법
KR101198540B1 (ko) 2011-05-13 2012-11-09 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
CN104916553A (zh) * 2014-03-11 2015-09-16 东莞高伟光学电子有限公司 将半导体器件或元件焊接到基板上的方法和装置
JP6432041B2 (ja) * 2015-02-27 2018-12-05 パナソニックＩｐマネジメント株式会社 電子部品の製造方法および電子部品
US9949380B2 (en) * 2015-02-27 2018-04-17 Panasonic Intellectual Property Management Co., Ltd. Manufacturing method of electronic component, electronic component, and manufacturing apparatus of electronic component
JP6432042B2 (ja) * 2015-02-27 2018-12-05 パナソニックＩｐマネジメント株式会社 電子部品の製造装置
US9576928B2 (en) * 2015-02-27 2017-02-21 Kulicke And Soffa Industries, Inc. Bond head assemblies, thermocompression bonding systems and methods of assembling and operating the same
JP7327106B2 (ja) 2019-11-21 2023-08-16 株式会社リコー 光学系、および画像投射装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2847954B2 (ja) 1990-11-06 1999-01-20 セイコーエプソン株式会社 半導体装置の製造方法
JP3104438B2 (ja) 1992-11-04 2000-10-30 松下電器産業株式会社 部品実装装置
CN1223010A (zh) * 1996-06-20 1999-07-14 先进自动化体系有限公司 降低半导体封装件的翘曲的方法和装置
JP3604248B2 (ja) * 1997-02-25 2004-12-22 沖電気工業株式会社 半導体装置の製造方法
JP3303162B2 (ja) 1998-11-30 2002-07-15 日本特殊陶業株式会社 半導体装置及びその製造方法
JP2000174039A (ja) * 1998-12-07 2000-06-23 Sony Corp 半導体装置及びその製造方法
CN1135611C (zh) * 1999-01-27 2004-01-21 时至准钟表股份有限公司 使用各向异性导电粘接剂的半导体装置的安装方法
JP3594120B2 (ja) 1999-10-28 2004-11-24 シャープ株式会社 半導体装置の製造方法及びボンディング用加圧治具
CN1149650C (zh) * 2001-04-16 2004-05-12 华瑞股份有限公司 充电电池保护电路用功率场效应晶体管的覆晶安装方法
JP4105409B2 (ja) * 2001-06-22 2008-06-25 株式会社ルネサステクノロジ マルチチップモジュールの製造方法
JP4963148B2 (ja) * 2001-09-18 2012-06-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
CN1612309A (zh) 2005-05-04
JP2005129847A (ja) 2005-05-19
CN100352023C (zh) 2007-11-28
US7179687B2 (en) 2007-02-20
US20050112803A1 (en) 2005-05-26

Similar Documents

Publication Publication Date Title
JP3633559B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US7640655B2 (en) Electronic component embedded board and its manufacturing method
JP3835556B2 (ja) 半導体装置の製造方法及び半導体装置の製造装置
US8053284B2 (en) Method and package for circuit chip packaging
JP5198265B2 (ja) 薄型可撓性基板の平坦な表面を形成する装置及び方法
JP2002289769A (ja) 積層型半導体装置およびその製造方法
US6521483B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
JP2008218926A (ja) 半導体装置及びその製造方法
JP3967263B2 (ja) 半導体装置及び表示装置
WO2010070806A1 (ja) 半導体装置とフリップチップ実装方法およびフリップチップ実装装置
JP2002198395A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2000286299A (ja) 半導体装置の接続方法
JP4967467B2 (ja) フレキシブル配線基板接着方法および配線基板
JP4335263B2 (ja) 半導体装置および半導体装置の製造方法
JP2005129752A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005311293A (ja) 半導体チップ、半導体装置、半導体装置の製造方法及び電子機器
JP4360240B2 (ja) 半導体装置と半導体装置用多層基板
JP3162068B2 (ja) 半導体チップの実装方法
US7413935B2 (en) Semiconductor device and method of fabricating the same
JP2004006705A (ja) 半導体装置の実装構造および回路基板
JP2004266271A (ja) 電子部品の実装体及びその製造方法
JP4442426B2 (ja) 半導体装置及びその製造方法
JP4285140B2 (ja) 半導体装置の製造方法
JP3906130B2 (ja) 半導体装置の製造方法
JP4110421B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060718

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090804

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100804

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110804

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120804

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130804

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees