JP2004006705A - 半導体装置の実装構造および回路基板 - Google Patents
半導体装置の実装構造および回路基板 Download PDFInfo
- Publication number
- JP2004006705A JP2004006705A JP2003065282A JP2003065282A JP2004006705A JP 2004006705 A JP2004006705 A JP 2004006705A JP 2003065282 A JP2003065282 A JP 2003065282A JP 2003065282 A JP2003065282 A JP 2003065282A JP 2004006705 A JP2004006705 A JP 2004006705A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- semiconductor device
- bump
- bumps
- spherical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【課題】半導体装置における、狭ピッチに形成されたバンプの接合時の潰れによる短絡を防止する。
【解決手段】半導体装置や回路基板に形成したバンプの内部に、接合後のバンプ高さを保つためのコアとなる導電性材料または樹脂材料を形成する。
コア材の表面には導電性の金属材料層を形成し、その金属材料で機械的且つ電気的に接合する。
【選択図】 図1
【解決手段】半導体装置や回路基板に形成したバンプの内部に、接合後のバンプ高さを保つためのコアとなる導電性材料または樹脂材料を形成する。
コア材の表面には導電性の金属材料層を形成し、その金属材料で機械的且つ電気的に接合する。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、半導体装置、回路基板およびその実装構造に関する。
【0002】
【従来の技術】
近時、電子部品や半導体デバイスの小型化、更には高密度実装技術の発展が著しい。特に携帯機器の小型化、軽量化、薄型化が注目されている。
【0003】
最近では半導体装置の表面に形成した外部取り出し電極(以下、バンプと言う)面を下にした(フェイスダウン)で回路基板の導電パターンへ直接接合するフリップチップ接合方式(以下、FCBと言う)を採用する製品が増えてきている。
【0004】
従来のフリップチップ実装技術は、チップの電極形成面に半田のバンプを形成して、金メッキされた回路基板の導電パターンに搭載し、その後加熱して半田を溶融させて接合する方法があり、C4と呼ばれている。(例えば、非特許文献1参照。)
また、チップ上に半田バンプを形成し、その上に銅ボールを搭載して熱処理することでバンプを形成する方法も提案されている。(例えば、非特許文献2参照。)
【0005】
【非特許文献1】大澤直著「電子材料のはんだ付技術」工業調査会出版、1992年10月10日発行、p.233〜234
【0006】
【非特許文献2】大澤直著「電子材料のはんだ付技術」工業調査会出版、1992年10月10日発行、p.233〜234
更には、チップの電極形成面に金バンプを形成し、金メッキされた回路基板の導電パターンとの間に液状またはフィルム状の絶縁性樹脂を挟み込み、加熱する事によって絶縁性樹脂が収縮硬化し、チップのバンプと回路基板の導電パターンを圧接させる方法が採用されている製品もある。
【0007】
このようなFCBを行う上で、回路基板の絶縁層がポリイミドなどのフィルムからなる所謂フレキシブル基板を用いる製品が多い。
【0008】
特に、携帯機器関連の製品を見ると、液晶パネルの実装部分や携帯オーディオ、ビデオカメラなどでの実例が多い。
【0009】
また、高周波無線などに使用される回路実装にはセラミックス基板が、半導体パッケージなどではガラスエポキシ樹脂基板などが良く用いられる。
【0010】
回路基板は、概ね平坦化された絶縁層の上に導電パターンを形成している。この導電パターンとチップ側のバンプが位置合わせされて接合する。
【0011】
または、回路基板側にメッキ法でバンプを形成した事例も報告されている。
【0012】
通常、これらのバンプは電気メッキ法で形成されることが多く、材料としては金またはハンダからなるバンプが主流である。
【0013】
図7は、従来の実装構造を示している。半導体装置(1)には金バンプ(8)が形成され、回路基板の導電パターン(3)と接合している状態を示した断面説明図である。
金バンプ(8)は通常電気メッキ法で形成する。また、回路基板の導電パターン(3)は錫メッキや金メッキがされている事が多い。
【0014】
【発明が解決しようとする課題】
携帯機器の小型化を進める上でベアチップのFCBは重要である。
【0015】
更なる携帯機器の小型化を進めるためにはチップのサイズも小さくする必要があり、それにはバンプ間距離を縮めるとともに、チップを構成するバンプ自体も小さくする必要がある。
【0016】
しかし、バンプ間距離が小さくなるほど、またはバンプが小さいほど接合時の圧力によってバンプが変形して、隣接パターンと短絡を発生する。
【0017】
また、バンプが潰れてしまうことでチップ表面と回路基板表面が接触することもあり、チップのエッジで短絡する所謂エッジショートが発生する。
【0018】
従って、バンプをチップ側に形成しても、回路基板側に形成しても同じ課題が発生する。
【0019】
図7は半導体装置と回路基板を接触させ、圧力を加える前の状態を示している。
半導体装置(1)と回路基板の隙間(10)は金バンプ(8)の高さで保たれている。
【0020】
しかし、図8に示した様に半導体装置(1)に圧力を加えていくと金バンプ(8)が潰れ、半導体装置(1)と回路基板の隙間(10)は極端に近づき、場合によっては接触することもある。
【0021】
更には、バンプが潰れることで、バンプ間距離(9)も近づき、金バンプ(8)が隣接するバンプと接触して短絡してしまう。
【0022】
【課題を解決するための手段】
上記課題を解決するため、本発明による半導体装置、回路基板、およびそれらの実装構造では、接合時の変形が少ないバンプを製造して実装する。
【0023】
具体的には、第一に、半導体装置の外部取り出し電極であるバンプを形成した面が回路基板に対向した状態で接合するフリップチップ実装で、回路基板は電気絶縁層と導電パターンからなり、その導電パターンは半導体装置のバンプと接合した半導体装置の実装構造において、前記半導体装置の構成部であるバンプに予め半田メッキまたは錫メッキ処理された球状材料を用いる。
【0024】
第二に、半導体装置の外部取り出し電極であるバンプを形成した面が回路基板に対向した状態で接合するフリップチップ実装で、回路基板は電気絶縁層と導電パターンからなり、その導電パターンは半導体装置のバンプと接合した半導体装置の実装構造において、バンプのほぼ中央部に導電材料からなる球状材料を用い、その表面には複数の導電材料層を形成した。
【0025】
第三に、半導体装置の外部取り出し電極であるバンプを形成した面が回路基板に対向した状態で接合するフリップチップ実装で、回路基板は電気絶縁層と導電パターンからなり、その導電パターンは半導体装置のバンプと接合した半導体装置の実装構造において、バンプのほぼ中央部に樹脂材料からなる球状絶縁材料を配置し、該球状絶縁材料の表面には導電性材料層を形成した。
【0026】
第四に、半導体装置の外部取り出し電極を有する面と回路基板を対向させた形で接合するフリップチップ実装で、接合部となるバンプを回路基板側に形成して接合した半導体装置の実装構造において、前記回路基板の構成部であるバンプに球状材料を用いた。
【0027】
第五に、回路基板上のバンプ構成は、バンプのほぼ中央部に導電性材料からなる球状材料を配置し、該球状材料の表面には球状材料とは異なる導電材料層を形成した。
【0028】
第六に、回路基板上のバンプ構成は、バンプのほぼ中央部に樹脂材料からなる球状材料を配置し、該球状絶縁材料の表面には導電性材料層を形成した。
【0029】
【発明の実施の形態】
以下、図1〜図8を参照して本発明に係わる実施の形態を詳細に説明する。
【0030】
図1は本発明によるフリップチップ実装構造を示す断面説明図である。
【0031】
半導体装置(1)と回路基板上の導電パターン(3)がバンプを介して接続されている。このバンプは半導体装置(1)の表面の電極(11)上に形成されていて、バンプのコアとなる球状材料(5)とその表面を覆っている導電材料(6)から成っている。球状材料(5)は予め半導体装置(1)の電極(11)上に導電材料(6)で固定されている。
【0032】
半導体装置(1)と回路基板はバンプのコアとなる球状材料(5)によって隙間を保たれ、且つ半導体装置(1)と回路基板の導電パターン(3)は、導電材料(6)であるハンダ材料などで機械的且つ電気的に接続している。
【0033】
図2は本発明によるバンプの構造を示す断面説明図である。
【0034】
バンプを構成する球状材料(5)とその表面を覆う導電材料(6)や絶縁材料(16)で複数の組み合わせが可能となる。
【0035】
例えば、球状材料(5)に導電性の材料を用いた場合には、その表面を覆う材料としては、半田または錫などからなる導電材料(6)を用いる。球状材料(5)に樹脂を用いた場合でも、表面を覆う材料として半田または錫などからなる導電材料(6)を用いらことが可能である。
【0036】
樹脂材料を用いた場合には、バンプ自体に弾性特性を持たせる事ができ、温度サイクルなどに対する信頼性を向上させる事が出来る。
【0037】
球状材料(5)は半導体装置(1)と回路基板間の隙間を維持するための機能のみを有し、実際の電気的且つ機械的接合は最表層の導電材料(6)で行われる。
【0038】
図3は本発明によるバンプの構造を示す断面説明図である。
【0039】
本例では、球状材料(5)となるコア材料の表面に2層の導電材料層を形成した例を示している。球状材料(5)は、金属材料が良い。
【0040】
金属材料の場合には、実装後の半導体装置(1)と回路基板の隙間を維持し易い。
【0041】
例えば、コアとなる球状材料(5)に「銅」、中間層(12)に「ニッケル」、最表層(13)に「金」と言った組み合わせが可能である。
【0042】
このような構成をした球状材料は超音波接合法などで半導体装置(1)や回路基板上の導電パターン(3)に接合することが可能である。
【0043】
図4は本発明によるバンプの構造を示す断面説明図である。
本例では、回路基板側にバンプを形成した状態を示している。
回路基板の主な構成は、絶縁層(4)とその上に形成された導電パターン(3)から成る。回路基板によっては、絶縁層(4)と導電パターン(3)を接着するための接着層が間に介在しているものもある。
【0044】
回路基板の導電パターン(3)上に球状材料(5)を固定し、回路基板の導電パターン(3)の一部と球状材料(5)を導電材料(6)で接合している。
図5は本発明によって回路基板上に形成したバンプの構造を示す断面説明図である。
【0045】
回路基板の導電パターン(3)上に球状材料(5)を保持し、熱処理することで導電材料(6)を溶融し、導電パターン(3)の表面と球状材料(5)を接合している。
【0046】
この様な構造にすることで、回路基板の導電パターン(3)と球状材料(5)を電気的且つ機械的に接続することができる。
図6は、本発明によるバンプの構造を示す断面説明図である。
本例では、球状材料(5)となるコア材料の表面に2層の構造を取った例を示している。球状材料(5)は、金属材料が良い。
【0047】
金属材料の場合には、実装後の半導体装置(1)と回路基板の隙間を維持し易い。例えば、コアとなる球状材料(5)に「銅」、中間層(12)に「ニッケル」、最表層(13)に「金」と言った組み合わせが可能である。
【0048】
【発明の効果】
本実施の形態によれば、バンプ間の距離が小さくなっても、接合時の熱や圧力によるバンプの潰れがほとんど発生しなくなる。
【0049】
その結果、隣接するバンプ間でショートすることが無くなった。
【0050】
従って、実装工程上の管理がし易くなると同時に製品の歩留まりを向上することができる。また、樹脂材料を用いた場合には、バンプ自体に弾性特性を持たせる事ができ、温度サイクルなどに対する信頼性を向上させる事が出来る。
【0051】
更に、球状粒子の最表面を金で覆った物は、半導体装置の電極や回路基板の導電パターン表面が金やアルミニウムなどであれば、球状粒子と半導体装置または回路基板と超音波接合することが出来る。
【0052】
超音波接合は、常温で接合できるため半導体装置や回路基板に熱によるダメージを与えずに済む。
【図面の簡単な説明】
【図1】本発明によるバンプを形成した半導体装置をフリップチップ実装した構造を示す断面説明図である。
【図2】本発明によって半導体装置に形成したバンプ形成部分を拡大した断面説明図である。
【図3】本発明によって半導体装置に形成したバンプを拡大した断面説明図である。
【図4】本発明によるバンプを形成した回路基板を示す断面説明図である。
【図5】本発明によって回路基板に形成したバンプ形成部分を拡大した断面説明図である。
【図6】本発明によって回路基板に形成したバンプ形成部分を拡大した断面説明図である。
【図7】従来のフリップチップ実装構造を示す断面説明図である。
【図8】従来のフリップチップ実装構造を示す断面説明図である。
【符号の説明】
1 半導体装置
2 絶縁層
3 導電パターン
4 絶縁層
5 球状材料
6 導電材料
8 バンプ
9 バンプ間距離
10 間隙
11 電極
12 中間層
13 最表層
【発明の属する技術分野】
本発明は、半導体装置、回路基板およびその実装構造に関する。
【0002】
【従来の技術】
近時、電子部品や半導体デバイスの小型化、更には高密度実装技術の発展が著しい。特に携帯機器の小型化、軽量化、薄型化が注目されている。
【0003】
最近では半導体装置の表面に形成した外部取り出し電極(以下、バンプと言う)面を下にした(フェイスダウン)で回路基板の導電パターンへ直接接合するフリップチップ接合方式(以下、FCBと言う)を採用する製品が増えてきている。
【0004】
従来のフリップチップ実装技術は、チップの電極形成面に半田のバンプを形成して、金メッキされた回路基板の導電パターンに搭載し、その後加熱して半田を溶融させて接合する方法があり、C4と呼ばれている。(例えば、非特許文献1参照。)
また、チップ上に半田バンプを形成し、その上に銅ボールを搭載して熱処理することでバンプを形成する方法も提案されている。(例えば、非特許文献2参照。)
【0005】
【非特許文献1】大澤直著「電子材料のはんだ付技術」工業調査会出版、1992年10月10日発行、p.233〜234
【0006】
【非特許文献2】大澤直著「電子材料のはんだ付技術」工業調査会出版、1992年10月10日発行、p.233〜234
更には、チップの電極形成面に金バンプを形成し、金メッキされた回路基板の導電パターンとの間に液状またはフィルム状の絶縁性樹脂を挟み込み、加熱する事によって絶縁性樹脂が収縮硬化し、チップのバンプと回路基板の導電パターンを圧接させる方法が採用されている製品もある。
【0007】
このようなFCBを行う上で、回路基板の絶縁層がポリイミドなどのフィルムからなる所謂フレキシブル基板を用いる製品が多い。
【0008】
特に、携帯機器関連の製品を見ると、液晶パネルの実装部分や携帯オーディオ、ビデオカメラなどでの実例が多い。
【0009】
また、高周波無線などに使用される回路実装にはセラミックス基板が、半導体パッケージなどではガラスエポキシ樹脂基板などが良く用いられる。
【0010】
回路基板は、概ね平坦化された絶縁層の上に導電パターンを形成している。この導電パターンとチップ側のバンプが位置合わせされて接合する。
【0011】
または、回路基板側にメッキ法でバンプを形成した事例も報告されている。
【0012】
通常、これらのバンプは電気メッキ法で形成されることが多く、材料としては金またはハンダからなるバンプが主流である。
【0013】
図7は、従来の実装構造を示している。半導体装置(1)には金バンプ(8)が形成され、回路基板の導電パターン(3)と接合している状態を示した断面説明図である。
金バンプ(8)は通常電気メッキ法で形成する。また、回路基板の導電パターン(3)は錫メッキや金メッキがされている事が多い。
【0014】
【発明が解決しようとする課題】
携帯機器の小型化を進める上でベアチップのFCBは重要である。
【0015】
更なる携帯機器の小型化を進めるためにはチップのサイズも小さくする必要があり、それにはバンプ間距離を縮めるとともに、チップを構成するバンプ自体も小さくする必要がある。
【0016】
しかし、バンプ間距離が小さくなるほど、またはバンプが小さいほど接合時の圧力によってバンプが変形して、隣接パターンと短絡を発生する。
【0017】
また、バンプが潰れてしまうことでチップ表面と回路基板表面が接触することもあり、チップのエッジで短絡する所謂エッジショートが発生する。
【0018】
従って、バンプをチップ側に形成しても、回路基板側に形成しても同じ課題が発生する。
【0019】
図7は半導体装置と回路基板を接触させ、圧力を加える前の状態を示している。
半導体装置(1)と回路基板の隙間(10)は金バンプ(8)の高さで保たれている。
【0020】
しかし、図8に示した様に半導体装置(1)に圧力を加えていくと金バンプ(8)が潰れ、半導体装置(1)と回路基板の隙間(10)は極端に近づき、場合によっては接触することもある。
【0021】
更には、バンプが潰れることで、バンプ間距離(9)も近づき、金バンプ(8)が隣接するバンプと接触して短絡してしまう。
【0022】
【課題を解決するための手段】
上記課題を解決するため、本発明による半導体装置、回路基板、およびそれらの実装構造では、接合時の変形が少ないバンプを製造して実装する。
【0023】
具体的には、第一に、半導体装置の外部取り出し電極であるバンプを形成した面が回路基板に対向した状態で接合するフリップチップ実装で、回路基板は電気絶縁層と導電パターンからなり、その導電パターンは半導体装置のバンプと接合した半導体装置の実装構造において、前記半導体装置の構成部であるバンプに予め半田メッキまたは錫メッキ処理された球状材料を用いる。
【0024】
第二に、半導体装置の外部取り出し電極であるバンプを形成した面が回路基板に対向した状態で接合するフリップチップ実装で、回路基板は電気絶縁層と導電パターンからなり、その導電パターンは半導体装置のバンプと接合した半導体装置の実装構造において、バンプのほぼ中央部に導電材料からなる球状材料を用い、その表面には複数の導電材料層を形成した。
【0025】
第三に、半導体装置の外部取り出し電極であるバンプを形成した面が回路基板に対向した状態で接合するフリップチップ実装で、回路基板は電気絶縁層と導電パターンからなり、その導電パターンは半導体装置のバンプと接合した半導体装置の実装構造において、バンプのほぼ中央部に樹脂材料からなる球状絶縁材料を配置し、該球状絶縁材料の表面には導電性材料層を形成した。
【0026】
第四に、半導体装置の外部取り出し電極を有する面と回路基板を対向させた形で接合するフリップチップ実装で、接合部となるバンプを回路基板側に形成して接合した半導体装置の実装構造において、前記回路基板の構成部であるバンプに球状材料を用いた。
【0027】
第五に、回路基板上のバンプ構成は、バンプのほぼ中央部に導電性材料からなる球状材料を配置し、該球状材料の表面には球状材料とは異なる導電材料層を形成した。
【0028】
第六に、回路基板上のバンプ構成は、バンプのほぼ中央部に樹脂材料からなる球状材料を配置し、該球状絶縁材料の表面には導電性材料層を形成した。
【0029】
【発明の実施の形態】
以下、図1〜図8を参照して本発明に係わる実施の形態を詳細に説明する。
【0030】
図1は本発明によるフリップチップ実装構造を示す断面説明図である。
【0031】
半導体装置(1)と回路基板上の導電パターン(3)がバンプを介して接続されている。このバンプは半導体装置(1)の表面の電極(11)上に形成されていて、バンプのコアとなる球状材料(5)とその表面を覆っている導電材料(6)から成っている。球状材料(5)は予め半導体装置(1)の電極(11)上に導電材料(6)で固定されている。
【0032】
半導体装置(1)と回路基板はバンプのコアとなる球状材料(5)によって隙間を保たれ、且つ半導体装置(1)と回路基板の導電パターン(3)は、導電材料(6)であるハンダ材料などで機械的且つ電気的に接続している。
【0033】
図2は本発明によるバンプの構造を示す断面説明図である。
【0034】
バンプを構成する球状材料(5)とその表面を覆う導電材料(6)や絶縁材料(16)で複数の組み合わせが可能となる。
【0035】
例えば、球状材料(5)に導電性の材料を用いた場合には、その表面を覆う材料としては、半田または錫などからなる導電材料(6)を用いる。球状材料(5)に樹脂を用いた場合でも、表面を覆う材料として半田または錫などからなる導電材料(6)を用いらことが可能である。
【0036】
樹脂材料を用いた場合には、バンプ自体に弾性特性を持たせる事ができ、温度サイクルなどに対する信頼性を向上させる事が出来る。
【0037】
球状材料(5)は半導体装置(1)と回路基板間の隙間を維持するための機能のみを有し、実際の電気的且つ機械的接合は最表層の導電材料(6)で行われる。
【0038】
図3は本発明によるバンプの構造を示す断面説明図である。
【0039】
本例では、球状材料(5)となるコア材料の表面に2層の導電材料層を形成した例を示している。球状材料(5)は、金属材料が良い。
【0040】
金属材料の場合には、実装後の半導体装置(1)と回路基板の隙間を維持し易い。
【0041】
例えば、コアとなる球状材料(5)に「銅」、中間層(12)に「ニッケル」、最表層(13)に「金」と言った組み合わせが可能である。
【0042】
このような構成をした球状材料は超音波接合法などで半導体装置(1)や回路基板上の導電パターン(3)に接合することが可能である。
【0043】
図4は本発明によるバンプの構造を示す断面説明図である。
本例では、回路基板側にバンプを形成した状態を示している。
回路基板の主な構成は、絶縁層(4)とその上に形成された導電パターン(3)から成る。回路基板によっては、絶縁層(4)と導電パターン(3)を接着するための接着層が間に介在しているものもある。
【0044】
回路基板の導電パターン(3)上に球状材料(5)を固定し、回路基板の導電パターン(3)の一部と球状材料(5)を導電材料(6)で接合している。
図5は本発明によって回路基板上に形成したバンプの構造を示す断面説明図である。
【0045】
回路基板の導電パターン(3)上に球状材料(5)を保持し、熱処理することで導電材料(6)を溶融し、導電パターン(3)の表面と球状材料(5)を接合している。
【0046】
この様な構造にすることで、回路基板の導電パターン(3)と球状材料(5)を電気的且つ機械的に接続することができる。
図6は、本発明によるバンプの構造を示す断面説明図である。
本例では、球状材料(5)となるコア材料の表面に2層の構造を取った例を示している。球状材料(5)は、金属材料が良い。
【0047】
金属材料の場合には、実装後の半導体装置(1)と回路基板の隙間を維持し易い。例えば、コアとなる球状材料(5)に「銅」、中間層(12)に「ニッケル」、最表層(13)に「金」と言った組み合わせが可能である。
【0048】
【発明の効果】
本実施の形態によれば、バンプ間の距離が小さくなっても、接合時の熱や圧力によるバンプの潰れがほとんど発生しなくなる。
【0049】
その結果、隣接するバンプ間でショートすることが無くなった。
【0050】
従って、実装工程上の管理がし易くなると同時に製品の歩留まりを向上することができる。また、樹脂材料を用いた場合には、バンプ自体に弾性特性を持たせる事ができ、温度サイクルなどに対する信頼性を向上させる事が出来る。
【0051】
更に、球状粒子の最表面を金で覆った物は、半導体装置の電極や回路基板の導電パターン表面が金やアルミニウムなどであれば、球状粒子と半導体装置または回路基板と超音波接合することが出来る。
【0052】
超音波接合は、常温で接合できるため半導体装置や回路基板に熱によるダメージを与えずに済む。
【図面の簡単な説明】
【図1】本発明によるバンプを形成した半導体装置をフリップチップ実装した構造を示す断面説明図である。
【図2】本発明によって半導体装置に形成したバンプ形成部分を拡大した断面説明図である。
【図3】本発明によって半導体装置に形成したバンプを拡大した断面説明図である。
【図4】本発明によるバンプを形成した回路基板を示す断面説明図である。
【図5】本発明によって回路基板に形成したバンプ形成部分を拡大した断面説明図である。
【図6】本発明によって回路基板に形成したバンプ形成部分を拡大した断面説明図である。
【図7】従来のフリップチップ実装構造を示す断面説明図である。
【図8】従来のフリップチップ実装構造を示す断面説明図である。
【符号の説明】
1 半導体装置
2 絶縁層
3 導電パターン
4 絶縁層
5 球状材料
6 導電材料
8 バンプ
9 バンプ間距離
10 間隙
11 電極
12 中間層
13 最表層
Claims (6)
- 半導体装置の外部取り出し電極であるバンプを形成した面が回路基板に対向した状態で接合するフリップチップ実装で、回路基板は電気絶縁層と導電パターンからなり、その導電パターンは半導体装置のバンプと接合した半導体装置の実装構造において、前記半導体装置の構成部であるバンプに予め半田メッキまたは錫メッキ処理された球状材料を用いたことを特徴とする半導体装置の実装構造。
- 半導体装置の外部取り出し電極であるバンプを形成した面が回路基板に対向した状態で接合するフリップチップ実装で、回路基板は電気絶縁層と導電パターンからなり、その導電パターンは半導体装置のバンプと接合した半導体装置の実装構造において、バンプのほぼ中央部に導電材料からなる球状材料を用い、その表面には複数の導電材料層を形成した
ことを特徴する半導体装置の実装構造。 - 半導体装置の外部取り出し電極であるバンプを形成した面が回路基板に対向した状態で接合するフリップチップ実装で、回路基板は電気絶縁層と導電パターンからなり、その導電パターンは半導体装置のバンプと接合した半導体装置の実装構造において、バンプのほぼ中央部に樹脂材料からなる球状絶縁材料を配置し、該球状絶縁材料の表面には導電性材料層を形成していることを特徴とする半導体装置の実装構造。
- 半導体装置の外部取り出し電極を有する面と回路基板を対向させた形で接合するフリップチップ実装で、接合部となるバンプを回路基板側に形成して接合した半導体装置の実装構造において、前記回路基板の構成部であるバンプに球状材料を用いたことを特徴とする回路基板を用いた半導体装置の実装構造。
- 請求項4記載の回路基板であって、そのバンプ構成は、バンプのほぼ中央部に導電性材料からなる球状材料を配置し、該球状材料の表面には球状材料とは異なる導電材料層を形成していることを特徴とする回路基板。
- 請求項4乃至請求項5記載の回路基板であって、そのバンプ構成は、バンプのほぼ中央部に樹脂材料からなる球状材料を配置し、該球状絶縁材料の表面には導電性材料層を形成していることを特徴とする回路基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003065282A JP2004006705A (ja) | 2002-04-08 | 2003-03-11 | 半導体装置の実装構造および回路基板 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002105395 | 2002-04-08 | ||
JP2003065282A JP2004006705A (ja) | 2002-04-08 | 2003-03-11 | 半導体装置の実装構造および回路基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004006705A true JP2004006705A (ja) | 2004-01-08 |
Family
ID=30446748
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003065282A Pending JP2004006705A (ja) | 2002-04-08 | 2003-03-11 | 半導体装置の実装構造および回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004006705A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006074587A (ja) * | 2004-09-03 | 2006-03-16 | Matsushita Electric Ind Co Ltd | 弾性表面波装置およびこれを用いた電子部品モジュール |
JP2012028513A (ja) * | 2010-07-22 | 2012-02-09 | Elpida Memory Inc | 半導体装置及びその製造方法 |
KR101111426B1 (ko) | 2010-02-05 | 2012-02-15 | 앰코 테크놀로지 코리아 주식회사 | 코팅된 솔더볼을 갖는 반도체 장치 |
JP2014082526A (ja) * | 2014-01-29 | 2014-05-08 | Hitachi Metals Ltd | 電子機器の製造方法 |
JP2017181984A (ja) * | 2016-03-31 | 2017-10-05 | 株式会社ジャパンディスプレイ | 表示装置 |
JP2017181985A (ja) * | 2016-03-31 | 2017-10-05 | 株式会社ジャパンディスプレイ | 表示装置 |
-
2003
- 2003-03-11 JP JP2003065282A patent/JP2004006705A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006074587A (ja) * | 2004-09-03 | 2006-03-16 | Matsushita Electric Ind Co Ltd | 弾性表面波装置およびこれを用いた電子部品モジュール |
JP4556568B2 (ja) * | 2004-09-03 | 2010-10-06 | パナソニック株式会社 | 弾性表面波装置の製造方法 |
KR101111426B1 (ko) | 2010-02-05 | 2012-02-15 | 앰코 테크놀로지 코리아 주식회사 | 코팅된 솔더볼을 갖는 반도체 장치 |
JP2012028513A (ja) * | 2010-07-22 | 2012-02-09 | Elpida Memory Inc | 半導体装置及びその製造方法 |
US8873247B2 (en) | 2010-07-22 | 2014-10-28 | Ps4 Luxco S.A.R.L. | Device and manufacturing method of the same |
JP2014082526A (ja) * | 2014-01-29 | 2014-05-08 | Hitachi Metals Ltd | 電子機器の製造方法 |
JP2017181984A (ja) * | 2016-03-31 | 2017-10-05 | 株式会社ジャパンディスプレイ | 表示装置 |
JP2017181985A (ja) * | 2016-03-31 | 2017-10-05 | 株式会社ジャパンディスプレイ | 表示装置 |
US10529744B2 (en) | 2016-03-31 | 2020-01-07 | Japan Display Inc. | Display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3967133B2 (ja) | 半導体装置及び電子機器の製造方法 | |
JP3633559B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
US10083887B2 (en) | Chip component-embedded resin multilayer substrate and manufacturing method thereof | |
US20060249856A1 (en) | Bumpless semiconductor device | |
WO2008001641A1 (fr) | Substrat d'interconnexion et structure de montage de circuits électroniques | |
JP2002198395A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2000100987A (ja) | 半導体チップモジュール用多層回路基板およびその製造方法 | |
JP2001015551A (ja) | 半導体装置およびその製造方法 | |
JP3835556B2 (ja) | 半導体装置の製造方法及び半導体装置の製造装置 | |
US9960122B2 (en) | Composite device with substrate and mounted component | |
JP5644286B2 (ja) | 電子部品の表面実装方法及び電子部品が実装された基板 | |
JP2004006705A (ja) | 半導体装置の実装構造および回路基板 | |
JPWO2003077307A1 (ja) | 電子回路装置およびその製造方法 | |
TW201241978A (en) | Flip chip device | |
WO2020090601A1 (ja) | 半導体パッケージ用配線基板及び半導体パッケージ用配線基板の製造方法 | |
JP2002026071A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2004094839A (ja) | Rfidタグ | |
JP2002222901A (ja) | 半導体デバイスの実装方法及びその実装構造、半導体装置の製造方法及び半導体装置 | |
US20050158915A1 (en) | Semiconductor device and method of fabricating the same | |
JP2004266271A (ja) | 電子部品の実装体及びその製造方法 | |
JP2008147367A (ja) | 半導体装置及びその製造方法 | |
JP2001068604A (ja) | 固定樹脂、異方性導電樹脂、半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP4285140B2 (ja) | 半導体装置の製造方法 | |
TWI605740B (zh) | 基體之接合方法 | |
JPH11326935A (ja) | 異方導電性フィルムおよびその接続方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040304 |