JP3104438B2 - 部品実装装置 - Google Patents
部品実装装置Info
- Publication number
- JP3104438B2 JP3104438B2 JP04294845A JP29484592A JP3104438B2 JP 3104438 B2 JP3104438 B2 JP 3104438B2 JP 04294845 A JP04294845 A JP 04294845A JP 29484592 A JP29484592 A JP 29484592A JP 3104438 B2 JP3104438 B2 JP 3104438B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- substrate
- component
- adsorber
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は各種電子機器に利用され
る半導体素子等の部品素子のための部品実装装置に関す
るものである。
る半導体素子等の部品素子のための部品実装装置に関す
るものである。
【０００２】
【従来の技術】近年、様々な部品実装技術が研究されて
いるが、その代表例として、現在の半導体実装技術とし
ては以下の３種類に大別できる。（１）ボンディングワ
イヤを１本ずつ接続するワイヤボンド方式、（２）樹脂
フィルム上に形成したフィルムリードにＡｕバンプを介
してＬＳＩチップの電極と一括接続するＴＡＢ（Tape A
utomated Bonding）方式、（３）はんだやＡｕ等のバン
プを介して回路基板にフェイスダウン接続するフリップ
チップ方式。
いるが、その代表例として、現在の半導体実装技術とし
ては以下の３種類に大別できる。（１）ボンディングワ
イヤを１本ずつ接続するワイヤボンド方式、（２）樹脂
フィルム上に形成したフィルムリードにＡｕバンプを介
してＬＳＩチップの電極と一括接続するＴＡＢ（Tape A
utomated Bonding）方式、（３）はんだやＡｕ等のバン
プを介して回路基板にフェイスダウン接続するフリップ
チップ方式。
【０００３】以下にフィリップチップ方式で半導体素子
を実装する半導体実装装置について、従来の実装装置を
図３（ａ）、（ｂ）及び図４（ａ）、（ｂ）を参照しな
がら説明する。
を実装する半導体実装装置について、従来の実装装置を
図３（ａ）、（ｂ）及び図４（ａ）、（ｂ）を参照しな
がら説明する。
【０００４】図３（ａ）、（ｂ）は、特開平３−０１６
１４８号公報で提案されている回路基板と半導体素子の
電気的及び物理的な接続を、光硬化型絶縁樹脂を使って
行っている実装装置の実装前と実装不良時の正面図であ
る。図４（ａ）、（ｂ）は、図３で示されている実装装
置において、半導体素子の位置ずれを防ぐ機構を設けた
吸着器を使って実装するときの実装前と実装不良時の側
面図である。図３、図４において、１１は加圧機構を有
する吸着器で、２１は吸着器１１に半導体素子の位置ず
れ防止機能を設けた吸着器である。１２、２２は吸着器
１１、２１に設けられた吸着口である。１３、２３は半
導体素子で、１４、２４は半導体素子１３、２３上に形
成したＡｕ等より成るバンプである。１６、２６は回路
導体層の電極で、半導体素子１３、２３上に形成したバ
ンプ１４、２４と電気的接続をする。１７、２７は回路
導体層を形成した基板で、１８、２８は基板１７、２７
を保持するステージである。１５、２５は半導体素子１
３、２３を基板１７、２７上に固定する絶縁樹脂で、こ
の絶縁樹脂１５、２５の硬化時の収縮力により各電極間
の電気的接続を取る。
１４８号公報で提案されている回路基板と半導体素子の
電気的及び物理的な接続を、光硬化型絶縁樹脂を使って
行っている実装装置の実装前と実装不良時の正面図であ
る。図４（ａ）、（ｂ）は、図３で示されている実装装
置において、半導体素子の位置ずれを防ぐ機構を設けた
吸着器を使って実装するときの実装前と実装不良時の側
面図である。図３、図４において、１１は加圧機構を有
する吸着器で、２１は吸着器１１に半導体素子の位置ず
れ防止機能を設けた吸着器である。１２、２２は吸着器
１１、２１に設けられた吸着口である。１３、２３は半
導体素子で、１４、２４は半導体素子１３、２３上に形
成したＡｕ等より成るバンプである。１６、２６は回路
導体層の電極で、半導体素子１３、２３上に形成したバ
ンプ１４、２４と電気的接続をする。１７、２７は回路
導体層を形成した基板で、１８、２８は基板１７、２７
を保持するステージである。１５、２５は半導体素子１
３、２３を基板１７、２７上に固定する絶縁樹脂で、こ
の絶縁樹脂１５、２５の硬化時の収縮力により各電極間
の電気的接続を取る。
【０００５】以上のように構成された半導体実装装置の
実装工程について説明する。まず、半導体素子１３の裏
面を吸着器１１で吸着し、別に設けている絶縁樹脂１５
の樹脂槽に半導体素子１３を移動し、素子面を絶縁樹脂
１５に漬ける。次に、回路導体層とその電極１６を形成
した基板１７上の所定の位置に半導体素子１３を移動
し、各電極間の位置合わせを行った後、所定の圧力を加
えながら半導体素子１３を基板１７上に実装する。その
状態で、光あるいは熱を使って絶縁樹脂１５の硬化を行
い、半導体素子１３を基板１７上に固定するのと同時
に、半導体素子１３と回路導体層の各電極間の電気的接
続を取る。または、基板２７上の半導体素子２３を実装
する所定の位置に、絶縁樹脂２５をスタンピング法等に
より所定量塗布する。次に、吸着器２１で半導体素子２
３の裏面を吸着し、基板２７の所定の位置に半導体素子
２３を移動し、各電極間の位置合わせを行った後、所定
の圧力を加えながら半導体素子２３を基板２７上に実装
する。その後の工程は上記工程と同様である。
実装工程について説明する。まず、半導体素子１３の裏
面を吸着器１１で吸着し、別に設けている絶縁樹脂１５
の樹脂槽に半導体素子１３を移動し、素子面を絶縁樹脂
１５に漬ける。次に、回路導体層とその電極１６を形成
した基板１７上の所定の位置に半導体素子１３を移動
し、各電極間の位置合わせを行った後、所定の圧力を加
えながら半導体素子１３を基板１７上に実装する。その
状態で、光あるいは熱を使って絶縁樹脂１５の硬化を行
い、半導体素子１３を基板１７上に固定するのと同時
に、半導体素子１３と回路導体層の各電極間の電気的接
続を取る。または、基板２７上の半導体素子２３を実装
する所定の位置に、絶縁樹脂２５をスタンピング法等に
より所定量塗布する。次に、吸着器２１で半導体素子２
３の裏面を吸着し、基板２７の所定の位置に半導体素子
２３を移動し、各電極間の位置合わせを行った後、所定
の圧力を加えながら半導体素子２３を基板２７上に実装
する。その後の工程は上記工程と同様である。
【０００６】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、図３（ｂ）の様に半導体素子と基板の接
合時に、半導体素子が基板上の所定の場所から位置ずれ
を起こすという問題点を有していた。また図４（ｂ）の
様に位置ずれ防止ガイドを設けた吸着器を使用した場合
でも、当然実装時の半導体素子の位置ずれは起こらない
のであるが、吸着器のガイドと半導体素子の間から樹脂
が吸い上げられるという問題点を有していた。
うな構成では、図３（ｂ）の様に半導体素子と基板の接
合時に、半導体素子が基板上の所定の場所から位置ずれ
を起こすという問題点を有していた。また図４（ｂ）の
様に位置ずれ防止ガイドを設けた吸着器を使用した場合
でも、当然実装時の半導体素子の位置ずれは起こらない
のであるが、吸着器のガイドと半導体素子の間から樹脂
が吸い上げられるという問題点を有していた。
【０００７】本発明は上記問題点に鑑み、半導体素子と
しての部品素子を基板上に実装する実装装置において、
部品素子の位置ずれを起こさず、樹脂を吸着器と部品素
子の間に吸い上げることのない実装装置を提供するもの
である。
しての部品素子を基板上に実装する実装装置において、
部品素子の位置ずれを起こさず、樹脂を吸着器と部品素
子の間に吸い上げることのない実装装置を提供するもの
である。
【０００８】
【課題を解決するための手段】上記問題点を解決するた
めに本発明の部品実装装置は、吸着器の吸着面を凹部の
溝とし、溝部の形状を十字形にするとともに、その十字
形の一方の溝幅を部品素子の長辺よりも狭くし、他方の
溝幅を部品素子の短辺よりも広くしたものである。
めに本発明の部品実装装置は、吸着器の吸着面を凹部の
溝とし、溝部の形状を十字形にするとともに、その十字
形の一方の溝幅を部品素子の長辺よりも狭くし、他方の
溝幅を部品素子の短辺よりも広くしたものである。
【０００９】
【作用】本発明は上記した構成によって、フリップチッ
プ実装方式により部品実装する場合、基板上の所定の位
置に、位置ずれすることなく部品素子を実装することが
でき、また実装時に吸着器と部品素子の間から絶縁樹脂
を吸い上げることがないので、実装工程における歩留の
低下は起こらない。
プ実装方式により部品実装する場合、基板上の所定の位
置に、位置ずれすることなく部品素子を実装することが
でき、また実装時に吸着器と部品素子の間から絶縁樹脂
を吸い上げることがないので、実装工程における歩留の
低下は起こらない。
【００１０】
【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。本例では半導体実装装置を代表例と
して説明する。
しながら説明する。本例では半導体実装装置を代表例と
して説明する。
【００１１】図１（ａ）、（ｂ）、（ｃ）は本発明の半
導体実装装置における吸着器の正面図、側面図及び斜視
図を示すものである。図２（ａ）、（ｂ）は本発明の半
導体実装装置を用いて半導体素子を基板上に実装する時
の正面図と側面図である。図１、２において、１は本発
明により提供される吸着面に十字形の溝を施した吸着器
で加圧機構も兼ね備えている。２は吸着器１の溝の中央
部に設けられた吸着口である。３は半導体素子で、片面
にのみ突状の電極を設けてある、４は半導体素子３上に
形成されたＡｕ、Ａｌ、Ｃｕ等より成るバンプである。
６は回路導体層の電極で、半導体素子３上に形成したバ
ンプ４と電気的接続をする。７は回路導体層を形成した
基板で、８は基板７を保持するステージである。５は半
導体素子３を基板７上に固定する光あるいは熱等による
硬化する絶縁樹脂で、この絶縁樹脂５の硬化時の収縮力
により各電極間の電気的接続を取る。
導体実装装置における吸着器の正面図、側面図及び斜視
図を示すものである。図２（ａ）、（ｂ）は本発明の半
導体実装装置を用いて半導体素子を基板上に実装する時
の正面図と側面図である。図１、２において、１は本発
明により提供される吸着面に十字形の溝を施した吸着器
で加圧機構も兼ね備えている。２は吸着器１の溝の中央
部に設けられた吸着口である。３は半導体素子で、片面
にのみ突状の電極を設けてある、４は半導体素子３上に
形成されたＡｕ、Ａｌ、Ｃｕ等より成るバンプである。
６は回路導体層の電極で、半導体素子３上に形成したバ
ンプ４と電気的接続をする。７は回路導体層を形成した
基板で、８は基板７を保持するステージである。５は半
導体素子３を基板７上に固定する光あるいは熱等による
硬化する絶縁樹脂で、この絶縁樹脂５の硬化時の収縮力
により各電極間の電気的接続を取る。
【００１２】以上のように構成された半導体実装装置の
実装工程について説明する。まずセラミック、ガラスエ
ポキシ、ガラス、フィルム等より成る基板７上に、厚膜
印刷等により回路導体層と電極６を形成する。この基板
７をステージ８上に固定する。そしてスタンピング法や
スクリーン印刷法等により、光あるいは熱硬化型絶縁樹
脂５を基板７上の所定の位置に所定量塗布する。次に半
導体素子３の裏面を吸着器１により真空吸着する。この
時吸着器１の一方溝幅は半導体素子３の幅よりも広く設
計されているので、半導体素子３が吸着器１の溝内には
まる様になっている。そして基板７上の所定の位置に移
動し、半導体素子３上のバンプ４と基板７上の回路導体
層の電極６を一致させ、吸着器１により加圧する。この
時吸着器１の溝は十字形であるため吸着口２の周辺部分
は平面になっており、またその他の部分では吸着器１の
溝の深さは半導体素子の高さよりも浅く設計しているの
で、加圧時に半導体素子３の裏面方向に樹脂５を吸い上
げることはない。その状態で、光を照射するか、あるい
は加熱することにより絶縁樹脂５を硬化して、半導体素
子３を基板７上に固定する。この時半導体素子３上のバ
ンプ４と回路導体層の電極６の電気的接続も絶縁樹脂５
の硬化時の収縮力により同時に行われる。
実装工程について説明する。まずセラミック、ガラスエ
ポキシ、ガラス、フィルム等より成る基板７上に、厚膜
印刷等により回路導体層と電極６を形成する。この基板
７をステージ８上に固定する。そしてスタンピング法や
スクリーン印刷法等により、光あるいは熱硬化型絶縁樹
脂５を基板７上の所定の位置に所定量塗布する。次に半
導体素子３の裏面を吸着器１により真空吸着する。この
時吸着器１の一方溝幅は半導体素子３の幅よりも広く設
計されているので、半導体素子３が吸着器１の溝内には
まる様になっている。そして基板７上の所定の位置に移
動し、半導体素子３上のバンプ４と基板７上の回路導体
層の電極６を一致させ、吸着器１により加圧する。この
時吸着器１の溝は十字形であるため吸着口２の周辺部分
は平面になっており、またその他の部分では吸着器１の
溝の深さは半導体素子の高さよりも浅く設計しているの
で、加圧時に半導体素子３の裏面方向に樹脂５を吸い上
げることはない。その状態で、光を照射するか、あるい
は加熱することにより絶縁樹脂５を硬化して、半導体素
子３を基板７上に固定する。この時半導体素子３上のバ
ンプ４と回路導体層の電極６の電気的接続も絶縁樹脂５
の硬化時の収縮力により同時に行われる。
【００１３】以上のように本実施例によれば基板７上に
形成された回路導体層の電極６と半導体素子３上に形成
されたバンプ４とを接合させて固定する工程において、
実装加圧時に半導体素子３の位置ずれが起こらず、また
半導体素子３の基板７への固定接続に使われる絶縁樹脂
５を、半導体素子３と吸着器１の間から吸い上げること
がないため、実装不良を起こさず実装できる。
形成された回路導体層の電極６と半導体素子３上に形成
されたバンプ４とを接合させて固定する工程において、
実装加圧時に半導体素子３の位置ずれが起こらず、また
半導体素子３の基板７への固定接続に使われる絶縁樹脂
５を、半導体素子３と吸着器１の間から吸い上げること
がないため、実装不良を起こさず実装できる。
【００１４】
【発明の効果】以上のように本発明は、吸着器の吸着面
を凹部の溝とし、溝部の形状を十字形にするとともに、
その十字形の一方の溝幅を部品素子の長辺よりも狭く
し、他方の溝幅を部品素子の短辺よりも広くしたもので
ある。以上により、実装時に吸着器と部品素子の間から
絶縁樹脂の吸い上げを防止することができるとともに、
同時に部品素子を確実に位置決め固定することができ
る。
を凹部の溝とし、溝部の形状を十字形にするとともに、
その十字形の一方の溝幅を部品素子の長辺よりも狭く
し、他方の溝幅を部品素子の短辺よりも広くしたもので
ある。以上により、実装時に吸着器と部品素子の間から
絶縁樹脂の吸い上げを防止することができるとともに、
同時に部品素子を確実に位置決め固定することができ
る。
【図１】（ａ）は本発明の実施例における部品実装装置
の吸着器の正面図 （ｂ）は本発明の実施例における部品実装装置の吸着器
の側面図 （ｃ）は本発明の実施例における部品実装装置の吸着器
の斜視図
の吸着器の正面図 （ｂ）は本発明の実施例における部品実装装置の吸着器
の側面図 （ｃ）は本発明の実施例における部品実装装置の吸着器
の斜視図
【図２】（ａ）は本発明の実施例における部品実装装置
により半導体素子を基板に実装している正面図 （ｂ）は本発明の実施例における部品実装装置により半
導体素子を基板に実装している側面図
により半導体素子を基板に実装している正面図 （ｂ）は本発明の実施例における部品実装装置により半
導体素子を基板に実装している側面図
【図３】（ａ）は従来の半導体実装装置により半導体素
子を実装するときの加圧前の正面図 （ｂ）は従来の半導体実装装置により半導体素子を実装
するときの加圧後の半導体素子が位置ずれを起こしてい
るところを表す正面図
子を実装するときの加圧前の正面図 （ｂ）は従来の半導体実装装置により半導体素子を実装
するときの加圧後の半導体素子が位置ずれを起こしてい
るところを表す正面図
【図４】（ａ）は従来の半導体実装装置の吸着器に位置
ずれ防止機能を持たせた半導体実装装置の加圧前の側面
図 （ｂ）は従来の半導体実装装置の吸着器に位置ずれ防止
機能を持たせた半導体実装装置の加圧後に、半導体素子
と吸着器の間から樹脂を吸い上げて不良と成っていると
ころを表す側面図
ずれ防止機能を持たせた半導体実装装置の加圧前の側面
図 （ｂ）は従来の半導体実装装置の吸着器に位置ずれ防止
機能を持たせた半導体実装装置の加圧後に、半導体素子
と吸着器の間から樹脂を吸い上げて不良と成っていると
ころを表す側面図
１，１１，２１ 吸着器 ２，１２，２２ 吸着口 ３，１３，２３ 半導体素子 ４，１４，２４ バンプ ５，１５，２５ 光あるいは熱硬化型絶縁樹脂 ６，１６，２６ 回路導体層の電極 ７，１７，２７ 基板 ８，１８，２８ ステージ
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 311
Claims (2)
- 【請求項１】回路導体層を有する基板を保持するステー
ジと、片面のみに突起電極を設けた部品素子の裏面を吸
着し前記基板上の所定の位置に前記部品素子をフェイス
ダウンで実装するための加圧機構を有する吸着器と、前
記部品素子と前記基板の固定を絶縁樹脂で行い、前記吸
着器の吸着面を凹部とした部品実装装置であって、前記
吸着器の前記凹部は十字形の溝であるとともに、その十
字形の一方の溝幅を前記部品素子の長辺よりも狭くし、
他方の溝幅を前記部品素子の短辺よりも広くしたことを
特徴とする部品実装装置。 - 【請求項２】前記吸着器の前記凹部の溝の深さを前記部
品素子の高さよりも浅くしたことを特徴とする請求項１
記載の部品実装装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04294845A JP3104438B2 (ja) | 1992-11-04 | 1992-11-04 | 部品実装装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04294845A JP3104438B2 (ja) | 1992-11-04 | 1992-11-04 | 部品実装装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06151509A JPH06151509A (ja) | 1994-05-31 |
| JP3104438B2 true JP3104438B2 (ja) | 2000-10-30 |
Family
ID=17813002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04294845A Expired - Fee Related JP3104438B2 (ja) | 1992-11-04 | 1992-11-04 | 部品実装装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3104438B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3835556B2 (ja) | 2003-10-27 | 2006-10-18 | セイコーエプソン株式会社 | 半導体装置の製造方法及び半導体装置の製造装置 |
-
1992
- 1992-11-04 JP JP04294845A patent/JP3104438B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06151509A (ja) | 1994-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1445995B1 (en) | Method of mounting an electronic component on a circuit board and system for carrying out the method | |
| US5631191A (en) | Method for connecting a die to electrically conductive traces on a flexible lead-frame | |
| JP2000332055A (ja) | フリップチップ実装構造及び実装方法 | |
| JPH10233463A (ja) | 半導体装置およびその製造方法 | |
| JPS63160352A (ja) | 半導体装置の実装方法 | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JP3104438B2 (ja) | 部品実装装置 | |
| JP2002299809A (ja) | 電子部品の実装方法および実装装置 | |
| JP3686047B2 (ja) | 半導体装置の製造方法 | |
| JP2002231765A (ja) | 半導体装置 | |
| JP3608226B2 (ja) | 半導体チップの実装方法及び半導体装置 | |
| JP4436588B2 (ja) | 半導体実装モジュール | |
| KR100202736B1 (ko) | 스크린 프린트 장치의 인쇄회로기판 고정용 지그 | |
| JPH10189655A (ja) | 配線基板、半導体装置及び電子部品の実装方法 | |
| JPH03129745A (ja) | 半導体装置の実装方法 | |
| JP3265316B2 (ja) | 半導体装置およびその製造方法 | |
| JP3611159B2 (ja) | 電子部品の実装方法 | |
| KR0185304B1 (ko) | 티씨피 집적회로의 실장장치 및 큐에프피 집적회로와 티씨피 집적회로의 실장방법 | |
| JP3383774B2 (ja) | 半導体素子の実装方法 | |
| JP3019899B2 (ja) | マルチチップモジュールの製造方法 | |
| JP2526534B2 (ja) | 半導体装置の実装方法 | |
| JPH07106466A (ja) | マルチチップモジュール搭載用プリント配線基板 | |
| JPH06334059A (ja) | 半導体搭載用基板及びその製造方法 | |
| JP2003174059A (ja) | 半導体装置及びその製造方法 | |
| JP2870251B2 (ja) | マルチチップモジュールの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |