JP2003174059A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2003174059A
JP2003174059A JP2002237126A JP2002237126A JP2003174059A JP 2003174059 A JP2003174059 A JP 2003174059A JP 2002237126 A JP2002237126 A JP 2002237126A JP 2002237126 A JP2002237126 A JP 2002237126A JP 2003174059 A JP2003174059 A JP 2003174059A
Authority
JP
Japan
Prior art keywords
semiconductor device
insulating substrate
manufacturing
forming
sealing material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002237126A
Other languages
English (en)
Inventor
Hiroyuki Hirai
浩之 平井
Yoshitaka Fukuoka
義孝 福岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DT Circuit Technology Co Ltd
Original Assignee
DT Circuit Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by DT Circuit Technology Co Ltd filed Critical DT Circuit Technology Co Ltd
Priority to JP2002237126A priority Critical patent/JP2003174059A/ja
Publication of JP2003174059A publication Critical patent/JP2003174059A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 製造時の作業性に優れ、しかも半導体装置の
機械的強度の低下を防止することのできる半導体装置及
びその製造方法を提供する。 【解決手段】 絶縁性基板３０上の配線パターン４１上
に導電ペーストバンプ６０，６０，…を介して半導体素
子７０ａ，７０ｂ，…を実装し、更にこれら半導体素子
７０ａ，７０ｂ，…の上側から第２の封止材料を適用し
て封止して第２の封止材料層８０を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置とその製
造方法に係り、更に詳細には、半導体素子内蔵型の半導
体装置とその製造方法に関する。
【０００２】
【従来の技術】従来より、絶縁性基板上に半導体素子を
実装した半導体装置を更に大きなマザーボード上に実装
する方式のマルチチップモジュールが知られている。
【０００３】図１３は、代表的なマルチチップモジュー
ル１００の製造工程を示した図である。図１３（ａ）に
示したように、このマルチチップモジュール１００で
は、絶縁性基板１０１の導体パッド１０２上に銀ペース
ト等の導電性ペーストを印刷し、硬化させて導体バンプ
１０４を形成する。次に、ＩＣチップなどの半導体素子
１１０ａ〜１１０ｃが実装される所定の位置に異方性導
電ペースト（ＡＣＦ）１０５を塗布し、しかる後に半導
体素子１１０ａ〜１１０ｃのアルミ電極パッド１１１ａ
〜１１１ｃと導体バンプ１０４を位置合わせして、これ
ら半導体素子１１０ａ〜１１０ｃの裏面を加熱下に加圧
することにより電気的接続と機械的接続を施し、複数の
半導体素子１１０ａ〜１１０ｃが同一の絶縁性基板１０
１上に実装されたマルチチップモジュール１００が製造
される。このマルチチップモジュール１００は、図１３
（ｂ）に示したように、マウンタ１２０により更にマザ
ーボード１３０上の所定位置の配線パターン１３１上に
セットされ、図１３（ｃ）に示したように、マウンタ１
２０により下方に押圧されることによりマザーボード１
３０上にマウントされる。
【０００４】ところで、マウンタ１２０のうち、マルチ
チップモジュール１００を押圧する面１２１は平面状で
あるため、一台のマルチチップモジュール１００上に実
装される半導体素子１１０ａ〜１１０ｃの裏面は同一平
面状に並ぶように配設されている必要がある。
【０００５】しかし、実際には半導体素子１１０ａ〜１
１０ｃの種類により厚さや形状が異なるため、同一条件
で実装しても半導体素子１１０ａ〜１１０ｃの裏面を同
一平面上に揃えるのは至難の技である。また、実装時の
状態、バンプ、ハンダの高さが不揃いになりやすく、こ
の部分でも高さを変動させる要因が含まれるため、半導
体素子１１０ａ〜１１０ｃの裏面が同一平面上になりに
くく、マウンタ１２０で実装する際に半導体装置を取り
扱いにくいという問題がある。
【０００６】また、半導体素子１１０ａ〜１１０ｃの裏
面が同一平面上にないと、マウンタ１２０で押圧する場
合にマウンタ１２０からの押圧力が半導体素子１１０ａ
〜１１０ｃに対して不均一に作用するため、半導体装置
の機械的強度が低下するという問題がある。
【０００７】
【発明が解決しようとする課題】上記したように、従来
の方法では、製造時の作業性が低下したり半導体装置の
機械的強度が低下するという問題があった。
【０００８】本発明は、上記従来の問題を解消するため
になされた発明である。すなわち、本発明は、製造時の
作業性に優れ、しかも半導体装置の機械的強度の低下を
防止することのできる半導体装置及びその製造方法を提
供することを目的とする。
【０００９】
【課題を解決するための手段】本発明の半導体装置は、
上記目的を達成するために、絶縁性基板と、前記絶縁性
基板上に配設された配線パターンと、前記配線パターン
上の所定位置に配設された半導体素子と、前記半導体素
子の電極板と前記配線パターンとの間に介挿され、前記
電極板と前記配線パターンとを電気的に接続する略円錐
形の導体バンプと、前記半導体素子と前記絶縁性基板と
の間を封止する第１の封止材料層と、前記絶縁性基板、
前記第１の封止部、及び前記半導体素子の上面を被覆し
て１枚の板状体の中に封止する第２の封止材料層とを具
備することを特徴としている。
【００１０】上記半導体装置の例として、前記半導体素
子、前記第１の封止材料層、及び前記第２の封止材料層
が、前記絶縁性基板の一方の面上に配設されていること
を特徴とする半導体装置を挙げることができる。
【００１１】上記半導体装置の他の例として、前記半導
体素子、前記第１の封止材料層、及び前記第２の封止材
料層が、前記絶縁性基板の両面上に配設されていること
を特徴とする半導体装置を挙げることもできる。
【００１２】上記半導体装置において、前記第１の封止
材料層の例として、異方導電性組成物からなる層を挙げ
ることができる。
【００１３】上記半導体装置において、前記第２の封止
材料層の例として、前記絶縁性基板と同じ熱膨張係数を
備えた層を挙げることができる。
【００１４】本発明の半導体装置の製造方法は、絶縁性
基板上に配線パターンを形成する工程と、前記配線パタ
ーン上の半導体素子電極板対向位置に導体バンプを形成
する工程と、前記配線パターン上の半導体素子電極板対
向位置に異方導電性組成物を塗布する工程と、前記前記
配線パターン上の半導体素子電極板対向位置に半導体素
子を位置合わせする工程と、前記半導体素子と前記絶縁
性基板とを加熱下に加圧して前記導体バンプと前記電極
板とを接合する工程と、前記半導体素子の背面を含む前
記絶縁性基板上に第２の封止材料を塗布する工程と、前
記第２の封止材料を硬化する工程と、を具備することを
特徴としている。
【００１５】上記半導体装置の製造方法において、前記
導体バンプを形成する方法の例として、導電性ペースト
を穴明き板の上から塗布し、しかる後に前記穴明き板を
剥離することからなる方法を挙げることができる。
【００１６】上記半導体装置の製造方法において、前記
導体バンプを形成する方法の他の例として、配線パター
ンを形成した絶縁性基板の上からマスキングを介して金
属をメッキすることからなる方法を挙げることができ
る。
【００１７】上記半導体装置の製造方法において、前記
導体バンプを形成する方法の更に他の例として、配線パ
ターンを形成した絶縁性基板の上に金属層を形成し、し
かる後にマスキングを介して前記金属層をエッチングす
ることからなる方法を挙げることができる。
【００１８】上記半導体装置の製造方法において、前記
導体バンプを形成する工程と、前記異方導電性組成物を
塗布する工程との間に、バリアメタル層を形成する工
程、及び、バリアメタル層の上に接合性金属層を形成す
る工程を更に具備していてもよい。
【００１９】本発明では、第２の封止材料層を用いて前
記絶縁性基板、前記第１の封止部、及び前記半導体素子
の上面を被覆し、これら全体を１枚の板状体の中に封止
して一体化しているので、製造時の作業性が向上し、ま
た機械的強度も向上する。
【００２０】
【発明の実施の形態】（第１の実施の形態）以下、本発
明の第１の実施の形態に係る半導体装置の製造について
説明する。図１及び図２は本実施形態に係る半導体装置
の製造方法のフローチャートであり、図３、図４及び図
５は製造途中の本実施形態に係る半導体装置の断面図で
ある。
【００２１】本実施形態に係る半導体装置を製造するに
は、まず絶縁基板の両面に配線パターンを形成した、い
わゆる２層板を用意する。この２層板の製造方法のフロ
ーチャートを示したのが図１であり、製造途中の２層板
の断面図を示したのが図３である。この２層板を製造す
るには、最初に図３（ａ）に示したように銅箔などの導
体板１０を用意する。この導体板１０の上に印刷技法を
用いて導体バンプ２０，２０…を形成する。
【００２２】この導体バンプ２０，２０，…の形成方法
としては、例えば、バンプ形成部分に孔を設けたマスキ
ングを施し（ステップ１）、この孔内に導電性ペース
ト、例えば銀などの金属微粒子をエポキシ樹脂のような
液状樹脂中に分散させたペースト状組成物を充填し（ス
テップ２）、マスキング上面からスキージ（ステップ
３）し、前記マスキングを剥離する（ステップ４）こと
からなる方法が挙げられる。このようにして、図３
（ｂ）に示したような、略円錐形の導体バンプ２０，２
０，…を形成した後、この導体バンプ２０，２０，…を
乾燥させ、硬化する（ステップ５）。
【００２３】次に、図３（ｃ）に示したように、導体バ
ンプ２０，２０，…の上にプリプレグ（絶縁基板前駆
体）３０、すなわちガラス繊維マットのような補強材料
中にエポキシ樹脂などの絶縁性樹脂を含浸させたものを
重ね、更にこのプリプレグ３０の上にもう１枚の銅箔な
どの導体板４０を重ね合わせ（ステップ６）、この状態
でヒートプレス、すなわち加熱下に加圧する（ステップ
７）。
【００２４】このヒートプレスすることにより導体バン
プ２０，２０，…はプリプレグ３０を貫通して導体板１
０と導体板４０との間が電気的に接続されると同時にプ
リプレグ３０が硬化して、図３（ｄ）に示したような、
２層型プリント配線基板５０が得られる。この２層型配
線基板５０表面の導体板１０，４０に例えばエッチング
処理等によるパターニング（ステップ８）を施すことに
より配線パターン１１，４１が形成された２層板５１が
形成される。
【００２５】次いで、２層板５１上の配線パターン４１
のうち、図３（ｆ）に示すように、半導体素子の電極に
対応する位置に形成した電極パッド４１ｂ，４１ｂ，…
上に実装バンプとして、銀ペーストバンプのような実装
バンプ６０，６０，…を形成する。この実装バンプ６
０，６０，…の形成方法は上記導体バンプ２０，２０，
…の形成方法と実質的に同じである。
【００２６】すなわち、バンプ形成部分に孔を設けたマ
スキングを施し（ステップ１ａ）、この孔内に導電性ペ
ースト、例えば銀などの金属微粒子をエポキシ樹脂のよ
うな液状樹脂中に分散させたペースト状組成物を充填し
（ステップ２ａ）、マスキング上面からスキージ（ステ
ップ３ａ）し、前記マスキングを剥離する（ステップ４
ａ）ことからなる方法である。
【００２７】但し、ここで形成する実装バンプ６０，６
０，…の大きさは、高さが１０〜４０μｍ、底面半径が
２５〜４０μｍである。これは半導体素子７０ａ〜７０
ｃの大きさに対応させるためである。実装バンプ６０，
６０，…の大きさの更に好ましい範囲は、高さが１５〜
２５μｍ、底面半径が３０〜３５μｍである。
【００２８】次に、マスキング剥離後、実装バンプ６
０，６０，…を硬化させ（ステップ５ａ）、しかる後
に、例えば電解メッキや無電解メッキなどのＮｉメッキ
処理を施すことにより、実装バンプ６０，６０，…、そ
の底部の電極パッド４１ｂ表面に図４（ｈ）に示したよ
うなバリアメタル層としてのＮｉ層６１を形成する（ス
テップ６ａ）。次いでＮｉ層６１の上からＡｕメッキ処
理（ステップ７ａ）を施すことによりＡｕ層６２を形成
する。こうして図４（ｈ）に示したようなバンプ付基板
５２が得られる。
【００２９】次に、こうして得られたバンプ付基板５２
の実装バンプ６０，６０，…形成面上に、図４（ｉ）に
示したように、ＡＣＦ（異方性導電接着剤層）６３ａ〜
６３ｃを形成し、電極パッド４１ｂ，４１ｂ，…に対し
て電極板７１ａ，７１ａ，…、７１ｂ，７１ｂ，…、７
１ｃ，７１ｃ，…がそれぞれ対向するように半導体素子
７０ａ〜７０ｃを位置合わせする（ステップ８ａ）。
【００３０】次いで、この状態で半導体素子７０ａ〜７
０ｃとバンプ付基板５２とを押圧すると図５（ｊ）に示
したように実装バンプ６０，６０，…がＡＣＦ（異方性
導電接着剤層）６３ａ〜６３ｃをそれぞれ貫通し、電極
板７１ａ，７１ａ，…、７１ｂ，７１ｂ，…、７１ｃ，
７１ｃ，…に押圧される（ステップ９ａ）。このとき実
装バンプ６０，６０，…の表面にはＡｕ層６２，６２，
…が形成されており、電極板７１ａ，７１ａ，…、７１
ｂ，７１ｂ，…、７１ｃ，７１ｃ，…はＡｌで出来てい
るので、実装バンプ６０，６０，…と電極板７１ａ，７
１ａ，…、７１ｂ，７１ｂ，…、７１ｃ，７１ｃ，…と
の間にはＡｌ−Ａｕ接合が形成され、電極パッド４１
ｂ，４１ｂ，…と電極板７１ａ，７１ａ，…、７１ｂ，
７１ｂ，…、７１ｃ，７１ｃ，…との間がＡｕ層６２，
Ｎｉ層６１，実装バンプ６０，ＡＣＦ（異方性導電接着
剤層）６３ａ〜６３ｃを介してそれぞれ電気的に接合さ
れる。こうして図５（ｊ）に示したような半導体素子７
０ａ〜７０ｃが実装された半導体装置ユニット５３が得
られる。
【００３１】次に、こうして得られた半導体装置５３の
上に実装された半導体素子７０ａ〜７０ｃの上面上から
第２の封止材料８０を塗布する（ステップ１２ａ）。こ
こで用いる第２の封止材料としては、前記絶縁性基板と
同じ熱膨張係数を有するものが好ましい。具体的な熱膨
張係数としては、１０ｐｐｍ／℃〜３０ｐｐｍ／℃であ
ることが好ましく、更に熱膨張係数は１２〜２０ｐｐｍ
／℃の範囲であることが好ましい。ここで熱膨張係数の
好ましい範囲を上記範囲としたのは、熱膨張係数が上記
範囲を外れると、加熱時の絶縁性基板との間に歪が生じ
て絶縁性基板と第２の封止材料層との界面が剥離する恐
れが生じるからである。
【００３２】更に具体的には、この第２の封止材料とし
ては、例えばクレゾールノボラック系やビフェニ−ル系
のエポキシ樹脂や、フェノール樹脂や、アクリル樹脂の
ような材料が挙げられる。
【００３３】更に、この第２の封止材料中にはガラスフ
ァイバーやシリカなどのフィラーを含ませることにより
上記のような熱膨張係数を有する第２の封止材料層を構
成しても良い。この第２の封止材料８０が形成する層の
厚さは半導体素子７０ａ〜７０ｃの上表面からチップ厚
の１／４〜チップ厚の２倍であるのが好ましく、チップ
厚の１／２〜チップ厚の１倍であるのが更に好ましい。
上記範囲を下回ると機械的強度が低下して剥離しやすく
なるためであり、上記範囲を上回ると半導体素子から発
せられる熱を発散し難くなるためである。
【００３４】次いで、この第２の封止材料８０を硬化さ
せることにより（ステップ１３ａ）、図５（ｋ）に示し
たような半導体装置５４が得られる。次いでこうして得
られた半導体装置５４下面側の電極板１１，１１，…上
にハンダペーストボール１２，１２，…を付着させ、こ
の状態でマザーボード１３上の電極板１４，１４，…に
対して位置合わせし、加熱下に加圧することにより、図
５（ｍ）に示したように半導体装置５４がマザーボード
１３上にマウントされる（ステップ１４ａ）。
【００３５】以上説明したように、本実施形態に係る半
導体装置５４では、半導体素子７０ａ〜７０ｃを実装し
た半導体装置ユニット５３の上面上に更に第２の封止材
料で被覆され、半導体装置５４の上表面の凸凹がなくな
り、平面化されるので、マウンタなどにより保持する際
などの取扱いが容易になり、作業性が向上するという効
果が得られる。
【００３６】更に、半導体素子７０ａ〜７０ｃが第２の
封止材料８０により一体化されて封止されるので、耐湿
性や機械的強度が向上し、半導体装置の信頼性が向上す
るという効果が得られる。
【００３７】（第２の実施の形態）以下、本発明の第２
の実施の形態に係る半導体装置の製造について説明す
る。図６は本実施形態に係る半導体装置の断面図であ
る。
【００３８】本実施形態に係る半導体装置では、絶縁性
基板の両面に半導体素子を実装し、更にこれらの半導体
素子の表面から第２の封止材料で封止する構造とした。
すなわち図６に示したように、本実施形態に係る半導体
装置１Ａでは、絶縁性基板３０の表裏両面に配線パター
ン４２，４３が形成されており、これら配線パターン４
２，４３の上に形成された導電ペーストバンプ６０ａ，
６０ａ，…及び６０ｂ，６０ｂ，…を介して半導体素子
７０ａ〜７０ｄがそれぞれ実装されている。
【００３９】これらの半導体素子７０ａ〜７０ｃ及び７
０ｄ，７０ｅの上から第２の封止材料８０，８１がそれ
ぞれ適用され、これら半導体素子７０ａ〜７０ｃ及び７
０ｄ，７０ｅを封止している。このように絶縁性基板３
０の両面に実装された半導体素子７０ａ〜７０ｅについ
ても本発明を適用することができ、集積度の高いマルチ
チップモジュールに対しても対応することができる。
【００４０】（第３の実施の形態）以下、本発明の第２
の実施の形態に係る半導体装置の製造について説明す
る。図７は本実施形態に係る半導体装置の製造方法のフ
ローチャートであり、図８及び図９は製造途中の本実施
形態に係る半導体装置の断面図である。
【００４１】本実施形態に係る半導体装置を製造するに
は、上記第１の実施形態の図３（ａ）〜（ｅ）に示した
ステップ１〜８の工程に従って２層板５１を形成する。
【００４２】次いで２層板５１の表面に感光性樹脂を塗
布などの方法により適用して図８（ｆ）に示したような
感光性樹脂層８０を形成する（ステップ１ｂ）。次いで
２層板５１上の配線パターン４１ａのうち、図８（ｇ）
に示すように、半導体素子の電極に対応する位置に形成
した電極パッド４１ｂ，４１ｂ，…上に対応する位置の
感光性樹脂層８０上面上にメッキホール８１，８１，…
を形成する。このメッキホールの形成方法としては、例
えば、電極パッド４１ｂ，４１ｂ，…の真上の位置にマ
スキング（図示省略）を形成し（ステップ２ｂ）、この
マスキングの上から露光し（ステップ３ｂ）、溶剤中に
浸漬して現像（ステップ４ｂ）する方法などが挙げられ
る。
【００４３】メッキホールを形成した感光性樹脂層８０
の上から電解メッキや無電解メッキなどのメッキ処理を
施すことにより図８（ｈ）に示したようなメッキバンプ
６４，６４，…を形成する（ステップ５ｂ）。次いで図
８（ｉ）に示したように感光性樹脂層８０を除去し（ス
テップ６ｂ）、メッキバンプ６４，６４，…を露出さ
せ、このメッキバンプ６４，６４，…の上にＮｉメッキ
（ステップ７ｂ）を施して図８（ｊ）に示したようなバ
リアメタル層としてのＮｉ層６１を形成し、更にその上
からＡｕメッキ（ステップ８ｂ）を施して図８（ｋ）に
示したようなＡｕ層６２を形成する。
【００４４】以下、上記第１の実施形態と同様にして、
図９（ｌ）に示したように、ＡＣＦ６３を形成し、半導
体素子７０ａ及び７０ｂを位置合わせし（ステップ９
ｂ）、次いで図９（ｍ）に示したように押圧して実装し
（ステップ１０ｂ）、更にその上に第２の封止材料を塗
布してマルチチップモジュールの片面側の表面を封止す
る（ステップ１１ｂ）ことにより、図８（ｎ）に示した
ような、いわゆる全面封止型の半導体装置（マルチチッ
プモジュール）１Ｂが得られる。本実施形態によれば、
金属製のメッキバンプ６４を用いて半導体素子７０ａ，
７０ｂを実装するので、より確実に実装することができ
る。
【００４５】（第４の実施の形態）以下、本発明の第３
の実施の形態に係る半導体装置の製造について説明す
る。図１０は本実施形態に係る半導体装置の製造方法の
フローチャートであり、図１１及び図１２は製造途中の
本実施形態に係る半導体装置の断面図である。
【００４６】本実施形態に係る半導体装置を製造するに
は、上記第１の実施形態の図１（ａ）〜（ｅ）に示した
ステップ１〜８の工程に従って２層板５１を形成する。
【００４７】次いで図１１（ｆ）に示したように、２層
板５１の表面に銅箔などの金属板又は金属層を貼り付け
やメッキなどの方法によりＣｕ層６５を形成する（ステ
ップ１ｃ）。次いで２層板５１上の配線パターン４１ａ
のうち、図１１（ｇ）に示すように、半導体素子の電極
に対応する位置に形成した電極パッド４１ｂ，４１ｂ，
…上に対応する位置のＣｕ層６５上面上にマスキング８
２，８２，…を形成する（ステップ２ｃ）。
【００４８】マスキング８２，８２，…を形成したＣｕ
層６５の上からエッチング処理を施すことにより図１１
（ｈ）に示したようなエッチングバンプ６６，６６，…
を形成する（ステップ３ｃ）。次いで図１１（ｉ）に示
したようにマスキング８２，８２，…を除去し（ステッ
プ４ｃ）、エッチングバンプ６６，６６，…を露出さ
せ、このエッチングバンプ６６，６６，…の上にＮｉメ
ッキ（ステップ５ｃ）を施して図１１（ｊ）に示したよ
うなバリアメタル層としてのＮｉ層６１を形成し、更に
その上からＡｕメッキ（ステップ６ｃ）を施して図１１
（ｋ）に示したようなＡｕ層６２を形成する。
【００４９】以下、上記第１の実施形態と同様にして図
１２（ｌ）に示したようにＡＣＦ６３を形成し、半導体
素子７０ａ及び７０ｂを位置合わせし（ステップ７
ｃ）、次いで、図１２（ｍ）に示したように押圧して実
装し（ステップ８ｃ）、更にその上に第２の封止材料を
塗布してマルチチップモジュールの片面側の表面を封止
する（ステップ９ｃ）ことにより、図１２（ｎ）に示し
たような、いわゆる全面封止型の半導体装置（マルチチ
ップモジュール）１Ｃが得られる。本実施形態によれ
ば、金属製のエッチングバンプ６６を用いて半導体素子
７０ａ，７０ｂを実装するので、より確実に実装するこ
とができる。
【００５０】
【発明の効果】本発明によれば、第２の封止材料層を用
いて前記絶縁性基板、前記第１の封止部、及び前記半導
体素子の上面を被覆し、これら全体を１枚の板状体の中
に封止して一体化しているので、製造時の作業性が向上
し、また機械的強度も向上する。
【図面の簡単な説明】
【図１】第１の実施形態に係る半導体装置の製造方法の
フローチャートである。
【図２】第１の実施形態に係る半導体装置の製造方法の
フローチャートである。
【図３】第１の実施形態に係る半導体装置の製造途中の
ものの断面図である。
【図４】第１の実施形態に係る半導体装置の製造途中の
ものの断面図である。
【図５】第１の実施形態に係る半導体装置の製造途中の
ものの断面図である。
【図６】第２の実施形態に係る半導体装置の断面図であ
る。
【図７】第３の実施形態に係る半導体装置の製造方法の
フローチャートである。
【図８】第３の実施形態に係る半導体装置の製造途中の
ものの断面図である。
【図９】第３の実施形態に係る半導体装置の製造途中の
ものの断面図である。
【図１０】第４の実施形態に係る半導体装置の製造方法
のフローチャートである。
【図１１】第４の実施形態に係る半導体装置の製造途中
のものの断面図である。
【図１２】第４の実施形態に係る半導体装置の製造途中
のものの断面図である。
【図１３】従来の半導体装置の断面図である。
【符号の説明】
１…半導体装置、５１…２層板、４１ａ…配線パター
ン、４１ｂ…電極パッド、６０…実装バンプ、６１…Ｎ
ｉ層（バリアメタル層）、６２…Ａｕ層、６３…ＡＣ
Ｆ、６４…ＡＣＦ、７０…半導体素子、７１…電極板、
８０…第２の封止材料。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F044 KK02 KK16 LL09 RR16 5F061 AA01 BA04 CA10 FA02

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 絶縁性基板と、 前記絶縁性基板上に配設された配線パターンと、 前記配線パターン上の所定位置に配設された半導体素子
    と、 前記半導体素子の電極板と前記配線パターンとの間に介
    挿され、前記電極板と前記配線パターンとを電気的に接
    続する略円錐形の導体バンプと、 前記半導体素子と前記絶縁性基板との間を封止する第１
    の封止材料層と、 前記絶縁性基板、前記第１の封止部、及び前記半導体素
    子の上面を被覆して１枚の板状体の中に封止する第２の
    封止材料層とを具備することを特徴とする半導体装置。
  2. 【請求項２】 請求項１に記載の半導体装置であって、
    前記半導体素子、前記第１の封止材料層、及び前記第２
    の封止材料層が、前記絶縁性基板の一方の面上に配設さ
    れていることを特徴とする半導体装置。
  3. 【請求項３】 請求項１に記載の半導体装置であって、
    前記半導体素子、前記第１の封止材料層、及び前記第２
    の封止材料層が、前記絶縁性基板の両面上に配設されて
    いることを特徴とする半導体装置。
  4. 【請求項４】 請求項１乃至３のいずれか１項に記載の
    半導体装置であって、前記第１の封止材料層が、異方導
    電性組成物からなる層であることを特徴とする半導体装
    置。
  5. 【請求項５】 請求項１乃至４のいずれか１項に記載の
    半導体装置であって、前記第２の封止材料層が、前記絶
    縁性基板と同じ熱膨張係数を備えた層であることを特徴
    とする半導体装置。
  6. 【請求項６】 絶縁性基板上に配線パターンを形成する
    工程と、 前記配線パターン上の半導体素子電極板対向位置に導体
    バンプを形成する工程と、 前記配線パターン上の半導体素子電極板対向位置に異方
    導電性組成物を塗布する工程と、 前記前記配線パターン上の半導体素子電極板対向位置に
    半導体素子を位置合わせする工程と、 前記半導体素子と前記絶縁性基板とを加熱下に加圧して
    前記導体バンプと前記電極板とを接合する工程と、 前記半導体素子の背面を含む前記絶縁性基板上に第２の
    封止材料を塗布する工程と、 前記第２の封止材料を硬化する工程と、 を具備することを特徴とする半導体装置の製造方法。
  7. 【請求項７】 請求項６に記載の半導体装置の製造方法
    であって、前記導体バンプを形成する工程が、導電性ペ
    ーストを穴明き板の上から塗布し、しかる後に前記穴明
    き板を剥離することからなる導電ペーストバンプを形成
    する工程であることを特徴とする半導体装置の製造方
    法。
  8. 【請求項８】 請求項６に記載の半導体装置の製造方法
    であって、前記導体バンプを形成する工程が、配線パタ
    ーンを形成した絶縁性基板の上からマスキングを介して
    金属をメッキすることからなるメッキバンプを形成する
    工程であることを特徴とする半導体装置の製造方法。
  9. 【請求項９】 請求項６に記載の半導体装置の製造方法
    であって、前記導体バンプを形成する工程が、配線パタ
    ーンを形成した絶縁性基板の上に金属層を形成し、しか
    る後にマスキングを介して前記金属層をエッチングする
    ことからなるエッチングバンプを形成する工程であるこ
    とを特徴とする半導体装置の製造方法。
  10. 【請求項１０】 請求項６乃至９のいずれか１項に記載
    の半導体装置の製造方法であって、前記導体バンプを形
    成する工程と、前記異方導電性組成物を塗布する工程と
    の間に、バリアメタル層を形成する工程、及び、バリア
    メタル層の上に接合性金属層を形成する工程を更に具備
    することを特徴とする半導体装置の製造方法。
JP2002237126A 2001-09-27 2002-08-15 半導体装置及びその製造方法 Pending JP2003174059A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002237126A JP2003174059A (ja) 2001-09-27 2002-08-15 半導体装置及びその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001-298290 2001-09-27
JP2001298290 2001-09-27
JP2002237126A JP2003174059A (ja) 2001-09-27 2002-08-15 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2003174059A true JP2003174059A (ja) 2003-06-20

Family

ID=26623158

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002237126A Pending JP2003174059A (ja) 2001-09-27 2002-08-15 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2003174059A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7588967B2 (en) 2005-05-27 2009-09-15 Shin-Etsu Chemical Co., Ltd. Curable silicone rubber composition and semiconductor device
EP2105466A1 (en) 2008-03-24 2009-09-30 Shin-Etsu Chemical Co., Ltd. Curable silicone rubber composition and semiconductor devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7588967B2 (en) 2005-05-27 2009-09-15 Shin-Etsu Chemical Co., Ltd. Curable silicone rubber composition and semiconductor device
EP2105466A1 (en) 2008-03-24 2009-09-30 Shin-Etsu Chemical Co., Ltd. Curable silicone rubber composition and semiconductor devices

Similar Documents

Publication Publication Date Title
JP4055717B2 (ja) 半導体装置およびその製造方法
US6147311A (en) Multi layer circuit board using anisotropic electroconductive adhesive layer and method for producing same
JP3889856B2 (ja) 突起電極付きプリント配線基板の製造方法
KR100811034B1 (ko) 전자소자 내장 인쇄회로기판의 제조방법
KR100522385B1 (ko) 다층 회로 기판 어셈블리, 다층 회로 기판 어셈블리 부품및 그들의 제조 방법
KR100595889B1 (ko) 상하도전층의 도통부를 갖는 반도체장치 및 그 제조방법
JP3429734B2 (ja) 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法
US7790515B2 (en) Semiconductor device with no base member and method of manufacturing the same
EP1763295A2 (en) Electronic component embedded board and its manufacturing method
US20010052647A1 (en) Laminated integrated circuit package
JP4040389B2 (ja) 半導体装置の製造方法
US20030127725A1 (en) Metal wiring board, semiconductor device, and method for manufacturing the same
US6207550B1 (en) Method for fabricating bump electrodes with a leveling step for uniform heights
JP2002246536A (ja) 三次元実装パッケージの製造方法、及びその製造用のパッケージモジュール
JP2004071946A (ja) 配線板、半導体パッケージ用基板、半導体パッケージ及びそれらの製造方法
JP2003174059A (ja) 半導体装置及びその製造方法
JP2002246745A (ja) 三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材
JP3918828B2 (ja) 半導体装置
JP2006173234A (ja) 半導体装置およびその製造方法
JP4330855B2 (ja) 配線板の製造方法
JP3966786B2 (ja) 半導体装置の製造方法
JP4040388B2 (ja) 半導体装置の製造方法
KR101543031B1 (ko) 인쇄회로기판 및 그 제조 방법
JP4042741B2 (ja) 半導体装置の製造方法
KR100887685B1 (ko) 전자소자 내장 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Effective date: 20050811

Free format text: JAPANESE INTERMEDIATE CODE: A625

A711 Notification of change in applicant

Effective date: 20060215

Free format text: JAPANESE INTERMEDIATE CODE: A712

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061128

A131 Notification of reasons for refusal

Effective date: 20061205

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070205

A02 Decision of refusal

Effective date: 20070227

Free format text: JAPANESE INTERMEDIATE CODE: A02