JP3608226B2 - 半導体チップの実装方法及び半導体装置 - Google Patents
半導体チップの実装方法及び半導体装置 Download PDFInfo
- Publication number
- JP3608226B2 JP3608226B2 JP20196994A JP20196994A JP3608226B2 JP 3608226 B2 JP3608226 B2 JP 3608226B2 JP 20196994 A JP20196994 A JP 20196994A JP 20196994 A JP20196994 A JP 20196994A JP 3608226 B2 JP3608226 B2 JP 3608226B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- circuit board
- bumps
- pads
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Description
【産業上の利用分野】
本発明は、半導体チップの実装方法に関する。
半導体チップのフリップチップ実装において、実装面に形成したパッド間の高さがばらつき平面度の悪い回路基板、とくに薄くて可撓性のある回路基板、例えばフレキシブルプリント基板(Flexible printed circuit board,以下、FPCと略記する)では、半導体チップを加熱、圧着して実装する際にバンプの接合不良が生じる問題があり、その対策が要望されている。
【0002】
【従来の技術】
図4の要部側断面図に示すように、従来の半導体チップの実装方法は、半導体チップ2の複数の図示しない電極上にバンプ4をボンディング装置のキャピラリ(図示略)によって一点一点ボンディングし、その半導体チップ2を図示しないガラス基板に押しつけてバンプ4の高さを均一にレベリングする。
【0003】
一方、回路基板1であるFPC11の実装面には半導体チップ2の電極に対応するパッド1aをフォトリソグラフィ技術により形成し、スクリーン印刷法により熱硬化・絶縁性接着剤5を塗布する。
【0004】
そうして、FPC11のパッド1aと半導体チップ2のバンプ4とをボンディング装置のボンディングステージ6上に位置決めし、ボンディングヘッド7で半導体チップ2を加圧、加熱することにより、パッド1aとバンプ4とを電気的に接続するとともに熱硬化・絶縁性接着剤5を硬化して半導体チップ2をFPC11に固着している。
【0005】
【発明が解決しようとする課題】
しかしながら、このような上記方法によれば、FPCの厚さが均一でパッド間の平面度が良好であれば、パッドとバンプとは確実に接続されるが、図5の要部側断面図に示すように、厚さが均一でないとか、実装面に形成したパッド1a間の高さがばらつき平面度の悪い回路基板1、中でもとくにFPC11はポリイミドフィルム1bが内層パターン1cを挟んでプリプレグ接着剤1dで積層接着したものであるため、内層パターン1cの配線状態でFPC11の厚さが不均一になり易く、そのばらつきが50μmを超えると実装時の加圧、加熱による半導体チップ2側のバンプ4の変位量(縮み量)ではそのばらつきを吸収できないため、バンプ4が、低くなったパッド1aに接触せず電気的に接続不良(図中、8は接続不良部)になるといった問題があった。
【0006】
上記問題点に鑑み、本発明は半導体チップのフリップチップ実装において、半導体チップのバンプと厚さが不均一な回路基板やパッド間の平面度の悪い回路基板との接続に電気的な接続不良が生じない半導体チップの実装方法を提供することを目的とする。
【0007】
【課題を解決するための手段】
上記目的を達成するために、本発明の半導体チップの実装方法においては、可撓性を有する回路基板のパッドと半導体チップのバンプとのボンディング工程に先立ち、回路基板の厚さの不均一さを補う複数段からなるバンプを半導体チップに付着しバンプとこのバンプに対応するパッドとを位置合わせ、半導体チップと回路基板とを押圧する工程を含むか、あるいはボンディング装置のボンディングステージの回路基板を載置する載置面の表面形状を回路基板の厚さの不均一さに応じた形状に形成する工程を含み構成する。また、半導体装置を前記実装方法を経て半導体チップと可撓性回路基板とをボンディングして構成する。
【0008】
【作用】
基板厚さの不均一さを補うダミーパターンを形成した場合、回路基板の厚さをほぼ均一な厚さにできるため、回路基板のパッド間の平面度がよくなり、半導体チップを実装した時の加圧、加熱によるバンプの変位量(縮み量)で確実に電気的接続できる。
【0009】
また、基板厚さの不均一さを補う高さの異なるバンプを形成した場合、半導体チップのバンプ間の平面度がよくなるため、同様にパッドとバンプとを確実に電気的接続できる。
【0010】
また、ボンディング装置のボンディングステージの載置面を回路基板厚さの不均一さに倣わせた場合も、回路基板のパッド間の平面度がよくなるため、同様にパッドとバンプとを確実に電気的接続できる。
【0011】
【実施例】
以下、図面に示した実施例に基づいて本発明の要旨を可撓性を有する回路基板、とくにFPCの場合を例に詳細に説明する。なお、従来の図4と同じ構成部品には同一符号を付している。
【0012】
本発明の半導体チップの実装方法における第1の実施例は、図1の要部側断面図に示すように、回路基板のパッドと半導体チップのバンプとのボンディング工程に先立ち、半導体チップ2をフリップチップ実装するFPC11は、半導体チップ2の実装領域の基板厚さが他の部分より薄くなる場合、予め薄くなった部分に内層としてダミーパターン3を形成し、基板厚さの不均一さを補い基板厚さを均一化しておく。
【0013】
それにより、FPC11の厚さをほぼ均一にできるため、FPC11の実装面に形成したパッド1a間の平面度がよくなり、半導体チップ2を実装した時の加圧、加熱によるバンプ4の変位量(縮み量)内で確実に電気的接続を行うことができる。
【0014】
つぎの第2の実施例は図2の要部側断面図に示すように、FPC11の厚さが不均一にできあがり、厚さの薄い部分が半導体チップ2の実装領域にある場合、基板厚さの不均一さを補うように高さの異なるバンプ、即ちバンプ4a,4を複数段(図は2段重ねを示す)に積み重ねて形成し、図示しないガラス基板に押しつけることですべてのバンプ4a,4間の高さを均一に揃える。
【0015】
それにより、半導体チップのバンプ間の平面度がよくなるため、第1の実施例と同様にパッドとバンプとを確実に電気的接続できる。
つぎの第3の実施例は図3の要部側断面図に示すように、FPC11の厚さが不均一にできあがり、その薄い部分が半導体チップ2の実装領域にある場合、基板厚さの不均一さを補うようにボンディング装置のボンディングステージ6にFPC11の厚さの不均一さに倣った載置面6aを形成する。例えば、図示するように、基板厚さの薄い部分に対応しボンディングステージ6の載置面6aの高さを高くするかさ上げ部6a−1を形成する。
【0016】
それにより、ボンディングステージの載置面に載置したFPCのパッド間の平面度がよくなるため、第1、第2の実施例と同様にパッドとバンプとを確実に電気的接続できる。
【0017】
なお、上記各実施例はFPCを例に説明したが、その他、薄くて可撓性のある回路基板にも応用できることは言うまでもない。
【0018】
【発明の効果】
以上、詳述したように本発明によれば、FPCの厚さのばらつきを解消、または容認して厚さを補うことにより、FPCのパッドと半導体チップのバンプとを接続不良なく確実に電気的接続できるため、信頼度の高い半導体装置を提供することができるといった産業上極めて有用な効果を発揮する。
【図面の簡単な説明】
【図1】本発明による第1の実施例の要部側断面図
【図2】本発明による第2の実施例の要部側断面図
【図3】本発明による第3の実施例の要部側断面図
【図4】従来技術による要部側断面図
【図5】図4のバンプの接続不良を示す要部側断面図
【符号の説明】
1 回路基板
11 FPC(フレキシブルプリント基板)
2 半導体チップ
3 ダミーパターン
4,4a バンプ
6 ボンディングステージ
6a 載置面
Claims (4)
- 半導体チップのバンプの位置に対応させて配置されたパッドを一方の面に有したフィルムと該フィルムのパッドが配置されていない面に接着剤を介して内層パターンを積層した可撓性の回路基板の前記パッドと半導体チップのバンプとのボンディング工程に先立ち、前記回路基板の厚さの不均一さを補うため予め複数段からなるバンプを前記半導体チップに付着し該半導体チップの前記バンプと該バンプに対応するパッドとを位置合わせ、前記半導体チップと前記回路基板とを押圧する工程を含むことを特徴とする半導体チップの実装方法。
- 可撓性を有する回路基板のパッドと半導体チップのバンプとのボンディング工程に先立ち、ボンディング装置のボンディングステージの前記回路基板を載置する載置面の表面形状を前記回路基板の厚さの不均一さを補う形状に形成する工程を含むことを特徴とする半導体チップの実装方法。
- 半導体チップと、
該半導体チップのバンプの位置に対応させて配置されたパッドを一方の面に有したフィルムと、該フィルムのパッドが配置されていない面に接着剤を介して内層パターンを積層した可撓性の回路基板と、
前記回路基板の厚さの不均一さを補うため予め複数段からなるバンプとを有し、
前記半導体チップに付着し該半導体チップの前記バンプと該バンプに対応するパッドとを位置合わせし、前記半導体チップと前記回路基板とを押圧した後、前記パッドと前記半導体チップのバンプがボンディングされることを特徴とする半導体装置。 - バンプを有する半導体チップと、
該半導体チップの該バンプの位置に対応させて配置されたパッドを一方の面に有した可撓性の回路基板とを有し、
前記回路基板を載置する載置面の表面形状を前記回路基板の厚さの不均一さを補う形状に形成するボンディングステージを有したボンディング装置によって前記パッドと前記半導体チップのバンプがボンディングされることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20196994A JP3608226B2 (ja) | 1994-08-26 | 1994-08-26 | 半導体チップの実装方法及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20196994A JP3608226B2 (ja) | 1994-08-26 | 1994-08-26 | 半導体チップの実装方法及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0864927A JPH0864927A (ja) | 1996-03-08 |
JP3608226B2 true JP3608226B2 (ja) | 2005-01-05 |
Family
ID=16449771
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20196994A Expired - Fee Related JP3608226B2 (ja) | 1994-08-26 | 1994-08-26 | 半導体チップの実装方法及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3608226B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11307886A (ja) * | 1998-04-21 | 1999-11-05 | Matsushita Electric Ind Co Ltd | フリップチップ接合ランドうねり防止パターン |
JP4941180B2 (ja) * | 2007-08-28 | 2012-05-30 | 株式会社村田製作所 | 電子部品及びその製造方法 |
JP7234744B2 (ja) * | 2019-03-29 | 2023-03-08 | 大日本印刷株式会社 | 配線基板および素子付配線基板 |
-
1994
- 1994-08-26 JP JP20196994A patent/JP3608226B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0864927A (ja) | 1996-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6897568B2 (en) | Electronic component with flexible contacting pads and method for producing the electronic component | |
JP2000332055A (ja) | フリップチップ実装構造及び実装方法 | |
JP3871634B2 (ja) | Cof半導体装置の製造方法 | |
JPH1041694A (ja) | 半導体素子の基板実装構造及びその実装方法 | |
JP3881751B2 (ja) | 半導体チップの実装構造および実装方法 | |
JP4675178B2 (ja) | 圧着方法 | |
JP3608226B2 (ja) | 半導体チップの実装方法及び半導体装置 | |
JP3646056B2 (ja) | フリップチップ実装方法 | |
JP4030220B2 (ja) | 半導体チップの実装構造 | |
JP2780499B2 (ja) | 半導体装置の実装方法 | |
JP2667744B2 (ja) | 表示装置の電極接続方法 | |
JP3235520B2 (ja) | 半導体装置の製造方法 | |
JP3104438B2 (ja) | 部品実装装置 | |
JP2001189553A (ja) | 基板の接合装置及びその装置を用いた基板の接合方法 | |
JP3637438B2 (ja) | 配線基板の製造方法 | |
JP3265316B2 (ja) | 半導体装置およびその製造方法 | |
JP2004128259A (ja) | 接合構造とこの接合構造を備えた電子機器 | |
JP3344655B2 (ja) | プリント配線板の製造方法及びプリント配線板製造用のプレス装置 | |
JPH08102464A (ja) | 突起電極構造とその形成方法及び突起電極を用いた接続構造とその接続方法 | |
JP4840953B2 (ja) | 光半導体装置の作製方法 | |
JP2998507B2 (ja) | 半導体装置の製造方法 | |
JPH02192195A (ja) | 複数の回路基板の接続構造 | |
JP2000208907A (ja) | 電子部品の実装方法 | |
JP2002217527A (ja) | 半導体装置およびその製造方法、および異方性導電膜の装着方法 | |
JPH02110951A (ja) | 半導体装置の製造方法および装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040223 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040615 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040715 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040723 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040810 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040827 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040921 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041004 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071022 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111022 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111022 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121022 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |