JP2780499B2 - 半導体装置の実装方法 - Google Patents

半導体装置の実装方法

Info

Publication number
JP2780499B2
JP2780499B2 JP1518991A JP1518991A JP2780499B2 JP 2780499 B2 JP2780499 B2 JP 2780499B2 JP 1518991 A JP1518991 A JP 1518991A JP 1518991 A JP1518991 A JP 1518991A JP 2780499 B2 JP2780499 B2 JP 2780499B2
Authority
JP
Japan
Prior art keywords
heat
circuit board
electrode
resin
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1518991A
Other languages
English (en)
Other versions
JPH04254343A (ja
Inventor
隆幸 吉田
賢造 畑田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP1518991A priority Critical patent/JP2780499B2/ja
Publication of JPH04254343A publication Critical patent/JPH04254343A/ja
Application granted granted Critical
Publication of JP2780499B2 publication Critical patent/JP2780499B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81191Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83859Localised curing of parts of the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83874Ultraviolet [UV] curing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体の実装方式であ
るCOB実装に関するものである。
【0002】
【従来の技術】 近年、半導体素子は益々
大型化、多ピン化、狭ピッチ化の傾向にあり、これらの
半導体素子を以下に高密度に実装するかが最重要課題と
なっている。この高密度化を図る方法のひとつとしてC
OB実装方式がある。
【0003】従来のCOB実装方式としては、例えばマ
イクロバンプボンディング方式(MBB実装)がある。
従来のMBB実装方式を図3、図4とともに説明する。
【0004】まず接続後の断面を図3(a)に示す。M
BB実装方式はLSI電極30に金属突起31(以下バンプ
と呼ぶ。)を有したLSIチップ32、回路基板33、光硬
化性絶縁樹脂35の3つの要素から構成される。LSIチ
ップ32は、光硬化性絶縁樹脂35によりフェースダウンで
回路基板33に固定され、LSIチップ32のバンプ31と回
路基板の電極34は光硬化性絶縁樹脂35の収縮力により、
圧接接合される。図3(b)に接続原理を示す。LSI
チップ32と回路基板33間のギャップhは、バンプ31の厚
みで規制されるが、この状態で光硬化性絶縁樹脂35を硬
化すると、Δhの収縮量をもった状態で収縮力Wが作用
する。また、LSIチップ32と光硬化性絶縁樹脂35およ
び回路基板33と光硬化性絶縁樹脂35間は各々の密着力
α、βが作用しているためバンプ31と回路基板の電極34
同士は圧接・接続される。
【0005】図4はMBB実装方式のプロセスを示す。
まず回路基板33上もしくはLSIチップ32側に光硬化性
絶縁樹脂35をディスペンサなどで滴下する(a)。つい
で、LSIチップ32のバンプ31と回路基板の電極34とを
位置合わせする(b)。この位置合わせは、回路基板33
がガラス板であればガラス板側から行い、不透明基板で
あれば2個のカメラでLSIチップ32面と回路基板33面
の両方のパターンを認識させ合体させる。位置合わせが
終わると、LSIチップ32を加圧する(c)。この加圧
により光硬化性絶縁樹脂35はLSIチップ32のバンプ31
と回路基板の電極34の間から排出され、バンプ31と回路
基板の電極34は電気的に接触する。次に紫外光UV光を
照射して光硬化性絶縁樹脂35を硬化させる(d)。この
とき基板33がガラス等の透明なものであれば(e)のご
とく裏面からUV光を照射してもよい。硬化が終了して
から加圧治具36を取り去るとLSIチップ32と回路基板
の電極34との接続が完了する(f)。このように、LS
Iチップ32の回路基板33への実装が完了する。
【0006】
【発明が解決しようとする課題】しかしながら従来例に
おいては以下のような問題点がある。
【0007】回路基板33とLSIチップ32とを加圧接続
するとき加圧治具36と回路基板33、LSIチップ32との
間の平行度を保つのが難しくバンプ31と回路基板の電極
34との間に接続不良が起こりやすい。また、光硬化性樹
脂35がLSIチップ32やまわりの雰囲気の温度上昇によ
り熱膨張し、そのためにバンプ31が回路基板の電極34か
ら離れ接続不良を起こすという問題点を有していた。
【0008】本発明は上記問題点に鑑み、バンプと回路
基板の電極とを接続不良無く接続する方法を提供するも
のである。
【0009】
【課題を解決するための手段】本発明は、絶縁基板上に
半導体素子の電極に対応した位置に電極配線を形成し、
前記基板の電極配線部に光硬化性絶縁樹脂をを塗布し、
前記光硬化性絶縁樹脂上に前記電極配線以外の部分に熱
収縮性樹脂を載せ、前記熱収縮性樹脂上に更に光硬化性
樹脂を塗布した後、前記電極配線に対応した電極部に金
属突起を有する半導体導体素子の金属突起と前記電極配
線を位置合わせし、前記光硬化性樹脂を硬化させ前記基
板と半導体素子を接合した後、前記半導体素子を接合し
た基板を熱処理し、前記熱収縮性樹脂を収縮させ、前記
熱収縮性樹脂の収縮力により前記半導体素子の金属突起
と前記基板の電極配線をしっかりと接触させる方法を提
供する。前記熱収縮性樹脂には熱収縮性フィルムを用い
るのが望ましい。
【0010】
【作用】本発明のごとく、絶縁性光硬化性樹脂の間に熱
収縮性フィルムを入れ、熱収縮性フィルムの収縮力によ
って電極配線とバンプを接触させることにより、電極配
線とバンプとを接続不良無く容易に接続することができ
る。
【0011】
【実施例】以下本発明の一実施例にかかる方法を図1、
図2とともに説明する。
【0012】まず接続後の断面を図1(a)に示す。本
発明は、LSI電極1にバンプ2を有したLSIチップ
3、回路基板4、光硬化性等の絶縁樹脂6および熱収縮
性フィルム7の4つの要素から構成される。バンプ2
は、例えばAuを用い、回路基板の電極5は例えはTi
−Pd−Auの3層膜を用いる。LSIチップ3は、光
硬化性絶縁樹脂6によりフェースダウンで回路基板4に
固定され、LSIチップ3のバンプ2と回路基板の電極
5は光硬化性絶縁樹脂6の収縮力により、接触させられ
る。この後、全体を熱処理する事により熱収縮性フィル
ム7の収縮力によりLSIチップ3のバンプ2と回路基
板の電極5は更にしっかりと接触させられる。このとき
熱硬化性フィルム7は回路基板の電極5やバンプ2の位
置まで広がらない量とする。図1(b)に接続原理を示
す。LSIチップ3と回路基板4間のギャップhは、バ
ンプ2の厚みで規制されるが、この状態で光硬化性絶縁
樹脂6を硬化すると、Δh1の収縮量をもった状態で収
縮力W1が作用する。また、LSIチップ3と光硬化性
絶縁樹脂6および回路基板4と光硬化性絶縁樹脂6間は
各々の密着力α、βが作用しているためバンプ2と回路
基板の電極5同士は圧接・接触させられる。次に熱処理
を行うことにより熱収縮性フィルム7が収縮し、更に△
2の収縮量をもった状態で収縮力W2が作用し、バンプ
2と回路基板の電極5同士を強く圧接する。この時、収
縮量△h2のおよび収縮力W2は、光硬化性絶縁樹脂6の
熱膨張力−△h3および膨張量−W3よりも大きなものを
用いる。
【0013】図2は本発明における実装方式のプロセス
を示す。まず回路基板4に光硬化性絶縁樹脂6をディス
ペンサなどで滴下する(a)。ついで、熱収縮性フィル
ム7を回路基板4上の光硬化性樹脂6の上に載せ、さら
に、熱収縮性フィルム7上に光硬化性絶縁樹脂6を滴下
する。このとき熱収縮性フィルム7はバンプ2や回路基
板の電極5を覆わない量とする(b)。ついで、LSI
チップ3のバンプ2と回路基板の電極5とを位置合わせ
する(c)。この位置合わせは、回路基板4がガラス板
であればガラス板側から行い、不透明基板であれば2個
のカメラでLSIチップ3面と回路基板4面の両方のパ
ターンを認識させ合体させる。位置合わせが終わると、
LSIチップ3を加圧する。この加圧によりバンプ2と
回路基板の電極5は電気的にほぼ接触する。次に光硬化
性絶縁樹脂6を例えば(d)のごとくUV光を照射して
硬化させる。なお、基板4が透明の場合は、(e)のご
とく裏面からUV光を照射してもよい。硬化が終了して
から加圧治具8を取り去るとLSIチップ3と回路基板
4との接続が完了する。このあとLSIチップ3の接合
された回路基板4を熱処理し熱収縮性フィルム7を収縮
させ、さらにしっかりとLSIチップ3のバンプ2と回
路基板の電極5とを接触させ、LSIチップ3の回路基
板4への実装が完了する(f)。
【0014】その効果について従来例との比較を(表
1)に示す。
【0015】
【表1】
【0016】以上の方法により、加圧治具7とLSIチ
ップ3、および回路基板4との平行度の不十分さによる
バンプ2と回路基板の電極5との接続不良、および光硬
化性樹脂6がLSIチップ3やまわりの雰囲気の温度上
昇により熱膨張し、そのためにバンプ31が回路基板の電
極34から離れ接続不良を起こすという問題を著しく減少
させることができる。
【0017】
【発明の効果】以上のように本発明は、絶縁基板上に半
導体素子の電極に対応した位置に電極配線を形成し、前
記基板の電極配線部に光硬化性絶縁樹脂をを塗布し、前
記光硬化性絶縁樹脂上に前記電極配線以外の部分に熱収
縮性フィルムを載せ、前記熱収縮性フィルム上に更に光
硬化性樹脂を塗布した後、前記電極配線に対応した電極
部に金属突起を有する半導体導体素子の金属突起と前記
電極配線を位置合わせし、前記光硬化性樹脂を硬化させ
前記基板と半導体素子を接合した後、前記半導体素子を
接合した基板を熱処理し、前記熱収縮性フィルムを収縮
させ、前記熱収縮性フィルムの収縮力により前記半導体
素子の金属突起と前記基板の電極配線をしっかりと接触
させる方法を用いることにより、回路基板とLSIチッ
プとを加圧接続するときの加圧治具と回路基板、LSI
チップとの間の平行度の不十分さによるバンプと回路基
板の電極との間に接続不良や、光硬化性絶縁樹脂がLS
Iチップやまわりの雰囲気の温度上昇により熱膨張し、
そのためにバンプが回路基板の電極から離れ接続不良を
起こすという問題点を著しく減少させることができ、半
導体装置の実装に十分寄与するものである。
【図面の簡単な説明】
【図1】本発明の一実施例における半導体素子を基板に
実装したときの断面図、および接続原理図である。
【図2】同実施例における実装方式のプロセス工程断面
図である。
【図3】従来例において半導体素子を実装したときの断
面図、および接続原理図である。
【図4】従来例における実装方式のプロセス工程断面図
である。
【符号の説明】
1 LSI電極 2 バンプ 3 LSIチップ 4 回路基板 5 回路基板の電極 6 光硬化性絶縁樹脂 7 熱収縮性フィルム 8 加圧治具
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平4−75381(JP,A) 特開 平2−135763(JP,A) 特開 平2−110949(JP,A) 特開 昭64−59827(JP,A) 実開 昭64−8734(JP,U) 実開 昭56−21444(JP,U) (58)調査した分野(Int.Cl.6,DB名) H01L 21/60 311 H01L 23/29 H01L 23/31

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 絶縁基板上に半導体素子の電極に対応し
    た位置に電極配線を形成し、前記基板の電極配線部に光
    硬化性絶縁樹脂をを塗布し、前記光硬化性絶縁樹脂上に
    前記電極配線以外の部分に熱収縮性樹脂を載せ、前記熱
    収縮性樹脂上に更に光硬化性樹脂を塗布した後、前記電
    極配線に対応した電極部に金属突起を有する半導体導体
    素子の金属突起と前記電極配線を位置合わせし、前記光
    硬化性樹脂を硬化させ前記基板と半導体素子を接合した
    後、前記半導体素子を接合した基板を熱処理し、前記熱
    収縮性樹脂を収縮させ、前記熱収縮性樹脂の収縮力によ
    り前記半導体素子の金属突起と前記基板の電極配線とを
    電気的に接触させることを特徴とする半導体装置の半導
    体装置の実装方法。
  2. 【請求項2】 熱収縮性樹脂が熱収縮性フィルムである
    ことを特徴とする請求項1記載の半導体装置の実装方
    法。
JP1518991A 1991-02-06 1991-02-06 半導体装置の実装方法 Expired - Fee Related JP2780499B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1518991A JP2780499B2 (ja) 1991-02-06 1991-02-06 半導体装置の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1518991A JP2780499B2 (ja) 1991-02-06 1991-02-06 半導体装置の実装方法

Publications (2)

Publication Number Publication Date
JPH04254343A JPH04254343A (ja) 1992-09-09
JP2780499B2 true JP2780499B2 (ja) 1998-07-30

Family

ID=11881901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1518991A Expired - Fee Related JP2780499B2 (ja) 1991-02-06 1991-02-06 半導体装置の実装方法

Country Status (1)

Country Link
JP (1) JP2780499B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270496A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
DE10232636A1 (de) * 2002-07-18 2004-02-12 Delo Industrieklebstoffe Gmbh & Co. Kg Verfahren und Klebstoff zur Flip-Chip-Kontaktierung
US7257001B2 (en) * 2004-04-23 2007-08-14 Shmuel Erez Device and method for fastener-free connection via a heat-shrinkable insert
CN112968109A (zh) * 2020-11-27 2021-06-15 重庆康佳光电技术研究院有限公司 一种驱动背板及其制作方法

Also Published As

Publication number Publication date
JPH04254343A (ja) 1992-09-09

Similar Documents

Publication Publication Date Title
JP2833326B2 (ja) 電子部品実装接続体およびその製造方法
US6478909B1 (en) Method for surface mounting electrical components to a substrate
JPH01160028A (ja) 電極の接続方法
JP2780499B2 (ja) 半導体装置の実装方法
JPH036828A (ja) 半導体装置
JPS616833A (ja) 実装体の製造方法
JP2985640B2 (ja) 電極接続体及びその製造方法
KR100244047B1 (ko) 접착 조성물의 수축으로 인한 파손이 적은 반도체 칩과 기판 사이의 전기적 접속을 갖는 반도체 소자 및 그 실장 방법
JPH0777227B2 (ja) 半導体装置の製造方法
JP3064998B2 (ja) 半導体装置及びその製造方法
JPS62281360A (ja) 半導体装置の製造方法
JPH02122531A (ja) 電子部品の実装装置
JPH03209840A (ja) 半導体装置の製造方法
JP3113987B2 (ja) 電気的接続部材及びこれを用いた電気回路部品の接続方法
JPH02285650A (ja) 半導体装置及びその製造方法
JPH01160029A (ja) 半導体装置
JP2663649B2 (ja) マルチチップ実装方法
JPH0437044A (ja) 半導体装置の実装方法
JP2986636B2 (ja) マルチチップモジュールの実装方法
JPS62252946A (ja) 半導体装置の製造方法
JP2712654B2 (ja) 電子部品の実装構造及び製造方法
JPH0429339A (ja) 半導体装置
JPH05326525A (ja) 突起電極製造方法
JPH0228946A (ja) 半導体素子の実装方法
JPS63227029A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees