KR100244047B1 - 접착 조성물의 수축으로 인한 파손이 적은 반도체 칩과 기판 사이의 전기적 접속을 갖는 반도체 소자 및 그 실장 방법 - Google Patents

접착 조성물의 수축으로 인한 파손이 적은 반도체 칩과 기판 사이의 전기적 접속을 갖는 반도체 소자 및 그 실장 방법 Download PDF

Info

Publication number
KR100244047B1
KR100244047B1 KR1019970007700A KR19970007700A KR100244047B1 KR 100244047 B1 KR100244047 B1 KR 100244047B1 KR 1019970007700 A KR1019970007700 A KR 1019970007700A KR 19970007700 A KR19970007700 A KR 19970007700A KR 100244047 B1 KR100244047 B1 KR 100244047B1
Authority
KR
South Korea
Prior art keywords
composition layer
adhesive composition
circuit component
electrical circuit
semiconductor device
Prior art date
Application number
KR1019970007700A
Other languages
English (en)
Other versions
KR970067732A (ko
Inventor
후또시 나까니시
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR970067732A publication Critical patent/KR970067732A/ko
Application granted granted Critical
Publication of KR100244047B1 publication Critical patent/KR100244047B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Combinations Of Printed Boards (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

접착 조성물층 (12) 은 반도체 칩 (10) 의 반대측면을 기판 (11) 의 주 표면에 접착시키고, 복원 조성물층 (13) 은 반도체 칩의 상면에 형성시켜, 제 1 힘에 기인하는 제 1 모멘트 (M1) 가 제 2 힘 (F2) 에 기인하는 제 2 모멘트 (M2) 에 의해서 감소 또는 상쇄되도록, 접착 조성물층 및 복원 조성물층이 열경화되는 동안 수축하는데 기인하는 반대측면에 제 1 힘 (F1) 및 상면 상에 제 2 힘 (F2) 을 인가함으로서, 반도체 칩의 바람직하지 않은 휨을 방지한다.

Description

접착 조성물의 수축으로 인한 파손이 적은 반도체 칩과 기판 사이의 전기적 접속을 갖는 반도체 소자 및 그 실장 방법
본 발명은 반도체 소자 실장 기술에 관한 것으로서, 특히 반도체 칩 사이의 전기적인 접속을 갖는 반도체 소자 및 그 실장 방법에 관한 것이다.
다양한 실장기술이 반도체 소자에 이용된다. 실장기술의 전형적인 예는 페이스 다운 본딩으로 알려져 있고, 일본 특개평 (JPA) 제 2-28946 호에 개시되어 있고, 도 1 은 종래 기술 공정을 통해 제조된 반도체 소자의 구조를 표시한다. 참조 번호 (1) 는 전기회로 부품이 집적된 반도체 칩을 지시한다. 복수개의 전극 (1a 내지 1b) 은 반도체 칩 (1) 의 반대측면으로부터 돌출 된다.
반도체 칩 (1) 은 절연 기판 (2) 상에 장착된다. 절연 기판 (2) 은 유리 또는 세라믹으로 형성된 절연판 (2a) 및 절연판 (2a) 의 주 표면상에 인쇄된 도체 배선 (2b 내지 2c) 으로 구성된다. 도체 배선 (2b/2c) 은 인듐-주석-산화물, 크롬, 알루미늄 또는 금으로 형성된다. 접속 전극 (1a 내지 1b) 은 도체 배선 (2b/2c) 과 정렬되어, 접착 조성물 (3) 이 반도체 칩 (1) 을 인쇄된 회로 보드 (2) 에 접착시킨다. 접착 조성물 (3) 은 에폭시 시스템 또는 아크릴 시스템내의 광 경화 합성 수지이다. 일본 특개평 제 5-235063 호에 반도체 칩을 실링하는데 이용되는 합성수지와 같은 접착 조성물을 이용하는 것이 제안되어 있다.
도 1 에 나타낸 종래 기술 반도체 소자는 도 2a 내지 도 2c 에 나타낸 후속 공정 순서를 통해 제조된다. 종래 기술 공정 순서는 절연 기판 (2) 의 준비로 시작한다. 도체 배선 (2a/2c) 을 절연판 (2a) 의 주 표면에 미리 인쇄를 한다.
경화되지 않은 접착 조성물을 인쇄 회로 기판에 살포하고, 도체 배선 (2b /2c) 및 절연판 (2a) 의 주 표면이 도 2a 에 나타낸 바와 같이 경화되지 않은 접착 조성물층 (4a) 으로 코팅한다.
계속해서, 반도체 칩 (1) 을 경화되지 않은 접착 조성물층 (4a) 상에 위치시키고, 접속단자 (1a/1b) 를 각각 도체 배선 (2b , 2c) 과 정렬시킨다. 가압기 (5) 는 반도체 칩 (1) 을 향해 하부로 움직여, 도 2b 에 나타낸 바와 같이 반도체 칩 (1) 의 상부면과 접촉하도록 한다. 가압기 (5) 는 경화되지 않은 접착 조성물층 (4) 에 마주하는 반도체 칩 (1) 을 누르고, 접촉단자 (1a/1b) 는 경화되지 않은 접착 조성물층 (4) 잠기게 한다. 경화되지 않은 접착 조성물은 옆으로 밀려나, 접속 전극 (1a/1b) 이 도체 배선 (2b/2c) 과 각각 접속 되도록 한다. 반도체 칩 (1) 상에 가해지는 힘은 접속 전극 (1a/1b) 사이의 두께 차가 발생하도록 접속 전극 (1a/1b) 을 변형시키기에 충분히 크다.
가압기 (5) 는 반도체 칩 (1) 상에 가해지는 힘을 감소시킨다. 이러한 이유로, 비록 힘이 장시간 동안 반도체 칩 (1) 및 절연 기판 (2) 상에 가해지더라도, 감소된 힘은 반도체 칩 (1) 및 절연 기판 (2) 을 휘지 못한다.
자외선 광선 (UV) 을 경화되지 않은 접착 수지 (4) 에 조사하여, 접착 수지 는 도 2c 에 나타낸 바와 같이 자외선 광선 (UV) 을 통해 광 경화된다. 이미 옆으로 밀려난 경화되지 않은 접착 조성물은 반도체 칩 (1) 의 옆면을 따라 경화 된다. 광 경화 접착 수지 (3) 는 반도체 칩 (1) 을 절연 기판 (2) 에 접착시키고, 전기적인 접속은 도체 배선 (2b/2c) 과 반도체 칩 (1) 사이에서 이루어진다. 최종적으로, 가압기 (5) 를 상부로 움직여, 반도체 칩 (1) 은 힘으로부터 벗어 나게된다.
종래 기술 반도체 소자는 접속 전극 (1a/1b) 이 도체 배선 (2b/2c) 으로부터 이탈하는 경향이 있는 문제점이 있다.
종래 기술 공정은 가압기에 대한 복잡한 제어의 문제점이 있다. 다른 문제점은 가압기 (5) 가 반도체 칩 (1) 을 파손하는 경향이 있다는 것이다.
따라서, 본 발명의 목적은 전극이 절연 기판상에서 도체 배선으로부터 이탈되지 않도록 접속하는 반도체 소자를 제공하는데 있다.
또한, 본발명의 중요한 목적은 간단하고 반도체 칩의 파손을 줄이는 절연 기판을 갖는 반도체 칩 실장 방법을 제공하는데 있다.
본 발명은 종래 기술 반도체 소자의 문제를 주시하면, 접착 조성물이 광 경화를 통해 경화되는 동안 수축되는 것을 알 수 있다. 경화되지 않은 접착 조성물이 경화될 때, 접착 조성물이 반도체 칩 (1) 의 반대측면을 따라 수축되고, 그 곳에 수축력이 가해진다. 본 발명은 반도체 칩을 변형시켜 접속 전극 (1a/1b) 을 도체 배선 (2b 내지 2c) 으로부터 이탈시키도록 하는 수축력은 접착 조성물의 수축에 기인하는 것이다.
상기 목적을 달성하기 위하여, 본 발명은 반도체 칩의 반대측면 상에 가해진 수축력을 상쇄시키는 것을 제안한다.
도 1 은 종래 기술 반도체 소자의 구조를 도시한 단면도.
도 2a 내지 2c 는 반도체 소자의 실장을 위한 종래 기술 공정 순서를 도시한 단면도.
도 3 은 본 발명에 따른 반도체 소자의 구조를 도시한 단면도.
도 4a 내지 4d 는 본 발명에 따른 반도체 소자를 실장하기 위한 공정 순서를 도시한 단면도.
도 5 는 본 발명에 따른 다른 반도체 소자의 구조를 도시한 단면도.
도 6a 내지 6e 는 반도체 소자의 실장을 위한 공정 순서를 도시한 단면도.
*도면의주요부분에대한부호의설명*
1 : 반도체 칩
1a 내지 1b : 접속 전극
2 : 절연 기판
3 , 12 : 접착 조성물
4 : 접착 수지
5 : 가압기
10 , 20 : 전기회로 부품
11 , 21 : 기판
13 , 31 : 복원 조성물층
10a 내지 10b : 전극
11b 내지 11c : 도체 배선
15 , 30 : 접착 조성물층
23 : 히트 싱크
본 발명에 따르면, 제안된 반도체 소자는, 표면을 갖는 절연 판 및 절연판의 표면상에 형성된 한 개 이상의 도체 배선을 포함하는 기판, 제 1 표면 과 제 1 표면의 반대측 제 2 표면과 제 1 표면상에 형성되고 한 개 이상의 도체 배선과 접속하여 유지되는 한 개 이상의 전극을 갖는 전기 회로 소자, 기판의 제 1 표면과 전기 회로 부품을 기판에 접착하기 위한 전기 부품의 제 1 표면 사이에 제공되어지고 경화되는 동안 수축에 기인하는 제 1 힘을 전기 회로 부품의 제 1 표면에 가하는 경화된 접착 조성물, 수축에 기인하는 전기 부품의 제 2 표면상에 제 2 힘을 가하기 위해 전기 회로 부품의 제 2 표면상에 제공됨으로서 전기 회로 부품의 제 1 표면상에 가해지는 제 1 힘에 기인하는 모멘트를 감소시키는 복원 조성물층으로 구성된다.
본 발명의 다른 실시예에 따르면, 반도체 소자 실장 방법은, a) 주 표면상에 한 개 이상의 도체층으로 형성된 기판, 주 표면상에 형성된 접착 조성물층, 전기 회로 부품의 반대측 면으로부터 돌출 되어 접착 조성물층을 통해 한 개 이상의 도체층에 마주하는 한 개 이상의 전극을 갖는 전기 회로 부품 및 전기 회로 부품의 상면에 형성된 복원 조성물층을 갖는 중간 구조를 준비하는 단계, b) 한 개 이상의 전극을 한 개 이상의 도체층과 접속하도록 접착 조성물층에 마주하는 전기 회로 부품을 누르는 단계, c) 전기 회로 부품 회로를 기판에 고착시키기 위해 접착 조성물층을 경화시키는 단계로 구성되어 제공되어지고 있다.
본 발명에 따른 반도체 소자의 형태와 이점 및 실장 방법이 첨부된 도면과 연결한 이하 설명으로부터 좀더 명백히 이해될 것이다.
제 1 실시예
도면의 도 3 을 참조하여, 본 발명을 실시한 반도체 소자는 반도체 칩 (10), 기판 (11), 접착 조성물 (12) 및 복원층 (13) 을 구성한다. 도면에 도시되지 않았더라도, 복수개의 회로 부품은 반도체 칩 (10) 에 집적되고, 집적 회로는 전극 (10a 내지 10b) 에 접속된다. 전극 (10a 내지 10b) 은 반도체 칩 (10) 의 반대측면에 노출되어 돌출한다. 전극 (10a 내지 10b) 은 금으로 형성되어 쉽게 변형된다. 전극 (10a/10b) 은 기판 (11) 에 실장하기 전에는 20 미크론 정도의 두께이어서, 반대측면에 마주하는 기판 (11) 의 주 표면으로부터 거리가 같아지도록 실장하는 동안 부분적으로 으깨어진다. 두께의 감소는 약 3 미크론이 되어 반도체 칩 (10) 의 반대측면이 기판 (11) 의 주 표면으로부터 17 미크론 이격된다. 이 예에서, 반도체 칩 (10) 은 전기 부품으로 제공된다.
기판 (11) 은 절연판 (11a) 과 절연판 (11a) 의 주 표면 상에 패턴이 형성된 복수개의 도체 배선 (11b/11c) 을 포함한다. 전극 (10a 내지 10b) 은 도체 배선 (11c 내지 11b) 과 정렬되어 있고, 집적 회로와 다른 전기 회로 부품 (도면에는 나타나지 않음) 사이에 전기적인 신호를 전송하기 위해 도체 배선과 접속되어 유지된다. 도체 배선 (11b/11c) 의 두께는 0.01 미크론 내지 2 미크론 범위이고, 인듐 주석 산화물, 크롬, 알루미늄, 금 또는 다른 도체 합금으로 형성된다.
접착 조성물 (12) 은 기판 (11) 의 주 표면과 반도체 칩 (10) 의 반대측면 사이의 틈을 채우고, 팽창하여 반도체 칩 (10) 의 측면의 하부와 접속하여 유지하는 측벽이 된다. 접착 조성물 (12) 은 반도체 칩 (12) 을 기판 (11) 에 고착시킨다. 이상 설명한 바와 같이, 반도체 칩 (10) 과 기판 (11) 사이의 틈은 약 17 미크론이고, 접착 조성물층 (12) 의 두께는 17 미크론 정도이다. 접착 조성물 (12) 은 열경화성 에폭시 수지이어서, 열처리 동안 부피가 감소된다. 이러한 이유 때문에, 접착 조성물 (12) 은 반도체 칩의 반대측면을 따라 반도체 칩 (10) 에 수축력 (F1) 을 가한다.
복원층 (13) 은 17 미크론 두께로 규정하여, 열경화성 에폭시 수지로 형성된다. 이러한 이유 때문에, 열 경화성은 복원층 (13) 의 부피를 감소시키고, 복원층 (13) 은 반도체 칩 (10) 의 상면을 따라 반도체 칩 (10) 에 수축력 (F2) 을 가한다.
비록 수축력 (F1) 이 반도체 칩 (10) 상에 가해지는 모멘트 (M1) 를 발생시켜, 모멘트 (M1) 가 반도체 칩 (10) 을 휘게 하더라도, 힘 (F2) 이 역 모멘트 (M2) 를 발생시켜, 역 모멘트 (M2) 가 모멘트 (M1) 를 상쇄시킨다. 역 모멘트 (M2) 가 모멘트 (M1) 와 같은 경우, 휨이 발생하지 않는다. 심지어 크기에 있어서 역 모멘트 (M2) 와 모멘트 (M1) 가 차이가 있더라도, 모멘트 (M1) 가 줄고, 반도체 칩 (10) 이 크게 휘지 않는다. 따라서, 복원 조성물층 (13) 은 반도체 칩 (10) 상에 가해진 모멘트 (M1) 를 상쇄 또는 감소시켜, 반도체 칩 (10) 은 본래의 형태를 유지한다. 이것은 결과적으로 전극 (10a/10b) 은 도체층 (11c/11b) 과 접속되어 유지된다.
도 4a 내지 4d 를 참조하여 반도체 소자의 실장 방법을 설명한다. 반도체 칩 (10) 을 포함한 반도체 웨이퍼 (14) 를 준비하여 공정을 시작한다. 경화되지 않은 에폭시 수지를 반도체 웨이퍼 (14) 상에서 스핀시켜, 경화되지 않은 에폭시 수지로 반도체 (10) 를 코팅한다. 경화되지 않은 에폭시 수지는 열처리되고, 복원 조성물층 (13) 으로 변환된다. 에폭시 수지는 섭씨 100 도 내지 150 도 사이의 상전이 온도를 갖는다. 에폭시 수지는 열이 인가되어 경화되는 동안 수축되고, 도 4a 에 나타낸 바와 같이 힘 (F2) 이 반도체 칩 (10) 의 상면에 가해진다. 힘 (F2) 은 반도체 칩 (11) 을 적게 휘게 한다.
계속해서, 반도체 웨이퍼 (14) 는 스크라이빙 및 웨이퍼 브레이킹을 통해 반도체 칩 (10) 으로 분리되고, 반도체 칩 (10) 중 한 개가 기판상 (11) 에 장착된다.
기판 (11) 의 주 표면을 경화되지 않은 접착 에폭시 수지 (15) 로 코팅한다. 경화되지 않은 접착 에폭시 수지는 페이스트(paste) 또는 포일 (foil) 상태로 제공된다. 경화되지 않은 접착 에폭시 수지가 페이스트 형태로 주어진다면, 경화되지 않은 접착 에폭시 수지 페이스트를 디스펜서 또는 인쇄기술을 이용하여 주 표면에 살포한다. 반면에, 경화되지 않은 접착 에폭시 수지가 포일 형태로 주어진다면, 경화되지 않은 접착 에폭시 포일을 스탬프 기술을 이용하여 반도체 칩 (10) 의 상면에 부착시킨다.
계속해서, 반도체 칩 (10) 을 경화되지 않은 접착 에폭시 수지 (15) 상으로 움직이고, 전극 (10a/10b) 을 도체층 (11c 내지 11b) 에 각각 정렬된다. 도 4b 에 나타낸 바와 같이 압력 툴 (tool) (16) 은 복원 조성물층 (13) 과 접속되도록 하기위해 하부방향으로 움직인다. 더욱이, 압력 툴 (16) 을 하부 방향으로 움직여, 전극 (10a 내지 10b) 을 경화되지 않은 접착 에폭시 수지 (15) 내에 잠기도록 한다. 전극 (10a 내지 10b) 은 도체 배선 (11c 내지 11b) 과 각각 접속되어, 부분적으로 으깨어진다. 전극 (10a 내지 10b) 은 두께가 20 미크론으로부터 약 17 미크론으로 줄여, 반도체 칩 (10) 의 반대측면을 기판 (11) 의 주 표면에 평행이 되도록 한다. 이러한 예에서, 압력 툴 (16) 은 각 전극 (10a/10b) 에 50 그램을 인가한다.
경화되지 않은 접착 에폭시 수지 (15) 는 5 초 내지 10 초 동안 섭시 150 도 내지 220 도로 가열된다. 그후, 도 4c 에 나타낸 바와 같이 접착 에폭시 수지 (15) 는 경화되어, 접착 조성물층으로 변환된다. 이러한 예에서, 압력 툴 (16) 은 내장된 히터를 갖고, 열이 복원 조성물층 (13) 및 반도체 칩 (10) 을 통해 압력 툴 (16) 로부터 경화되지 않은 에폭시 수지 (15) 로 인가된다. 이상 설명한 바와 같이, 복원 조성물층 (13) 을 위한 에폭시 수지는 섭씨 100 도 내지 150 도 사이의 상전이 온도를 갖고, 복원 조성물층 (13) 은 경화되지 않은 접착 에폭시 수지를 열처리하는 동안 부드러워진다. 따라서, 심지어 반도체 칩 (10) 이 약간 휘어지더라도, 휨이 열처리 동안 제거된다.
계속해서, 압력 툴 (16) 을 상부로 움직여, 반도체 칩 (10) 을 하중 및 열로부터 멀리한다. 그후, 복원 조성물층 (13) 이 경화되어, 다시, 반도체 칩 (10) 의 상부에 힘 (F2) 을 가하게된다. 힘 (F2) 이 역 모멘트 (M2) 를 발생하고, 도 4d 에 나타낸 바와 같이 역 모멘트 (M2) 가 반도체 칩 (10) 의 반대측면에 가해지는 힘 (F1) 에 기인하는 모멘트 (M1) 를 상쇄 또는 감소시킨다.
따라서, 복원 조성물층 (13) 은 모멘트 (M1) 를 상쇄 또는 감소시켜, 반도체 칩 (10) 이 기판 (11) 으로부터 이탈되는 것을 막는다. 힘 (F2) 의 크기는 복원 조성물층 (13) 에 대한 물질의 특성 및 크기에 의존한다. 복원 조성물층 (13) 에 대한 물질이 열팽창계수, 영률, 푸아송의 비 등과 같은 특성이 접착 수지와 거의 같은 특성을 갖는다면, 힘 (F1 내지 F2) 은 접착 조성물층 (12) 의 두께 및 복원 조성물층 (13) 의 두께에 의해서 좌우된다. 이러한 이유 때문에, 복원 조성물층(13) 은 접착 조성물층 (12) 의 두께와 동일하다.
압력 툴 (16) 은 복원 조성물층 (12) 을 통해 기판 (11) 에 마주하는 반도체 칩 (10) 을 누른다. 복원 조성물층 (13) 의 파손을 줄이고, 간접 접촉으로 반도체 칩 (10) 을 파손하지 않는다.
더욱이, 복원 조성물층 (13) 은 열처리 동안 부드러워 진다. 부드러워진 복원 조성물층 (13) 은 완충물로서 제공되어, 하중을 감소시킨다. 이러한 이유로, 압력 툴 (16) 로부터 인가되는 하중을 감소시키는 것이 불필요하다. 이것은 결과적으로 단순한 공정 순서가 된다.
제 2 실시예
도면의 도 5 에서, 본발명의 다른 예를 실시한 반도체 소자는, 반도체 칩 (20), 기판 (21), 하부 접착 조성물층 (22), 히트 싱크 (heat sink) (23) 및 상부 접착 조성물층 (24) 을 구성한다. 비록, 반도체 칩 (20) 이 반도체 칩 (10) 보다 많은 열을 발생하더라도 반도체 칩 (20) 은 구조에 있어서 반도체 칩 (10) 과 유사하여, 더 이상의 설명 없이도 이상과 같이 일체된다. 기판 (21) 은 기판 (11) 과 유사하여, 기판 (21) 의 도체층은 기판 (11) 의 대응하는 도체층을 지시하는 참조로 명칭이 붙여진다.
하부 접착 조성물층 (22) 은 접착 조성물층 (12) 과 유사하여 반도체 칩 (20) 을 기판 (21) 에 접착한다. 상부 접착 조성물층 (24) 은 히트 싱크 (23) 를 반도체 칩 (20) 의 상부면에 접착하고, 많은 양의 열이 히트 싱크 (23) 로부터 방사된다.
상부 접착조성물층 (24) 은 복원 조성물층으로서 제공되어, 힘 (F1) 에 대응하는 힘 (F3) 을 반도체 칩 (20) 의 상부면에 가한다. 힘 (F3) 에 기인하는 모멘트는 힘 (F1) 에 기인하는 모멘트를 상쇄하거나 또는 감소시키고, 반도체 칩 (20) 이 기판 (11) 으로부터 이탈되는 것을 방지한다.
도 5 에서 나타낸 반도체 소자는 후속 공정을 통해 제조된다. 기판 (21) 을 준비하여 공정을 시작하고, 도 6a 에 나타낸 바와 같이 기판 (21) 의 주 표면에 경화되지 않은 접착조성물 (30) 을 산포한다.
도 6b 에 나타낸 바와 같이, 반도체 칩 (20) 은 경화되지 않은 접착 조성물층 (30) 상으로 움직여, 전극 (10a/10b) 을 도체층 (11c/11b) 과 각각 정렬시킨다.
도 6c 에 나타낸 바와 같이 디펜서 (도면에 나타나지 않음) 는 반도체 칩 (21) 의 상부면 위에 경화되지 않은 접착 조성물을 산포하여, 반도체 칩 (21) 위에 경화되지 않은 접착 조성물층 (31) 을 배치한다.
계속해서, 도 6d 에 나타낸 바와 같이 경화되지 않은 접착조성물층 (31) 상에 히트 싱크 (23) 를 위치시킨다.
압력 툴 (32) 은 경화되지 않은 접착조성물층 (31) 에 마주하는 히트 싱크 (23) 를 누르고, 히트 싱크 (23) 를 경화되지 않은 접착조성물층 (31) 속으로 잠긴게 한다. 히트 싱크 (23) 를 반도체 칩 (21) 의 상부면과 접촉하도록 하여 경화되지 않은 접착 조성물층 (30) 에 마주하는 반도체 칩 (21) 을 누른다. 전극 (10a 내지 10b) 은 경화되지 않은 접착 조성물층 (30) 에 잠기어, 도체층 (11c 내지 11b) 에 각각 접속된다. 툴은 경화되지 않은 접착 조성물층 (30 내지 31) 을 가열하고, 경화되지 않은 접착 조성물층 (30 내지 31) 을 하부 접착 조성물층 (22) 및 상부 접착 조성물층 (24) 으로 각각 변환한다. 결과적으로, 도체 배선 (11b/11c) 은 전극 (10b 내지 10a) 을 통해 각각 전기적으로 접속되고, 히트 싱크 (32) 는 열적으로 반도체 칩 (21) 과 접속된다.
제 2 실시예를 실현한 반도체 소자는 제 1 실시예의 모든 이점을 취한다.
비록 본발명의 특정한 실시예가 도시 및 서술되었지만, 당해 기술분야에 있는 기술자가 본발명의 취지 및 범위를 벗어나지 않고 다양한 변경이나 또는 변화를 할 수도 있는 것이 명백하다.
예를 들어, 전기 부품은 별개의 반도체 소자 또는 콘덴서와 같은 능동소자 자가 될 수도 있다.
더욱이, 접착조성물 및 복원 조성물층을 위한 물질은 아크릴 조성물 시스템으로 될 수도 있다.
접착 조성물 및 복원 조성물층을 위한 물질은 광의 조사로 경화될 수도 있다.
이상 설명한 바와 같이, 본발명은 반도체 소자 기판의 접착될 면과 반대측면에 접착수지와 거의 유사한 물성 특징을 갖는 물질인 복원 조성물을 산포하여, 접착수지와 반도체 소자와의 경계면에서 발생하는 수축력을 상쇄시키는 작용을 하는 힘을 복원 조성물층과 반도체 소자와의 경계면에 발생시켜 반도체 소자와 기판 사이의 전기적 접속에서의 신뢰성의 저하 및 반도체 소자가 파손되는 것을 방지하는 효과가 있다.

Claims (12)

  1. 표면을 갖는 절연판 (11a) 및 상기 절연판의 상기 표면상에 형성된 한 개 이상의 도체 배선 (11b/11c) 을 갖는 기판 (11 ; 21),
    제 1 표면, 상기 제 1 표면의 반대측의 제 2 표면, 및 상기 제 1 표면상에 형성되어 한 개 이상의 상기 도체 배선과 접촉하는 한 개 이상의 전극 (10a/10b) 을 갖는 전기 회로 부품 (10 ; 20), 및
    상기 전기 회로 부품을 상기 기판에 접착하기 위해 기판의 제 1 표면과 상기 전기 부품의 상기 제 1 표면 사이에 형성되어, 경화되는 동안 수축에 의해 상기 전기회로 부품의 상기 제 1 표면에 상기 제 1 힘 ( F1) 을 인가하는 경화된 접착조성물 (12 ; 22) 을 구비하는 반도체 소자에 있어서,
    상기 전기 회로 부품의 상기 제 2 표면상에 복원 조성물층 (13 ; 24) 을 형성하여 그 수축에 의해 상기 전기 부품의 상기 제 2 표면상에 제 2 힘을 인가함으로서, 상기 전기 회로 부품의 상기 제 1 표면상에 인가되는 상기 제 1 힘에 기인하는 모멘트를 감소시키는 것을 특징으로 하는 반도체 소자.
  2. 제 1 항에 있어서, 상기 경화된 접착조성물 및 상기 복원 조성물층을 위한 조성물이 에폭시 시스템의 합성 수지인 것을 특징으로 하는 반도체 소자.
  3. 제 1 항에 있어서, 상기 합성 수지가 가열에 의해 경화되는 것을 특징으로 하는 반도체 소자.
  4. 제 1 항에 있어서, 상기 경화된 접착조성물 및 상기 복원 조성물층을 위한 조성물이 에폭시 시스템의 합성 수지이고, 서로의 두께가 거의 같은 것을 특징으로 하는 반도체 소자.
  5. 제 1 항에 있어서, 바람직하게는 상기 전기 회로 부품의 상기 제 2 표면에 접촉하고 상기 복원 조성물층 (24) 에 의해 상기 전기 회로 부품에 접착된 히트 싱크 (23) 를 더 구비하는 것을 특징으로 하는 반도체 소자.
  6. a) 주 표면상에 한 개 이상의 도체층 (11b/11c) 으로 형성된 기판 (11 ; 21), 상기 주 표면 상에 형성된 접착 조성물층 (15 ; 30), 전기 회로 부품의 반대측면으로부터 돌출되어 상기 접착 조성물층을 통해 한 개 이상의 상기 도체층에 대향하는 한 개 이상의 전극을 갖는 전기 회로 부품 (10 ; 20), 및 상기 전기 회로 부품의 상면에 형성된 복원 조성물층 (13 ; 31) 을 갖는 중간 구조물을 준비하는 단계,
    b) 상기 한 개 이상의 전극을 한 개 이상의 도체 층에 접촉하도록 상기 접착 조성물층으로 상기 전기 회로 부품을 누르는 단계, 및
    C) 상기 전기 회로 부품을 상기 기판에 고착하기 위해 적어도 상기 접착 조성물층을 경화시키는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 실장 방법.
  7. 제 6 항에 있어서, 상기 a) 단계가
    a-1) 상기 전기 회로 부품 (10) 을 준비하는 단계,
    a-2) 상기 복원 조성물층 (13) 으로 상기 전기 회로 부품의 상기 상면을 코팅하는 단계,
    a-3) 상기 접착 조성물층 (15) 으로 상기 기판 (11) 의 상기 주 표면을 코팅하는 단계, 및
    a-4) 한 개 이상의 상기 도체층과 한 개 이상의 전극을 정렬시키는 방식으로 상기 접착 조성물층에 상기 전기 회로 부품 (10) 을 위치시키는 단계인 서브 단계를 포함하는 것을 특징으로 하는 반도체 소자의 실장방법.
  8. 제 6 항에 있어서, 상기 접착 조성물층 (15 ; 30) 이 가열에 의해 경화되는 것을 특징으로 하는 반도체 소자의 실장 방법.
  9. 제 8 항에 있어서, 접착 조성물층 (15) 은 제 1 온도에서 경화되고, 상기 복원 조성물층 (13) 은 상기 제 1 온도 보다 낮은 제 2 온도에서 부드러워지는 것을 특징으로 하는 반도체 소자의 실장 방법.
  10. 제 9 항에 있어서, 열이 상기 복원 조성물층 (13) 을 통해 상기 접착 조성물층 (15) 에 인가되는 것을 특징으로 하는 반도체 소자의 실장 방법.
  11. 제 6 항에 있어서, 상기 a) 단계가
    a-1) 상기 기판 (21) 을 준비하는 단계,
    a-2) 상기 접착 조성물층 (30) 으로 상기 기판의 상기 주 표면을 코팅하는 단계,
    a-3) 한 개 이상의 상기 도체층과 한 개 이상의 전극을 정렬시키는 방식으로 상기 접착 조성물층 상에 상기 전기 회로 부품을 위치시키는 단계,
    a-4) 상기 복원 조성물층 (31) 으로 상기 상면을 코팅하는 단계, 및
    a-5) 상기 복원 조성물층에 히트 싱크 (23) 를 위치시키는 단계인 서브 단계를 포함하고,
    상기 전기 회로 부품 (20) 은, 한 개 이상의 상기 전극 및 상기 히트 싱크가 상기 접착 조성물층 및 상기 복원 조성물층으로 하강하도록 상기 히트 싱크 (23) 를 통해 상기 접착 조성물층으로 각각 눌려지는 것을 특징으로 하는 반도체 소자의 실장 방법.
  12. 제 11 항에 있어서, 상기 복원 조성물층이 상기 c) 단계 에서 동시에 경화되는 것을 특징으로 하는 반도체 소자의 실장 방법.
KR1019970007700A 1996-03-08 1997-03-07 접착 조성물의 수축으로 인한 파손이 적은 반도체 칩과 기판 사이의 전기적 접속을 갖는 반도체 소자 및 그 실장 방법 KR100244047B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9651614 1996-03-08
JP96-51614 1996-03-08
JP8051614A JP2806348B2 (ja) 1996-03-08 1996-03-08 半導体素子の実装構造及びその製造方法

Publications (2)

Publication Number Publication Date
KR970067732A KR970067732A (ko) 1997-10-13
KR100244047B1 true KR100244047B1 (ko) 2000-02-01

Family

ID=12891781

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970007700A KR100244047B1 (ko) 1996-03-08 1997-03-07 접착 조성물의 수축으로 인한 파손이 적은 반도체 칩과 기판 사이의 전기적 접속을 갖는 반도체 소자 및 그 실장 방법

Country Status (4)

Country Link
US (1) US5895971A (ko)
JP (1) JP2806348B2 (ko)
KR (1) KR100244047B1 (ko)
TW (1) TW352450B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1041694A (ja) * 1996-07-25 1998-02-13 Sharp Corp 半導体素子の基板実装構造及びその実装方法
JP3702788B2 (ja) * 1998-07-01 2005-10-05 セイコーエプソン株式会社 半導体装置の製造方法
US6730998B1 (en) * 2000-02-10 2004-05-04 Micron Technology, Inc. Stereolithographic method for fabricating heat sinks, stereolithographically fabricated heat sinks, and semiconductor devices including same
US6502926B2 (en) 2001-01-30 2003-01-07 Lexmark International, Inc. Ink jet semiconductor chip structure
JP4714026B2 (ja) * 2006-01-10 2011-06-29 株式会社東芝 電子部品実装装置、電子部品実装方法及び電子部品装置
KR20090044636A (ko) * 2007-11-01 2009-05-07 삼성전자주식회사 반도체 칩 패키지 및 그의 형성방법
JP5088489B2 (ja) * 2008-03-03 2012-12-05 セイコーエプソン株式会社 半導体モジュール及びその製造方法
JP5533199B2 (ja) * 2010-04-28 2014-06-25 ソニー株式会社 素子の基板実装方法、および、その基板実装構造
EP4070364A1 (en) * 2019-12-04 2022-10-12 3M Innovative Properties Company Circuits including micropatterns and using partial curing to adhere dies

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0671028B2 (ja) * 1988-07-19 1994-09-07 松下電器産業株式会社 半導体素子の実装方法
JP3150351B2 (ja) * 1991-02-15 2001-03-26 株式会社東芝 電子装置及びその製造方法
JPH05235063A (ja) * 1992-02-21 1993-09-10 Nippon Steel Corp 半導体装置
CA2157148A1 (en) * 1994-09-08 1996-03-09 Masatsugu Akiba Epoxy resin composition and resin-encapsulated semiconductor device
KR0181615B1 (ko) * 1995-01-30 1999-04-15 모리시다 요이치 반도체 장치의 실장체, 그 실장방법 및 실장용 밀봉재
US5627407A (en) * 1995-04-28 1997-05-06 Lucent Technologies Inc. Electronic package with reduced bending stress

Also Published As

Publication number Publication date
KR970067732A (ko) 1997-10-13
JP2806348B2 (ja) 1998-09-30
TW352450B (en) 1999-02-11
US5895971A (en) 1999-04-20
JPH09246325A (ja) 1997-09-19

Similar Documents

Publication Publication Date Title
JP2891184B2 (ja) 半導体装置及びその製造方法
KR100244047B1 (ko) 접착 조성물의 수축으로 인한 파손이 적은 반도체 칩과 기판 사이의 전기적 접속을 갖는 반도체 소자 및 그 실장 방법
JPH1041694A (ja) 半導体素子の基板実装構造及びその実装方法
JP3064998B2 (ja) 半導体装置及びその製造方法
JPS62281360A (ja) 半導体装置の製造方法
JPH02285650A (ja) 半導体装置及びその製造方法
JPH03209840A (ja) 半導体装置の製造方法
JP3646056B2 (ja) フリップチップ実装方法
JP2780499B2 (ja) 半導体装置の実装方法
JP2655768B2 (ja) 接着剤及びそれを用いた実装構造
JPH012331A (ja) 半導体装置の製造方法
JPS62132331A (ja) 半導体装置の製造方法
JP3999222B2 (ja) フリップチップ実装方法およびフリップチップ実装構造
JP2663649B2 (ja) マルチチップ実装方法
JP3235520B2 (ja) 半導体装置の製造方法
JPH0379063A (ja) 半導体装置及びその製造方法
JPH11150155A (ja) 半導体装置の製造方法および当該方法に用いる回路基板保持具
JP4408015B2 (ja) 半導体装置の製造方法
JP2712654B2 (ja) 電子部品の実装構造及び製造方法
JP2523641B2 (ja) 半導体装置
JP2596633B2 (ja) 半導体素子の実装方法
JPS63227029A (ja) 半導体装置の製造方法
JPH10340927A (ja) 半導体装置の製造方法およびボンディング装置
KR950006836Y1 (ko) 반도체 패키지
JPH0642502B2 (ja) 半導体装置の製造方法および装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121114

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20141103

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20151102

Year of fee payment: 17

EXPY Expiration of term