JPH0379063A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0379063A JPH0379063A JP21641189A JP21641189A JPH0379063A JP H0379063 A JPH0379063 A JP H0379063A JP 21641189 A JP21641189 A JP 21641189A JP 21641189 A JP21641189 A JP 21641189A JP H0379063 A JPH0379063 A JP H0379063A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- insulating resin
- circuit board
- semiconductor element
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title claims 4
- 239000011347 resin Substances 0.000 claims abstract description 54
- 229920005989 resin Polymers 0.000 claims abstract description 54
- 239000000945 filler Substances 0.000 claims abstract description 12
- 239000000463 material Substances 0.000 claims abstract description 6
- 239000000835 fiber Substances 0.000 claims abstract 2
- 238000000034 method Methods 0.000 claims description 19
- 239000000126 substance Substances 0.000 claims description 2
- 230000005611 electricity Effects 0.000 claims 1
- 230000008646 thermal stress Effects 0.000 abstract description 7
- 229920000049 Carbon (fiber) Polymers 0.000 abstract description 2
- 239000004917 carbon fiber Substances 0.000 abstract description 2
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 230000015556 catabolic process Effects 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 238000010276 construction Methods 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 239000012790 adhesive layer Substances 0.000 description 11
- 229920001187 thermosetting polymer Polymers 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 230000008602 contraction Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 230000035882 stress Effects 0.000 description 2
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000000088 plastic resin Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体素子、特にに多端子、挟ピッチの電極を
有する半導体素子の回路基板への実装方法に関するもの
であム 従来の技術 多端子、挟ピッチの電極を有する半導体素子を回路基板
へフェイスダウンで直籠 −括接合で実装できる実装技
術としてＭＢＢ （Ｍｉ ｃ ｒ ｏ １３ｕｍｐ
Ｂｏｎｄ ｉｎｇ）実装技術があ、Ｌ ＭＢＢ実装
技術の１実施例を第２図に示した工程図により説明する
。まず第５図（ａ）、 （ｂ）に示した様に絶縁性基
板１３に配線１２を形成させた回路基板へ 配線１２を
有する面に光硬化性もしくは熱硬化性の絶縁性樹脂１４
を塗布すム ついで第５図（Ｃ）に示した様に突起電極
１５を有する半導体素子１６を絶縁性樹脂１４の上から
回路基板１１に搭載し 半導体素子１６の突起電極１５
と回路基板１１の配線１２とを位置合わせずも次に第５
図（ｄ）に示した様に加圧治具１９を用いて半導体素子
１６と回路基板１１を加圧する。
有する半導体素子の回路基板への実装方法に関するもの
であム 従来の技術 多端子、挟ピッチの電極を有する半導体素子を回路基板
へフェイスダウンで直籠 −括接合で実装できる実装技
術としてＭＢＢ （Ｍｉ ｃ ｒ ｏ １３ｕｍｐ
Ｂｏｎｄ ｉｎｇ）実装技術があ、Ｌ ＭＢＢ実装
技術の１実施例を第２図に示した工程図により説明する
。まず第５図（ａ）、 （ｂ）に示した様に絶縁性基
板１３に配線１２を形成させた回路基板へ 配線１２を
有する面に光硬化性もしくは熱硬化性の絶縁性樹脂１４
を塗布すム ついで第５図（Ｃ）に示した様に突起電極
１５を有する半導体素子１６を絶縁性樹脂１４の上から
回路基板１１に搭載し 半導体素子１６の突起電極１５
と回路基板１１の配線１２とを位置合わせずも次に第５
図（ｄ）に示した様に加圧治具１９を用いて半導体素子
１６と回路基板１１を加圧する。
この際 絶縁性樹脂１４は加圧により押し出され配線２
と突起電極１５は接触し電気的に接続すａこの状態のま
ま絶縁性樹脂１４を硬化させも 絶縁性樹脂１４が光硬
化性の場合はＵＶ線の照射により硬化させ、熱硬化性の
場合は加熱により硬化させも 硬化後は第５図（ｅ）に
示す様に加圧を除去しても突起電極１５と配線１２とは
絶縁性樹脂１４により固定されており両者の接触による
電気的な接続は保持されも 発明が解決しようとする課題 しかしなが収 上記構造で半導体素子と回路基板とを接
続すると下記の問題点かあａ ■）半導体素子や回路基板の熱膨張係数が接着層である
絶縁性樹脂と大きく異なるた八 第５図（ｅ）の半導体
装体が熱的なストレスを受けたとき、半導体素子や回路
基板との間に生じた熱膨張量の差によって熱応力が生じ
半導体素子や回路基板が破壊すも ２）同じく半導体装体に熱が加わえられたとき、接着層
である絶縁性樹脂の熱膨張により半導体素子が回路基板
から押し上げられ 配線と突起電極の間にギャップが生
じて接続不良が起きも３）接着層である絶縁性樹脂が硬
化収縮する際に絶縁性樹脂中に生じた収縮応力により半
導体素子や回路基板が破壊する。
と突起電極１５は接触し電気的に接続すａこの状態のま
ま絶縁性樹脂１４を硬化させも 絶縁性樹脂１４が光硬
化性の場合はＵＶ線の照射により硬化させ、熱硬化性の
場合は加熱により硬化させも 硬化後は第５図（ｅ）に
示す様に加圧を除去しても突起電極１５と配線１２とは
絶縁性樹脂１４により固定されており両者の接触による
電気的な接続は保持されも 発明が解決しようとする課題 しかしなが収 上記構造で半導体素子と回路基板とを接
続すると下記の問題点かあａ ■）半導体素子や回路基板の熱膨張係数が接着層である
絶縁性樹脂と大きく異なるた八 第５図（ｅ）の半導体
装体が熱的なストレスを受けたとき、半導体素子や回路
基板との間に生じた熱膨張量の差によって熱応力が生じ
半導体素子や回路基板が破壊すも ２）同じく半導体装体に熱が加わえられたとき、接着層
である絶縁性樹脂の熱膨張により半導体素子が回路基板
から押し上げられ 配線と突起電極の間にギャップが生
じて接続不良が起きも３）接着層である絶縁性樹脂が硬
化収縮する際に絶縁性樹脂中に生じた収縮応力により半
導体素子や回路基板が破壊する。
このため接着層である絶縁性樹脂の熱膨張係数や収縮率
を低げることがＭＢＢ実装技術の重要な課題となってい
も 絶縁性樹脂の熱膨張係数や収縮率を低下させる方法とし
ては絶縁性樹脂中に低熱膨張係数の物質からなるフィラ
ーを混入させるといった方法が考えられる力＜、ＭＢＢ
実装技術においてフィラーを絶縁性樹脂中に混入させる
と、実装プロセスにおいて、配線と突起電極の間にフィ
ラーが挟まり、接続不良の原因となるた八 絶縁性樹脂
中にフィラーを入れることができないた八 絶縁性樹脂
の熱膨張係数や収縮率を低下させるのが難しく、上記問
題点を解決するのが困難となっていもそこで、本発明（
友 半導体装置や回路基板の破壊を無くし 信頼性の高
い半導体装体を形成することを目的とすも 課題を解決するための手段 上記問題点を解決するた八 本発明では低熱膨張係数の
繊維もしくはフィラーからなる絶縁性のフィルムを、絶
縁性樹脂中の内で突起電極の存在しない領域に配置する
方法を用いるものであも作用 接着層である絶縁性樹脂の電極の存在しない領域鳳 低
熱膨張係数の物質からなる絶縁性のフィルムを配置する
ことにより下記の作用があムｌ）接着層に占める絶縁性
樹脂の割合が低下し変わって低熱膨張係数の物質が間に
挟まれていることにより接着層の熱膨張係数が低下す也
２）接着層に占める絶縁性樹脂の割合が低下することに
より接着層の収縮率が低下すａ ３）低熱膨張係数の物質が電極間に挟まれることが防が
れも 実施例 本発明の１実施例を第１図に示した工程図より説明すも
まず第１図（ｂ）に示した様に絶縁性基板３及び配線
２から構成された回路基板１の配線２を有する面の内で
配線２が存在しない領域に第１の絶縁性樹脂４を塗布す
も 絶縁性基板３はガラスやセラミック等を用（＼ 配
線２にはＡ ｕ。
を低げることがＭＢＢ実装技術の重要な課題となってい
も 絶縁性樹脂の熱膨張係数や収縮率を低下させる方法とし
ては絶縁性樹脂中に低熱膨張係数の物質からなるフィラ
ーを混入させるといった方法が考えられる力＜、ＭＢＢ
実装技術においてフィラーを絶縁性樹脂中に混入させる
と、実装プロセスにおいて、配線と突起電極の間にフィ
ラーが挟まり、接続不良の原因となるた八 絶縁性樹脂
中にフィラーを入れることができないた八 絶縁性樹脂
の熱膨張係数や収縮率を低下させるのが難しく、上記問
題点を解決するのが困難となっていもそこで、本発明（
友 半導体装置や回路基板の破壊を無くし 信頼性の高
い半導体装体を形成することを目的とすも 課題を解決するための手段 上記問題点を解決するた八 本発明では低熱膨張係数の
繊維もしくはフィラーからなる絶縁性のフィルムを、絶
縁性樹脂中の内で突起電極の存在しない領域に配置する
方法を用いるものであも作用 接着層である絶縁性樹脂の電極の存在しない領域鳳 低
熱膨張係数の物質からなる絶縁性のフィルムを配置する
ことにより下記の作用があムｌ）接着層に占める絶縁性
樹脂の割合が低下し変わって低熱膨張係数の物質が間に
挟まれていることにより接着層の熱膨張係数が低下す也
２）接着層に占める絶縁性樹脂の割合が低下することに
より接着層の収縮率が低下すａ ３）低熱膨張係数の物質が電極間に挟まれることが防が
れも 実施例 本発明の１実施例を第１図に示した工程図より説明すも
まず第１図（ｂ）に示した様に絶縁性基板３及び配線
２から構成された回路基板１の配線２を有する面の内で
配線２が存在しない領域に第１の絶縁性樹脂４を塗布す
も 絶縁性基板３はガラスやセラミック等を用（＼ 配
線２にはＡ ｕ。
ＡＩ等を用いも 第１の絶縁性樹脂４には光硬化性もし
くは熱硬化性のエポキシ系やアクリル系の樹脂を用いも
ついで第１図（ｃ）に示した様に絶縁性のフィルム７
をその上から同じく配線２の存在しない領域に搭載すム
この際に用いる絶縁性のフィルム７はＳｉｎｇや炭素
繊維などへ 第１及び第２の絶縁性樹脂よりも低熱膨張
系数の物質からなる繊維やフィラー等を融着などの技術
によりを編目状や多孔質状に構成させたものを用（＼更
にその厚さは後に搭載する半導体素子６の突起電極５の
厚さよりも薄いものとすム 第２図に絶縁性フィルムの構造の１例を示も２１．２２
はそれぞれ第１ｗ１．第２層ガラス繊維であム 塗布す
る第１の絶縁性樹脂４の量は極微少に制御し搭載した絶
縁性のフィルム７に染み込んで絶縁性のフィルム７から
はみ出さないようにすム ついで第１の絶縁性樹脂４を
硬化させも第１の絶縁性樹脂４が光硬化性の場合はＵＶ
線の照射により硬化させ、熱硬化性の場合は加熱により
硬化させも 次に第１図（ｄ）に示したように第２の絶
縁性樹脂８を絶縁性のフィルム７の上から半導体素子６
搭載部全域にわたって再度塗布す翫 第２の絶縁性樹脂
８は第１の絶縁性樹脂４と同じく光硬化性もしくは熱硬
化性のエポキシ系やアクリル系の樹脂を用いも 第１の
絶縁性樹脂４と第２の絶縁性樹脂８が同じ樹脂であって
ももちろん構わな（Ｘ、、この上から第１図（ｅ）に示
すように突起電極５を有する半導体素子６を第２の絶縁
性樹脂８の上から回路基板１に搭載し 半導体素子６の
突起電極５と回路基板１の配線２とを位置合わせする。
くは熱硬化性のエポキシ系やアクリル系の樹脂を用いも
ついで第１図（ｃ）に示した様に絶縁性のフィルム７
をその上から同じく配線２の存在しない領域に搭載すム
この際に用いる絶縁性のフィルム７はＳｉｎｇや炭素
繊維などへ 第１及び第２の絶縁性樹脂よりも低熱膨張
系数の物質からなる繊維やフィラー等を融着などの技術
によりを編目状や多孔質状に構成させたものを用（＼更
にその厚さは後に搭載する半導体素子６の突起電極５の
厚さよりも薄いものとすム 第２図に絶縁性フィルムの構造の１例を示も２１．２２
はそれぞれ第１ｗ１．第２層ガラス繊維であム 塗布す
る第１の絶縁性樹脂４の量は極微少に制御し搭載した絶
縁性のフィルム７に染み込んで絶縁性のフィルム７から
はみ出さないようにすム ついで第１の絶縁性樹脂４を
硬化させも第１の絶縁性樹脂４が光硬化性の場合はＵＶ
線の照射により硬化させ、熱硬化性の場合は加熱により
硬化させも 次に第１図（ｄ）に示したように第２の絶
縁性樹脂８を絶縁性のフィルム７の上から半導体素子６
搭載部全域にわたって再度塗布す翫 第２の絶縁性樹脂
８は第１の絶縁性樹脂４と同じく光硬化性もしくは熱硬
化性のエポキシ系やアクリル系の樹脂を用いも 第１の
絶縁性樹脂４と第２の絶縁性樹脂８が同じ樹脂であって
ももちろん構わな（Ｘ、、この上から第１図（ｅ）に示
すように突起電極５を有する半導体素子６を第２の絶縁
性樹脂８の上から回路基板１に搭載し 半導体素子６の
突起電極５と回路基板１の配線２とを位置合わせする。
突起電極５はＡｕ等をフォトリソやメツキ等の技術を用
いてあらかじめ半導体素子６上に形成しておく。
いてあらかじめ半導体素子６上に形成しておく。
次に第１図（ｆ）に示した様に加圧治具９を用いて半導
体素子６と回路基板１を加圧すも この際 第２の筺＊
縁性樹脂８は加圧により押し出され配線２と突起電極５
は接触し電気的に接続すもこの状態のまま第２の絶縁性
樹脂８を硬化させも第２の絶縁性樹脂８が光硬化性の場
合はＵＶ線の照射により硬化させ、熱硬化性の場合は加
熱により硬化させも 硬化後は第１図（ｇ）に示す様に
加圧を除去しても突起電極５と配線２とは第２の絶縁性
樹脂８により固定されており両者の接触による電気的な
接続は保持されも 本発明と同じ効果を上げるためへ 接着層である絶縁性
樹脂にフィラーを混入した方法がある爪フィラーを用い
る方法では第４図（ａ）、 （ｂ）に示したようにボン
ディング時にフィラー１００が電極間に挟まり、電気的
接続が妨げられも しかし本発明による方法では第３図
に示したように電極の位置を避けて絶縁性フィルムを配
置することにより、電極間の電気的接続を妨げる事がな
く、高信頼性を得ることが可能となも 発明の効果 本発明の構造で半導体装置を構成させることにより下記
の効果があも １）接着層の熱膨張係数が下がることにより、半導体装
置に熱ストレスが加わった際に発生する熱応力が低く抑
えられ半導体素子や回路基板の破壊が生じにくくなム ２）同じく接着層の熱膨張係数が下がることにより、半
導体装置に熱がかかった際でも接着層の熱膨張が低く抑
えられ 半導体素子と回路基板とのギャップの変動が生
じにくくなり、突起電極と配線の接触が守られ 半導体
装置の信頼性が増加する。
体素子６と回路基板１を加圧すも この際 第２の筺＊
縁性樹脂８は加圧により押し出され配線２と突起電極５
は接触し電気的に接続すもこの状態のまま第２の絶縁性
樹脂８を硬化させも第２の絶縁性樹脂８が光硬化性の場
合はＵＶ線の照射により硬化させ、熱硬化性の場合は加
熱により硬化させも 硬化後は第１図（ｇ）に示す様に
加圧を除去しても突起電極５と配線２とは第２の絶縁性
樹脂８により固定されており両者の接触による電気的な
接続は保持されも 本発明と同じ効果を上げるためへ 接着層である絶縁性
樹脂にフィラーを混入した方法がある爪フィラーを用い
る方法では第４図（ａ）、 （ｂ）に示したようにボン
ディング時にフィラー１００が電極間に挟まり、電気的
接続が妨げられも しかし本発明による方法では第３図
に示したように電極の位置を避けて絶縁性フィルムを配
置することにより、電極間の電気的接続を妨げる事がな
く、高信頼性を得ることが可能となも 発明の効果 本発明の構造で半導体装置を構成させることにより下記
の効果があも １）接着層の熱膨張係数が下がることにより、半導体装
置に熱ストレスが加わった際に発生する熱応力が低く抑
えられ半導体素子や回路基板の破壊が生じにくくなム ２）同じく接着層の熱膨張係数が下がることにより、半
導体装置に熱がかかった際でも接着層の熱膨張が低く抑
えられ 半導体素子と回路基板とのギャップの変動が生
じにくくなり、突起電極と配線の接触が守られ 半導体
装置の信頼性が増加する。
３）接着層の収縮率が低く抑えられるたべ 絶縁性樹脂
の硬化の際に発生する収縮応力が下がり、半導体素子や
回路基板の破壊が生じにくくなも４）電極の位置を避け
て低熱膨張係数の物質を配置することができるたべ フ
ィラーを用いる方法と異なり、電極間の電気的接続を妨
げることが無く、高信頼性が得られも
の硬化の際に発生する収縮応力が下がり、半導体素子や
回路基板の破壊が生じにくくなも４）電極の位置を避け
て低熱膨張係数の物質を配置することができるたべ フ
ィラーを用いる方法と異なり、電極間の電気的接続を妨
げることが無く、高信頼性が得られも
第１図（ａ）〜（ｇ）は本発明の１実施例の実装工程断
面は 第２図（ａ）、 （ｂ）は本発明にＸ′ ←線断面は 第３図（ａ）、 （ｂ）、第４図（ａ）
、 （ｂ）はそれぞれ本発眠 従来における要部拡大
断面医 第５図（ａ）〜（ｅ）は従来技術による半導体
装法の工程断面図であも １・・・回路基Ｋ ２・・・配線 ３・・・絶縁性基板
４・・・第１の絶縁性樹脂 ５・・・突起電極 ６・
・・半導体素子、７・・・絶縁性フィルへ ８・・・第
２の絶縁性樹脂 ９・・加圧治苑
面は 第２図（ａ）、 （ｂ）は本発明にＸ′ ←線断面は 第３図（ａ）、 （ｂ）、第４図（ａ）
、 （ｂ）はそれぞれ本発眠 従来における要部拡大
断面医 第５図（ａ）〜（ｅ）は従来技術による半導体
装法の工程断面図であも １・・・回路基Ｋ ２・・・配線 ３・・・絶縁性基板
４・・・第１の絶縁性樹脂 ５・・・突起電極 ６・
・・半導体素子、７・・・絶縁性フィルへ ８・・・第
２の絶縁性樹脂 ９・・加圧治苑
Claims (6)
- （１）第１の電極を有する半導体素子と第２の電極を有
する回路基板が、互いの電極を有する面同志を向き合わ
せ、前記第１の電極と前記第２の電極を接触させた状態
で、前記第１の半導体素子と前記回路基板の間に介在さ
せた絶縁製樹脂により接着固定されており、前記絶縁性
樹脂内に前記絶性製樹脂より低熱膨張係数の物質から成
る絶縁性フィルムが設置されている構造を特徴とする半
導体装置。 - （２）絶縁性フィルムが繊維状もしくはフィラー状であ
ることを特徴とする特許請求の範囲第１項記載の半導体
装置。 - （３）第１および第２の電極が突起電極であることを特
徴とする特許請求の範囲第１項記載の半導体装置。 - （４）第１の電極を有する回路基板の前記第１の電極を
有する面で、前記第１の電極の存在しない領域に第１の
絶縁性樹脂を塗布し、前記第１の絶縁性樹脂よりも低熱
膨張係数の絶縁性フィルムを前記第１の絶縁性樹脂の上
から前記第１の電極の存在しない領域に設置した後、前
記絶縁性フィルムの上から第２の絶縁性樹脂を塗布し、
ついで第２の電極を有する半導体素子を前記回路基板に
搭載し、前記第１の電極と前記第２の電極とを位置合わ
せした後、前記半導体素子と前記回路基板とを加圧して
、前記第１の電極と前記第２の電極を接触させた状態で
前記第２の絶縁性樹脂を硬化させることにより、前記半
導体素子を前記回路基板に接着固定し、かつ前記半導体
素子と前記回路基板の電気的接続を得ることを特徴とす
る半導体装置の製造方法。 - （５）第２の絶縁性樹脂よりも低熱膨張係数の絶縁性フ
ィルムを用いることを特徴とする特許請求の範囲第２項
記載の半導体装置の製造方法。 - （６）絶縁性樹脂を前記絶縁性樹脂よりも低熱膨張係数
の繊維状もしくはフィラー状の物質により構成された絶
縁性フィルムに含浸させた後、前記絶縁性フィルムを第
１の電極を有する回路基板の前記第１の電極を有する面
で、前記第１の電極の存在しない領域に設置した後、第
２の電極を有する半導体素子を前記絶縁性フィルムの上
から前記回路基板に搭載し、前記第１の電極と前記第２
の電極とを位置合わせした後、前記半導体素子と前記回
路基板とを加圧して、前記第１の電極と前記第２の電極
を接触させた状態で前記絶縁性樹脂を硬化させることに
より、前記半導体素子を接着固定し、かつ両者の電気的
接続を得ることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21641189A JPH0379063A (ja) | 1989-08-22 | 1989-08-22 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21641189A JPH0379063A (ja) | 1989-08-22 | 1989-08-22 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0379063A true JPH0379063A (ja) | 1991-04-04 |
Family
ID=16688140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21641189A Pending JPH0379063A (ja) | 1989-08-22 | 1989-08-22 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0379063A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05121472A (ja) * | 1991-10-25 | 1993-05-18 | Nec Corp | 半導体装置 |
| EP0969503A3 (en) * | 1998-06-30 | 2002-03-20 | Seiko Instruments Inc. | Electronic circuit device |
| US6515869B2 (en) | 1997-05-26 | 2003-02-04 | Nec Corporation | Supporting substrate for a semiconductor bare chip |
| US7753413B2 (en) | 2003-01-28 | 2010-07-13 | Denso Corporation | Vapour-compression type refrigerating machine and double pipe structure and double pipe joint structure preferably used therefor |
-
1989
- 1989-08-22 JP JP21641189A patent/JPH0379063A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05121472A (ja) * | 1991-10-25 | 1993-05-18 | Nec Corp | 半導体装置 |
| US6515869B2 (en) | 1997-05-26 | 2003-02-04 | Nec Corporation | Supporting substrate for a semiconductor bare chip |
| EP0969503A3 (en) * | 1998-06-30 | 2002-03-20 | Seiko Instruments Inc. | Electronic circuit device |
| US6528889B1 (en) | 1998-06-30 | 2003-03-04 | Seiko Instruments Inc. | Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip |
| US7753413B2 (en) | 2003-01-28 | 2010-07-13 | Denso Corporation | Vapour-compression type refrigerating machine and double pipe structure and double pipe joint structure preferably used therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960009074A (ko) | 반도체 장치 및 그 제조방법 | |
| EP0645812B1 (en) | Resin-sealed semiconductor device | |
| JP3225906B2 (ja) | 表面弾性波素子の実装構造および実装方法 | |
| JPS61194732A (ja) | 半導体ペレツトと基板の接合方法 | |
| KR100244047B1 (ko) | 접착 조성물의 수축으로 인한 파손이 적은 반도체 칩과 기판 사이의 전기적 접속을 갖는 반도체 소자 및 그 실장 방법 | |
| JPH0379063A (ja) | 半導体装置及びその製造方法 | |
| JP2698462B2 (ja) | 半導体装置の製造方法 | |
| JPS62281360A (ja) | 半導体装置の製造方法 | |
| JPH10256304A (ja) | 半導体装置の製造方法 | |
| JP2003249509A (ja) | 半導体封止方法および封止された半導体 | |
| JPS62252946A (ja) | 半導体装置の製造方法 | |
| JPH06235928A (ja) | 液晶表示装置 | |
| JP3113749B2 (ja) | 配線構造及び導電部材の製造方法 | |
| JP2841663B2 (ja) | 半導体装置の実装構造及び実装方法 | |
| JPH0274092A (ja) | 実装体の製造方法 | |
| JPS62281361A (ja) | 半導体装置 | |
| JP3767769B2 (ja) | 半導体チップの実装方法 | |
| JPH0583187B2 (ja) | ||
| JPH02110950A (ja) | 半導体装置 | |
| JPH02101753A (ja) | 半導体チップの取付構造 | |
| JPS62202544A (ja) | 半導体装置 | |
| JPH0621249Y2 (ja) | 電子部品の封止構造 | |
| JPH0271536A (ja) | 半導体素子の実装構造 | |
| JPH04304645A (ja) | 半導体素子の実装方法 | |
| JP2782944B2 (ja) | 回路の接続構造及び液晶表示装置 |