JP2841663B2 - 半導体装置の実装構造及び実装方法 - Google Patents
半導体装置の実装構造及び実装方法Info
- Publication number
- JP2841663B2 JP2841663B2 JP2073231A JP7323190A JP2841663B2 JP 2841663 B2 JP2841663 B2 JP 2841663B2 JP 2073231 A JP2073231 A JP 2073231A JP 7323190 A JP7323190 A JP 7323190A JP 2841663 B2 JP2841663 B2 JP 2841663B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- semiconductor device
- connection portion
- semiconductor element
- fixing means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は半導体装置を外部回路基板に実装する半導
体装置の実装構造及び実装方法に関するものである。
体装置の実装構造及び実装方法に関するものである。
［従来の技術］ 第６図は従来の実装例を示す断面図である。図におい
て、半導体素子１を回路基板（以下、「外部回路基板」
という）３に接着剤で取り付け、半導体素子１の凸状電
極であるボンデイングパッド２とこれに対応した外部回
路基板３の導電パターン４の接続部位4aとをワイヤ５で
接続し、半導体素子１とその周辺の導電パターン４とを
樹脂６で封止し、半導体素子１を外部回路基板３に実装
していた。
て、半導体素子１を回路基板（以下、「外部回路基板」
という）３に接着剤で取り付け、半導体素子１の凸状電
極であるボンデイングパッド２とこれに対応した外部回
路基板３の導電パターン４の接続部位4aとをワイヤ５で
接続し、半導体素子１とその周辺の導電パターン４とを
樹脂６で封止し、半導体素子１を外部回路基板３に実装
していた。
［発明が解決しようとする課題］ 上記のような従来の半導体装置の実装方法では半導体
素子１のボンデイングパッド２と外部回路基板３の導電
パターン４の接続部位4aとを接続するのにワイヤ５を用
いて接続しており、ワイヤ５の一本当りの配線時間が約
0.2秒であるため、一つの半導体素子１に対して200本の
ワイヤ５を配線すると、40秒の時間を要していた。従っ
て、半導体素子１の高集積化に伴い、ボンデイングパッ
ト２の数が増加すると、ワイヤボンデイングに要する時
間が長くなり、実装時間も長くなるという問題点があっ
た。
素子１のボンデイングパッド２と外部回路基板３の導電
パターン４の接続部位4aとを接続するのにワイヤ５を用
いて接続しており、ワイヤ５の一本当りの配線時間が約
0.2秒であるため、一つの半導体素子１に対して200本の
ワイヤ５を配線すると、40秒の時間を要していた。従っ
て、半導体素子１の高集積化に伴い、ボンデイングパッ
ト２の数が増加すると、ワイヤボンデイングに要する時
間が長くなり、実装時間も長くなるという問題点があっ
た。
更に、半導体素子１の高集積化に伴い、ワイヤ５のボ
ンデイング装置についても半導体素子１のボンデイング
パッド２と外部回路基板３の導電パターン４に対する認
識精度をあげる必要があり、そのためボンデイング装置
の製作コストも上昇するという問題点があった。
ンデイング装置についても半導体素子１のボンデイング
パッド２と外部回路基板３の導電パターン４に対する認
識精度をあげる必要があり、そのためボンデイング装置
の製作コストも上昇するという問題点があった。
また、上記に示す従来の半導体装置の実装構造のよう
に半導体装置と外部回路基板との接続に接着剤を用いる
ため部品点数が多く、しかも一旦外部回路基板に接続す
る工程と、ボンディングの工程とは同時に行えないた
め、外部回路基板に接続する際とボンディングの際の最
低二回は位置決め工程が必要となり、作業が繁雑になる
という課題があった。またワイヤは樹脂で封止される
が、その樹脂塗布時の圧力により断線や他の線との接触
等で不良の生じる恐れもあった。
に半導体装置と外部回路基板との接続に接着剤を用いる
ため部品点数が多く、しかも一旦外部回路基板に接続す
る工程と、ボンディングの工程とは同時に行えないた
め、外部回路基板に接続する際とボンディングの際の最
低二回は位置決め工程が必要となり、作業が繁雑になる
という課題があった。またワイヤは樹脂で封止される
が、その樹脂塗布時の圧力により断線や他の線との接触
等で不良の生じる恐れもあった。
この発明はかかる問題点を解決するためになされたも
ので、半導体素子１の高集積化に伴い、そのボンデイン
グパット２の数が増えても、実装時間が短かく、しかも
安価な半導体装置の実装が行える半導体装置の実装方法
を得ることを目的とする。
ので、半導体素子１の高集積化に伴い、そのボンデイン
グパット２の数が増えても、実装時間が短かく、しかも
安価な半導体装置の実装が行える半導体装置の実装方法
を得ることを目的とする。
［課題を解決するための手段］ この発明に係る半導体装置の実装構造は、少なくとも
一部が外部との接続部位からなる導電パターンを有する
回路基板と、 外部と電気的接続が行われる接続部を有し、前記接続部
が前記回路基板の接続部位にて電気的接続されるように
配置された半導体装置と、 前記回路基板と前記半導体装置との間に配設され、前
記回路基板の導電パターンと前記半導体装置の電極部と
を電気的に導通可能とする弾性を有する電気的接続手段
と、 前記半導体装置及び前記電気的接続手段を前記回路基
板に対して加圧した状態となるよう前記回路基板に固定
する加圧固定手段とを有し、 前記加圧固定手段は、一定の平面を有する押え板と前
記押え板から垂下する先端に係止爪を設けた係止脚とを
有し、 前記係止脚の係止爪により前記加圧固定手段を前記回
路基板に固定することを特徴とする。
一部が外部との接続部位からなる導電パターンを有する
回路基板と、 外部と電気的接続が行われる接続部を有し、前記接続部
が前記回路基板の接続部位にて電気的接続されるように
配置された半導体装置と、 前記回路基板と前記半導体装置との間に配設され、前
記回路基板の導電パターンと前記半導体装置の電極部と
を電気的に導通可能とする弾性を有する電気的接続手段
と、 前記半導体装置及び前記電気的接続手段を前記回路基
板に対して加圧した状態となるよう前記回路基板に固定
する加圧固定手段とを有し、 前記加圧固定手段は、一定の平面を有する押え板と前
記押え板から垂下する先端に係止爪を設けた係止脚とを
有し、 前記係止脚の係止爪により前記加圧固定手段を前記回
路基板に固定することを特徴とする。
また、回路基板に半導体装置を接続する半導体装置の
実装方法において、 前記回路基板における導電パターンの接続部位と前記
半導体装置の接続部とを位置決めする工程と、 前記回路基板と半導体装置との間に弾性を有する電気
的接続手段を介装する工程と、 前記半導体装置が前記電気的接続手段を介して前記回
路基板に対して加圧した状態となるように係止脚の係止
爪により前記回路基板に固定する加圧固定手段を設ける
工程と、 を含んでなることを特徴とする。
実装方法において、 前記回路基板における導電パターンの接続部位と前記
半導体装置の接続部とを位置決めする工程と、 前記回路基板と半導体装置との間に弾性を有する電気
的接続手段を介装する工程と、 前記半導体装置が前記電気的接続手段を介して前記回
路基板に対して加圧した状態となるように係止脚の係止
爪により前記回路基板に固定する加圧固定手段を設ける
工程と、 を含んでなることを特徴とする。
［作 用］ この発明における半導体装置の実装構造は、特に半導
体装置及び電気的接続手段を回路基板に対して加圧した
状態となるように回路基板に固定する加圧固定手段を有
するので、常に回路基板に対して加圧状態、すなわち電
気的に導通した状態で固定されるため、確実に電気的接
続が行えた状態を提供できる。しかも、上記構成に加え
て、電気的接続手段には弾性を有することで、加圧固定
手段にて加圧された電気的接続手段は復元力にて元に戻
る力が働くため、より強固に固定可能となる。また接続
部の径よりも小さい径をなした導電部材が一定方向に複
数個所定の間隔をもって設けられて一定方向にのみ通電
する異方性導電コネクタを設けるので、半導体装置の接
続時間が電気的ショートする可能性もなく、信頼性の高
い接続も可能となる。また、上記いずれかの構成に加え
て、加圧固定手段は、一定の平面を有する押え板と、押
え板から垂下するとともに先端に係止爪を有する係止脚
と、を有し、前記係止脚の係止爪により前記加圧固定手
段を前記回路基板に固定することで、電気的接続手段の
復元力と相絡まってより確実な固定が可能となる。
体装置及び電気的接続手段を回路基板に対して加圧した
状態となるように回路基板に固定する加圧固定手段を有
するので、常に回路基板に対して加圧状態、すなわち電
気的に導通した状態で固定されるため、確実に電気的接
続が行えた状態を提供できる。しかも、上記構成に加え
て、電気的接続手段には弾性を有することで、加圧固定
手段にて加圧された電気的接続手段は復元力にて元に戻
る力が働くため、より強固に固定可能となる。また接続
部の径よりも小さい径をなした導電部材が一定方向に複
数個所定の間隔をもって設けられて一定方向にのみ通電
する異方性導電コネクタを設けるので、半導体装置の接
続時間が電気的ショートする可能性もなく、信頼性の高
い接続も可能となる。また、上記いずれかの構成に加え
て、加圧固定手段は、一定の平面を有する押え板と、押
え板から垂下するとともに先端に係止爪を有する係止脚
と、を有し、前記係止脚の係止爪により前記加圧固定手
段を前記回路基板に固定することで、電気的接続手段の
復元力と相絡まってより確実な固定が可能となる。
また一方で、上記構成には劣るものの、加圧固定手段
を熱硬化性の樹脂とし、半導体装置及び電気的接続手段
の全てを覆うと共に、回路基板の半導体装置及び電気的
接続手段に位置する領域及びその周囲の領域を前記樹脂
が覆うことでも同様の効果が期待できる。
を熱硬化性の樹脂とし、半導体装置及び電気的接続手段
の全てを覆うと共に、回路基板の半導体装置及び電気的
接続手段に位置する領域及びその周囲の領域を前記樹脂
が覆うことでも同様の効果が期待できる。
また上記いずれかの構成において半導体装置は、接続
部を有する面側が回路基板と相対向するように配設され
れば、一括して接続可能となる。
部を有する面側が回路基板と相対向するように配設され
れば、一括して接続可能となる。
［実施例］ 第１図はこの発明の実装例を示す断面図、第２図はこ
の発明に用いる電気的接続手段の一例として用いた異方
性導電コネクタを示す断面図、第３図は半導体素子と異
方性導電コネクタと外部回路基板との関係を示す平面
図、第４図は第３図の部分拡大平面図である。図におい
て、従来例と同一の構成は同一符号を付して重複した構
成の説明を省略する。１は半導体装置であり、本例では
その代表例である半導体素子とする。半導体素子の表面
には外部との電気的接続が行われる接続部としてボンデ
ィングパッド２が設けられている。なお、この半導体装
置について以下本例では半導体素子を例に挙げるが、特
に限られるものでなく樹脂等でパッケージ化された半導
体装置でも実施可能である。特に外部端子が一方の方向
にまとまって向いているものであればいかなるものでも
実施可能である。この場合には、接続部はいわゆるアウ
ターリード部となる。３はガラスエポキシ基板のような
硬い基板或いはポリイミドフィルムのようなフレキシブ
ルな基板などで構成された外部回路基板で、その最外層
（基板表面）には少なくとも一部が例えば半導体装置等
の外部との接続部位4aを有する導電パターン４が設けら
れている。７は板状の長方形をした異方性導電コネクタ
で、ラバーなどの弾性を有する板状の絶縁物質８と、絶
縁物質８を厚さ方向に貫通する多数のカーボン入りラバ
ー、金ワイヤ等の線状の導電部材９とからなり、厚さ方
向即ち貫通方向となる一定の方向にのみ電気を通し、長
さ方向には電気を通さないように形成されている。この
導電部材９の直径は、例えば半導体素子１の凸状電極で
あるボンデイングパッド２の直径を100μｍとすると10
〜20μｍ程度であり、ボンディングパッドの径よりも極
めて小さい径をなす。また、導電部材は所定の間隔をも
って複数個設けられており、１つのボンディングパッド
に対し少なくとも１つの導電部材が接触し、電気的導通
が図られる。また隣に配置されたボンディングパッドと
電気的に接続しない程度の間隔に設けられている。10は
半導体素子１を外部回路基板３に対して加圧固定する加
圧固定手段で、押え板11と押え板11から垂下する先端に
係止爪12aを有する係止脚12とから形成されている。
の発明に用いる電気的接続手段の一例として用いた異方
性導電コネクタを示す断面図、第３図は半導体素子と異
方性導電コネクタと外部回路基板との関係を示す平面
図、第４図は第３図の部分拡大平面図である。図におい
て、従来例と同一の構成は同一符号を付して重複した構
成の説明を省略する。１は半導体装置であり、本例では
その代表例である半導体素子とする。半導体素子の表面
には外部との電気的接続が行われる接続部としてボンデ
ィングパッド２が設けられている。なお、この半導体装
置について以下本例では半導体素子を例に挙げるが、特
に限られるものでなく樹脂等でパッケージ化された半導
体装置でも実施可能である。特に外部端子が一方の方向
にまとまって向いているものであればいかなるものでも
実施可能である。この場合には、接続部はいわゆるアウ
ターリード部となる。３はガラスエポキシ基板のような
硬い基板或いはポリイミドフィルムのようなフレキシブ
ルな基板などで構成された外部回路基板で、その最外層
（基板表面）には少なくとも一部が例えば半導体装置等
の外部との接続部位4aを有する導電パターン４が設けら
れている。７は板状の長方形をした異方性導電コネクタ
で、ラバーなどの弾性を有する板状の絶縁物質８と、絶
縁物質８を厚さ方向に貫通する多数のカーボン入りラバ
ー、金ワイヤ等の線状の導電部材９とからなり、厚さ方
向即ち貫通方向となる一定の方向にのみ電気を通し、長
さ方向には電気を通さないように形成されている。この
導電部材９の直径は、例えば半導体素子１の凸状電極で
あるボンデイングパッド２の直径を100μｍとすると10
〜20μｍ程度であり、ボンディングパッドの径よりも極
めて小さい径をなす。また、導電部材は所定の間隔をも
って複数個設けられており、１つのボンディングパッド
に対し少なくとも１つの導電部材が接触し、電気的導通
が図られる。また隣に配置されたボンディングパッドと
電気的に接続しない程度の間隔に設けられている。10は
半導体素子１を外部回路基板３に対して加圧固定する加
圧固定手段で、押え板11と押え板11から垂下する先端に
係止爪12aを有する係止脚12とから形成されている。
次に、この発明の半導体装置の実装方法の手順につい
て説明する。
て説明する。
まず位置決め工程として、外部回路基板３の導電パタ
ーン４の各位接続部位4aに対してその直上に半導体素子
１の各ボンディングパッド２がそれぞれ位置するように
図示しない位置決め手段によって位置決めする。この工
程では、半導体素子１の各ボンディングパッド２は外部
回路基板３の導電パターン４の各接続部位4aに対向して
いる。
ーン４の各位接続部位4aに対してその直上に半導体素子
１の各ボンディングパッド２がそれぞれ位置するように
図示しない位置決め手段によって位置決めする。この工
程では、半導体素子１の各ボンディングパッド２は外部
回路基板３の導電パターン４の各接続部位4aに対向して
いる。
次に、外部回路基板３と半導体素子１との間に板状の
異方性導電コネクタ８を介装する介装工程がある。異方
性導電コネクタは弾性を有し、外圧がかかると復元力が
働く部材を用いている。しかる後に加圧固定手段10を設
ける工程として、半導体素子が異方性導電コネクタを介
して外部回路基板に対して加圧した状態となるように加
圧固定手段10を設ける。
異方性導電コネクタ８を介装する介装工程がある。異方
性導電コネクタは弾性を有し、外圧がかかると復元力が
働く部材を用いている。しかる後に加圧固定手段10を設
ける工程として、半導体素子が異方性導電コネクタを介
して外部回路基板に対して加圧した状態となるように加
圧固定手段10を設ける。
即ち第１図に示すように、加圧固定手段10の押え板11
で半導体素子１を押圧し、異方性導電コネクタ７を圧縮
して係止脚12の先端側を外部回路基板３に設けられた係
止穴3aに挿入し、異方性導電コネクタ７の圧縮に対する
反発力で、係止脚12の係止爪12aを外部回路基板３に係
止させて半導体素子１を外部回路基板３に対して加圧状
態に固定する。このとき、半導体素子１の各凸状電極２
と外部回路基板３の導電パターン４の各接続部位4aは第
４図に示すように異方性導電コネクタ７の導電部材９と
接触している。従って、半導体素子１の各凸状電極２は
異方性導電コネクタ７を介して外部回路基板３の導電パ
ターン４の各接続部位4aと接続され、半導体装置１の外
部回路基板３への実装が完了する。
で半導体素子１を押圧し、異方性導電コネクタ７を圧縮
して係止脚12の先端側を外部回路基板３に設けられた係
止穴3aに挿入し、異方性導電コネクタ７の圧縮に対する
反発力で、係止脚12の係止爪12aを外部回路基板３に係
止させて半導体素子１を外部回路基板３に対して加圧状
態に固定する。このとき、半導体素子１の各凸状電極２
と外部回路基板３の導電パターン４の各接続部位4aは第
４図に示すように異方性導電コネクタ７の導電部材９と
接触している。従って、半導体素子１の各凸状電極２は
異方性導電コネクタ７を介して外部回路基板３の導電パ
ターン４の各接続部位4aと接続され、半導体装置１の外
部回路基板３への実装が完了する。
かかる加圧固定手段10による外部回路基板３に対する
半導体素子１の加圧固定時に半導体素子１の複数の凸状
電極２は異方性導電コネクタ７を介して外部回路基板３
の導電パターン４の複数の接続部位4aに同時に全て接続
されるから、半導体素子１の外部回路基板３に対する実
装時間は短かくなった。しかもワイヤボンデイングを必
要としないから、ボンデイング装置も不要となり、実装
コストが安価となった。
半導体素子１の加圧固定時に半導体素子１の複数の凸状
電極２は異方性導電コネクタ７を介して外部回路基板３
の導電パターン４の複数の接続部位4aに同時に全て接続
されるから、半導体素子１の外部回路基板３に対する実
装時間は短かくなった。しかもワイヤボンデイングを必
要としないから、ボンデイング装置も不要となり、実装
コストが安価となった。
第５図はこの発明のもう一つの実装例を示す断面図で
ある。この実装例では加圧固定手段10が前述の実装例と
異なり、例えばエポキシ樹脂等の熱硬化性樹脂であるこ
とである。
ある。この実装例では加圧固定手段10が前述の実装例と
異なり、例えばエポキシ樹脂等の熱硬化性樹脂であるこ
とである。
即ち、外部回路基板３と半導体素子１との間に板状の
異方性導電コネクタ７を介装した後、半導体素子１及び
異方性導電コネクタ７が露出部がなくなるまで完全に覆
われるとともにその周辺に位置する領域、すなわちその
周辺に位置する外部回路基板の導電パターン３を含めた
領域まで含めて一体となるように熱硬化性樹脂10をポッ
ティングし、熱によって硬化させ、樹脂硬化によって半
導体素子１を外部回路基板３に対して加圧状態に固定す
るものである。即ち、熱硬化性樹脂10は硬化開始時に収
縮し、半導体素子１を外部回路基板３に対して加圧し、
異方性導電コネクタ７を圧縮した状態で硬化するため、
加圧固定手段として機能する。
異方性導電コネクタ７を介装した後、半導体素子１及び
異方性導電コネクタ７が露出部がなくなるまで完全に覆
われるとともにその周辺に位置する領域、すなわちその
周辺に位置する外部回路基板の導電パターン３を含めた
領域まで含めて一体となるように熱硬化性樹脂10をポッ
ティングし、熱によって硬化させ、樹脂硬化によって半
導体素子１を外部回路基板３に対して加圧状態に固定す
るものである。即ち、熱硬化性樹脂10は硬化開始時に収
縮し、半導体素子１を外部回路基板３に対して加圧し、
異方性導電コネクタ７を圧縮した状態で硬化するため、
加圧固定手段として機能する。
［発明の効果］ この発明は以上説明したとおり、加圧固定手段で半導
体装置を押圧し、電気的接続手段の弾性力で係止脚の係
止爪で回路基板を係止させ半導体装置を回路基板に対し
て加圧状態に固定するため、常に半導体装置を回路基板
に対して加圧状態で電気的に導通した状態で固定でき、
確実に電気的接続を行える状態を提供できるという効果
を有する。
体装置を押圧し、電気的接続手段の弾性力で係止脚の係
止爪で回路基板を係止させ半導体装置を回路基板に対し
て加圧状態に固定するため、常に半導体装置を回路基板
に対して加圧状態で電気的に導通した状態で固定でき、
確実に電気的接続を行える状態を提供できるという効果
を有する。
第１図はこの発明の実装例を示す断面図、第２図はこの
発明に用いる異方性導電コネクタを示す断面図、第３図
は半導体素子と異方性導電コネクタと外部回路基板との
関係を示す平面図、第４図は第３図の部分拡大平面図、
第５図はこの発明のもう一つの実装例を示す断面図、第
６図は従来の実装例を示す断面図である。 １……半導体素子、２……ボンデイングパッド（凸状電
極）、３……外部回路基板、４……導電パターン、4a…
…接続部位、７……異方性導電コネクタ、８……絶縁物
質、９……導電部材、10……加圧固定手段。
発明に用いる異方性導電コネクタを示す断面図、第３図
は半導体素子と異方性導電コネクタと外部回路基板との
関係を示す平面図、第４図は第３図の部分拡大平面図、
第５図はこの発明のもう一つの実装例を示す断面図、第
６図は従来の実装例を示す断面図である。 １……半導体素子、２……ボンデイングパッド（凸状電
極）、３……外部回路基板、４……導電パターン、4a…
…接続部位、７……異方性導電コネクタ、８……絶縁物
質、９……導電部材、10……加圧固定手段。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/60 311 H01L 23/04
Claims (2)
- 【請求項１】少なくとも一部が外部との接続部位からな
る導電パターンを有する回路基板と、 外部と電気的接続が行われる接続部を有し、前記接続部
が前記回路基板の接続部位にて電気的接続されるように
配置された半導体装置と、 前記回路基板と前記半導体装置との間に配設され、前記
回路基板の導電パターンと前記半導体装置の電極部とを
電気的に導通可能とする弾性を有する電気的接続手段
と、 前記半導体装置及び前記電気的接続手段を前記回路基板
に対して加圧した状態となるよう前記回路基板に固定す
る加圧固定手段とを有し、 前記加圧固定手段は、一定の平面を有する押え板と前記
押え板から垂下する先端に係止爪を設けた係止脚とを有
し、 前記係止脚の係止爪により前記加圧固定手段を前記回路
基板に固定することを特徴とする半導体装置の実装構
造。 - 【請求項２】回路基板に半導体装置を接続する半導体装
置の実装方法において、 前記回路基板における導電パターンの接続部位と前記半
導体装置の接続部とを位置決めする工程と、 前記回路基板と半導体装置との間に弾性を有する電気的
接続手段を介装する工程と、 前記半導体装置が前記電気的接続手段を介して前記回路
基板に対して加圧した状態となるように係止脚の係止爪
により前記回路基板に固定する加圧固定手段を設ける工
程と、 を含んでなることを特徴とする半導体装置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2073231A JP2841663B2 (ja) | 1990-03-26 | 1990-03-26 | 半導体装置の実装構造及び実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2073231A JP2841663B2 (ja) | 1990-03-26 | 1990-03-26 | 半導体装置の実装構造及び実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03274740A JPH03274740A (ja) | 1991-12-05 |
| JP2841663B2 true JP2841663B2 (ja) | 1998-12-24 |
Family
ID=13512205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2073231A Expired - Fee Related JP2841663B2 (ja) | 1990-03-26 | 1990-03-26 | 半導体装置の実装構造及び実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2841663B2 (ja) |
-
1990
- 1990-03-26 JP JP2073231A patent/JP2841663B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03274740A (ja) | 1991-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3971674B2 (ja) | 接触型センサ内蔵半導体装置及びその製造方法 | |
| JPH0797597B2 (ja) | 半導体装置 | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JP2841663B2 (ja) | 半導体装置の実装構造及び実装方法 | |
| JP2000323523A (ja) | フリップチップ実装構造 | |
| JP3743716B2 (ja) | フレキシブル配線基板及び半導体素子の実装方法 | |
| JPH0482241A (ja) | 半導体装置 | |
| JP3225800B2 (ja) | 半導体装置 | |
| JP2004289017A (ja) | 樹脂封止型半導体装置 | |
| JP2920198B2 (ja) | 電気接続用コネクタ | |
| JPH01160029A (ja) | 半導体装置 | |
| JP2780499B2 (ja) | 半導体装置の実装方法 | |
| JPH0379063A (ja) | 半導体装置及びその製造方法 | |
| JPH02155257A (ja) | 半導体実装装置 | |
| JPH10107072A (ja) | 半導体素子の接続構造および接続方法 | |
| JP3446608B2 (ja) | 半導体ユニット | |
| JPH02110950A (ja) | 半導体装置 | |
| JPS6217997Y2 (ja) | ||
| JPH02135762A (ja) | 半導体装置 | |
| JP3527589B2 (ja) | 半導体装置用パッケージ及びその製造方法 | |
| JP3337922B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0583187B2 (ja) | ||
| JPH06275675A (ja) | Ｔａｂパッケージとその接続方法 | |
| JPH11111773A (ja) | 半導体チップ部品の実装方法 | |
| JPH0429339A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081023 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091023 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |