JP3527589B2 - 半導体装置用パッケージ及びその製造方法 - Google Patents

半導体装置用パッケージ及びその製造方法

Info

Publication number
JP3527589B2
JP3527589B2 JP17118396A JP17118396A JP3527589B2 JP 3527589 B2 JP3527589 B2 JP 3527589B2 JP 17118396 A JP17118396 A JP 17118396A JP 17118396 A JP17118396 A JP 17118396A JP 3527589 B2 JP3527589 B2 JP 3527589B2
Authority
JP
Japan
Prior art keywords
heat sink
package
semiconductor device
conductive
package body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP17118396A
Other languages
English (en)
Other versions
JPH1022427A (ja
Inventor
茂次 村松
道夫 堀内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP17118396A priority Critical patent/JP3527589B2/ja
Publication of JPH1022427A publication Critical patent/JPH1022427A/ja
Application granted granted Critical
Publication of JP3527589B2 publication Critical patent/JP3527589B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0058Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はヒートシンク付きの
半導体装置用パッケージ及びその製造方法に関する。
【0002】
【従来の技術】PPGA(Plastic Pin Grid Array) 、
PBGA(Plastic Ball Grid Array)といったパッケー
ジの本体にプリント基板等の樹脂基板を使用した半導体
装置用パッケージで、発熱量の大きなチップを搭載する
ものでは、パッケージ本体からの熱放散性が劣ることか
らパッケージの外面にヒートシンクを設けて提供される
製品がある。
【0003】図6はパッケージの本体に樹脂基板を使用
したヒートシンク付きの半導体装置用パッケージの要部
を拡大して示す断面図である。10はパッケージの本体
を構成する樹脂基板であり、複数枚のプラスチック基板
を積層して形成されている。12は配線パターン、14
は樹脂基板10の表面の配線パターン12を被覆するソ
ルダレジスト、16は外部接続用のリードピンである。
20は樹脂基板10の外面に接着剤層18により接着し
た金属製のヒートシンクである。樹脂基板10の中央部
には半導体チップ30を収納するための収納孔が開口
し、半導体チップ30はヒートシンク20に導電性接着
剤等により接合されて搭載されている。
【0004】ヒートシンク20は半導体チップ30から
の熱放散を促進させるためのもので、樹脂基板10の配
線パターン12とヒートシンク20とは通常、接着剤層
18により電気的に絶縁して接着されるが、ヒートシン
ク20を接地層あるいは電源層として使用する場合があ
り、その場合は接地ラインあるいは電源ラインとなる配
線パターン12とヒートシンク20とを電気的に接続す
る必要がある。
【0005】図6に示す例は、ヒートシンク20と配線
パターン12とをワイヤボンディングによって電気的に
接続した例である。32がボンディングワイヤである。
ヒートシンク20と配線パターン12とを電気的に接続
する他の方法としては、樹脂基板10にヒートシンク2
0を接着した後、樹脂基板10とヒートシンク20を貫
通する貫通孔を設け、貫通孔にスルーホールめっきを施
してヒートシンク20と配線パターン12とを電気的に
接続する方法、また、樹脂基板10をヒートシンク20
に接着した後、樹脂基板10側からドリル加工によって
ヒートシンク20にまで達する接続孔を設け、接続孔に
導電性ぺーストを充填して電気的に接続する方法があ
る。
【0006】
【発明が解決しようとする課題】図7はヒートシンク付
きの半導体装置用パッケージを作成する従来法を示す。
この方法ではリードピン16を装着するためのピン装着
孔17を設けた樹脂基板10とヒートシンク20とを位
置合わせし、プリプレグ等の接着性樹脂シート18aを
介して、加圧および加熱により一体化する。従来法でヒ
ートシンク20を接地層あるいは電源層とする場合は、
ワイヤボンディング法あるいは樹脂基板10とヒートシ
ンク20に貫通孔を設けてスルーホールめっきを施すと
いった方法によるから、貫通孔を設けて電気的に接続す
る方法の場合は製造工程が複雑になるという問題があ
り、ワイヤボンディング法の場合はヒートシンク20と
配線パターン12とをボンディングするため、半導体チ
ップ30とボンディングする配線パターンの他にヒート
シンク20とボンディングする配線パターンを設けた
り、ヒートシンク20にワイヤボンディングするための
領域を確保したりしなければならない等の制約をうける
という問題点があった。
【0007】本発明はこれらの問題点を解消すべくなさ
れたものであり、その目的とするところは、樹脂基板を
本体とするヒートシンク付きの半導体パッケージで、ヒ
ートシンクを接地層あるいは電源層として使用する半導
体パッケージの製造工程を簡素化し、半導体パッケージ
の製造コストを効果的に引き下げることを可能にすると
ともに、パッケージの配線を容易にする半導体パッケー
ジ及びその製造方法を提供するにある。
【0008】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、パッケージ本体
に電気的絶縁性を有する接着剤層を介してヒートシンク
を一体に接着して成る半導体装置用パッケージにおい
て、前記パッケージ本体の前記ヒートシンクとの接着面
に、配線パターンが設けられると共に、前記接着剤層
に、当該接着剤層を厚さ方向に貫通する導電部が設けら
れ、該導電部により、前記パッケージ本体の前記ヒート
シンクとの接着面に形成された配線パターンと前記ヒー
トシンクとが、電気的に接続されていることを特徴とす
る。また、前記導電部が、先端が尖鋭に形成された導電
性バンプの先端部を前記配線パターンにくい込ませて形
成されたことを特徴とする。また、前記導電部が、先端
が尖鋭に形成された導電性バンプの先端部を前記ヒート
シンクにくい込ませて形成されたことを特徴とする。ま
た、前記導電部が、前記接着剤層に貫通して設けた接続
孔に充填された導電性ぺースト、めっき又ははんだによ
り形成されたことを特徴とする
【0009】また、パッケージ本体に接着剤層を介して
ヒートシンクを一体に接着して成る半導体装置用パッケ
ージの製造方法において、前記ヒートシンクの前記パッ
ケージ本体に対向する面に、先端を尖鋭に形成した導電
性バンプを設け、前記パッケージ本体と前記ヒートシン
クとを位置合わせするとともに、前記パッケージ本体と
前記ヒートシンクとの間に電気的絶縁性を有する接着性
樹脂シートを介在させて加圧し、前記導電性バンプによ
り前記接着性樹脂シートを貫通させると共に、導電性バ
ンプの先端部を前記パッケージ本体に形成した配線パタ
ーンにくい込ませることにより、該配線パターンと前記
ヒートシンクとを電気的に接続することを特徴とする。
また、パッケージ本体に接着剤層を介してヒートシンク
を一体に接着して成る半導体装置用パッケージの製造方
法において、前記パッケージ本体に形成した配線パター
ンの前記ヒートシンクに対向する面に、先端を尖鋭に形
成した導電性バンプを設け、前記パッケージ本体と前記
ヒートシンクとを位置合わせすると共に、前記パッケー
ジ本体と前記ヒートシンクとの間に電気的絶縁性を有す
る接着性樹脂シートを介在させて加圧し、前記導電性バ
ンプにより前記接着性樹脂シートを貫通させるととも
に、導電性バンプの先端部を前記ヒートシンクにくい込
ませることにより、前記配線パターンと前記ヒートシン
クとを電気的に接続することを特徴とする。また、パッ
ケージ本体に接着剤層を介してヒートシンクを一体に接
着して成る半導体装置用パッケージの製造方法におい
て、前記ヒートシンクの表面に接着剤層を形成し、該接
着剤層に前記ヒートシンクの表面にまで通じる接続孔を
設け、該接続孔内に導電部を形成した後、前記パッケー
ジ本体と前記ヒートシンクとを位置合わせして前記接着
剤層を介して接着し、前記導電部により前記パッケージ
本体に形成した配線パターンと前記ヒートシンクとを電
気的に接続することを特徴とする
【0010】
【発明の実施の形態】以下、本発明の好適な実施形態に
つき添付図面に基づいて説明する。図1は本発明に係る
半導体装置用パッケージの製造方法の第1実施形態を示
す。図1(a) はパッケージ本体を構成する樹脂基板10
に電気的絶縁性を有する接着性樹脂シート18aを介し
て金属製のヒートシンク20を接着する状態を示す。樹
脂基板10およびヒートシンク20の構成は前述した従
来例での樹脂基板10およびヒートシンク20と同じで
ある。実施形態の半導体パッケージはPGA用で、樹脂
基板10にリードピン16を装着するためのピン装着孔
17が貫設されている。
【0011】本実施形態の接着方法は、樹脂基板10と
ヒートシンク20を接着する際に、同時にヒートシンク
20と樹脂基板10の間の電気的接続を行うことを特徴
とする。そのために本実施形態では樹脂基板10に対向
するヒートシンク20の表面上に先端が尖った形状の導
電性バンプ22を形成し、電気的絶縁性を有する接着性
樹脂シート18aを挟んで樹脂基板10とヒートシンク
20を加圧して一体に接着する際に、導電性バンプ22
が接着性樹脂シート18aを貫通し、導電性バンプ22
を介して樹脂基板10の配線パターン12とヒートシン
ク20が電気的に導通するようにする。
【0012】接着性樹脂シート18aとしては加熱、加
圧によって接着するプリプレグ等の一般に使用されてい
る接着シートが使用できる。導電性バンプ22は接着性
樹脂シート18aを貫通して配線パターン12とヒート
シンク20との電気的導通をとるため、先端形状を尖鋭
とし、樹脂基板10とヒートシンク20とで接着性樹脂
シート18を加圧した際に先端が配線パターン12にく
い込むことによって確実に電気的に導通できるようにす
る。このように導電性バンプ22は接着性樹脂シート1
8aの厚さを考慮してその高さを設定する。
【0013】図1(b) は接着性樹脂シート18aを介し
て樹脂基板10とヒートシンク20を接着した状態の断
面図である。導電性バンプ22は先端が樹脂基板10の
配線パターン12にくい込んで押しつぶされ、断面形状
が台形になる。22aが導電性バンプ22によって形成
された導電部である。ヒートシンク20と樹脂基板10
とは導電性バンプ22によって形成される導電部22a
を介して電気的に接続される。導電性バンプ22はヒー
トシンク20と電気的に接続する樹脂基板10の配線パ
ターン12の接続部と平面配置を一致させて形成する。
【0014】導電性バンプ22は導電性ぺーストを用い
る印刷方法により、ヒートシンク20上に適宜パターン
で形成することができる。先端を尖鋭に形成する導電性
バンプ22の形成方法は、たとえば特開平6−3502
50号に記載された方法を適用することができる。導電
性バンプ22を形成した後、樹脂基板10とヒートシン
ク20を接着するが、接着性樹脂シート18aを加熱し
て接着性樹脂シート18aを軟化させた状態で接着する
と、導電性バンプ22が容易に接着性樹脂シート18a
を貫通して配線パターン12とヒートシンク20との電
気的接続が確実になされる。
【0015】図2は上記方法によって得られたヒートシ
ンク付き半導体装置用パッケージに半導体チップ30を
搭載した状態を示す。図6に示す従来の構成と比較し
て、この実施形態の半導体装置は接着剤層18の内部に
導電部22aが形成され導電部22aを介してヒートシ
ンク20と樹脂基板10の配線パターン12が電気的に
導通されていることが特徴である。導電部22aはヒー
トシンク20上で任意に配置して形成することが可能で
あり、樹脂基板10に設けた配線パターン12に容易に
位置合わせして形成できるという利点がある。また、導
電部22は接着剤層18の内部に設けているから半導体
チップ30と配線パターン12とのワイヤボンディング
の妨げになることがないといった効果もある。
【0016】図3は半導体装置用パッケージの製造方法
の第2実施形態を示す。この実施形態では上記第1実施
形態とは逆に、樹脂基板10の表面、すなわち樹脂基板
10に設けた配線パターン12でヒートシンク20と電
気的に接続する部位に導電性バンプ22を設け、接着性
樹脂シート18aを介してヒートシンク20と樹脂基板
10とを一体に接着する際に、導電性バンプ22の先端
をヒートシンク20にくい込ませて電気的に接続する。
【0017】樹脂基板10に設ける導電性バンプ22も
第1実施形態と同様に先端が尖った形状に形成し、樹脂
基板10とヒートシンク20とを接着する際に先端がヒ
ートシンク20にくい込むようにする。導電性バンプ2
2は第1実施形態と同様に導電性ぺーストを用いた印刷
法によって任意配置で形成することができる。図3(b)
は第2実施形態で樹脂基板10とヒートシンク20とを
一体に接着した状態の断面図である。導電性バンプ22
は先端がヒートシンク20にくい込み、断面形状が台形
状となっている。
【0018】図4は半導体装置用パッケージの製造方法
の第3実施形態を示す。この実施形態では、まずヒート
シンク20の表面で樹脂基板10と接着する範囲に接着
性樹脂シート18aを貼着し、接着性樹脂シート18a
にヒートシンク20の表面まで通じる接続孔を設け、こ
の接続孔に導電性ぺースト(樹脂のバインダ中に導電性
粒子を混入したもの)を充填して導電部24を形成する
(図4(a))。導電部24はヒートシンク20と電気的に
接続する配線パターン12の位置に合わせて形成する。
なお、導電性ペーストを充填するかわりに、接続孔には
んだボールを充填してはんだで導電部24を形成する方
法、銅、ニッケル、金等のめっきによって導電部24を
形成する方法が可能である。
【0019】次いで、接着性樹脂シート18aを介し
て、樹脂基板10とヒートシンク20とを位置合わせし
て一体に接着し、導電部24によりヒートシンク20と
樹脂基板10の配線パターン12とを電気的に接続して
半導体装置用パッケージを得る。この場合、配線パター
ン12とヒートシンク20との電気的接続を確実にする
ため、導電部24の表面が接着性樹脂シ−ト18aの表
面よりもやや突出するバンプ状に形成してもよい。
【0020】図5は半導体装置用パッケージの製造方法
の第4実施形態を示す。この実施形態では、ヒートシン
ク20の表面で樹脂基板10と接着する範囲に導電性接
着剤26を塗布し、樹脂基板10については、樹脂基板
10に設けた配線パターン12のうちヒートシンク20
と電気的に接続する部位のみを露出させて、ソルダレジ
スト14等の保護被膜で被覆する。樹脂基板10とヒー
トシンク20とを位置合わせし、導電性接着剤26を介
して樹脂基板10とヒートシンク20とを接着すること
により、樹脂基板10の配線パターン12とヒートシン
ク20とが導電性接着剤26を介して電気的に接続され
る。
【0021】樹脂基板10でヒートシンク20と電気的
に接続する配線パターン12の部位を露出させてソルダ
レジスト14で被覆するには、配線パターン12が形成
された樹脂基板10の表面を感光性ソルダレジストで被
覆した後、感光性ソルダレジストを所定のパターンで露
光、現像する方法によればよい。なお、外部接続端子と
してリードピン16を使用する場合はピン装着孔17に
ソルダレジスト14がはいり込まないようにして被覆す
る。樹脂基板10とヒートシンク20とを導電性接着剤
26で接着すると、導電性接着剤26がソルダレジスト
14が除去された開口部にはいり込み、ヒートシンク2
0と配線パターン12とが電気的に接続されてヒートシ
ンク20と樹脂基板10が接着される。
【0022】なお、上記実施形態では、外部接続端子と
してリードピンを用いる製品について説明したが、外部
接続端子はリードピンに限らず、PBGAのようなボー
ルバンプを用いるものについても同様に適用することが
できる。また、本発明はプリント基板等の樹脂基板をパ
ッケージ本体に用いるものに適用して好適な熱放散性を
得ることができ、製造コストを低減させることができる
が、パッケージ本体にセラミック回路基板を用いるヒー
トシンク付きの半導体装置用パッケージに適用すること
も可能である。
【0023】
【発明の効果】本発明に係る半導体装置用パッケージ
は、上述したように、ヒートシンクと樹脂基板との電気
的接続がヒートシンクと樹脂基板とを接着する接着剤層
の部分でのみなされていることにより、パッケージが簡
素に構成され、半導体チップと配線パターンとの接続が
容易に可能になる。また、本発明に係る半導体パッケー
ジの製造方法によれば、ヒートシンクと樹脂基板の配線
パターンとの電気的接続が容易であり、また樹脂基板と
ヒートシンクとを接着する操作のみで同時に樹脂基板の
配線パターンとヒートシンクとが電気的に接続でき、製
造工程を短縮して製造コストを効果的に引き下げること
が可能になる等の著効を奏する。
【図面の簡単な説明】
【図1】半導体装置用パッケージの製造方法の第1実施
形態を示す説明図である。
【図2】第1実施形態で得られた半導体装置用パッケー
ジに半導体素子を搭載した半導体装置の断面図である。
【図3】半導体装置用パッケージの製造方法の第2実施
形態を示す説明図である。
【図4】半導体装置用パッケージの製造方法の第3実施
形態を示す説明図である。
【図5】半導体装置用パッケージの製造方法の第4実施
形態を示す説明図である。
【図6】半導体装置用パッケージの従来例の構成を示す
断面図である。
【図7】半導体装置用パッケージの従来の製造方法を示
す説明図である。
【符号の説明】
10 樹脂基板 12 配線パターン 14 ソルダレジスト 16 リードピン 17 ピン装着孔 18 接着剤層 18a 接着性樹脂シート 20 ヒートシンク 22 導電性バンプ 22a 導電部 24 導電部 26 導電性接着剤 30 半導体チップ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 23/12 H01L 23/40 H05K 1/02

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項1】 パッケージ本体に電気的絶縁性を有する
    接着剤層を介してヒートシンクを一体に接着して成る半
    導体装置用パッケージにおいて、 前記パッケージ本体の前記ヒートシンクとの接着面に、
    配線パターンが設けられると共に、 前記接着剤層に、当該接着剤層を厚さ方向に貫通する導
    電部が設けられ、 該導電部により、前記パッケージ本体の前記ヒートシン
    クとの接着面に形成された配線パターンと前記ヒートシ
    ンクとが、電気的に接続されていることを特徴とする半
    導体装置用パッケージ。
  2. 【請求項2】 前記導電部が、先端が尖鋭に形成された
    導電性バンプの先端部を前記配線パターンにくい込ませ
    て形成されたことを特徴とする請求項1記載の半導体装
    置用パッケージ。
  3. 【請求項3】 前記導電部が、先端が尖鋭に形成された
    導電性バンプの先端部を前記ヒートシンクにくい込ませ
    て形成されたことを特徴とする請求項1記載の半導体装
    置用パッケージ。
  4. 【請求項4】 前記導電部が、前記接着剤層に貫通して
    設けた接続孔に充填された導電性ペースト、めっき又は
    はんだにより形成されたことを特徴とする請求項1記載
    の半導体装置用パッケージ。
  5. 【請求項5】 パッケージ本体に接着剤層を介してヒー
    トシンクを一体に接着して成る半導体装置用パッケージ
    の製造方法において、 前記ヒートシンクの前記パッケージ本体に対向する面
    に、先端を尖鋭に形成した導電性バンプを設け、 前記パッケージ本体と前記ヒートシンクとを位置合わせ
    するとともに、前記パッケージ本体と前記ヒートシンク
    との間に電気的絶縁性を有する接着性樹脂シートを介在
    させて加圧し、 前記導電性バンプにより前記接着性樹脂シートを貫通さ
    せるとともに、導電性バンプの先端部を前記パッケージ
    本体に形成した配線パターンにくい込ませることによ
    り、該配線パターンと前記ヒートシンクとを電気的に接
    続することを特徴とする半導体装置用パッケージの製造
    方法。
  6. 【請求項6】 パッケージ本体に接着剤層を介してヒー
    トシンクを一体に接着して成る半導体装置用パッケージ
    の製造方法において、 前記パッケージ本体に形成した配線パターンの前記ヒー
    トシンクに対向する面に、先端を尖鋭に形成した導電性
    バンプを設け、 前記パッケージ本体と前記ヒートシンクとを位置合わせ
    するとともに、前記パッケージ本体と前記ヒートシンク
    との間に電気的絶縁性を有する接着性樹脂シートを介在
    させて加圧し、 前記導電性バンプにより前記接着性樹脂シートを貫通さ
    せるとともに、導電性バンプの先端部を前記ヒートシン
    クにくい込ませることにより、前記配線パターンと前記
    ヒートシンクとを電気的に接続することを特徴とする半
    導体装置用パッケージの製造方法。
  7. 【請求項7】 パッケージ本体に接着剤層を介してヒー
    トシンクを一体に接着して成る半導体装置用パッケージ
    の製造方法において、 前記ヒートシンクの表面に接着剤層を形成し、 該接着剤層に前記ヒートシンクの表面にまで通じる接続
    孔を設け、 該接続孔内に導電部を形成した後、 前記パッケージ本体と前記ヒートシンクとを位置合わせ
    して前記接着剤層を介して接着し、前記導電部により前
    記パッケージ本体に形成した配線パターンと前記ヒート
    シンクとを電気的に接続することを特徴とする半導体装
    置用パッケージの製造方法。
JP17118396A 1996-07-01 1996-07-01 半導体装置用パッケージ及びその製造方法 Expired - Fee Related JP3527589B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17118396A JP3527589B2 (ja) 1996-07-01 1996-07-01 半導体装置用パッケージ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17118396A JP3527589B2 (ja) 1996-07-01 1996-07-01 半導体装置用パッケージ及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003434631A Division JP2004104156A (ja) 2003-12-26 2003-12-26 半導体装置用パッケージ及びその製造方法

Publications (2)

Publication Number Publication Date
JPH1022427A JPH1022427A (ja) 1998-01-23
JP3527589B2 true JP3527589B2 (ja) 2004-05-17

Family

ID=15918551

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17118396A Expired - Fee Related JP3527589B2 (ja) 1996-07-01 1996-07-01 半導体装置用パッケージ及びその製造方法

Country Status (1)

Country Link
JP (1) JP3527589B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004349361A (ja) * 2003-05-21 2004-12-09 Casio Comput Co Ltd 半導体装置およびその製造方法
US6809261B1 (en) * 2003-06-23 2004-10-26 Agilent Technologies, Inc. Physically compact device package

Also Published As

Publication number Publication date
JPH1022427A (ja) 1998-01-23

Similar Documents

Publication Publication Date Title
US6147311A (en) Multi layer circuit board using anisotropic electroconductive adhesive layer and method for producing same
US5886415A (en) Anisotropic conductive sheet and printed circuit board
US7229850B2 (en) Method of making assemblies having stacked semiconductor chips
JP3176307B2 (ja) 集積回路装置の実装構造およびその製造方法
JP3526788B2 (ja) 半導体装置の製造方法
JPH07240496A (ja) 半導体装置、その製造方法、半導体素子のテスト方法、そのテスト基板およびそのテスト基板の製造方法
JP2001127186A (ja) ボールグリッドアレイパッケージ及びその製造方法と半導体装置
JP2003522401A (ja) 積層型集積回路パッケージ
JP4075204B2 (ja) 積層型半導体装置
US6489668B1 (en) Semiconductor device and method for manufacturing the same
JP3228339B2 (ja) 半導体装置およびその製造方法
JP3527589B2 (ja) 半導体装置用パッケージ及びその製造方法
JP3549316B2 (ja) 配線基板
JP2699929B2 (ja) 半導体装置
JP3225800B2 (ja) 半導体装置
JP2810130B2 (ja) 半導体パッケージ
JP2930057B2 (ja) Bga型半導体装置
JP3320998B2 (ja) 半導体装置及びその製造方法
JP2669286B2 (ja) 複合リードフレーム
JP3337922B2 (ja) 半導体装置及びその製造方法
JPH1131713A (ja) フィルムキャリアテープを用いたbga型半導体装置
JPH06275675A (ja) Tabパッケージとその接続方法
JP3033541B2 (ja) Tabテープ、半導体装置及び半導体装置の製造方法
JP2001160565A (ja) 半導体装置の製造方法
JP3903025B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031226

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040220

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees