JP2001160565A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2001160565A
JP2001160565A JP34197899A JP34197899A JP2001160565A JP 2001160565 A JP2001160565 A JP 2001160565A JP 34197899 A JP34197899 A JP 34197899A JP 34197899 A JP34197899 A JP 34197899A JP 2001160565 A JP2001160565 A JP 2001160565A
Authority
JP
Japan
Prior art keywords
semiconductor chip
circuit board
conductive circuit
adhesive layer
circuit pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34197899A
Other languages
English (en)
Inventor
Hironori Kagoshima
弘規 鹿児島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP34197899A priority Critical patent/JP2001160565A/ja
Publication of JP2001160565A publication Critical patent/JP2001160565A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 導体回路基板と半導体チップとの間の密着性
を高め、作業効率が高く、信頼性の高い半導体装置の製
造方法を提供する。 【解決手段】 複数の電極パッド22を備えた半導体チ
ップ20の半導体素子集積回路パターン21面に、電極
パッド22が露出する第1の開口部51を設けたエラス
トマー系の絶縁性接着剤層50を形成する工程と、第1
の開口部51に対応する第2の開口部61を有する絶縁
層60に導体回路パターン70を設け、第2の開口部6
1を貫通して導体回路パターン70から絶縁層60の半
導体チップ搭載面側に突出した接続端子71が形成され
た導体回路基板40を形成する工程とを備え、接続端子
71をその接続端子71に対応する電極パッド22に接
続して電気的導通回路を形成すると共に、導体回路基板
40と半導体チップ20とをエラストマー系の絶縁性接
着剤層50を介して接合する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、表面に電極パッド
を備えた集積回路パターンを有する半導体チップと導体
回路パターンを有する導体回路基板とを、エストマー系
の絶縁性接着剤層を介して接合された半導体装置の製造
方法に関する。
【0002】
【従来の技術】従来、半導体装置は半導体チップとプリ
ント基板とを半田ボールを介して接続するBGA(Ba
ll Grid Array)が利用されている。この
場合、例えばポリイミド樹脂などの耐熱性樹脂からなる
テープ基板上に導体回路パターンを備えた導体回路基板
(インターポーザ)を別に準備し、導体回路基板側に接
着剤層を形成している。その接着剤層の上に半導体チッ
プを載せて半導体チップと導体回路基板とを接合したあ
と、半導体チップの例えばアルミニウム材からなる電極
パッドと導体回路パターンとを、超音波法などにより電
気的に接続し、更に導体回路基板に備えた導体回路パタ
ーンに半田ボールを取付けている。半導体チップは導体
回路基板の導体回路パターンと導体回路パターンに取付
けられた半田ボールとを介してプリント基板の配線パタ
ーンに接続される。
【0003】
【発明が解決しようとする課題】しかしながら、上記従
来の方法では、次に述べる解決すべき問題があった。 (1)導体回路基板のテープ基板は、例えば厚みが10
0ミクロン程度のポリイミド樹脂などのフィルムで形成
されているためフレキシブルであり、テープ基板に銅箔
からなる導体回路パターンの銅パターンやランドが接着
されている構成であるので、導体回路基板の表面を完全
に平坦にすることは難しい。そのため、半導体チップと
導体回路基板とを接合する際に、接着剤層の押さえが不
均一となり、接着剤層と半導体チップ及び導体回路基板
との密着性が低下する。特に、導体回路パターンのピッ
チが狭い場合は、接着剤層が導体回路パターンの隣り合
う銅パターンの間に入り込むことができず、半導体チッ
プと導体回路基板との間に空洞が発生しやすい。 (2)半導体チップと導体回路基板との密着性の低下に
より、半導体チップと導体回路基板との間の電極パッド
に空洞部分が生じ、高温多湿で保存した場合の耐性をテ
ストするPCT試験(プレッシャー、クラッカー試験)
でアルミニウム材からなる電極パッドが腐食することが
あった。 (3)半導体チップの裏面が露出するタイプのBGAの
パッケージでは、半導体チップと導体回路基板との隙間
が生じるのを防ぐために、半導体チップの周囲を樹脂で
埋めるサイドフィル工程を必要とし、製造工程で作業効
率を低下する。本発明はこのような事情に鑑みてなされ
たもので、導体回路基板と半導体チップとの間の密着性
を高め、作業効率が高く、信頼性の高い半導体装置の製
造方法を提供することを目的とする。
【0004】
【課題を解決するための手段】前記目的に沿う本発明に
係る半導体装置の製造方法は、複数の電極パッドを備え
た半導体チップの半導体素子集積回路パターン面に、電
極パッドが露出する第1の開口部を設けたエラストマー
系の絶縁性接着剤層を形成する工程と、第1の開口部に
対応する第2の開口部を有する絶縁層の半導体チップ搭
載面とは反対側に導体回路パターンを設け、第2の開口
部を貫通して導体回路パターンから絶縁層の半導体チッ
プ搭載面側に突出した接続端子が形成された導体回路基
板を形成する工程とを備え、導体回路基板の接続端子を
接続端子に対応する半導体チップの電極パッドに接続し
て電気的導通回路を形成すると共に、導体回路基板と半
導体チップとを半導体チップに形成されたエラストマー
系の絶縁性接着剤層を介して接合する。これにより、電
極パッド以外の半導体チップの半導体素子集積回路パタ
ーン面は完全に弾力性を備えたエラストマー系の絶縁性
接着剤層で覆うことが可能であるので、半導体チップの
表面に均一に絶縁性接着剤層が十分付着し、導体回路基
板側に生じる凹凸の凹の部分には絶縁性接着剤層が流れ
込んで、絶縁性接着剤層と半導体チップ及び導体回路基
板との密着性が高くなり、空洞が発生することがなくな
る。
【0005】特に、本発明に係る半導体装置の製造方法
において、エラストマー系の絶縁性接着剤層は、スクリ
ーン印刷法を用いて形成され、半導体チップと導体回路
基板との接着は、接続端子を電極パッドに接続すると共
に、半導体チップと導体回路基板とを加熱加圧により絶
縁性接着剤層を硬化させることによって行ってもよい。
この場合、エラストマー系の絶縁性接着剤層として、例
えば熱可塑性樹脂又は熱硬化性樹脂を使用し、常温では
流動性が少ない樹脂フィルム状の絶縁性接着剤層を形成
して半導体チップの表面に貼り付け、半導体チップと導
体回路基板とを接着する際には、加圧加熱することによ
り、絶縁性接着剤層を流動化させて、半導体チップと導
体回路基板との間の隙間を埋めることができる。また、
本発明に係る半導体装置の製造方法において、接続端子
は、第2の開口部に露出した導体回路パターンに導電性
部材を堆積して形成され、かつ絶縁層の半導体チップ搭
載面側に突出したバンプとしてもよい。この場合、絶縁
性接着剤層には、例えば、スクリーン印刷法を用いて正
確に電極パッドが露出する第1の開口部が形成され、絶
縁層の半導体チップ搭載面側に突出したバンプを第1の
開口部の中に嵌入させることにより、半導体チップと導
体回路基板との位置決めをすることが可能である。
【0006】
【発明の実施の形態】続いて、添付した図面を参照しつ
つ、本発明を具体化した実施の形態につき説明し、本発
明の理解に供する。ここに、図1は本発明の一実施の形
態に係る半導体装置の製造方法によって製造される半導
体装置の側断面図、図2(A)、(B)、(C)は同半
導体装置の製造方法の途中の工程を示す側断面図であ
る。
【0007】図1に示すように、本発明の一実施の形態
に係る半導体装置の製造方法によって製造される半導体
装置10はBGAを構成しており、表面に複数の電極パ
ッド22を備え、電極パッド22の上面を露出したカバ
ーコート層23で覆われた半導体素子集積回路パターン
21を有する半導体チップ20と、プリント基板(図示
しない)に接続される外部接続端子として半田ボール3
0を設けた導体回路基板40とを備えている。例えばア
ルミニウムからなる複数の電極パッド22を設け、カバ
ーコート層23で覆われた半導体素子集積回路パターン
21の表面と導体回路基板40との間には、電極パッド
22が露出する第1の開口部51を有する緩衝性(弾力
性)を備えたエラストマー系の絶縁性接着剤層50を設
けて、半導体チップ20と導体回路基板40とを接合し
ている。導体回路基板40は、例えば耐熱性の高いポリ
イミド樹脂などからなる絶縁層60を備え、絶縁層60
には第1の開口部51に対応する第2の開口部61を設
けている。絶縁層60の表面には銅箔からなる導体回路
パターン70を貼り付け、導体回路パターン70面を絶
縁層60を介して半導体素子集積回路パターン21面に
対向させている。導体回路パターン70には、銅などの
金属めっきを施すことによって接続端子としてバンプ7
1を析出して、第2の開口部61を貫通し、絶縁層60
の裏面から突出させ、さらに先端に金めっき74を施し
ている。更に、バンプ71は絶縁性接着剤層50の第1
の開口部51を貫通し、半導体チップ20に設けた電極
パッド22と対向して接触し、電気的に接続(電気的導
通回路の形成)されている。導体回路パターン70の表
面側には、半田ボール30の導通部72とバンプ71の
背面部73を露出するカバーコート層80を設けてい
る。
【0008】ここで、本実施の形態に係る半導体装置の
製造方法について工程の順を追って説明する。 (1)図2(A)に示すように、予め、レーザー加工な
どにより第2の開口部61を設けた絶縁層60の表面側
に銅箔からなる導体回路パターン70を貼り付ける。 (2)導体回路パターン70の表面側にスクリーン印刷
法により、半田ボール30を付着させるための導通部7
2と接続端子となる部分の背面部73を露出するカバー
コート層80を設ける。 (3)第2の開口部61に露出した導体回路パターン7
0の裏面側に、絶縁層60の第2の開口部61を貫通す
る接続端子としてバンプ71を銅などの金属めっきによ
り導電性部材を堆積して絶縁層60の半導体チップ搭載
面側に突出させ、その先端に金めっき74を施し、導体
回路基板40を形成する。 (4)図2(B)に示すように、半導体チップ20の電
極パッド22を設けている半導体素子集積回路パターン
21の表面にはカバーコート層23を介して、電極パッ
ド22が露出する第1の開口部51を設けたエラトマー
系の絶縁性接着剤層50を、スクリーン印刷法により多
数の半導体チップ20が配列されているウェハーの状態
で貼り付ける。絶縁性接着剤層50の厚みは、電極パッ
ド22の厚みより厚くしておく。なお、絶縁性接着剤層
50には緩衝性を備え、しかも常温では流動性が少ない
熱可塑性樹脂又は熱硬化性樹脂を使用し、例えばスクリ
ーン印刷法により電極パッド22が露出する第1の開口
部51を設けた樹脂フィルム状となっている。
【0009】(5)図2(C)に示すように、絶縁性接
着剤層50を貼り付けた半導体チップ20と導体回路基
板40とを重ねて電極パッド22にバンプ71を対向さ
せ、バンプ71を第1の開口部51の中に嵌入して、電
極パッド22とバンプ71とを接触させると共に、導体
回路基板40と半導体チップ20との位置決めをする。 (6)半導体チップ20と導体回路基板40とを重ね合
わせて加圧加熱し、半導体チップ20と導体回路基板4
0とを接着する。これにより、樹脂フィルム状の絶縁性
接着剤層50が流動化して、バンプ71の先端が電極パ
ッド22の表面に接触して押しつぶされ、絶縁性接着剤
層50が半導体チップ20と導体回路基板40との間の
隙間を埋めて、硬化する。そのため、第1の開口部51
の内面はバンプ71の外周に付着した状態に縮められ
る。 (7)導体回路パターン70の背面部73上からバンプ
71に向かって超音波振動子90を押しつけて、電極パ
ッド22とバンプ71を超音波振動により接合し、電気
的に接続する。このとき、電極パッド22とバンプ71
の間に絶縁性接着剤層50が流れ込んでも、超音波振動
子90の振動圧力によって除かれて、電極パッド22と
バンプ71とは完全に接合される。 (8)導体回路パターン70の導通部72に、例えばク
リーム半田をスクリーン印刷法などにより付着させ、加
熱することにより球状の半田ボール30を形成し、図1
に示すように、半導体装置10を形成する。
【0010】なお、(8)の工程で導通部72に半田ボ
ール30を設けず、(3)の工程の後、半導体チップ2
0と導体回路基板40とを接合する前に、導通部72に
半田ボール30を設けることも可能である。また、
(1)〜(3)の工程の前に(4)の工程を設けてもよ
い。また、絶縁性接着剤層50に例えばビニール系やゴ
ム系樹脂などの熱可塑性樹脂の樹脂フィルムを使用した
場合は、常温では流動性が少ないが、半導体チップ20
と導体回路基板40とを重ねて加圧加熱することによ
り、樹脂フィルムが軟化して流動性を増し、半導体チッ
プ20と導体回路基板40とが接着される。このとき、
流動化した絶縁性接着剤層50が半導体チップ20と導
体回路基板40との間の隙間を埋める。絶縁性接着剤層
50を常温に戻すと流動性が低下するので接着強度を高
く維持することができる。また、絶縁性接着剤層50に
例えばエポキシ樹脂などの熱硬化性樹脂の樹脂フィルム
を使用した場合は、半硬化状態(Bステージ)にして半
導体チップ20に貼り付けると、温度が上昇するにした
がって流動性が増し、その後硬化しはじめ、硬化後は強
力な接着強度が得られる。また、絶縁性接着剤層50を
Bステージにすると、常温で表面が乾いているので、絶
縁性接着剤層50の貼り付け作業のときに取扱が便利で
作業性がよい。
【0011】
【発明の効果】請求項1〜3記載の半導体装置の製造方
法においては、複数の電極パッドを備えた半導体チップ
の半導体素子集積回路パターン面に、電極パッドが露出
する第1の開口部を設けたエラストマー系の絶縁性接着
剤層を形成する工程と、第1の開口部に対応する第2の
開口部を有する絶縁層の半導体チップ搭載面とは反対側
に導体回路パターンを設け、第2の開口部を貫通して導
体回路パターンから絶縁層の半導体チップ搭載面側に突
出した接続端子が形成された導体回路基板を形成する工
程とを備え、導体回路基板の接続端子を接続端子に対応
する半導体チップの電極パッドに接続して電気的導通回
路を形成すると共に、導体回路基板と半導体チップとを
半導体チップに形成されたエラストマー系の絶縁性接着
剤層を介して接合している。そのため、半導体チップの
表面に均一に、しかも絶縁性接着剤層が十分付着し、導
体回路基板側の凹凸の凹の部分には絶縁性接着剤層が流
れ込んで、絶縁性接着剤層と半導体チップ及び導体回路
基板との密着性が高くなり、空洞が発生することがなく
なる。その結果、PCT試験などでで電極パッドに腐食
が生じることもなく、高い品質の半導体装置の製造方法
を提供できる。
【0012】特に、請求項2記載の半導体装置の製造方
法においては、エラストマー系の絶縁性接着剤層は、ス
クリーン印刷法を用いて形成され、半導体チップと導体
回路基板との接着は、接続端子を電極パッドに接続する
と共に、半導体チップと導体回路基板とを加熱加圧によ
り絶縁性接着剤層を硬化させて行っているので、加圧加
熱することにより絶縁性接着剤層を流動化させて、半導
体チップと導体回路基板との間の隙間を完全に埋め、サ
イドフィル工程などの作業を省くことが可能であり、信
頼性の高い半導体装置を製造することができる。また、
請求項3記載の半導体装置の製造方法においては、接続
端子は、第2の開口部に露出した導体回路パターンに導
電性部材を堆積して形成され、かつ絶縁層の半導体チッ
プ搭載面側に突出したバンプとしているので、絶縁層の
半導体チップ搭載面側に突出したバンプを第1の開口部
の中に嵌入させることにより、半導体チップと導体回路
基板との位置決めをすることが可能となり、作業効率が
高い半導体装置を製造方法を提供することができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態に係る半導体装置の製造
方法によって製造される半導体装置の側断面図である。
【図2】(A)、(B)、(C)は同半導体装置の製造
方法の途中の工程を示す側断面図である。
【符号の説明】
10:半導体装置、20:半導体チップ、21:半導体
素子集積回路パターン、22:電極パッド、23:カバ
ーコート層、30:半田ボール、40:導体回路基板、
50:絶縁性接着剤層、51:第1の開口部、60:絶
縁層、61:第2の開口部、70:導体回路パターン、
71:バンプ、72:導通部、73:背面部、74:金
めっき、80:カバーコート層、90:超音波振動子

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 複数の電極パッドを備えた半導体チップ
    の半導体素子集積回路パターン面に、前記電極パッドが
    露出する第1の開口部を設けたエラストマー系の絶縁性
    接着剤層を形成する工程と、前記第1の開口部に対応す
    る第2の開口部を有する絶縁層の半導体チップ搭載面と
    は反対側に導体回路パターンを設け、前記第2の開口部
    を貫通して前記導体回路パターンから前記絶縁層の半導
    体チップ搭載面側に突出した接続端子が形成された導体
    回路基板を形成する工程とを備え、該導体回路基板の前
    記接続端子を該接続端子に対応する前記半導体チップの
    電極パッドに接続して電気的導通回路を形成すると共
    に、前記導体回路基板と前記半導体チップとを前記半導
    体チップに形成された前記エラストマー系の絶縁性接着
    剤層を介して接合することを特徴とする半導体装置の製
    造方法。
  2. 【請求項2】 請求項1記載の半導体装置の製造方法に
    おいて、前記エラストマー系の絶縁性接着剤層は、スク
    リーン印刷法を用いて形成され、前記半導体チップと前
    記導体回路基板との接着は、前記接続端子を前記電極パ
    ッドに接続すると共に、前記半導体チップと前記導体回
    路基板とを加熱加圧により前記絶縁性接着剤層を硬化さ
    せることによって行われることを特徴とする半導体装置
    の製造方法。
  3. 【請求項3】 請求項1又は2記載の半導体装置の製造
    方法において、前記接続端子は、前記第2の開口部に露
    出した前記導体回路パターンに導電性部材を堆積して形
    成され、かつ前記絶縁層の半導体チップ搭載面側に突出
    したバンプであることを特徴とする半導体装置の製造方
    法。
JP34197899A 1999-12-01 1999-12-01 半導体装置の製造方法 Pending JP2001160565A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34197899A JP2001160565A (ja) 1999-12-01 1999-12-01 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34197899A JP2001160565A (ja) 1999-12-01 1999-12-01 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2001160565A true JP2001160565A (ja) 2001-06-12

Family

ID=18350244

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34197899A Pending JP2001160565A (ja) 1999-12-01 1999-12-01 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2001160565A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008135719A (ja) * 2006-10-31 2008-06-12 Sanyo Electric Co Ltd 半導体モジュール、半導体モジュールの製造方法および携帯機器
CN103000597A (zh) * 2011-09-09 2013-03-27 台湾积体电路制造股份有限公司 半导体器件及其制造和封装方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008135719A (ja) * 2006-10-31 2008-06-12 Sanyo Electric Co Ltd 半導体モジュール、半導体モジュールの製造方法および携帯機器
CN103000597A (zh) * 2011-09-09 2013-03-27 台湾积体电路制造股份有限公司 半导体器件及其制造和封装方法

Similar Documents

Publication Publication Date Title
TW501208B (en) Semiconductor device and manufacturing method of the same
JP3310617B2 (ja) 樹脂封止型半導体装置及びその製造方法
US6544428B1 (en) Method for producing a multi-layer circuit board using anisotropic electro-conductive adhesive layer
US6020220A (en) Compliant semiconductor chip assemblies and methods of making same
US6515357B2 (en) Semiconductor package and semiconductor package fabrication method
JP2001127186A (ja) ボールグリッドアレイパッケージ及びその製造方法と半導体装置
JPH07240496A (ja) 半導体装置、その製造方法、半導体素子のテスト方法、そのテスト基板およびそのテスト基板の製造方法
JPH09199635A (ja) 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ
JPH09505444A (ja) 接着シートを用いたマルチチップ電子パッケージモジュール
JP2000277649A (ja) 半導体装置及びその製造方法
JPS63150930A (ja) 半導体装置
JP3225800B2 (ja) 半導体装置
JP4035949B2 (ja) 配線基板及びそれを用いた半導体装置、ならびにその製造方法
JP2002026071A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2001160565A (ja) 半導体装置の製造方法
JP3337922B2 (ja) 半導体装置及びその製造方法
JP3527589B2 (ja) 半導体装置用パッケージ及びその製造方法
JPH0888248A (ja) フェイスダウンボンディング方法及びそれに用いる接続材料
JP3362007B2 (ja) 半導体装置、その製造方法及びテープキャリア
JPH10125720A (ja) 半導体集積回路装置およびその製造方法
JPH11135173A (ja) 厚さ方向導電シート及びその製造方法
JP3257931B2 (ja) 半導体パッケージとその製造方法および半導体装置
JPH1140697A (ja) 半導体装置用テープキャリア
TWI393192B (zh) 晶片封裝結構製程
JPH11135672A (ja) 半導体パッケージ