JPH11135672A - 半導体パッケージ - Google Patents
半導体パッケージInfo
- Publication number
- JPH11135672A JPH11135672A JP9294737A JP29473797A JPH11135672A JP H11135672 A JPH11135672 A JP H11135672A JP 9294737 A JP9294737 A JP 9294737A JP 29473797 A JP29473797 A JP 29473797A JP H11135672 A JPH11135672 A JP H11135672A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- chip
- bump
- semiconductor chip
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】取扱いが容易な半導体パッケージを提供する。
【解決手段】半導体チップのチップサイズと略同じサイ
ズあるいはわずかに大きいサイズの実装用の基板１０
と、基板１０の基材１１側にめっき形成され半導体チッ
プの電極に接続される複数のチップ用バンプ３１と、基
板１０の銅箔よりなる導体１２側にめっき形成され母基
板などの外部に接続される複数の外部接続用バンプ３２
とを備えている。ここに、チップ用バンプ３１と外部接
続用バンプ３２とは、パターンニングされた上述の導体
１２により一対一で接続されている。また、基板１０の
導体１２が設けられている側の面にはソルダレジストな
どよりなる絶縁層２０が形成されている。
ズあるいはわずかに大きいサイズの実装用の基板１０
と、基板１０の基材１１側にめっき形成され半導体チッ
プの電極に接続される複数のチップ用バンプ３１と、基
板１０の銅箔よりなる導体１２側にめっき形成され母基
板などの外部に接続される複数の外部接続用バンプ３２
とを備えている。ここに、チップ用バンプ３１と外部接
続用バンプ３２とは、パターンニングされた上述の導体
１２により一対一で接続されている。また、基板１０の
導体１２が設けられている側の面にはソルダレジストな
どよりなる絶縁層２０が形成されている。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体パッケージ
に関し、特にＣＳＰに関するものである。
に関し、特にＣＳＰに関するものである。
【０００２】
【従来の技術】近年、半導体実装技術における半導体パ
ッケージの一つとしていわゆるＣＳＰ（Chip Size Pack
age ）が各所で研究されている。図１２はフレキシブル
な基板を用いたＣＰＳの一代表例であって、ＴＡＢ（Ta
pe Automated Bonding）技術を利用したいわゆるＴＡＢ
タイプＣＳＰであり、Ｔｅｓｓｅｒａ社により提案され
ている。このＴＡＢタイプＣＳＰは、フィルムキャリア
テープ５０（フレキシブルな基板）のリード５１を、半
導体チップ１に形成された各電極２（パッド）に接合す
るものであって、フィルムキャリアテープ５０と半導体
チップ１との間には応力を緩和するためのエラストマな
どの弾性部材６０を介在してある。
ッケージの一つとしていわゆるＣＳＰ（Chip Size Pack
age ）が各所で研究されている。図１２はフレキシブル
な基板を用いたＣＰＳの一代表例であって、ＴＡＢ（Ta
pe Automated Bonding）技術を利用したいわゆるＴＡＢ
タイプＣＳＰであり、Ｔｅｓｓｅｒａ社により提案され
ている。このＴＡＢタイプＣＳＰは、フィルムキャリア
テープ５０（フレキシブルな基板）のリード５１を、半
導体チップ１に形成された各電極２（パッド）に接合す
るものであって、フィルムキャリアテープ５０と半導体
チップ１との間には応力を緩和するためのエラストマな
どの弾性部材６０を介在してある。
【０００３】図１３は、リジッドな基板を用いたいわゆ
るリジッド基板タイプＣＳＰの一例を示すものであっ
て、基板７０の基材としては例えばエポキシ等の有機材
料、セラミック等の無機材料等が各所で選定して使われ
ている。ここに、基板７０と半導体チップ１との接合
は、半導体チップ１の電極２に形成された半田バンプ７
２を介していわゆるＣ４（Controlled Collapse Chip C
onnection ）によりなされている。なお、図１３中の７
１ａ，７１ｂはランドを、７３はスルーホールを、７４
は半田を、それぞれ示す。
るリジッド基板タイプＣＳＰの一例を示すものであっ
て、基板７０の基材としては例えばエポキシ等の有機材
料、セラミック等の無機材料等が各所で選定して使われ
ている。ここに、基板７０と半導体チップ１との接合
は、半導体チップ１の電極２に形成された半田バンプ７
２を介していわゆるＣ４（Controlled Collapse Chip C
onnection ）によりなされている。なお、図１３中の７
１ａ，７１ｂはランドを、７３はスルーホールを、７４
は半田を、それぞれ示す。
【０００４】
【発明が解決しようとする課題】ところで、上記ＴＡＢ
タイプＣＳＰでは、リード５１をフォーミングして、リ
ド５１の接合を柔軟な材料により行わなければならず、
取扱いが難しいという不具合があった。一方、リジッド
基板タイプＣＳＰは、基板７０がリジッドなので取扱い
が容易である、半導体チップ１と基板７０との両方がリ
ジッドなので、多数のリードを一括接合するいわゆるギ
ャングボンディングが容易である、などの長所がある反
面、互いにリジッドであるが故に両者の熱膨張係数差に
起因した応力が半田バンプ７２の接合部にかかり、接合
部の信頼性が低いという短所がある。リジッド基板タイ
プＣＳＰでは、この種の短所を改善するために、半導体
チップ１と基板７０との間の微小なギャップにも樹脂６
１を充填する（このような樹脂６１をアンダーフィル樹
脂と称する）ことにより上記応力を緩和しようとする方
策が採られることが多い。しかしながら、１００μｍ未
満の微小なギャップに毛管現象を利用して樹脂６１を充
填する場合、基板７０を加熱して樹脂６１の粘度を低下
させる工夫をしても、ギャップに樹脂６１を完全に充填
することができずに樹脂６１の硬化時にボイドが発生し
てしまい、応力の緩和が不十分となり信頼性が低下し不
良品が発生してしまうという問題があった。
タイプＣＳＰでは、リード５１をフォーミングして、リ
ド５１の接合を柔軟な材料により行わなければならず、
取扱いが難しいという不具合があった。一方、リジッド
基板タイプＣＳＰは、基板７０がリジッドなので取扱い
が容易である、半導体チップ１と基板７０との両方がリ
ジッドなので、多数のリードを一括接合するいわゆるギ
ャングボンディングが容易である、などの長所がある反
面、互いにリジッドであるが故に両者の熱膨張係数差に
起因した応力が半田バンプ７２の接合部にかかり、接合
部の信頼性が低いという短所がある。リジッド基板タイ
プＣＳＰでは、この種の短所を改善するために、半導体
チップ１と基板７０との間の微小なギャップにも樹脂６
１を充填する（このような樹脂６１をアンダーフィル樹
脂と称する）ことにより上記応力を緩和しようとする方
策が採られることが多い。しかしながら、１００μｍ未
満の微小なギャップに毛管現象を利用して樹脂６１を充
填する場合、基板７０を加熱して樹脂６１の粘度を低下
させる工夫をしても、ギャップに樹脂６１を完全に充填
することができずに樹脂６１の硬化時にボイドが発生し
てしまい、応力の緩和が不十分となり信頼性が低下し不
良品が発生してしまうという問題があった。
【０００５】また、リジッド基板タイプＣＳＰでは、半
導体チップ１の電極２に半田バンプ７２が形成されたも
のを入手する必要があり、半導体チップ１の入手上の制
約が大きいという不具合があった。また、半導体チップ
１の電極２に半田バンプ７２が形成されていない場合に
は、通常のワイヤボンダによって半導体チップ１の電極
２に、金ボールバンプを形成するいわゆるスタッドバン
プ方式を採用する必要があり、リード間のピッチが小さ
な場合には不適である。
導体チップ１の電極２に半田バンプ７２が形成されたも
のを入手する必要があり、半導体チップ１の入手上の制
約が大きいという不具合があった。また、半導体チップ
１の電極２に半田バンプ７２が形成されていない場合に
は、通常のワイヤボンダによって半導体チップ１の電極
２に、金ボールバンプを形成するいわゆるスタッドバン
プ方式を採用する必要があり、リード間のピッチが小さ
な場合には不適である。
【０００６】また、上記各ＣＳＰでは母基板（外部）と
の接続のためにいわゆる半田ボール（直径が略０．３〜
略０．７６ｍｍ程度の微細なボール）をＣＳＰ製造の最
後の工程で溶融接続したものもあるが、微細な半田ボー
ルは高価であるとともに、取扱いが面倒で製造コストが
高くなってしまうという問題がある。本発明は上記事由
に鑑みて為されたものであり、その目的は、取扱いが容
易な半導体パッケージを提供することにある。
の接続のためにいわゆる半田ボール（直径が略０．３〜
略０．７６ｍｍ程度の微細なボール）をＣＳＰ製造の最
後の工程で溶融接続したものもあるが、微細な半田ボー
ルは高価であるとともに、取扱いが面倒で製造コストが
高くなってしまうという問題がある。本発明は上記事由
に鑑みて為されたものであり、その目的は、取扱いが容
易な半導体パッケージを提供することにある。
【０００７】
【課題を解決するための手段】請求項１の発明は、上記
目的を達成するために、半導体チップのチップサイズと
略同じサイズあるいはわずかに大きい実装用の基板と、
基板の基材側にめっき形成され半導体チップの電極に接
続されるチップ用バンプと、基板の導体側にめっき形成
され外部に接続される外部接続用バンプとを備えて成る
ことを特徴とするものであり、チップ用バンプを備えて
いることにより、従来のように半導体チップの電極にバ
ンプが形成されたものを入手する必要がなく、汎用の半
導体チップを容易に実装することができ、また、基板と
母基板などの外部とを接続するために半田ボールを使用
する必要がないので、取扱いが容易になる。また、チッ
プ用バンプと外部接続用バンプとがめっき形成されてい
るので、これらを同時に形成することもできる。
目的を達成するために、半導体チップのチップサイズと
略同じサイズあるいはわずかに大きい実装用の基板と、
基板の基材側にめっき形成され半導体チップの電極に接
続されるチップ用バンプと、基板の導体側にめっき形成
され外部に接続される外部接続用バンプとを備えて成る
ことを特徴とするものであり、チップ用バンプを備えて
いることにより、従来のように半導体チップの電極にバ
ンプが形成されたものを入手する必要がなく、汎用の半
導体チップを容易に実装することができ、また、基板と
母基板などの外部とを接続するために半田ボールを使用
する必要がないので、取扱いが容易になる。また、チッ
プ用バンプと外部接続用バンプとがめっき形成されてい
るので、これらを同時に形成することもできる。
【０００８】請求項２の発明は、請求項１の発明におい
て、基板はガラス繊維入りの樹脂基板であって板厚が略
５０μｍ乃至略１００μｍなので、基板がフレキシブル
な基板の性質とリジッドな基板の性質との中間的な性質
を有し、基板がリジッドな基板である場合に比べて、基
板と半導体チップとの熱膨張係数差による応力を小さく
することができ信頼性を高めることができ、また、基板
がフレキシブルな基板である場合に比べて取扱いが容易
になる。
て、基板はガラス繊維入りの樹脂基板であって板厚が略
５０μｍ乃至略１００μｍなので、基板がフレキシブル
な基板の性質とリジッドな基板の性質との中間的な性質
を有し、基板がリジッドな基板である場合に比べて、基
板と半導体チップとの熱膨張係数差による応力を小さく
することができ信頼性を高めることができ、また、基板
がフレキシブルな基板である場合に比べて取扱いが容易
になる。
【０００９】請求項３の発明は、請求項１又は請求項２
の発明において、チップ用バンプの曲率半径を、半導体
チップの電極へのボンディングに利用されるボールバン
プと略同等の曲率半径としたので、チップ用バンプと半
導体チップの電極との接合部の信頼性を高めることがで
きる。請求項４の発明は、請求項１又は請求項２の発明
において、チップ用バンプの表面は複数の凹凸が形成さ
れているので、チップ用バンプと半導体チップの電極と
の接合部の信頼性を請求項３の発明よりも更に高めるこ
とができる。
の発明において、チップ用バンプの曲率半径を、半導体
チップの電極へのボンディングに利用されるボールバン
プと略同等の曲率半径としたので、チップ用バンプと半
導体チップの電極との接合部の信頼性を高めることがで
きる。請求項４の発明は、請求項１又は請求項２の発明
において、チップ用バンプの表面は複数の凹凸が形成さ
れているので、チップ用バンプと半導体チップの電極と
の接合部の信頼性を請求項３の発明よりも更に高めるこ
とができる。
【００１０】請求項５の発明は、請求項１乃至請求項４
の発明において、基板は、チップ用バンプの近傍に熱応
力を緩和するためのスリットが形成されているので、基
板と半導体チップとの熱膨張係数差によりチップ用バン
プの接続部にかかる応力が緩和され、信頼性が向上す
る。請求項６の発明は、請求項１乃至請求項５の発明に
おいて、基板と半導体チップとの熱膨張係数差による応
力を緩和するための樹脂を注入する注入孔が基板の略中
央に形成されているので、応力を緩和するための樹脂に
ボイドが発生するのを抑制することができ、信頼性が向
上する。
の発明において、基板は、チップ用バンプの近傍に熱応
力を緩和するためのスリットが形成されているので、基
板と半導体チップとの熱膨張係数差によりチップ用バン
プの接続部にかかる応力が緩和され、信頼性が向上す
る。請求項６の発明は、請求項１乃至請求項５の発明に
おいて、基板と半導体チップとの熱膨張係数差による応
力を緩和するための樹脂を注入する注入孔が基板の略中
央に形成されているので、応力を緩和するための樹脂に
ボイドが発生するのを抑制することができ、信頼性が向
上する。
【００１１】請求項７の発明は、請求項１乃至請求項５
の発明において、基材の表面にＢステージの熱硬化性樹
脂が設けられているので、基板と半導体チップとの熱膨
張係数差による応力を緩和するための樹脂を注入する工
程が不要となり、製造が容易になる。
の発明において、基材の表面にＢステージの熱硬化性樹
脂が設けられているので、基板と半導体チップとの熱膨
張係数差による応力を緩和するための樹脂を注入する工
程が不要となり、製造が容易になる。
【００１２】
（実施形態１）本実施形態の半導体パッケージは、図１
及び図２に示すように、集積回路などを形成した半導体
の小片よりなる半導体チップ１（図１０参照）のチップ
サイズ（平面サイズ）と略同じサイズあるいはわずかに
大きいサイズの実装用の基板１０と、基板１０の基材１
１側にめっき形成され半導体チップ１の電極２（図１１
参照）に接続される複数のチップ用バンプ３１と、基板
１０の銅箔よりなる導体１２側にめっき形成され母基板
（図示せず）などの外部に接続される複数の外部接続用
バンプ３２とを備えている。ここに、チップ用バンプ３
１と外部接続用バンプ３２とは、パターンニングされた
上述の導体１２（図８参照）により一対一で接続されて
いる。また、基板１０の導体１２が設けられている側の
面にはソルダレジストなどよりなる絶縁層２０が形成さ
れている。なお、絶縁層２０が形成された基板１０を母
基板に実装する際にはクリーム半田にて実装する。
及び図２に示すように、集積回路などを形成した半導体
の小片よりなる半導体チップ１（図１０参照）のチップ
サイズ（平面サイズ）と略同じサイズあるいはわずかに
大きいサイズの実装用の基板１０と、基板１０の基材１
１側にめっき形成され半導体チップ１の電極２（図１１
参照）に接続される複数のチップ用バンプ３１と、基板
１０の銅箔よりなる導体１２側にめっき形成され母基板
（図示せず）などの外部に接続される複数の外部接続用
バンプ３２とを備えている。ここに、チップ用バンプ３
１と外部接続用バンプ３２とは、パターンニングされた
上述の導体１２（図８参照）により一対一で接続されて
いる。また、基板１０の導体１２が設けられている側の
面にはソルダレジストなどよりなる絶縁層２０が形成さ
れている。なお、絶縁層２０が形成された基板１０を母
基板に実装する際にはクリーム半田にて実装する。
【００１３】しかして、本実施形態では、チップ用バン
プ３１を備えていることにより、従来のように半導体チ
ップ１の電極２にバンプが形成されたものを入手する必
要がなく、汎用の半導体チップ１を容易に実装すること
ができ、また、基板１０と母基板などの外部とを接続す
るために半田ボールを使用する必要がないので、取扱い
が容易になる。また、チップ用バンプ３１と外部接続用
バンプ３２とがめっき形成されているので、これらを同
時に形成することもできる。なお、本実施形態の半導体
パッケージはＣＰＳを構成している。
プ３１を備えていることにより、従来のように半導体チ
ップ１の電極２にバンプが形成されたものを入手する必
要がなく、汎用の半導体チップ１を容易に実装すること
ができ、また、基板１０と母基板などの外部とを接続す
るために半田ボールを使用する必要がないので、取扱い
が容易になる。また、チップ用バンプ３１と外部接続用
バンプ３２とがめっき形成されているので、これらを同
時に形成することもできる。なお、本実施形態の半導体
パッケージはＣＰＳを構成している。
【００１４】以下、本実施形態の半導体パッケージの製
造方法を図３を参照しながら説明する。まず、銅張積層
板（Copper-clad Laminate) の銅箔よりなる導体１２に
所定の回路パターンを形成するためのエッチングを行う
ことによって基板１０を形成し、基板１０の導体１２が
設けられている側の面にソルダレジストなどを例えば塗
布することにより絶縁層２０を形成する。その後、例え
ばレーザを用いた穴開け加工によって、基板１０の基材
１１に、導体１２と連通する穴１０ａを形成するととも
に、絶縁層２０に、導体１２と連通する穴２０ａを形成
することにより、図３（ａ）に示す構造が得られる。
造方法を図３を参照しながら説明する。まず、銅張積層
板（Copper-clad Laminate) の銅箔よりなる導体１２に
所定の回路パターンを形成するためのエッチングを行う
ことによって基板１０を形成し、基板１０の導体１２が
設けられている側の面にソルダレジストなどを例えば塗
布することにより絶縁層２０を形成する。その後、例え
ばレーザを用いた穴開け加工によって、基板１０の基材
１１に、導体１２と連通する穴１０ａを形成するととも
に、絶縁層２０に、導体１２と連通する穴２０ａを形成
することにより、図３（ａ）に示す構造が得られる。
【００１５】次に、例えば銅めっきにより、穴１０ａを
埋め込む形で半球状の先端部が基材１１の表面から突出
するいわゆるマッシュルーム形のチップ用バンプ３１を
形成するとともに、絶縁層２０の穴２０ａを埋め込む形
で半球状の先端部が絶縁層２０の表面から突出するいわ
ゆるマッシュルーム形の外部接続用バンプ３２を形成す
ることにより図３（ｂ）に示す構造が得られる。めっき
の材料として、上述のように導体１２と同材質の銅を使
用する場合には、一般的なスルーホールめっきプロセス
で上記各バンプ３１，３２を同時に形成することができ
る。ここに、基板１０の表裏でめっきの厚みが異なる場
合には、各バンプ３１、３２のサイズや配置によりめっ
きの厚みを制御することが可能である。なお、本実施形
態では、基材１１側の穴１０ａの穴開け加工の寸法より
も絶縁層２０側の穴２０ａの穴開け加工寸法を大きくし
てある（例えば、穴１０ａの径を６０μｍとし、穴２０
ａの径を２００μｍとしてある）。
埋め込む形で半球状の先端部が基材１１の表面から突出
するいわゆるマッシュルーム形のチップ用バンプ３１を
形成するとともに、絶縁層２０の穴２０ａを埋め込む形
で半球状の先端部が絶縁層２０の表面から突出するいわ
ゆるマッシュルーム形の外部接続用バンプ３２を形成す
ることにより図３（ｂ）に示す構造が得られる。めっき
の材料として、上述のように導体１２と同材質の銅を使
用する場合には、一般的なスルーホールめっきプロセス
で上記各バンプ３１，３２を同時に形成することができ
る。ここに、基板１０の表裏でめっきの厚みが異なる場
合には、各バンプ３１、３２のサイズや配置によりめっ
きの厚みを制御することが可能である。なお、本実施形
態では、基材１１側の穴１０ａの穴開け加工の寸法より
も絶縁層２０側の穴２０ａの穴開け加工寸法を大きくし
てある（例えば、穴１０ａの径を６０μｍとし、穴２０
ａの径を２００μｍとしてある）。
【００１６】ところで、従来例で説明したように基板と
してフレキシブルな基板を用いると基板と半導体チップ
１との接続部に応力がかかりにくいという長所がある反
面、取扱いが難しいという問題があり、リジッドな基板
は取扱いが容易な反面、応力緩和が難しいという問題が
あり、一長一短であった。これに対し、本実施形態で
は、基板１０として、フレキシブルな基板の性質とリジ
ッドな基板の性質との中間的な性質を有する薄物ガラス
エポキシ銅張積層板（図４に示すように基材１１にガラ
ス繊維１３が入っている樹脂基板）を使用している。な
お、薄物ガラスエポキシ銅張積層板としては、例えば、
松下電工（株）製ＮＥＯＭＵＬＴＩ（商品名）Ｒ−５７
６６の板厚が略５０〜略１００μｍのものがある。した
がって、本実施形態では、基板がリジッドな基板である
場合に比べて、基板１０と半導体チップ１との熱膨張係
数差による応力を小さくすることができ信頼性を高める
ことができ、また、基板がフレキシブルな基板である場
合に比べて取扱いが容易になる。
してフレキシブルな基板を用いると基板と半導体チップ
１との接続部に応力がかかりにくいという長所がある反
面、取扱いが難しいという問題があり、リジッドな基板
は取扱いが容易な反面、応力緩和が難しいという問題が
あり、一長一短であった。これに対し、本実施形態で
は、基板１０として、フレキシブルな基板の性質とリジ
ッドな基板の性質との中間的な性質を有する薄物ガラス
エポキシ銅張積層板（図４に示すように基材１１にガラ
ス繊維１３が入っている樹脂基板）を使用している。な
お、薄物ガラスエポキシ銅張積層板としては、例えば、
松下電工（株）製ＮＥＯＭＵＬＴＩ（商品名）Ｒ−５７
６６の板厚が略５０〜略１００μｍのものがある。した
がって、本実施形態では、基板がリジッドな基板である
場合に比べて、基板１０と半導体チップ１との熱膨張係
数差による応力を小さくすることができ信頼性を高める
ことができ、また、基板がフレキシブルな基板である場
合に比べて取扱いが容易になる。
【００１７】ところで、本実施形態では、半導体チップ
１（図１０参照）の電極２（図１１参照）のサイズが例
えば１００〜１２０μｍ角サイズの場合、チップ用バン
プ３１は図５に示す半球状の部分の曲率半径Ｒを略３０
μｍとしている。このチップ用バンプ３１の曲率半径Ｒ
は、半導体チップ１においてアルミニウム膜により形成
された電極２（パッド）へ、いわゆるボールバンプを形
成する場合に安定した接合が得られるボールバンプの径
に基づいて設定してある。従来、図６に示すように、線
径が２５μｍ〜３０μｍの金ワイヤ８１の先端を電気ス
パーク（アーク放電）で溶融させて、直径φ1 が６０μ
ｍ程度の金ボール８２を形成し、金ボール８２を半導体
チップ１上の電極２へ、超音波振動併用熱圧着ボールボ
ンディング方式（超音波エネルギ、圧力を加えるととも
に、半導体チップ１を加熱する）により接合する場合、
金ボール８２の頂点の電極２への接触点から金ボール８
２が塑性変形を起こし、電極２表面に沿って接触面積を
増大させながら接合が行われ、金ボール８２よりなるボ
ールバンプが形成される。この際には、電極２表面のい
わゆる自然酸化膜を破壊して金とアルミニウムとの相互
拡散により接合が行われる。なお、図６中の一点鎖線
は、金ボール８２の塑性変形後の形状を示したものであ
る。
１（図１０参照）の電極２（図１１参照）のサイズが例
えば１００〜１２０μｍ角サイズの場合、チップ用バン
プ３１は図５に示す半球状の部分の曲率半径Ｒを略３０
μｍとしている。このチップ用バンプ３１の曲率半径Ｒ
は、半導体チップ１においてアルミニウム膜により形成
された電極２（パッド）へ、いわゆるボールバンプを形
成する場合に安定した接合が得られるボールバンプの径
に基づいて設定してある。従来、図６に示すように、線
径が２５μｍ〜３０μｍの金ワイヤ８１の先端を電気ス
パーク（アーク放電）で溶融させて、直径φ1 が６０μ
ｍ程度の金ボール８２を形成し、金ボール８２を半導体
チップ１上の電極２へ、超音波振動併用熱圧着ボールボ
ンディング方式（超音波エネルギ、圧力を加えるととも
に、半導体チップ１を加熱する）により接合する場合、
金ボール８２の頂点の電極２への接触点から金ボール８
２が塑性変形を起こし、電極２表面に沿って接触面積を
増大させながら接合が行われ、金ボール８２よりなるボ
ールバンプが形成される。この際には、電極２表面のい
わゆる自然酸化膜を破壊して金とアルミニウムとの相互
拡散により接合が行われる。なお、図６中の一点鎖線
は、金ボール８２の塑性変形後の形状を示したものであ
る。
【００１８】ここに、電極２のサイズと金ボール８２の
サイズを上述の寸法にすることにより良好な接合が得ら
れることが確認されており、本実施形態では、上述の曲
率半径Ｒを略３０μｍにすることによってチップ用バン
プ３１と電極２との接合を良好で信頼性の高い接合とし
ている。なお、本実施形態では、上述の曲率半径Ｒを略
３０μｍとするために、基材１１にレーザによって形成
する穴１０ａの直径を図５に示すように略４０μｍとし
ている。めっきの材料としては、電極２として一般に用
いられるアルミニウムと接合性のよい金を用いてもよい
し、塑性変形する半球状の先端部のみ金により形成し、
その基部には銅やニッケルなどを用いることにより低コ
スト化を図ってもよい（例えば、Ａｕ／Ｎｉ／Ｃｕの３
層めっき構造としてもよい）。
サイズを上述の寸法にすることにより良好な接合が得ら
れることが確認されており、本実施形態では、上述の曲
率半径Ｒを略３０μｍにすることによってチップ用バン
プ３１と電極２との接合を良好で信頼性の高い接合とし
ている。なお、本実施形態では、上述の曲率半径Ｒを略
３０μｍとするために、基材１１にレーザによって形成
する穴１０ａの直径を図５に示すように略４０μｍとし
ている。めっきの材料としては、電極２として一般に用
いられるアルミニウムと接合性のよい金を用いてもよい
し、塑性変形する半球状の先端部のみ金により形成し、
その基部には銅やニッケルなどを用いることにより低コ
スト化を図ってもよい（例えば、Ａｕ／Ｎｉ／Ｃｕの３
層めっき構造としてもよい）。
【００１９】（実施形態２）ところで、上記チップ用バ
ンプ３１と電極２との接合状態を調べるために、チップ
用バンプ３１と電極２との接合部を剥離したり剪断して
観察した結果、略円形の接合界面において拡散が十分に
行われた部分は剥離したときの表面が平坦でないことが
確認され、また元素分析（例えば、ＸＰＳやＡＥＳ）を
行うと略円形の接合界面のうち中央を除く周辺部分にお
いて拡散が十分に行われていることが確認された。これ
らの結果より、チップ用バンプ３１の先端部を半球状と
した場合、その頂点よりも周辺部で良好な接合が得られ
ることがわかる。そこで、本発明者は図７（ｂ）に示す
ように複数の頂点部分（半球状部３１ｃ）をもつチップ
用バンプ３１を形成することにより、良好な接合が得ら
れる部分を接合面に平均的に分布させることができた。
図７（ｂ）に示すような複数の半球状部３１ｃを有する
（表面に複数の凹凸を有する）形状のチップ用バンプ３
１を形成するには、例えば、めっきを途中で中断し、レ
ーザ加工あるいはエッチングなどによって図７（ａ）に
示すようにチップ用バンプ３１の基部３１ａとなる部分
の表面に複数の穴３１ｂを形成し、その後、めっきを再
開すればよい。なお、仕上げの段階でめっき電流を増大
させることによってめっきの結晶粒径を大きくすること
ができるので、この手法を併用すればより確実に凹凸を
形成することができる。なお、実施形態１と同様の構成
要素には同一の符号を付し説明を省略する。
ンプ３１と電極２との接合状態を調べるために、チップ
用バンプ３１と電極２との接合部を剥離したり剪断して
観察した結果、略円形の接合界面において拡散が十分に
行われた部分は剥離したときの表面が平坦でないことが
確認され、また元素分析（例えば、ＸＰＳやＡＥＳ）を
行うと略円形の接合界面のうち中央を除く周辺部分にお
いて拡散が十分に行われていることが確認された。これ
らの結果より、チップ用バンプ３１の先端部を半球状と
した場合、その頂点よりも周辺部で良好な接合が得られ
ることがわかる。そこで、本発明者は図７（ｂ）に示す
ように複数の頂点部分（半球状部３１ｃ）をもつチップ
用バンプ３１を形成することにより、良好な接合が得ら
れる部分を接合面に平均的に分布させることができた。
図７（ｂ）に示すような複数の半球状部３１ｃを有する
（表面に複数の凹凸を有する）形状のチップ用バンプ３
１を形成するには、例えば、めっきを途中で中断し、レ
ーザ加工あるいはエッチングなどによって図７（ａ）に
示すようにチップ用バンプ３１の基部３１ａとなる部分
の表面に複数の穴３１ｂを形成し、その後、めっきを再
開すればよい。なお、仕上げの段階でめっき電流を増大
させることによってめっきの結晶粒径を大きくすること
ができるので、この手法を併用すればより確実に凹凸を
形成することができる。なお、実施形態１と同様の構成
要素には同一の符号を付し説明を省略する。
【００２０】（実施形態３）本実施形態は、実施形態１
と略同じ構造において、図８に示すように、基板１０の
基材１１が、チップ用バンプ３１の近傍において導体１
２のない部分にスリット１５を形成してあるので、接合
面内での応力を分断することができ、半導体チップ１と
基板１０との熱膨張係数差による熱応力がチップ用バン
プ３１の接合部分に集中するのを防止することができ、
接合部が破壊されてオープン不良が発生するという不具
合の発生を防止できるから、信頼性を高めることができ
る。なお、実施形態１と同様の構成要素には同一の符号
を付し説明を省略する。
と略同じ構造において、図８に示すように、基板１０の
基材１１が、チップ用バンプ３１の近傍において導体１
２のない部分にスリット１５を形成してあるので、接合
面内での応力を分断することができ、半導体チップ１と
基板１０との熱膨張係数差による熱応力がチップ用バン
プ３１の接合部分に集中するのを防止することができ、
接合部が破壊されてオープン不良が発生するという不具
合の発生を防止できるから、信頼性を高めることができ
る。なお、実施形態１と同様の構成要素には同一の符号
を付し説明を省略する。
【００２１】（実施形態４）ところで、従来例では半導
体チップ１と基板との間の微小なギャップに、低粘度の
アンダーフィル樹脂を毛管現象を利用して注入し硬化さ
せることによって、半導体チップ１と基板との間の熱応
力を緩和している。しかしながら、バンプが微細化し上
記ギャップが小さくなるにつれ、また、半導体チップ１
のサイズが大きくなるにつれ、樹脂６１（アンダーフィ
ル樹脂）を完全に充填することが難しくなるという問題
があった。
体チップ１と基板との間の微小なギャップに、低粘度の
アンダーフィル樹脂を毛管現象を利用して注入し硬化さ
せることによって、半導体チップ１と基板との間の熱応
力を緩和している。しかしながら、バンプが微細化し上
記ギャップが小さくなるにつれ、また、半導体チップ１
のサイズが大きくなるにつれ、樹脂６１（アンダーフィ
ル樹脂）を完全に充填することが難しくなるという問題
があった。
【００２２】これに対し、本実施形態は、実施形態１と
略同じ構造において、図９及び図１０に示すように、基
板１０及び絶縁層２０にそれぞれ互いに連通する注入孔
１０ｂ，２０ｂを形成し、注入孔２０ｂから樹脂６１を
注入しているので、毛管現象を利用して注入・充填する
距離が従来に比べて短くなり、ボイドの発生を抑制する
ことができ、さらに信頼性を高めることができる。な
お、実施形態１と同様の構成要素には同一の符号を付し
説明を省略する。
略同じ構造において、図９及び図１０に示すように、基
板１０及び絶縁層２０にそれぞれ互いに連通する注入孔
１０ｂ，２０ｂを形成し、注入孔２０ｂから樹脂６１を
注入しているので、毛管現象を利用して注入・充填する
距離が従来に比べて短くなり、ボイドの発生を抑制する
ことができ、さらに信頼性を高めることができる。な
お、実施形態１と同様の構成要素には同一の符号を付し
説明を省略する。
【００２３】（実施形態５）本実施形態は、実施形態１
と略同じ構造において、図１１に示すように、基板１０
の基材１１側に予めＢステージ（半硬化状態）の熱硬化
性樹脂１６を設けてあるので、ユーザ側でバンプ接合後
に樹脂充填を行う工程が不要となる。Ｂステージの熱硬
化性樹脂１６としては、例えば銅張積層板のプリプレグ
などで使われる樹脂があり、液状で印刷や塗布などの手
段によって基板１０に付与することが可能である。ま
た、塗布や印刷をチップ用バンプ３１を避けて行うこと
により、チップ用バンプ３１の位置確認ができ、一方、
接合時の加熱によって熱硬化性樹脂１６が流れてチップ
用バンプ３１の周辺を十分に充填することができるの
で、従来例や実施形態２のような樹脂６１（アンダーフ
ィル樹脂）を注入する工程を省くことができ、製造が容
易となる。なお、実施形態１と同様の構成要素には同一
の符号を付し説明を省略する。
と略同じ構造において、図１１に示すように、基板１０
の基材１１側に予めＢステージ（半硬化状態）の熱硬化
性樹脂１６を設けてあるので、ユーザ側でバンプ接合後
に樹脂充填を行う工程が不要となる。Ｂステージの熱硬
化性樹脂１６としては、例えば銅張積層板のプリプレグ
などで使われる樹脂があり、液状で印刷や塗布などの手
段によって基板１０に付与することが可能である。ま
た、塗布や印刷をチップ用バンプ３１を避けて行うこと
により、チップ用バンプ３１の位置確認ができ、一方、
接合時の加熱によって熱硬化性樹脂１６が流れてチップ
用バンプ３１の周辺を十分に充填することができるの
で、従来例や実施形態２のような樹脂６１（アンダーフ
ィル樹脂）を注入する工程を省くことができ、製造が容
易となる。なお、実施形態１と同様の構成要素には同一
の符号を付し説明を省略する。
【００２４】
【発明の効果】請求項１の発明は、半導体チップのチッ
プサイズと略同じサイズあるいはわずかに大きい実装用
の基板と、基板の基材側にめっき形成され半導体チップ
の電極に接続されるチップ用バンプと、基板の導体側に
めっき形成され外部に接続される外部接続用バンプとを
備えているので、チップ用バンプを備えていることによ
り、従来のように半導体チップの電極にバンプが形成さ
れたものを入手する必要がなく、汎用の半導体チップを
容易に実装することができ、また、基板と母基板などの
外部とを接続するために半田ボールを使用する必要がな
く、取扱いが容易になるという効果がある。また、チッ
プ用バンプと外部接続用バンプとがめっき形成されてい
るので、これらを同時に形成することもできるという効
果がある。
プサイズと略同じサイズあるいはわずかに大きい実装用
の基板と、基板の基材側にめっき形成され半導体チップ
の電極に接続されるチップ用バンプと、基板の導体側に
めっき形成され外部に接続される外部接続用バンプとを
備えているので、チップ用バンプを備えていることによ
り、従来のように半導体チップの電極にバンプが形成さ
れたものを入手する必要がなく、汎用の半導体チップを
容易に実装することができ、また、基板と母基板などの
外部とを接続するために半田ボールを使用する必要がな
く、取扱いが容易になるという効果がある。また、チッ
プ用バンプと外部接続用バンプとがめっき形成されてい
るので、これらを同時に形成することもできるという効
果がある。
【００２５】請求項２の発明は、請求項１の発明におい
て、基板はガラス繊維入りの樹脂基板であって板厚が略
５０μｍ乃至略１００μｍなので、基板がフレキシブル
な基板の性質とリジッドな基板の性質との中間的な性質
を有し、基板がリジッドな基板である場合に比べて、基
板と半導体チップとの熱膨張係数差による応力を小さく
することができ信頼性を高めることができ、また、基板
がフレキシブルな基板である場合に比べて取扱いが容易
になるという効果がある。
て、基板はガラス繊維入りの樹脂基板であって板厚が略
５０μｍ乃至略１００μｍなので、基板がフレキシブル
な基板の性質とリジッドな基板の性質との中間的な性質
を有し、基板がリジッドな基板である場合に比べて、基
板と半導体チップとの熱膨張係数差による応力を小さく
することができ信頼性を高めることができ、また、基板
がフレキシブルな基板である場合に比べて取扱いが容易
になるという効果がある。
【００２６】請求項３の発明は、請求項１又は請求項２
の発明において、チップ用バンプの曲率半径を、半導体
チップの電極へのボンディングに利用されるボールバン
プと略同等の曲率半径としたので、チップ用バンプと半
導体チップの電極との接合部の信頼性を高めることがで
きるという効果がある。請求項４の発明は、請求項１又
は請求項２の発明において、チップ用バンプの表面は複
数の凹凸が形成されているので、チップ用バンプと半導
体チップの電極との接合部の信頼性を請求項３の発明よ
りも更に高めることができるという効果がある。
の発明において、チップ用バンプの曲率半径を、半導体
チップの電極へのボンディングに利用されるボールバン
プと略同等の曲率半径としたので、チップ用バンプと半
導体チップの電極との接合部の信頼性を高めることがで
きるという効果がある。請求項４の発明は、請求項１又
は請求項２の発明において、チップ用バンプの表面は複
数の凹凸が形成されているので、チップ用バンプと半導
体チップの電極との接合部の信頼性を請求項３の発明よ
りも更に高めることができるという効果がある。
【００２７】請求項５の発明は、請求項１乃至請求項４
の発明において、基板は、チップ用バンプの近傍に熱応
力を緩和するためのスリットが形成されているので、基
板と半導体チップとの熱膨張係数差によりチップ用バン
プの接続部にかかる応力が緩和され、信頼性が向上する
という効果がある。請求項６の発明は、請求項１乃至請
求項５の発明において、基板と半導体チップとの熱膨張
係数差による応力を緩和するための樹脂を注入する注入
孔が基板の略中央に形成されているので、応力を緩和す
るための樹脂にボイドが発生するのを抑制することがで
き、信頼性が向上するという効果がある。
の発明において、基板は、チップ用バンプの近傍に熱応
力を緩和するためのスリットが形成されているので、基
板と半導体チップとの熱膨張係数差によりチップ用バン
プの接続部にかかる応力が緩和され、信頼性が向上する
という効果がある。請求項６の発明は、請求項１乃至請
求項５の発明において、基板と半導体チップとの熱膨張
係数差による応力を緩和するための樹脂を注入する注入
孔が基板の略中央に形成されているので、応力を緩和す
るための樹脂にボイドが発生するのを抑制することがで
き、信頼性が向上するという効果がある。
【００２８】請求項７の発明は、請求項１乃至請求項５
の発明において、基材の表面にＢステージの熱硬化性樹
脂が設けられているので、基板と半導体チップとの熱膨
張係数差による応力を緩和するための樹脂を注入する工
程が不要となり、製造が容易になるという効果がある。
の発明において、基材の表面にＢステージの熱硬化性樹
脂が設けられているので、基板と半導体チップとの熱膨
張係数差による応力を緩和するための樹脂を注入する工
程が不要となり、製造が容易になるという効果がある。
【図１】実施形態を示す断面図である。
【図２】同上を示し、（ａ）は平面図、（ｂ）は裏面図
である。
である。
【図３】同上の製造工程の説明図である。
【図４】同上に用いる基板の説明図である。
【図５】図上の要部説明図である。
【図６】ボールバンプの説明図である。
【図７】実施形態２を示し、製造工程の説明図である。
【図８】実施形態３を示す裏面図である。
【図９】実施形態４を示す裏面図である。
【図１０】同上の断面図である。
【図１１】実施形態５を示す概略構成図である。
【図１２】従来例を示す概略構成図である。
【図１３】他の従来例を示す概略構成図である。
１０ 基板 １１ 基材 １２ 導体 ２０ 絶縁層 ３１ チップ用バンプ ３２ 外部接続用バンプ
Claims (7)
- 【請求項１】 半導体チップのチップサイズと略同じサ
イズあるいはわずかに大きい実装用の基板と、基板の基
材側にめっき形成され半導体チップの電極に接続される
チップ用バンプと、基板の導体側にめっき形成され外部
に接続される外部接続用バンプとを備えて成ることを特
徴とする半導体パッケージ。 - 【請求項２】 基板はガラス繊維入りの樹脂基板であっ
て板厚が略５０μｍ乃至略１００μｍであることを特徴
とする請求項１記載の半導体パッケージ。 - 【請求項３】 チップ用バンプの曲率半径を、半導体チ
ップの電極へのボンディングに利用されるボールバンプ
と略同等の曲率半径としたことを特徴とする請求項１又
は請求項２記載の半導体パッケージ。 - 【請求項４】 チップ用バンプの表面は複数の凹凸が形
成されて成ることを特徴とする請求項１又は請求項２記
載の半導体パッケージ。 - 【請求項５】 基板は、チップ用バンプの近傍に熱応力
を緩和するためのスリットが形成されて成ることを特徴
とする請求項１乃至請求項４記載の半導体パッケージ。 - 【請求項６】 基板と半導体チップとの熱膨張係数差に
よる応力を緩和するための樹脂を注入する注入孔が基板
の略中央に形成されて成ることを特徴とする請求項１乃
至請求項５記載の半導体パッケージ。 - 【請求項７】 基材の表面にＢステージの熱硬化性樹脂
が設けられて成ることを特徴とする請求項１乃至請求項
５記載の半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9294737A JPH11135672A (ja) | 1997-10-28 | 1997-10-28 | 半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9294737A JPH11135672A (ja) | 1997-10-28 | 1997-10-28 | 半導体パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11135672A true JPH11135672A (ja) | 1999-05-21 |
Family
ID=17811659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9294737A Pending JPH11135672A (ja) | 1997-10-28 | 1997-10-28 | 半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11135672A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002069401A1 (fr) * | 2001-02-28 | 2002-09-06 | Sony Corporation | Appareil semi-conducteur, procede de fabrication et appareil electronique |
| JP2007306027A (ja) * | 2007-07-23 | 2007-11-22 | Ibiden Co Ltd | 半導体チップ |
-
1997
- 1997-10-28 JP JP9294737A patent/JPH11135672A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002069401A1 (fr) * | 2001-02-28 | 2002-09-06 | Sony Corporation | Appareil semi-conducteur, procede de fabrication et appareil electronique |
| JP2002261190A (ja) * | 2001-02-28 | 2002-09-13 | Sony Corp | 半導体装置、その製造方法及び電子機器 |
| US6794739B2 (en) | 2001-02-28 | 2004-09-21 | Sony Corporation | Semiconductor device, process for production thereof, and electronic equipment |
| KR100924510B1 (ko) * | 2001-02-28 | 2009-11-02 | 소니 가부시끼 가이샤 | 반도체장치, 그 제조방법 및 전자기기 |
| JP2007306027A (ja) * | 2007-07-23 | 2007-11-22 | Ibiden Co Ltd | 半導体チップ |
| JP4679553B2 (ja) * | 2007-07-23 | 2011-04-27 | イビデン株式会社 | 半導体チップ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6214642B1 (en) | Area array stud bump flip chip device and assembly process | |
| JP4551255B2 (ja) | 半導体装置 | |
| JP2825083B2 (ja) | 半導体素子の実装構造 | |
| US20020030261A1 (en) | Multi-flip-chip semiconductor assembly | |
| JP2002261190A (ja) | 半導体装置、その製造方法及び電子機器 | |
| JP2002026072A (ja) | 半導体装置の製造方法 | |
| US7221058B2 (en) | Substrate for mounting semiconductor chip, mounting structure of semiconductor chip, and mounting method of semiconductor chip | |
| JPH09199635A (ja) | 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ | |
| JP2004303861A (ja) | 半導体装置およびその製造方法 | |
| JP2002359323A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JP2006179570A (ja) | 半導体装置の製造方法 | |
| JP2626621B2 (ja) | 半導体装置の製造方法 | |
| JP3116926B2 (ja) | パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法 | |
| JP4085572B2 (ja) | 半導体装置及びその製造方法 | |
| JP2001127242A (ja) | 半導体チップ、マルチチップパッケージ、半導体装置、並びに電子機器、およびそれらの製造方法 | |
| JP4479582B2 (ja) | 電子部品実装体の製造方法 | |
| JP4035949B2 (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
| JP4708090B2 (ja) | 半導体装置およびその製造方法 | |
| JP2002026071A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH11135672A (ja) | 半導体パッケージ | |
| JP4030220B2 (ja) | 半導体チップの実装構造 | |
| JP2004247621A (ja) | 半導体装置およびその製造方法 | |
| JP4342577B2 (ja) | 半導体チップの実装構造 | |
| JP2000299399A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020604 |