JPH06275675A - Tabパッケージとその接続方法 - Google Patents

Tabパッケージとその接続方法

Info

Publication number
JPH06275675A
JPH06275675A JP5059932A JP5993293A JPH06275675A JP H06275675 A JPH06275675 A JP H06275675A JP 5059932 A JP5059932 A JP 5059932A JP 5993293 A JP5993293 A JP 5993293A JP H06275675 A JPH06275675 A JP H06275675A
Authority
JP
Japan
Prior art keywords
resin film
tab package
wiring board
resin
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5059932A
Other languages
English (en)
Other versions
JP3012753B2 (ja
Inventor
Takashi Otsuka
隆 大塚
Yoshiteru Mino
吉輝 三野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP5059932A priority Critical patent/JP3012753B2/ja
Publication of JPH06275675A publication Critical patent/JPH06275675A/ja
Application granted granted Critical
Publication of JP3012753B2 publication Critical patent/JP3012753B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 多ピンおよびマルチチップに対応した高実装
効率TABパッケージとその接続方法を提供する。 【構成】 インナーリード3と配線層4と電極6を形成
した第1の樹脂フィルム5と、電極部分に開口部8を有
した第2の樹脂フィルム7を接着し、第1の樹脂フィル
ム5を屈曲させ、第1の樹脂フィルム同士を接着剤9で
接着したTABパッケージである。 【効果】 多ピンICあるいはマルチチップに対応した
高実装効率のTABパッケージが得られる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はICチップを配線基板に
実装するTABパッケージ構造とその接続方法に関する
ものである。
【0002】
【従来の技術】近年、半導体ICは高速化、多ピン化の
傾向があり、TABによる実装も一般的に行われてきて
いる。以下図面を参照しながら従来のTABによるIC
チップの実装について説明する。図5(a),(b)は従来の
TABパッケージの断面図及び上面図である。図5にお
いて20はICチップ、21はインナーリード、22は
アウターリード、23は樹脂フィルム、24はバンプ、
25は配線であり、以上から従来のTABパッケージは
構成される。
【0003】以下に図5を用いて、従来のTABパッケ
ージのパッケージング方法を説明する。従来のTABの
パッケージング化は、インナーリード21上に形成した
バンプ24とICチップ20を接続し、アウターリード
22部の樹脂フィルム23をエッチングにより切取る。
そして、配線基板15への実装は、アウターリード22
部を特殊な治具で、基板に圧接し、はんだ16により実
装していた。
【0004】以上のように従来例では、インナーリード
21にバンプ24を転写し、ICチップ20上の電極と
接続した後、放射上に伸びた先端部でアウターリードボ
ンディングしていた。
【0005】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、ICチップ20が多ピンになった場合
や、マルチチップ実装する場合、アウタリードの間隔L
が配線基板15の配線形成限界以下にすることができな
いため、TABパッケージの大きさが大きくなり、実装
効率が上がらないという問題点を有していた。またTA
Bパッケージ内の配線部分は、特性インピーダンスが制
御できないため、伝送特性上、配線が長くなると反射な
どの高速信号の伝送には不都合なことが生じていた。さ
らに、高集積のICチップのように、大量の発熱を伴う
ICチップを実装する場合、ICチップに直接放熱フィ
ンを取り付ける等放熱経路の確保が問題となっていた。
【0006】また、TABパッケージのアウターリード
の配線基板への接続は、熱圧着やはんだにより行うが、
アウターリードのばらつきを抑え、正確な位置ぎめが必
要となるため、TABパッケージの接続専用の特別な治
具や装置を必要としていた。
【0007】本発明は、上記の従来の課題を解決するも
ので、多ピンおよびマルチチップ化においても実装効率
を高めることができ、高速信号の伝送が可能であり、さ
らに放熱経路の確保が容易なTABパッケージを提供
し、特別な装置を必要としない接続方法を提供するもの
である。
【0008】
【課題を解決するための手段】上記目的を解決するため
に本発明のTABパッケージは、インナーリードと配線
基板に接続する電極、前記インナーリードと前記電極を
電気的に接続する配線層を有した第1の樹脂フィルム
と、この第1の樹脂フィルムの電極部分に開口部を有し
た第2の樹脂フィルムとを有し、前記第1の樹脂フィル
ムを屈曲した構造を有している。
【0009】また本発明のTABパッケージの接続方法
は、第1の樹脂フィルム上に光硬化性樹脂あるいは熱硬
化性樹脂を塗布し、仮圧着後硬化させる接続方法をと
る。
【0010】
【作用】上記構成によって、ICチップ部分の下部に配
線基板に接続する電極が構成される構造となり、実装効
率が向上する。
【0011】また、第1の樹脂フィルム上の配線層、電
極が形成された面と反対面に金属層を構成し、電源ある
いはグランドと電気的に接続された構造をとることによ
り、配線層の特性インピーダンスが制御され、信号の反
射を抑えることが可能となり、ノイズの低減が図れ、高
速信号の伝送が可能となる。
【0012】さらに、金属板を挟み込んだ構成も容易に
実現できるため、ICチップからの放熱経路が確保さ
れ、ヒートシンク等の放熱部品の取り付けが容易にな
る。特に、ICチップをフェイスアップでインナーリー
ドと接続した場合、ICチップと金属板が直接加圧され
た状態で接触し、TABパッケージ外でヒートシンクと
接続するため、ICチップの放熱量に充分対応した放熱
経路を確保することができる。
【0013】配線基板端子への接続は、電極あるいは配
線基板端子上の導電性バンプが電極および配線基板端子
に接触した状態に加圧し、第1の樹脂フィルム上の光硬
化性樹脂あるいは熱硬化が配線基板と接触した状態にし
た後、光硬化性樹脂あるいは熱硬化性樹脂を重合させ、
その時のこれらの樹脂の収縮により、第1の樹脂フィル
ムが弾性変形する圧力により導電性バンプが電極、配線
基板端子両方に接触し、電気的に接合される。この接続
方法をとることにより、TABパッケージ上の最低2点
の比較的精度が要求されない位置ぎめと簡単な加圧治具
のみで、高精度の接続が実現できる。
【0014】
【実施例】
(実施例1)以下本発明の一実施例について、図面を参
照しながら説明する。
【0015】図1(a),(b),(c)は各々本発明の第1の実
施例におけるTABパッケージの折曲げ前の断面図、上
面図及び折曲げ後の断面図である。
【0016】図1のように本発明のTABパッケージは
構成され、1はICチップ、2はICチップ接続バン
プ、3はインナーリード、4は配線層、5は第1の樹脂
フィルム、6は電極、7は第2の樹脂フィルム、8は開
口部、9は接着剤である。
【0017】本発明のTABパッケージの製造プロセス
について図1を用いて説明する。まず、第1の樹脂フィ
ルム5上に、通常のTABパッケージ作成時と同様イン
ナーリード3、配線層4を形成する。配線層4の材質は
様々なものが使用されるが、銅が代表的であり、第1の
樹脂フィルム5の材質も様々なものがあるが一般のTA
Bパッケージに用いられるポリイミド等が使用される。
【0018】通常のプロセスでは、配線基板の接続に使
用するアウターリード部と、フィルム上にテストおよび
バーンイン用端子が形成されるが、本発明では、配線層
4は配線基板に接続するための電極6に接続するよう形
成する。電極6はバーンインおよびテストに使用され
る。このインナーリード3および配線層4および電極6
が形成された第1の樹脂フィルム5の通常のTABパッ
ケージの場合と同様、インナーリード3にICチップ接
続バンプ2を形成し、ICチップ1を接続する。この状
態で通常のTABパッケージと同様バーンイン、テスト
を行うことが可能である。
【0019】次に、第1の樹脂フィルム5上の電極6の
配置と同様の配置の開口部8を金型によるパンチングあ
るいはエッチングにより形成した第2の樹脂フィルム7
を用意する。第2の樹脂フィルム7の材質は、通常のT
ABパッケージに用いられるものである必要はなく、配
線層4の外部との絶縁層の役割を果たせばよく、開口部
8の形成が容易であれば良い。このような構成の第2の
樹脂フィルム7は第1の樹脂フィルム5の電極6上に接
着する。この接着は、接着剤あるいは熱圧着により行
う。
【0020】その後、第1の樹脂フィルム5の配線層4
を形成した面の裏面側に接着剤9を塗布し、図1(c)に
示すように第1の樹脂フィルム5を屈曲させ接着する。
この接着剤は、ICチップ1とインナーリードボンディ
ング部を封止する役割も果たし、ICチップ1とインナ
ーリード3との接続信頼性を確保する。第2の樹脂フィ
ルム7の大きさは、第1の樹脂フィルム5を屈曲させ、
配線基板と接触する面の大きさがあれば充分である。
【0021】このように本実施例におけるTABパッケ
ージは、配線層4とICチップ1を接続するインナーリ
ード3の下部に電極6がある構造を簡単にとることがで
き、簡単なプロセスで、多ピンIC、マルチチップでも
高密度実装が可能となる。
【0022】第1の実施例における効果を従来例との比
較により(表1)に示す。(表1)において、電極6の
配置を50MIL格子のグリッドアレイ状に配置した場合
である。チップサイズは(数1)を用いて導出した。ま
た実装領域を正方形と仮定し、従来例の実装領域の一辺
はアウターリードピッチを0.3mm、実装領域を各辺
6mmのスペースとして導出した。(表1)よりチップ
I/O数が多くなればなるほど、従来のTABパッケー
ジを用いた場合に較べ、大きな効果が得られる。
【0023】
【表1】
【0024】
【数1】 なお、本実施例では、第1の樹脂フィルム5を屈曲させ
るが、屈曲点での配線層4の断線等が考えられるが、予
め第1の樹脂フィルム5の屈曲する部分にスリットを設
けるか、屈曲部の配線厚みを部分的に増すか、あるいは
両方の対応により信頼性を向上させることができる。
【0025】また、本発明のTABパッケージの封止
は、ICチップあるいはTABパッケージ全体で行い、
従来のTABパッケージと同じである。さらに本発明の
TABパッケージの配線基板への実装は、通常のSMT
部品の実装と同様に可能である。
【0026】なお、本実施例において、接着剤9を塗布
したが、樹脂シートによりねつ圧着しても良い。この場
合接着剤の塗布と比較して、容易に接着層の厚さが制御
できる。また第2の樹脂フィルム7を用いたが、樹脂の
塗布でもよい。この場合、新たな第2の樹脂フィルム7
を製造する必要がなくなる。
【0027】(実施例2)図2(a),(b)は第2の実施例
におけるTABパッケージの折り曲げ前の断面図と折り
曲げ後の側断面図である。本実施例が実施例1と異なる
点は、配線層4および電極6の裏面に導体層11が形成
されており、導体層11は配線層4の電源あるいはグラ
ンドとスルーホール10により電気的に接続されている
点である。この場合の導体層11の大きさは、配線層
4、インナーリード3の下部に存在している大きさであ
れば充分である。このように導体層11を設けることに
より、配線層4の特性インピーダンスが決まる。特性イ
ンピーダンス値は、配線層4と導体層11の間に設けら
れた第1の樹脂フィルム5の比誘電率と、その厚みによ
り決定される。
【0028】以上のようなTABパッケージ構造とする
ことにより、従来のTABパッケージでは、配線層やイ
ンナーリード部の特性インピーダンスが不安定であった
が、本実施例におけるTABパッケージでは、特性イン
ピーダンス値を任意に設定することが可能となり、伝送
信号の反射が抑えられ、高速信号の高品位伝送が可能と
なる。
【0029】(実施例3)図3(a),(b)は第3の実施例
におけるTABパッケージの折り曲げ前の断面図と折り
曲げ後の側断面図である。本実施例が実施例1と異なる
点は、屈曲させた樹脂フィルム15間に金属板12が挟
み込まれ、第1の樹脂フィルム5外にはみ出した構造を
有している点である。
【0030】金属板12を挟み込むことにより、ヒート
シンクやヒートパイプ等の放熱部品13を容易に取り付
けることができる。図3に示すようにICチップ1をフ
ェイスアップに接続することにより、より放熱効果を高
めることができる。この放熱効果は、従来のTABの場
合、ICチップ1に放熱部品を直接取り付けるしか方法
が無いため、ICチップ1の発熱量によっては、TAB
パッケージ化が不可能なものも存在したが、本実施例で
は、放熱経路が充分に確保でき、放熱部品に制限がなく
なり、かなりの発熱量をもつICチップ1のTABパッ
ケージ化が可能になる。
【0031】(実施例4)図4は第4の実施例における
TABパッケージの配線基板への接続図である。本実施
例が実施例1と異なる点は、第2の樹脂フィルム7の代
わりに光硬化性樹脂14を塗布して用いた点と、電極6
上あるいは配線基板15上の配線基板接続端子16上に
導電性バンプ17を形成した点にある。
【0032】このような構成をとるTABパッケージの
配線基板15への接続方法を以下に説明する。
【0033】光硬化性樹脂14が塗布されたTABパッ
ケージを、加圧治具18により、配線基板15へ仮接続
する。このとき、第1の樹脂フィルム5は、配線層4、
電極6が形成されているため、第1の樹脂フィルム5の
みより高い弾性率をもつ。そこで、加圧治具18により
第1の樹脂フィルム5を導電性バンプ17が電極6と配
線基板端子16に充分接触する圧力で加圧し、固定す
る。加圧治具18は特殊なものは必要とせず、TABパ
ッケージを固定、加圧するだけでよく、加圧力もさほど
必要でない。また導電性バンプ17の材質は、加圧治具
18により弾性変形あるいは塑性変形してもどちらでも
よく、導電性の金属あるいは樹脂等いずれでもよい。ま
た、高弾性率金属を用いた場合でも、導電性バンプ17
が電極6と配線基板端子16との接触に要する力は大き
くないため、電極6と配線基板端子16に悪影響を及ぼ
すことはない。
【0034】そして、導電性バンプ17が電極6と配線
基板端子16に接触している範囲で、光を照射し、光硬
化性樹脂14を硬化させる。光硬化性樹脂14を硬化さ
せることにより、光硬化性樹脂14は硬化に伴い収縮
し、第1の樹脂フィルム5を弾性変形させながら、配線
基板15と第1の樹脂フィルム5は接着し、導電性バン
プは電極6と配線基板端子16に加圧された状態とな
り、電気的、機械的接続が可能となる。
【0035】以上の接続方法をとることにより、はんだ
を用いた接続のように加熱、洗浄という工程が不要とな
るとともに、従来のTABパッケージの接続で必要であ
った、高精度位置ぎめ装置、接続治具が不必要となり、
大量生産にも迅速に対応できる。また、微細接続も簡単
に実現できる。さらにTABパッケージと配線基板への
接続部分が封止された構造になるため、接続信頼性は大
幅に向上する。
【0036】また本実施例において光硬化性樹脂14の
代わりに熱硬化性樹脂を用いることも可能である。この
場合光照射しにくい部分への接続も熱により行うことが
できる。また本実施例における接続方法は、パッド状電
極を有する樹脂フィルムの接続に有効である。
【0037】
【発明の効果】以上のように本発明は、配線および基板
に接続する電極を第1の樹脂フィルム上に形成し、電極
部分に開口部を有する第2の樹脂フィルムと第1の樹脂
フィルムを接着し、第1の樹脂フィルムを折り曲げ、接
着し、電極がICチップの下部になるように構成された
TABパッケージとすることにより、多ピンICチップ
やマルチチップのTAB実装においても実装効率が向上
する。
【0038】さらに、第1のフィルムに電源あるいはグ
ランドと電気的に接続された導体層あるいは金属板を挟
み込む構成をとることにより、配線の伝送特性の向上
と、放熱特性に優れたTABパッケージが実現できるも
のである。
【0039】また、光硬化性樹脂あるいは熱硬化性樹脂
により、配線基板とTABパッケージを接着し接続する
方法をとることにより、従来のTABパッケージの実装
に必要だった特別な装置を必要とせず、クリーンでかつ
微細ピッチの高信頼性接続が実現できるものである。
【図面の簡単な説明】
【図1】本発明の第1の実施例におけるTABパッケー
ジの断面図及び上面図
【図2】本発明の第2の実施例におけるTABパッケー
ジの断面図及び上面図
【図3】本発明の第3の実施例におけるTABパッケー
ジの断面図及び上面図
【図4】本発明の第4の実施例におけるTABパッケー
ジの配線基板への接続図
【図5】従来のTABパッケージの断面図
【符号の説明】
1 ICチップ 2 ICチップ接続バンプ 3 インナーリード 4 配線層 5 第1の樹脂フィルム 6 電極 7 第2の樹脂フィルム 8 開口部 9 接着剤

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】ICチップと接続するためのインナーリー
    ドと配線層と、配線基板に接続される電極が同一面上に
    形成された可とう性を有する第1の樹脂フィルムと、 この第1の樹脂フィルムの電極位置と同位置に開口部を
    有した第2の樹脂フィルムとを有し、前記第1の樹脂フ
    ィルムを屈曲した構造を特徴とするTABパッケージ。
  2. 【請求項2】請求項1記載の第1の樹脂フィルムの配線
    層と電極が形成された裏面に導体層が形成され、配線層
    の電源あるいはグランドと前記導体層が電気的に接続さ
    れたことを特徴とするTABパッケージ。
  3. 【請求項3】請求項1記載の第1の樹脂フィルム上の配
    線層の電源あるいはグランドと電気的に接続された金属
    板を介して第1の樹脂フィルム同士が接着され、前記金
    属板が第1の樹脂フィルム外にはみ出した構造を特徴と
    するTABパッケージ。
  4. 【請求項4】樹脂フィルム上の電極、あるいは配線基板
    端子上に導電性バンプを形成するステップと、 この第1の樹脂フィルム上に光硬化樹脂を塗布するステ
    ップと、 加圧治具により前記導電性バンプが前記電極および配線
    基板端子に接触する範囲で加圧し、前記導電性バンプを
    配線基板に仮接続するステップと、 その後光照射により樹脂フィルムと配線基板を接着し、
    前記導電性バンプと配線基板端子とが接続するステップ
    とを備えたTABパッケージの接続方法。
  5. 【請求項5】請求項4記載の光硬化性樹脂が熱硬化性樹
    脂であり、加圧治具による仮接続後、熱により硬化させ
    ることにより配線基板端子と接続するTABパッケージ
    接続方法。
JP5059932A 1993-03-19 1993-03-19 Tabパッケージとその接続方法 Expired - Fee Related JP3012753B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5059932A JP3012753B2 (ja) 1993-03-19 1993-03-19 Tabパッケージとその接続方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5059932A JP3012753B2 (ja) 1993-03-19 1993-03-19 Tabパッケージとその接続方法

Publications (2)

Publication Number Publication Date
JPH06275675A true JPH06275675A (ja) 1994-09-30
JP3012753B2 JP3012753B2 (ja) 2000-02-28

Family

ID=13127401

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5059932A Expired - Fee Related JP3012753B2 (ja) 1993-03-19 1993-03-19 Tabパッケージとその接続方法

Country Status (1)

Country Link
JP (1) JP3012753B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100470144B1 (ko) * 1997-08-12 2005-05-27 삼성전자주식회사 테이프회로기판및이를사용한칩크기의반도체칩패키지
US7335970B2 (en) 1996-12-03 2008-02-26 Oki Electric Industry Co., Ltd. Semiconductor device having a chip-size package
CN107492525A (zh) * 2016-06-10 2017-12-19 三星显示有限公司 膜上芯片封装及包括该膜上芯片封装的显示装置
CN112968109A (zh) * 2020-11-27 2021-06-15 重庆康佳光电技术研究院有限公司 一种驱动背板及其制作方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7335970B2 (en) 1996-12-03 2008-02-26 Oki Electric Industry Co., Ltd. Semiconductor device having a chip-size package
US8154124B2 (en) 1996-12-03 2012-04-10 Oki Electric Industry Co., Ltd. Semiconductor device having a chip-size package
KR100470144B1 (ko) * 1997-08-12 2005-05-27 삼성전자주식회사 테이프회로기판및이를사용한칩크기의반도체칩패키지
CN107492525A (zh) * 2016-06-10 2017-12-19 三星显示有限公司 膜上芯片封装及包括该膜上芯片封装的显示装置
KR20170140481A (ko) * 2016-06-10 2017-12-21 삼성디스플레이 주식회사 칩 온 필름 패키지 및 이를 포함하는 표시 장치
CN112968109A (zh) * 2020-11-27 2021-06-15 重庆康佳光电技术研究院有限公司 一种驱动背板及其制作方法

Also Published As

Publication number Publication date
JP3012753B2 (ja) 2000-02-28

Similar Documents

Publication Publication Date Title
KR100274333B1 (ko) 도체층부착 이방성 도전시트 및 이를 사용한 배선기판
KR100522223B1 (ko) 반도체장치및그제조방법
US7871865B2 (en) Stress free package and laminate-based isolator package
US7875499B2 (en) Method of manufacturing a stacked semiconductor apparatus
JP3526788B2 (ja) 半導体装置の製造方法
KR100352865B1 (ko) 반도체 장치 및 그 제조방법
JP3502776B2 (ja) バンプ付き金属箔及び回路基板及びこれを用いた半導体装置
KR20020090917A (ko) 반도체 패키지 및 그 제조 방법
KR20060101385A (ko) 반도체 장치 및 그 제조 방법
US6979591B2 (en) Connection of integrated circuits
JP2000277649A (ja) 半導体装置及びその製造方法
US6897088B2 (en) Method for connecting circuit devices
JP3012753B2 (ja) Tabパッケージとその接続方法
KR100533847B1 (ko) 캐리어 테이프를 이용한 적층형 플립 칩 패키지
KR940027134A (ko) 반도체집적회로장치의 제조방법
JPH08330355A (ja) 半導体装置
JP3529507B2 (ja) 半導体装置
JPH08330356A (ja) 導体層付異方性導電シートおよびこれを用いた配線基板
JP3827978B2 (ja) 半導体装置の製造方法
JPH03283646A (ja) 半導体装置
JP2002170848A (ja) 回路基板
JP3337922B2 (ja) 半導体装置及びその製造方法
JP3457547B2 (ja) 半導体装置およびその製造方法ならびにフィルムキャリア
JPH08172142A (ja) 半導体パッケージ及びその製造方法並びに半導体装置
JP3586867B2 (ja) 半導体装置、その製造方法及びその実装方法並びにこれを実装した回路基板

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071210

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081210

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091210

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091210

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101210

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101210

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111210

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees