KR940027134A - 반도체집적회로장치의 제조방법 - Google Patents

반도체집적회로장치의 제조방법 Download PDF

Info

Publication number
KR940027134A
KR940027134A KR1019940009859A KR19940009859A KR940027134A KR 940027134 A KR940027134 A KR 940027134A KR 1019940009859 A KR1019940009859 A KR 1019940009859A KR 19940009859 A KR19940009859 A KR 19940009859A KR 940027134 A KR940027134 A KR 940027134A
Authority
KR
South Korea
Prior art keywords
integrated circuit
circuit device
assembling
semiconductor integrated
metal ball
Prior art date
Application number
KR1019940009859A
Other languages
English (en)
Other versions
KR100379823B1 (ko
Inventor
모또오 스와
히로유끼 다까하시
마사히꼬 니시우마
지요시 가마다
Original Assignee
가나이 쯔또무
가부시끼가이샤 히다찌세이사꾸쇼
스즈끼 진이찌로
히다찌초엘에스아이엔지니어링 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쯔또무, 가부시끼가이샤 히다찌세이사꾸쇼, 스즈끼 진이찌로, 히다찌초엘에스아이엔지니어링 가부시끼가이샤 filed Critical 가나이 쯔또무
Publication of KR940027134A publication Critical patent/KR940027134A/ko
Application granted granted Critical
Publication of KR100379823B1 publication Critical patent/KR100379823B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

반도체집적회로장치의 제조기술에 관한 것으로써, 배선기판상에 반도체칩을 페이스다운본딩하는 실장기술에 있어서 반도체칩과 배선기판의 접속신뢰성을 향상시키기 위해, 반도체칩(2)의 전극패드(15)상에 선단이 뾰족한 선단부(17)를 마련한 Au볼(16)을 형성하고, 배선기판(1)의 전극(5)상에 접합합 Au볼을 평판화해서 Au랜드(14)를 형성하고, Au볼(16) 및 Au랜드(14)의 각각을 가열해서 연화시킨후 양자를 열압착에 의해 접합하고, Au볼(16)의 선단부(17)를 Au랜드(14)에 매립한다.
이러한 방법을 이용하는 것에 의해, 반도체칩과 배선기판의 접속신뢰성이 향상되고, 접속부의 수명을 향상시킬 수 있으며, 제조코스트의 저감 및 생산성의 향상이 실현된다.

Description

반도체집적회로장치의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 1실시예인 반도체집적회로장치의 주요부를 도시한 개략 단면도.

Claims (36)

  1. 주면에 집적회로 및 여러개의 단자부가 형성된 반도체칩을 준비하는 공정, 주면에 여러개의 전극 및 한쪽끝이 상기 전극과 전기적으로 접속된 여러개의 배선이 형성된 기판을 준비하는 공정, 상기 반도체칩의 단자부의 각각에 제1의 금속볼을 열압착하는 공정, 상기 기판의 전극의 각각에 제2의 금속볼을 열압착한 후 상기 제2의 금속볼의 정점의 높이를 균일하게 하는 것에 의해서 상기 반도체칩을 실장하기 위한 금속전극을 형성하는 공정 및 상기 칩주면에 형성된 각각의 상기 제1의 금속볼에 마련된 뾰족한 선단부를 상기 금속전극의 각각에 매립하는 것에 의해서 전기적으로 접속하는 공정을 포함하며, 상기 제1의 금속볼은 각각 상기 단자부에서 멀어지는 방향으로 연장하도록 뾰족한 선단부를 갖는 반도체집적회로장치의 조립방법.
  2. 제1항에 있어서, 상기 가판상에 형성된 여러개의 전극을 둘러싸고, 반도체칩이 실장되기 위한 캐비티를 제공하는 정사각형상의 틀체가 상기 기판에 부착되어 있는 반도체집적회로장치의 조립방법.
  3. 제2항에 있어서, 사각형상의 봉함부재를 상기 틀체에 부착하는 것에 의해서 상기 반도체칩을 상기 캐비티내에 기밀하게 봉하여 막는 공정을 또 포함하는 반도체집적회로장치의 조립방법.
  4. 제1항에 있어서, 상기 기판의 바깥둘레부에 상기 배선의 다른쪽 끝에 전기적으로 접속된 여러개의 리드가 부착되어 있는 반도체집적회로장치의 조립방법.
  5. 제1항에 있어서, 상기 제1 및 제2의 금속볼을 형성하기 위한 열압착은 동일한 열압착장치를 사용해서 실행하는 반도체집적회로장치의 조립방법.
  6. 제5항에 있어서, 상기 열압착장치는 볼본딩장치인 반도체집적회로장치의 조립방법.
  7. 제1항에 있어서, 상기 금속볼은 각각 Au범프인 반도체집적회로장치의 조립방법.
  8. 제1항에 있어서, 상기 제1의 금속볼을 접합한 후 상기 제1의 금속볼의 뾰족한 선단부의 높이를 균일하게 하는 반도체집적회로장치의 조립방법.
  9. 제1항에 있어서, 상기 제1의 금속볼과 상기 제2의 금속볼의 매립접속은 가열에 의해서 실행하는 반도체집적회로장치의 조립방법.
  10. 제1항에 있어서, 상기 제1의 금속볼과 상기 제2의 금속볼의 매립접속은 초음파를 인가하는 것에 의해 실행하는 반도체집적회로장치의 조립방법.
  11. 제1항에 있어서, 상기 제1의 금속볼과 상기 제2의 금속볼의 매립접속은 가열 및 초음파를 인가하는 것에 의해 실행하는 반도체집적회로장치의 조립방법.
  12. 제1항에 있어서, 상기 제2의 금속볼의 정점의 높이를 균일하게 하는 공정에 있어서, 상기 반도체칩과 동일한 평탄도를 갖는 다른 반도체칩에 의해서 균일하게 하는 반도체집적회로장치의 조립방법.
  13. 제8항에 있어서, 상기 제1의 금속볼의 선단부의 높이를 균일하게 하는 공정에 있어서, 상기 반도체칩과 동일한 평탄도를 갖는 다른 반도체칩에 의해서 균일하게 하는 반도체집적회로장치의 조립방법.
  14. 제1항에 있어서, 상기 제1의 금속볼은 적어도 2개 이상의 금속볼을 적층해서 이루어지는 반도체집적회로장치의 조립방법.
  15. 제14항에 있어서, 상기 기판상에 형성된 여러개의 전극을 둘러싸고, 반도체칩이 실장되기 위한 캐비티를 제공하는 정사각형상의 틀체가 상기 기판에 부착되어 있는 반도체집적회로장치의 조립방법.
  16. 제15항에 있어서, 사각형상의 봉함부재를 상기 틀체에 부착하는 것에 의해서 상기 반도체칩을 상기 캐비티내에 기밀하게 봉하여 막는 공정을 또 포함하는 반도체집적회로장치의 조립방법.
  17. 제1항에 있어서, 상기 제1의 금속볼은 적어도 2개 이상의 금속볼을 적층해서 이루어지는 반도체집적회로장치의 조립방법.
  18. 제17항에 있어서, 상기 기판상에 형성된 여러개의 전극을 둘러싸고, 반도체칩이 실장되기 위한 캐비티를 제공하는 정사각형상의 틀체가 상기 기판에 부착되어 있는 반도체집적회로장치의 조립방법.
  19. 제18항에 있어서, 사각형상의 봉함부재를 상기 틀체에 부착하는 것에 의해서 상기 반도체칩을 상기 캐비티내에 기밀하게 봉하여 막는 공정을 또 포함하는 반도체집적회로장치의 조립방법.
  20. 제1항에 있어서, 상기 제1 및 제2의 금속볼은 각각이 적어도 2개 이상의 금속볼을 적층해서 이루어지는 반도체집적회로장치의 조립방법.
  21. 제20항에 있어서, 상기 기판상에 형성된 여러개의 전극을 둘러싸고, 반도체칩이 실장되기 위한 캐비티를 제공하는 정사각형상의 틀체가 상기 기판에 부착되어 있는 반도체집적회로장치의 조립방법.
  22. 제21항에 있어서, 사각형상의 봉함부재를 상기 틀체에 부착하는 것에 의해서 상기 반도체칩을 상기 캐비티내에 기밀하게 봉하여 막는 공정을 또 포함하는 반도체집적회로장치의 조립방법.
  23. 제1항에 있어서, 상기 반도체칩상의 제1의 금속볼은 그 금속볼을 구성하는 금속체의 재결정온도보다도 낮은 온도로 가열시켜 연화시킨후에 상기 금속전극에 매립접속하는 반도체집적회로장치의 조립방법.
  24. 제1항에 있어서, 상기 기판상의 제2의 금속볼은 그 금속볼을 구성하는 금속의 재결정온도보다도 높은 온도를 가열시켜 연화시킨후에 상기 제1의 금속볼과 접속하는 반도체집적회로장치의 조립방법.
  25. 주면에 집적회로 및 여러개의 단자부가 형성된 반도체칩을 준비하는 공정, 주면에 여러개의 도전성막으로 이루어지는 전극 및 한쪽끝이 상기 전극과 전기적으로 접속된 여러개의 배선이 형성된 기판을 준비하는 공정, 상기 반도체칩의 단자부의 각각에 제1의 금속볼을 열압착하는 공정 및 상기 칩주면에 형성된 각각의 상기 제1의 금속볼에 마련된 뾰족한 선단부들 상기 도전성막으로 이루어지는 전극의 각각에 매립하는 것에 의해서 전기적으로 접속하는 공정을 포함하며, 상기 제1의 금속볼은 각각 상기 단자부에서 멀어지는 방향으로 연장하도록 뾰족한 선단부를 갖는 반도체집적회로장치의 조립방법.
  26. 제25항에 있어서, 상기 기판상에 형성된 여러개의 전극을 둘러싸고, 반도체칩이 실장되기 위한 캐비티를 제공하는 정사각형상의 틀체가 상기 기판에 부착되어 있는 반도체집적회로장치의 조립방법.
  27. 제26항에 있어서, 사각형상의 봉함부재를 상기 틀체에 부착하는 것에 의해서 상기 반도체칩을 상기 캐비티내에 기밀하게 봉하여 막는 공정을 또 포함하는 반도체집적회로장치의 조립방법.
  28. 제25항에 있어서, 상기 기판의 바깥둘레부에 상기 배선이 다른쪽 끝에 전기적으로 접속된 여러개의 리드가 부착되어 있는 반도체집적회로장치의 조립방법.
  29. 제25항에 있어서, 상기 제1의 금속볼을 형성하기 위한 열압착장치는 볼본딩장치인 반도체집적회로장치의 조립방법.
  30. 제25항에 있어서, 상기 금속볼은 각각 Au범프인 반도체집적회로장치의 조립방법.
  31. 제25항에 있어서, 상기 제1의 금속볼을 접합한 후 상기 제1의 금속볼의 뾰족한 선단부의 높이를 균일하게 하는 반도체집적회로장치의 조립방법.
  32. 제31항에 있어서, 상기 제1의 금속볼의 선단부의 높이를 균일하게 하는 공정에 있어서, 상기 반도체칩과 동일한 평탄도를 갖는 다른 반도체칩에 의해서 균일하게 하는 반도체집적회로장치의 조립방법.
  33. 제25항에 있어서, 상기 제1의 금속볼은 적어도 2개 이상의 금속볼을 적층해서 이루어지는 반도체집적회로장치의 조립방법.
  34. 제33항에 있어서, 상기 기판상에 형성된 여러개의 전극을 둘러싸고, 반도체칩이 실장되기 위한 캐비티를 제공하는 정사각형상의 틀체가 상기 기판에 부착되어 있는 반도체집적회로장치의 조립방법.
  35. 제34항에 있어서, 사각형상의 봉함부재를 상기 틀체에 부착하는 것에 의해서 상기 반도체칩을 상기 캐비티내에 기밀하게 봉하여 막는 공정을 또 포함하는 반도체집적회로장치의 조립방법.
  36. 제25항에 있어서, 상기 반도체칩상의 제1의 금속볼은 그 금속볼을 구성하는 금속의 재결정온도보다도 낮은 온도로 가열시켜 연화시킨후에 상기 도전성막에 매립접속하는 반도체집적회로장치의 조립방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940009859A 1993-05-19 1994-05-06 반도체집적회로장치의제조방법 KR100379823B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-116266 1993-05-19
JP5116266A JPH06333982A (ja) 1993-05-19 1993-05-19 半導体集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
KR940027134A true KR940027134A (ko) 1994-12-10
KR100379823B1 KR100379823B1 (ko) 2003-06-02

Family

ID=14682838

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940009859A KR100379823B1 (ko) 1993-05-19 1994-05-06 반도체집적회로장치의제조방법

Country Status (3)

Country Link
JP (1) JPH06333982A (ko)
KR (1) KR100379823B1 (ko)
TW (1) TW259894B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH118270A (ja) * 1997-06-16 1999-01-12 Tokai Rika Co Ltd 半導体チップの搭載方法、チップオンチップ構造体の製造方法及びチップオンボード構造体の製造方法
JP3994262B2 (ja) 1999-10-04 2007-10-17 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP2002270630A (ja) * 2001-03-13 2002-09-20 Ngk Spark Plug Co Ltd 平坦化装置及びヘッド
CH698718B1 (de) * 2007-01-31 2009-10-15 Oerlikon Assembly Equipment Ag Vorrichtung für die Montage eines Flipchips auf einem Substrat.
JP4641551B2 (ja) * 2008-06-13 2011-03-02 富士通株式会社 半導体装置の製造方法
JP5971987B2 (ja) * 2012-03-02 2016-08-17 新日本無線株式会社 半導体装置の製造方法
JP2013030789A (ja) * 2012-09-10 2013-02-07 Seiko Epson Corp 実装構造体及び実装構造体の製造方法
JP6407102B2 (ja) * 2014-07-30 2018-10-17 太陽誘電株式会社 弾性波デバイス及びその製造方法

Also Published As

Publication number Publication date
KR100379823B1 (ko) 2003-06-02
TW259894B (ko) 1995-10-11
JPH06333982A (ja) 1994-12-02

Similar Documents

Publication Publication Date Title
JP3481444B2 (ja) 半導体装置及びその製造方法
US5561323A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US5773884A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US5717252A (en) Solder-ball connected semiconductor device with a recessed chip mounting area
US6214642B1 (en) Area array stud bump flip chip device and assembly process
US5633533A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US7871865B2 (en) Stress free package and laminate-based isolator package
KR100352865B1 (ko) 반도체 장치 및 그 제조방법
US20010045668A1 (en) Plug structure
JP3509507B2 (ja) バンプ付電子部品の実装構造および実装方法
KR940027134A (ko) 반도체집적회로장치의 제조방법
US6887777B2 (en) Method for connecting an integrated circuit to a substrate and corresponding circuit arrangement
JP3132458B2 (ja) 半導体装置の実装構造及び実装方法
JP3012753B2 (ja) Ｔａｂパッケージとその接続方法
JPS6313337A (ja) 半導体素子の実装方法
JP2817425B2 (ja) 半導体装置の実装方法
EP1317001A1 (en) A semiconductor device
JP3707639B2 (ja) エリアアレイパッケージ型半導体装置の構造
JPS6150394A (ja) 実装体
KR100791575B1 (ko) 테이프캐리어형 반도체 장치
JPH0543485Y2 (ko)
JP2859036B2 (ja) 混成集積回路装置
JPH1022329A (ja) 半導体装置
JPH09306953A (ja) ベアチップが実装された半導体装置及びその製造方法
CN111435653A (zh) 简易型电路板与芯片的封装结构

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E801 Decision on dismissal of amendment
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE AMENDMENT REQUESTED 20011207

Effective date: 20021218

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070328

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee