JP3707639B2 - エリアアレイパッケージ型半導体装置の構造 - Google Patents

エリアアレイパッケージ型半導体装置の構造 Download PDF

Info

Publication number
JP3707639B2
JP3707639B2 JP09357497A JP9357497A JP3707639B2 JP 3707639 B2 JP3707639 B2 JP 3707639B2 JP 09357497 A JP09357497 A JP 09357497A JP 9357497 A JP9357497 A JP 9357497A JP 3707639 B2 JP3707639 B2 JP 3707639B2
Authority
JP
Japan
Prior art keywords
chip
package body
type substrate
semiconductor device
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP09357497A
Other languages
English (en)
Other versions
JPH10284514A (ja
Inventor
忠洋 森藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP09357497A priority Critical patent/JP3707639B2/ja
Publication of JPH10284514A publication Critical patent/JPH10284514A/ja
Application granted granted Critical
Publication of JP3707639B2 publication Critical patent/JP3707639B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、ＩＣチップを、下面に多数個の外部接続用端子電極をマトリックス状に設けたチップ型基板の上面に、当該ＩＣチップにおける多数個の電極パッドが前記チップ型基板の下面における各外部接続用端子電極の各々に電気的に接続するように搭載し、且つ、前記チップ型基板に、ＩＣチップの部分を密封する合成樹脂製のパッケージ体を成形して成るエリアアレイパッケージ型半導体装置の構造に関するものである。
【０００２】
【従来の技術と発明が解決しようとする課題】
従来、この種のエリアアレイパッケージ（ＣＳＰ）型半導体装置は、チップ型基板の上面にＩＣチップをペーストを使用して固着している。
この固着に際して使用した前記ペーストは、前記チップ型基板の上面に対してパッケージ体を成形するまで間において加熱による乾燥工程が施されているものの、この加熱・乾燥によっては水分及び揮発成分を完全に除去することができず、残った水分及び揮発成分、更には、ＩＣチップ等に付着している水分が、半導体装置をプリント基板等に対して半田付けにて実装するときにおいて、半田付けのための熱で蒸発することになるから、パッケージ体の内部が高い圧力になり、この圧力のために、前記パッケージ体に及び／又はこのパッケージ体とチップ型基板との接着部に亀裂が発生すると言う問題があった。
【０００３】
本発明は、この問題の発生を確実に抑制できる構造を提供することを技術的課題とするものである。
【０００４】
【課題を解決するための手段】
この技術的課題を達成するため本発明は，
「下面に多数個の外部接続用端子電極をマトリックス状に設けて成るチップ型基板の上面にチップ用パッドを金属箔にて形成し，このチップ用パッドの上面に，ＩＣチップをペーストにて固着し，このＩＣチップにおける各電極パッドと，前記パッケージ基板の上面に設けた各ボンディングパッドとの間を金属線にてワイヤボンディングし，且つ，前記チップ型基板の上面に，前記ＩＣチップ及び前記金属線の部分を密封する合成樹脂製のパッケージ体を成形して成る半導体装置において，
前記チップ型基板の上面に，当該上面に対する前記パッケージ体の接着性を低下するか，又は当該上面に対して前記パッケージ体が接着しないようにした細幅帯状の非接着パターンを，前記チップ用パッドから前記パッケージ体の外周面の部分まで一体的に外向きに延びるように設ける。」
と言う構成にした。
【０００５】
【発明の作用・効果】
このように構成することにより，ＩＣチップの部分を，パッケージ体にて確実に密封することができる一方，ＩＣチップをチップ型基板におけるチップ用パッドに対して固着するためのペーストに残存する水分及び揮発成分が蒸発することにより，前記パッケージ体の内部の圧力が高くなると，この蒸気は，前記チップ用パッドから一体に延びる非接着パターンを伝ってパッケージ体の内部から逐次外に逃げることになるから，前記パッケージ体の内部が高い圧力になることを回避できるのである。
【０００６】
従って，本発明によると，プリント基板等に対して半田付けにて実装するときにおいて，パッケージ体，又はパッケージ体とチップ型基板との接着部に亀裂が発生することを確実に低減できる効果を有する。
この場合において，前記非接着パターンを，前記チップ型基板の上面に前記ＩＣチップを固着する金属箔によるチップ用パッドから一体に延びるように形成したことにより，前記チップ型基板の上面に前記チップ用パッド及び各ボンディングパッド等を金属箔にて形成するときにおいて，同時に形成することができるから，この非接着パターンを設けることのためのコストアップを回避できる利点がある。
また，請求項２に記載したように，前記非接着パターンの表面に，金又は銀のメッキ層を形成することにより，当該非接着パターンに対するパッケージ体の接着力を更に低下できるか，この非接着パターンに対してパッケージ体をより接着しないようにできるから，前記した効果を確実に達成できる。
【０００７】
【発明の実施の形態】
以下、本発明の実施の形態を、図１〜図７の図面について説明する。
この図において符号１は、ＩＣチップを示し、このＩＣチップ１の上面には、その中央の部分に能動回路又は従動回路等のような各種の回路素子が設けられ、また、その周囲の部分に前記各種の回路素子に対する接続用電極パッド２の多数個が、四つの各辺に沿って適宜ピッチの間隔で設けられている。
【０００８】
符号３は、前記ＩＣチップ１が搭載されるチップ型基板を示し、このチップ型基板３は、ガラスエポシキ樹脂又はポリイミド樹脂等のような合成樹脂製であり、その下面には、本発明における外部接続用端子電極としての半田又は金等のような金属製のバンプ４の多数個が、縦方向及び横方向の両方について適宜ピッチ間隔のマトリックス状に並べて設けられている。
【０００９】
また、前記チップ型基板３における上面には、前記ＩＣチップ１における電極パッドと同数個のボンディングパッド５が、前記ＩＣチップ１における四つの各辺に沿って適宜ピッチの間隔で設けられていると共に、前記ＩＣチップ１を搭載するためのチップ用パッド８が形成されている。更に、このチップ型基板３の下面には、このチップ型基板３を貫通するスルーホール６ａを介して、前記各ボンディングパッド５の各々と、その下面における各外部接続用端子電極としての各バンプ４の各々との相互間を別々に電気的に接続するための配線パターン６が設けられている。なお、この配線パターン６は、絶縁被膜１２にて被覆されている。
【００１０】
このチップ型基板３における各ボンディングパッド５及びチップ用パッド８は、チップ型基板３の上面に形成した銅等の金属箔層にボンディングパッド５及びチップ用パッド８のパターンを焼き付けたのち不要な箇所をエッチングにて除去すると言うホォトリソ法又はホォトエッチング法にて形成される。
この各ボンディングパッド５及びチップ用パッド８を、前記したように、ホォトリソ法又はホォトエッチング法にて形成するときは、これと同時に、銅等の金属箔製の非接着パターン７を、細幅帯状にし、その一端が前記チップ用パッド８から一体的に連接し、他端が前記チップ型基板３の外周面にのぞむようにして形成する。
【００１１】
前記各ボンディングパッド５の表面には，これに対して後述する金属線の接合性を高めることのために，ニッケルメッキ層を下地として金又は銀のメッキ層が形成されており，この金又は銀のメッキ層は，前記チップ用パッド８及び非接着パターン７の表面にも，同時に形成されている。
【００１２】
そして、前記ＩＣチップ１を、前記チップ型基板３の上面に、その間にペースト９を塗布して搭載したのち、このペースト９を乾燥・硬化することにより、前記ＩＣチップ１をチップ型基板３に対して固着する。
次いで、このＩＣチップ１の上面における各電極パッド２と、チップ型基板３の上面における各ボンディングパッド５との相互間の各々を、細い金属線１０によるワイヤボンディングにて電気的に接続したのち、前記チップ型基板３の上面に、エポシキ樹脂等の熱硬化性合成樹脂製のパッケージ体１１を、前記ＩＣチップ１及び各金属線１０の部分の全体を密封するように成形することにより、半導体装置１３の完成品にするのである。
【００１３】
前記パッケージ体１１の成形に際して，この合成樹脂製のパッケージ体１１は，同じく合成樹脂製のチップ型基板３に対しては充分に接着するが，銅等の金属箔製の非接着パターン７に対する接着力は，前記チップ型基板３に対する接着力より低くなる。
従って，前記半導体装置１３を，プリント基板等に対して半田付けにて実装するときにおいて，パッケージ体１１内部のチップ用パッド８におけるペースト９に残存する水分及び揮発成分，更には，ＩＣチップ１等に付着する水分が蒸発することにより，前記パッケージ体１１の内部の圧力が高くなった場合，この蒸気は，前記チップ用パッド８から一体に延びる細幅帯状の非接着パターン７を伝ってパッケージ体１１の内部から逐次外に逃げることになり，前記パッケージ体１１の内部が高い圧力になることを回避できるから，パッケージ体１１，又はパッケージ体１１とチップ型基板３との接着部に亀裂が発生することを確実に低減できるのである。
【００１４】
この場合において，前記金属箔による非接着パターン７の表面には，前記各ボンディングパッド５の表面と同様に，金又は銀のメッキ層を形成することにより，当該非接着パターン７に対するパッケージ体１１の接着力を更に低下するか，この非接着パターン７に対してパッケージ体１１をより接着しないようにすることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態を示す分解斜視図である。
【図２】図１の拡大縦断正面図である。
【図３】図２のIII −III 視平面図である。
【図４】ＩＣチップをチップ型基板に搭載した状態を示す拡大縦断正面図である。
【図５】本発明の実施の形態を示す拡大縦断正面図である。
【図６】図５のVI−VI視断面図である。
【図７】図５のVII −VII 視断面図である。
【符号の説明】
１ ＩＣチップ
２ 電極パッド
３ チップ型基板
４ 外部接続用端子電極としてのバンプ
５ ボンディングパッド
６ 配線パターン
７ 非接着パターン
８ チップ用パッド
９ ペースト
１０ 金属線
１１ パッケージ体
１２ 半導体装置

Claims (2)

  1. 下面に多数個の外部接続用端子電極をマトリックス状に設けて成るチップ型基板の上面にチップ用パッドを金属箔にて形成し，このチップ用パッドの上面に，ＩＣチップをペーストにて固着し，このＩＣチップにおける各電極パッドと，前記パッケージ基板の上面に設けた各ボンディングパッドとの間を金属線にてワイヤボンディングし，且つ，前記チップ型基板の上面に，前記ＩＣチップ及び前記金属線の部分を密封する合成樹脂製のパッケージ体を成形して成る半導体装置において，
    前記チップ型基板の上面に，当該上面に対する前記パッケージ体の接着性を低下するか，又は当該上面に対して前記パッケージ体が接着しないようにした細幅帯状の非接着パターンを，前記チップ用パッドから前記パッケージ体の外周面の部分まで一体的に外向きに延びるように設けたことを特徴とするエリアアレイパッケージ型半導体装置の構造。
  2. 前記請求項１の記載において，前記非接着パターンの表面に，金又は銀のメッキ層を形成することを特徴とするエリアアレイパッケージ型半導体装置の構造。
JP09357497A 1997-04-11 1997-04-11 エリアアレイパッケージ型半導体装置の構造 Expired - Lifetime JP3707639B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP09357497A JP3707639B2 (ja) 1997-04-11 1997-04-11 エリアアレイパッケージ型半導体装置の構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09357497A JP3707639B2 (ja) 1997-04-11 1997-04-11 エリアアレイパッケージ型半導体装置の構造

Publications (2)

Publication Number Publication Date
JPH10284514A JPH10284514A (ja) 1998-10-23
JP3707639B2 true JP3707639B2 (ja) 2005-10-19

Family

ID=14086042

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09357497A Expired - Lifetime JP3707639B2 (ja) 1997-04-11 1997-04-11 エリアアレイパッケージ型半導体装置の構造

Country Status (1)

Country Link
JP (1) JP3707639B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003046034A (ja) * 2001-07-31 2003-02-14 Nec Kagobutsu Device Kk 樹脂封止型半導体装置
JP2010067850A (ja) * 2008-09-11 2010-03-25 Sanyo Electric Co Ltd 回路装置

Also Published As

Publication number Publication date
JPH10284514A (ja) 1998-10-23

Similar Documents

Publication Publication Date Title
JPH0897312A (ja) 半導体パッケージおよびその製造方法
KR19990083550A (ko) 수지밀봉형반도체장치및그제조방법,리드프레임
US6501160B1 (en) Semiconductor device and a method of manufacturing the same and a mount structure
JP2000286294A (ja) 半導体装置およびその製造方法
JP2000307049A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP3612155B2 (ja) 半導体装置および半導体装置用のリードフレーム
JPH0831868A (ja) Ｂｇａ型半導体装置
JP3707639B2 (ja) エリアアレイパッケージ型半導体装置の構造
JP3065010B2 (ja) 半導体装置
JP2001024133A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JPH0864635A (ja) 半導体装置
KR940027134A (ko) 반도체집적회로장치의 제조방법
JP3743811B2 (ja) 半導体装置の製造方法
JP3899755B2 (ja) 半導体装置
JP4038021B2 (ja) 半導体装置の製造方法
JP3923661B2 (ja) 半導体装置
JP2000286378A (ja) 樹脂封止型半導体装置
JPH11260850A (ja) 半導体装置およびその製造方法
JP3959898B2 (ja) 樹脂封止型半導体装置の製造方法
JPH11186440A (ja) 半導体装置
JPH1197569A (ja) 半導体パッケージ
JP4132124B2 (ja) 半導体装置の構造
JP2817425B2 (ja) 半導体装置の実装方法
JP2944586B2 (ja) Ｂｇａ型半導体装置及びその製造方法
JPH0451056B2 (ja)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040402

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050510

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050627

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050726

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050728

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110812

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110812

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120812

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130812

Year of fee payment: 8

EXPY Cancellation because of completion of term