JP3743811B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3743811B2 JP3743811B2 JP4960196A JP4960196A JP3743811B2 JP 3743811 B2 JP3743811 B2 JP 3743811B2 JP 4960196 A JP4960196 A JP 4960196A JP 4960196 A JP4960196 A JP 4960196A JP 3743811 B2 JP3743811 B2 JP 3743811B2
- Authority
- JP
- Japan
- Prior art keywords
- film substrate
- semiconductor chip
- connection electrode
- slit
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
Landscapes
- Wire Bonding (AREA)
Description
【発明の属する技術分野】
この発明は半導体装置の製造方法に関する。
【0002】
【従来の技術】
例えばフリップチップ方式と呼ばれる半導体装置の実装技術では、LSIなどからなる半導体チップの下面に設けられた複数のバンプを回路基板の上面に設けられた複数の接続パッドに接合することにより、半導体チップを回路基板上に実装している。ところで、半導体チップは、一般的に、直方体形状であって、その一の面の周辺部に複数のバンプが配列形成された構造となっている。したがって、ユーザー側において、半導体チップのバンプの配列パターン(バンプの配列位置、バンプのサイズ、バンプの配列ピッチなど)を変更することはできない。
【0003】
そこで、従来では、以上のような問題点を解決するために、半導体チップを回路基板上に直接実装するのではなく、フィルム基板を介して実装する方法が考えられている。図9は従来のこのような半導体装置(半導体チップとフィルム基板とを一体化してなるもの)の一例を示したものである。ポリイミドフィルムなどからなるフィルム基板1の下面全体には複数の第1の接続電極2がマトリックス状に配列形成されている。フィルム基板1の下面周辺部には複数の第2の接続電極3が該下面から周囲に突出して配列形成されている。複数の第1の接続電極2と複数の第2の接続電極3との相対応するもの同士は、フィルム基板1の下面に形成された複数の引き回し線4を介して、それぞれ電気的に接続されている。第1の接続電極2の中央部に対応する部分におけるフィルム基板1には円孔5が形成され、この円孔5を介して露出された第1の接続電極2の露出面上には半田バンプ6が設けられている。一方、半導体チップ7は、上面周辺部にバンプ8を備えた構造となっている。そして、フィルム基板1は半導体チップ7の上面中央部に接着剤9を介して接着され、第2の接続電極3は半導体チップ7のバンプ8に接合され、この接合部分は樹脂封止材10によって封止されている。
【0004】
このように、この半導体装置では、半導体チップ7とフィルム基板1とを一体化し、フィルム基板1の下面全体にマトリックス状に形成された複数の第1の接続電極2の円孔5を介して露出された露出面上に半田バンプ6を形成しているので、半導体チップ7のバンプ8の配列パターンを変更することができなくても、フィルム基板1の半田バンプ6の配列パターンを自由に選定することができ、したがって実質的なバンプの配列パターンを変更することができる。
【0005】
【発明が解決しようとする課題】
ところで、従来のこのような半導体装置において半田バンプ6を形成する場合、まず図10に示すように、フィルム基板1に形成された円孔5の径よりも大きい径の半田ボール6aを円孔5の部分に配置し、ウェットバックを行うことにより、図9に示すように、半田バンプ6を形成している。この場合、ポリイミドフィルムなどからなるフィルム基板1の厚さが比較的厚いので、半田ボール6aを円孔5の部分に配置すると、半田ボール6aと第1の接続電極2との間に比較的大きな空間が形成されることになる。このため、ウェットバックを行っても、半田バンプ6と第1の接続電極2との間に多少の空間が残ることがあり、ひいては導電性が悪くなるとともに、半田バンプ6の密着性が低下するというという問題があった。
この発明の課題は、導通性および密着性が良好な半田バンプを形成することができるようにすることである。
【0006】
【課題を解決するための手段】
請求項1記載の発明に係る半導体装置の製造方法は、一の面の周辺部に複数の接続電極が配列形成された半導体チップと、ベースフィルム基板の前記半導体チップの接続電極に対応する部分にその内側部分が支持片で支持されるようにスリットが形成され、前記ベースフィルム基板の一の面上であって前記スリットに対して内側に複数の第1の接続電極が配列形成され、前記ベースフィルム基板の一の面上から前記スリットに架け渡されて複数の第2の接続電極が配列形成され、前記ベースフィルム基板の一の面上に前記第1と第2の接続電極間を導通するための複数の引き回し線が形成されたものとを用意し、この状態で、前記半導体チップの一の面と前記ベースフィルム基板の他の面とを対向させてから、前記スリットに架け渡された第2の接続電極の中央部を前記半導体チップの接続電極側に押し下げて湾曲させると同時に前記半導体チップの接続電極を前記第2の接続電極に接合し、次に、前記接合部を樹脂封止し、前記第1の接続電極上に金属バンプを形成し、この後、前記半導体チップの接続電極の外側で且つ前記スリットの内部の所定の個所で前記ベースフィルム基板を切断するようにしたものである。
【0007】
請求項1記載の発明によれば、半導体チップの一の面とベースフィルム基板の他の面とを対向させて、前記スリットに架け渡された第 2 の接続電極の中央部を前記半導体チップの接続電極側に押し下げて、前記半導体チップの接続電極を前記第2の接続電極に接合し、次に、前記接合部を樹脂封止し、第1の接続電極上に金属バンプを形成し、この後、前記半導体チップの接続電極の外側で且つ前記スリットの内側の所定の個所で前記ベースフィルム基板を切断する構成にしたことにより、第2の接続電極がスリットに架け渡されているので、金属バンプを形成する際に金属ボールを第1の接続電極上に直接接触させて配置することができ、尚且つ、第2の接続電極がばらけることなく、したがってボンディングを良好に行うことができる。
【0008】
【発明の実施の形態】
図1および図2はこの発明の第1実施形態における半導体装置の要部を示したものである。この半導体装置は、ポリイミドフィルムなどからなるフィルム基板21を備えている。フィルム基板21の上面には接着層22が設けられている。接着層22の上面全体には複数の第1の接続電極23がマトリックス状に配列形成されている。フィルム基板21の上面周辺部には複数の第2の接続電極24が該上面から周囲に突出して配列形成されている。複数の第1の接続電極23と複数の第2の接続電極24との相対応するもの同士は、フィルム基板1の上面に形成された複数の引き回し線25を介して、それぞれ電気的に接続されている。第1の接続電極23上には半田バンプ(金属バンプ)26が設けられている。一方、半導体チップ27は、上面周辺部にバンプ(接続電極)28を備えた構造となっている。そして、フィルム基板21の下面は半導体チップ27の上面中央部に対向配置されて両面接着フィルム29を介して接着され、第2の接続電極24は半導体チップ27のバンプ28に接合され、この接合部分は樹脂封止材30によって封止されている。
【0009】
次に、この半導体装置の製造方法の一例について説明するに、フィルム基板21を多数形成するための長尺なベースフィルム基板をロールツウロールで搬送しながら製造することとなるが、この発明とは直接的には関係がないので、簡略化して説明することとする。まず、図3(A)に示すように、長尺なベースフィルム基板21aの上面に接着層22を形成し、次いで方形状のデバイス領域の周囲につまり図1に示す方形状のフィルム基板21の周囲に対応する部分にパンチングにより4つのスリット31を形成することにより、デバイス領域に4つの支持片32(図1参照)によって支持されたフィルム基板21を形成し、次いで接着層22の上面に銅箔をラミネートしてパターニングすることにより、第1の接続電極23、第2の接続電極24および引き回し線25を形成する。この場合、第2の接続電極24はスリット31に架け渡されている。
【0010】
次に、図3(B)に示すように、フィルム基板21の下面に半導体チップ27の上面中央部を両面接着フィルム29を介して接着し、次いでボンディングを行うことにより、スリット31に架け渡された第2の接続電極24の中央部を半導体チップ27のバンプ28に接合し、次いでこの接合部分を樹脂封止剤30で封止する。この場合、すなわち、第2の接続電極24を半導体チップ27のバンプ28に接合する際に、第2の接続電極24がスリット31に架け渡されているので、第2の接続電極24がばらけることがなく、したがってボンディングを良好に行うことができる。また、第2の接続電極24がスリット31に架け渡されているので、ボンディング時に第2の接続電極24が半導体チップ27のエッジに接触しないようにすることができる。
【0011】
次に、図3(C)に示すように、第1の接続電極23上に半田バンプ26を形成する。この場合、すなわち、半田バンプ26を形成する際に、半田ボール(金属ボール)を第1の接続電極23上に直接接触させて配置することができ、したがって形成された半田バンプ26の導通性および密着性を良好とすることができる。次に、第2の接続電極24および図1に示す支持片32を半導体チップ27の外形に沿う部分において切断する。この切断はパンチングやYAGレーザなどによって行う。すると、図1および図2に示す半導体装置が得られる。
【0012】
なお、上記第1実施形態では、図2に示すように、フィルム基板21を半導体チップ27の上面中央部に両面接着フィルム29を介して接着しているが、これに限定されるものではない。例えば、図4に示す第2実施形態のように、半導体チップ27の上面中央部に複数のダミーバンプ41を形成し、これらのダミーバンプ41上にフィルム基板21を配置し、フィルム基板21と半導体チップ27との間に樹脂封止剤30を充填し、この充填した樹脂封止剤30によってフィルム基板21を半導体チップ27の上面中央部に接着するようにしてもよい。
【0013】
また、例えば図4に示す上記第2実施形態では、半導体チップ27のバンプ28とダミーバンプ41との高さを同じとしているが、これに限定されるものではない。例えば、図5に示す第3実施形態のように、バンプ28の高さをダミーバンプ41よりも高くするとともに、バンプ28の上面がフィルム基板21上の接着層22の上面と同一平面となるようにし、第2の接続電極24をバンプ28にフォーミングすることなく接合するようにしてもよい。
【0014】
また、例えば図2に示す上記第1実施形態では、第1の接続電極23および引き回し線25が露出しているが、これに限定されるものではない。例えば、図6に示す第4実施形態のように、第1の接続電極23の中央部を除く接着層22の上面にソルダーレジスト膜(絶縁膜)42を形成し、第1の接続電極23の中央部をソルダーレジスト膜42に形成された開口部43を介して露出させ、この露出面上に半田バンプ26を形成するようにしてもよい。この場合、ソルダーレジスト膜42の厚さをポリイミドフィルムなどからなるフィルム基板21の厚さよりもかなり薄くすることができる。したがって、この場合も、半田バンプ26を形成する際に、半田ボールを第1の接続電極23上に直接接触させて配置することができる。また、この場合には、第1の接続電極23の外周部をソルダーレジスト膜42で被っているので、ウェットバック工程を経て半田バンプ26を形成する際に、一旦溶融した半田が第1の接続電極23に接続された引き回し線25上に流出するのを阻止することができ、したがって半田バンプ26をより一層良好に形成することができる。
【0015】
また、例えば図2に示す上記第1実施形態では、フィルム基板21のサイズを半導体チップ27のサイズよりも小さくし、このフィルム基板21上に半田バンプ26を設けているが、これに限定されるものではない。例えば、図7に示す第5実施形態のように、フィルム基板21のサイズを半導体チップ27のサイズよりも大きくし、フィルム基板21の半導体チップ27のバンプ28に対応する部分にスリッ31を形成し、フィルム基板21上の接着層22の上面であってスリッ31に対して内側だけでなく外側にも第1の接続電極23および引き回し線25を形成し、スリッ31に対して外側の第1の接続電極23上にも半田バンプ26を形成するようにしてもよい。この場合、第2の接続電極24はスリッ31に架け渡されている。また、スリッ31に対して外側に位置するフィルム基板21の下面に両面接着フィルム29を介して半導体チップ27と同じ厚さの支持枠44を接着し、かつ支持枠44と半導体チップ27との間に樹脂封止剤30を充填するようにしてもよい。また、この場合のフィルム基板21を形成する際におけるベースフィルム基板を切断して得るときには、スリッ31に対して外側に設けられた半田バンプ26のさらに外側の所定の個所で切断することになる。
【0016】
さらに、例えば図7に示す上記第5実施形態では、第2の接続電極24をスリット31に架け渡して形成しているが、これに限定されるものではない。例えば、図8に示す第6実施形態のように、第2の接続電極24をスリット31に片持ち状に突出させて形成するようにしてもよい。この場合、すなわち図8に示す第6実施形態の場合には、スリット31に対して外側からスリット31内に突出する第2の接続電極24とスリット31に対して内側からスリット31内に突出する第2の接続電極24とは交互に配置されている。
【0017】
【発明の効果】
以上説明したように、この発明によれば、半導体チップの一の面とベースフィルム基板の他の面とを対向させて、前記スリットに架け渡された第 2 の接続電極の中央部を前記半導体チップの接続電極側に押し下げて、前記半導体チップの接続電極を前記第2の接続電極に接合し、次に、前記接合部を樹脂封止し、第1の接続電極上に金属バンプを形成し、この後、前記半導体チップの接続電極の外側で且つ前記スリットの内側の所定の個所で前記ベースフィルム基板を切断する構成にしたことにより、第2の接続電極がスリットに架け渡されているので、金属バンプを形成する際に金属ボールを第1の接続電極上に直接接触させて配置することができ、尚且つ、第2の接続電極がばらけることなく、したがってボンディングを良好に行うことができる。
【図面の簡単な説明】
【図1】この発明の第1実施形態における半導体装置の要部の平面図。
【図2】図1のA−A線にほぼ沿う断面図。
【図3】(A)〜(C)はそれぞれ図1に示す半導体装置の製造方法の一例を説明するために示す各製造工程の断面図。
【図4】この発明の第2実施形態における半導体装置の要部の断面図。
【図5】この発明の第3実施形態における半導体装置の要部の断面図。
【図6】この発明の第4実施形態における半導体装置の要部の断面図。
【図7】この発明の第5実施形態における半導体装置の要部の断面図。
【図8】この発明の第6実施形態における半導体装置の要部の断面図。
【図9】従来の半導体装置の一部の断面図。
【図10】図9に示す半田バンプの形成を説明するために示す一部の断面図。
【符号の説明】
21 フィルム基板
23 第1の接続電極
24 第2の接続電極
25 引き回し線
26 半田バンプ
27 半導体チップ
28 バンプ(接続電極)
Claims (1)
- 一の面の周辺部に複数の接続電極が配列形成された半導体チップと、ベースフィルム基板の前記半導体チップの接続電極に対応する部分にその内側部分が支持片で支持されるようにスリットが形成され、前記ベースフィルム基板の一の面上であって前記スリットに対して内側に複数の第1の接続電極が配列形成され、前記ベースフィルム基板の一の面上から前記スリットに架け渡されて複数の第2の接続電極が配列形成され、前記ベースフィルム基板の一の面上に前記第1と第2の接続電極間を導通するための複数の引き回し線が形成されたものとを用意し、この状態で、前記半導体チップの一の面と前記ベースフィルム基板の他の面とを対向させてから、前記スリットに架け渡された第2の接続電極の中央部を前記半導体チップの接続電極側に押し下げて湾曲させると同時に前記半導体チップの接続電極を前記第2の接続電極に接合し、次に、前記接合部を樹脂封止し、前記第1の接続電極上に金属バンプを形成し、この後、前記半導体チップの接続電極の外側で且つ前記スリットの内部の所定の個所で前記ベースフィルム基板を切断することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4960196A JP3743811B2 (ja) | 1996-02-14 | 1996-02-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4960196A JP3743811B2 (ja) | 1996-02-14 | 1996-02-14 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09223759A JPH09223759A (ja) | 1997-08-26 |
JP3743811B2 true JP3743811B2 (ja) | 2006-02-08 |
Family
ID=12835762
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4960196A Expired - Fee Related JP3743811B2 (ja) | 1996-02-14 | 1996-02-14 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3743811B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100532863B1 (ko) * | 1998-06-25 | 2006-05-17 | 삼성전자주식회사 | 탄성 중합체를 사용하는 반도체 패키지 |
JP3907845B2 (ja) | 1998-08-18 | 2007-04-18 | 沖電気工業株式会社 | 半導体装置 |
US6351350B1 (en) | 1999-12-09 | 2002-02-26 | Hutchinson Technology Incorporated | Shock limiter system for a head suspension |
US6504684B1 (en) | 1999-12-27 | 2003-01-07 | Hutchinson Technology Incorporated | Head suspension with integral shock limiter |
US6953709B2 (en) | 2001-07-31 | 2005-10-11 | Renesas Technology Corp. | Semiconductor device and its manufacturing method |
-
1996
- 1996-02-14 JP JP4960196A patent/JP3743811B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09223759A (ja) | 1997-08-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100192760B1 (ko) | 메탈 캐리어 프레임을 이용한 bag반도체 패키지의 제조방법 및 그반도체 패키지 | |
JP4703980B2 (ja) | 積層型ボールグリッドアレイパッケージ及びその製造方法 | |
KR100315030B1 (ko) | 반도체패키지의제조방법 | |
JP2002110898A (ja) | 半導体装置 | |
JP3055619B2 (ja) | 半導体装置およびその製造方法 | |
JP2003273145A (ja) | 半導体装置 | |
JPH11354669A (ja) | ボ―ルグリッドアレイ型半導体パッケ―ジ及びその製造方法 | |
JP2982450B2 (ja) | フィルムキャリア半導体装置及びその製造方法 | |
JP3593833B2 (ja) | 半導体装置 | |
WO2007023747A1 (ja) | 半導体チップおよびその製造方法ならびに半導体装置 | |
JP2000223622A (ja) | 半導体装置およびその製造方法並びにそれを使用した実装構造体 | |
JP3743811B2 (ja) | 半導体装置の製造方法 | |
JP3612155B2 (ja) | 半導体装置および半導体装置用のリードフレーム | |
JP3564311B2 (ja) | 柱状電極付き半導体ウエハの製造方法及び半導体装置の製造方法 | |
JP3301985B2 (ja) | 半導体装置の製造方法 | |
JP3277083B2 (ja) | 半導体チップおよびそれを用いた半導体装置 | |
JP2002280491A (ja) | 電子部品およびその製造方法 | |
JP2004087936A (ja) | 半導体装置及び半導体装置の製造方法並びに電子機器 | |
JP2003218163A (ja) | 半導体装置及びその製造方法 | |
JP3899755B2 (ja) | 半導体装置 | |
JP4791104B2 (ja) | 半導体チップおよび半導体チップの製造方法 | |
JP3707639B2 (ja) | エリアアレイパッケージ型半導体装置の構造 | |
JP2000286378A (ja) | 樹脂封止型半導体装置 | |
JP3169072B2 (ja) | 半導体装置 | |
JPH09246416A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Effective date: 20040413 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040420 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050726 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050920 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051018 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20051031 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |