JPH11354669A - ボ―ルグリッドアレイ型半導体パッケ―ジ及びその製造方法 - Google Patents
ボ―ルグリッドアレイ型半導体パッケ―ジ及びその製造方法Info
- Publication number
- JPH11354669A JPH11354669A JP11094767A JP9476799A JPH11354669A JP H11354669 A JPH11354669 A JP H11354669A JP 11094767 A JP11094767 A JP 11094767A JP 9476799 A JP9476799 A JP 9476799A JP H11354669 A JPH11354669 A JP H11354669A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- conductive path
- semiconductor chip
- semiconductor package
- metal conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73219—Layer and TAB connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
つ、実装密度を高めて集積度を向上し得る導体パッケー
ジ及びその製造方法を提供する。 【解決手段】支持部材21を形成し、パッド6を有する
半導体チップ1の上部に金属パターン4を接着して該金
属パターン4の一部を露出させた後、前記半導体チップ
1を前記支持部材21の内部に収納させ、前記金属パタ
ーン4を前記パッド6に接続させて上側金属導電経路4
a 及び金属リード4b を屈曲形成し、該金属リード4b
の一端を前記金属線26の上面に接続させ、上側ソルダ
ーレジスト5によって被覆された部位を残して、支持部
材21の上部を封止材28で密封した後、上側ソルダー
レジスト5の一部を取り除き、前記上側金属導電経路4
a の露出部位に複数の導電ボール8a を接着して、BGA
半導体パッケージの製造を完了する。
Description
ッケージに係るもので、詳しくは、積層可能なボールグ
リッドアレイ型(Ball Grid Array ;以下、BGA と称
す)半導体パッケージの構造及びその製造方法に関す
る。
て、一般的には、半導体基板(Substrate )に複数個の
ソルダーボール(導電ボール)を接着して外部端子とし
て利用するBGA 半導体パッケージが広用されており、特
に、マイクロBGA 半導体パッケージにおいては、半導体
基板の上面又は下面に複数個のソルダーボールを熱的に
接着して製造するため、生産性が高くなおかつ外部端子
が球状であるため外部からの衝撃に対しても容易に変形
されないという長所がある。
ケージについては、図8に示すように、半導体チップ1
の上面中央部にエラストマー(elastomer )2が接着さ
れ、該エラストマー2の上面には粘着性の高い接着性樹
脂3により電気信号を伝達する金属導電経路(Metal T
race)4aが間断的に接着され、該金属導電経路4aの
両端部からは金属リード4bが、前記半導体チップ1の
上面両側縁部に配設された各パッド6に延長して接続さ
れている。そして、前記金属導電経路4aの導電ボール
8の接着される部分以外の他の部分及び前記接着性樹脂
3の上面は、ソルダーレジスト5により被覆され、該ソ
ルダーレジスト5により被覆されていない前記半導体チ
ップ1の上面及び前記金属リード4bはそれぞれ封止材
7により密封されている。また、前記金属導電経路4a
の上面に複数の導電ボール8が接着形成され、外部端子
としての役割を有する。
成された従来のBGA 半導体パッケージにおいては、外部
端子である導電ボールがパッケージの片面(図面では上
面)のみに接着されているため、実装密度の高い高集積
度の積層パッケージは製造することができないという問
題がある。
なされたもので、従来のBGA 半導体パッケージの長所を
生かしつつ、実装密度を高めて集積度を向上し得る半導
体パッケージ及びその製造方法を提供することを目的と
する。
支持板と、該支持板の端縁部を上方に突出させて形成さ
れた所定高さの支持フレームと、該支持フレームの内部
に縦方向に埋設されて、該支持フレームの上面及び下面
に露出された金属線と、前記支持板の下面に形成されて
前記金属線と接続された下側金属導電経路と、前記下側
金属導電経路の一部を被覆する下側ソルダーレジスト
と、前記下側金属導電経路を部分的に露出して形成され
た接続部と、を有する断面凹字状の支持部材と、上面縁
部にパッドを有し、前記支持部材の内部に収納された半
導体チップと、該半導体チップの上方に配設された上側
金属導電経路と、該上側金属導電経路の端部であって、
前記半導体チップのパッドに接続されると共に、前記支
持フレームの上面へ延長形成されて、前記金属線の上面
に接続された金属リードと、前記上側金属導電経路の上
面に接着された複数の導電ボールと、前記上側金属導電
経路の上面の導電ボール接着部分を除く部分を被覆する
上側ソルダーレジストと、前記導電ボール接着部分及び
上側ソルダーレジストによって被覆された部位を残し
て、支持部材の上部を密閉する封止材と、を備えて構成
されたことを特徴とする。
複数の導電ボールがそれぞれ接着されることを特徴とす
る。請求項3に係る発明は、前記上側金属導電経路は、
前記半導体チップの上部にエラストマーを介在して接着
されることを特徴とする。
板の端縁部を上方に突出させて形成された所定高さの支
持フレームと、該支持フレームの内部に縦方向に埋設さ
れて、該支持フレームの上面及び下面に露出された金属
線と、前記支持板の下面に形成されて前記金属線と接続
された下側金属導電経路と、前記下側金属導電経路の一
部を被覆する下側ソルダーレジストと、前記下側金属導
電経路を部分的に露出して形成された接続部と、を有す
る断面凹字状の支持部材を形成する工程と、上面縁部に
パッドを有する半導体チップの上方に該半導体チップの
外方側まで延長形成される金属パターンを配設する工程
と、該金属パターンの上面に上側ソルダーレジストを被
覆する工程と、前記半導体チップを前記支持部材の内部
に収納させる工程と、前記金属パターンを前記パッドに
接続させて上側金属導電経路及び金属リードを形成する
工程と、該金属リードの端部を前記金属線の上面に接続
させる工程と、前記上側ソルダーレジストによって被覆
された部位を残して、前記支持部材の上部を封止材によ
り密閉する工程と、該上側ソルダーレジストの一部を除
去して前記上側金属導電経路の一部を露出させる工程
と、前記上側金属導電経路が露出した部位に、複数の導
電ボールを接着する工程と、を順次行うことを特徴とす
る。
の上方に金属パターンを配設する工程は、上面及び下面
に粘着性の高い接着性樹脂を塗布したエラストマーを半
導体チップの上面に接着する工程と、前記エラストマー
の上面に金属パターンを載置して接着する工程と、を順
次行うことを特徴とする。
をパッドに接続させる工程は、ボンドツールを上方から
下方に押した後、該ボンドツールを上下左右に摺動させ
て行うことを特徴とする。
前記半導体チップの上方の上側金属導電経路に接着する
工程は、該上側金属導電経路が露出した部位に複数の導
電ボールを載置させる工程と、リフローする工程と、を
順次行うことを特徴とする。
び下面の両面に導電ボールを載置したので、外部リード
を変形せずにパッケージの多ピン化を図ることができる
BGA 半導体パッケージの長所を維持して信頼性を確保す
ると同時に、半導体パッケージの実装密度を高めること
ができる。
実装するとき、エラストマーが緩衝部材として作用する
ので、半導体チップと金属導電経路、金属リード及び金
属線のそれぞれの熱膨張係数差が大きいために発生する
電気的な接続不良を防止することができる。
て、図面に基づいて説明する。図1に、本発明に係るBG
A 半導体パッケージの第1の実施の形態を示す。まず、
半導体チップ1が収納される断面が凹字状の支持部材2
1として、板状の支持板23が形成され、該支持板23
の端縁部を上方に突出させて所定高さの支持フレーム2
5が形成され、前記支持板23の下面には下側金属導電
経路24a が後述する半導体チップ1の上部に接着形成
される上側金属導電経路4a と位置関係を対応させて形
成されている。
前記支持板23の表面は下側ソルダーレジスト27によ
り被覆される。該下側ソルダーレジスト27は、BGA 半
導体パッケージの外部端子である複数の導電ボール8a
と下側金属導電経路24a 間とのショート(Short )を
防止し、該下側金属導電経路24a を外部の衝撃から保
護する役割を有する。
部分的に除去されて下側金属導電経路24a が部分的に
露出され、該露出された部位が接続部24b として形成
されるが、該接続部24b の位置は、前記半導体チップ
1の上部の上側金属導電経路4a 上に接着される各導電
ボール8a の位置と対応した位置に形成される。
電経路となる金属線26が縦方向に埋設され、該金属線
26の一端は前記支持板23に形成された下側金属導電
経路24a の一端と接続され、他端は前記支持フレーム
25の上面に露出している。
に半導体チップ1が収納され、接着剤により接着され、
該半導体チップ1の上面中央にはエラストマー2が接着
され、該エラストマー2の上面には粘着性の高い接着性
樹脂3を介して電気信号を伝達する上側金属導電経路4
a が接着され、前記エラストマー2の外方側に前記上側
金属導電経路4a の両端が屈曲延長されて金属リード4
b が形成され、該金属リード4b は前記半導体チップ1
の上面縁部に形成されたパッド6に接続された後、前記
支持フレーム25の上面に露出された前記金属線26の
表面と接続されている。
金属電導経路4a の上面所定部位に複数の導電ボール8
a が付着され、それら導電ボール8a の接着された部分
以外の上側金属電導経路4a 及び前記接着樹脂3の上面
は上側ソルダーレジスト5により被覆され、該上側ソル
ダーレジスト5により被覆されてない前記半導体チップ
1の上面の前記金属リード4b 及び前記支持フレーム2
5の上部は封止材(encapsulation )28により密封さ
れて、本発明の第1の実施の形態に係るBGA 半導体パッ
ケージが構成されている。
体チップ1からの出力信号が、前記半導体チップ1上の
パッド6を経て上側金属導電経路4a 上の導電ボール8
a 及び前記支持部材21下面の接続部24b をそれぞれ
経由して同時に外部に伝達されるようになっているた
め、前記半導体チップ1の上部の導電ボール8a 及び前
記半導体チップ1の下部の接続部24b を利用すること
により、多段に積層された半導体パッケージを製造する
ことができる。
ジの第2の実施の形態を示す。第2の実施の形態は、前
記支持部材21の下面の下側金属導電経路24a のう
ち、ソルダーレジスト27から露出された接続部24b
にもそれぞれ導電ボール8b を接着したものであり、そ
の以外の構成は、上述した第1の実施の形態と同様であ
る。
ボール8a 、8b を経て半導体チップ1の上方側及び下
方側に信号が伝達されるため、該導電ボール8a 、8b
を利用してBGA 半導体パッケージを複数の層に積層する
ことが可能となって、パッケージの実装密度が向上す
る。
して製造した積層BGA 半導体パッケージを示す。図3に
おいて、最下層(第1層)のBGA 半導体パッケージ10
0の上面に複数の導電ボール108a が接着形成され、
該各導電ボール108a は第2層のBGA 半導体パッケー
ジ110の下部の接続部24b にそれぞれ連結され、前
記第2層のBGA 半導体パッケージ110の上面に形成さ
れた複数の導電ボール118a は第3層のBGA 半導体パ
ッケージ120の下部の接続部24b にそれぞれ連結さ
れ、前記第3層のBGA 半導体パッケージ120の上面に
形成された複数の導電ボール128a は第4層のBGA 半
導体パッケージ130の下部の接続部24b にそれぞれ
連結されている。
ケージを積層した場合の積層半導体パッケージが表示さ
れているが、積層数はシステム設計者の意図に応じて自
由に調節することができる。
0の導電ボール138a は、印刷回路基板PCB のパッド
(図示せず)上で外部回路との信号伝達の役割を有する
外部端子となる。
の製造方法について、図面に基づいて説明する。まず、
図4(A)に示すように、断面凹字状の支持部材21を
形成するが、該支持部材21は、板状の支持板23と、
該支持板23の端縁部を上方に突出させて形成された所
定高さの支持フレーム25と、該支持フレーム25の内
部に縦方向に埋設されて、該支持フレーム25の上面及
び下面に露出された金属線26と、前記支持板23の下
面に形成されて前記金属線26と接続された下側金属導
電経路24aと、前記下側金属導電経路24aの一部を
被覆する下側ソルダーレジスト27と、前記下側金属導
電経路24aを部分的に露出して形成された接続部24
bと、から構成されている。
号入出力用パッドを有する半導体チップ1の上面に、上
面及び下面に接着性樹脂3が塗布されたエラストマー2
を接着し、該エラストマー2の上面に金属パターン4を
接着する。ここで、該金属パターン4の両端は前記エラ
ストマー2の外方側に延長形成され、各端部にはノッチ
(notch )がそれぞれ形成されており、小さな衝撃を加
えるだけでも該ノッチを境界として前記金属パターン4
の端部が容易に切断されるようになっている。その後、
上側ソルダーレジスト5により前記金属パターン4及び
接着性樹脂3の上面を被覆する。
部材21の内側に前記半導体チップ1を収納する。次
に、図5(D)に示すように、ボンドツール(bond to
ol)30を利用して、前記エラストマー2の外方側に延
長形成された前記金属パターン4の所定部位を下向きに
押し曲げた後、上下左右に折り曲げ成形して前記半導体
チップ1上のパッド6と接続させる。ここで、前記エラ
ストマー2の上面の金属パターン4を上側金属導電経路
4a と称し、前記パッド6と接続された部分及びその外
側の部分を金属リード4b と称す。
ドツール30を下向きに押しながら上下左右に摺動する
ことにより、前記半導体チップ1の外方側に延長された
金属リード4b のノッチから外側部を切断させると共
に、前記金属リード4b の端部を前記支持フレーム25
に縦方向に埋立された金属線26の上面に連結させる。
ダーレジスト5によって被覆された部位を除いて、支持
部材21の上部に液状の封止材28を充填して封止部を
形成した後、上側金属導電経路4a上方の上側ソルダー
レジスト5を部分的に除去して、該除去された部分の前
記上側金属導電経路4a を露出させる。
金属導電経路4a が露出した部位に複数の導電ボール8
a を載置し、リフローにより接着させて、本発明に係る
BGA半導体パッケージの製造を終了する。
板23の下面の接続部24b にも複数の導電ボール8b
を接着させる工程を追加して、本発明に係るBGA 半導体
パッケージの製造方法の第2の実施の形態を終了する。
施の形態を示した縦断面図
施の形態を示した縦断面図
層した積層BGA 半導体パッケージを示した縦断面図
造方法を示した第1工程縦断面図
ージの製造方法を示した第2工程縦断面図
ージの製造方法を示した第3工程縦断面図
造方法を示した第4工程縦断面図
導電経路 4:金属パターン 24b :接続部 4a :上側金属導電経路 25:支持フレー
ム 4b :金属リード 26:金属線 5:上側ソルダーレジスト 27:下側ソルダ
ーレジスト 6:パッド 28:封止材 8a 、8b 、108a 、118a 、128a 、138a
:導電ボール 30:ボンドツール
Claims (7)
- 【請求項1】支持板と、該支持板の端縁部を上方に突出
させて形成された所定高さの支持フレームと、該支持フ
レームの内部に縦方向に埋設されて、該支持フレームの
上面及び下面に露出された金属線と、前記支持板の下面
に形成されて前記金属線と接続された下側金属導電経路
と、前記下側金属導電経路の一部を被覆する下側ソルダ
ーレジストと、前記下側金属導電経路を部分的に露出し
て形成された接続部と、を有する断面凹字状の支持部材
と、 上面縁部にパッドを有し、前記支持部材の内部に収納さ
れた半導体チップと、 該半導体チップの上方に配設された上側金属導電経路
と、 該上側金属導電経路の端部であって、前記半導体チップ
のパッドに接続されると共に、前記支持フレームの上面
へ延長形成されて、前記金属線の上面に接続された金属
リードと、 前記上側金属導電経路の上面に接着された複数の導電ボ
ールと、 前記上側金属導電経路の上面の導電ボール接着部分を除
く部分を被覆する上側ソルダーレジストと、 前記導電ボール接着部分及び上側ソルダーレジストによ
って被覆された部位を残して、支持部材の上部を密閉す
る封止材と、 を備えて構成されたことを特徴とするボールグリッドア
レイ型半導体パッケージ。 - 【請求項2】前記接続部には、複数の導電ボールがそれ
ぞれ接着されることを特徴とする請求項1に記載のボー
ルグリッドアレイ型半導体パッケージ。 - 【請求項3】前記上側金属導電経路は、前記半導体チッ
プの上部にエラストマーを介在して接着されることを特
徴とする請求項1又は請求項2に記載のボールグリッド
アレイ型半導体パッケージ。 - 【請求項4】支持板と、該支持板の端縁部を上方に突出
させて形成された所定高さの支持フレームと、該支持フ
レームの内部に縦方向に埋設されて、該支持フレームの
上面及び下面に露出された金属線と、前記支持板の下面
に形成されて前記金属線と接続された下側金属導電経路
と、前記下側金属導電経路の一部を被覆する下側ソルダ
ーレジストと、前記下側金属導電経路を部分的に露出し
て形成された接続部と、を有する断面凹字状の支持部材
を形成する工程と、 上面縁部にパッドを有する半導体チップの上方に該半導
体チップの外方側まで延長形成される金属パターンを配
設する工程と、 該金属パターンの上面に上側ソルダーレジストを被覆す
る工程と、 前記半導体チップを前記支持部材の内部に収納させる工
程と、 前記金属パターンを前記パッドに接続させて上側金属導
電経路及び金属リードを形成する工程と、 該金属リードの端部を前記金属線の上面に接続させる工
程と、 前記上側ソルダーレジストによって被覆された部位を残
して、前記支持部材の上部を封止材により密閉する工程
と、 該上側ソルダーレジストの一部を除去して前記上側金属
導電経路の一部を露出させる工程と、 前記上側金属導電経路が露出した部位に、複数の導電ボ
ールを接着する工程と、を順次行うことを特徴とするボ
ールグリッドアレイ型半導体パッケージの製造方法。 - 【請求項5】前記半導体チップの上方に金属パターンを
配設する工程は、上面及び下面に粘着性の高い接着性樹
脂を塗布したエラストマーを半導体チップの上面に接着
する工程と、前記エラストマーの上面に金属パターンを
載置して接着する工程と、を順次行うことを特徴とする
請求項4に記載のボールグリッドアレイ型半導体パッケ
ージの製造方法。 - 【請求項6】前記金属パターンをパッドに接続させる工
程は、ボンドツールを上方から下方に押した後、該ボン
ドツールを上下左右に摺動させて行うことを特徴とする
請求項4又は請求項5に記載のボールグリッドアレイ型
半導体パッケージの製造方法。 - 【請求項7】前記導電ボールを前記半導体チップの上方
の上側金属導電経路に接着する工程は、該上側金属導電
経路が露出した部位に複数の導電ボールを載置させる工
程と、リフローする工程と、を順次行うことを特徴とす
る請求項4〜請求項6のいずれか1つに記載のボールグ
リッドアレイ型半導体パッケージの製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980020098A KR100266693B1 (ko) | 1998-05-30 | 1998-05-30 | 적층가능한 비지에이 반도체 칩 패키지 및 그 제조방법 |
KR20098/1998 | 1998-05-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11354669A true JPH11354669A (ja) | 1999-12-24 |
JP3063032B2 JP3063032B2 (ja) | 2000-07-12 |
Family
ID=19537977
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11094767A Expired - Fee Related JP3063032B2 (ja) | 1998-05-30 | 1999-04-01 | ボ―ルグリッドアレイ型半導体パッケ―ジ及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US6291259B1 (ja) |
JP (1) | JP3063032B2 (ja) |
KR (1) | KR100266693B1 (ja) |
DE (1) | DE19845316C2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001217337A (ja) * | 2000-01-31 | 2001-08-10 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2005026680A (ja) * | 2003-06-30 | 2005-01-27 | Samsung Electronics Co Ltd | 積層型ボールグリッドアレイパッケージ及びその製造方法 |
US7408249B2 (en) | 1998-02-06 | 2008-08-05 | Tessera Technologies Hungary Kft. | Packaged integrated circuits and methods of producing thereof |
US7781240B2 (en) | 1998-02-06 | 2010-08-24 | Tessera Technologies Hungary Kft. | Integrated circuit device |
KR101534680B1 (ko) * | 2009-02-23 | 2015-07-07 | 삼성전자주식회사 | 적층형 반도체 패키지 |
Families Citing this family (134)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100318293B1 (ko) * | 1999-11-02 | 2001-12-24 | 김 무 | 플립칩 반도체패키지 및 그 제조방법 |
KR100324333B1 (ko) | 2000-01-04 | 2002-02-16 | 박종섭 | 적층형 패키지 및 그 제조 방법 |
KR100386081B1 (ko) * | 2000-01-05 | 2003-06-09 | 주식회사 하이닉스반도체 | 반도체 패키지 및 그 제조 방법 |
KR100639700B1 (ko) * | 2000-02-14 | 2006-10-31 | 삼성전자주식회사 | 칩 스케일 적층 칩 패키지 |
JP2001250907A (ja) * | 2000-03-08 | 2001-09-14 | Toshiba Corp | 半導体装置及びその製造方法 |
US7102892B2 (en) | 2000-03-13 | 2006-09-05 | Legacy Electronics, Inc. | Modular integrated circuit chip carrier |
US6713854B1 (en) | 2000-10-16 | 2004-03-30 | Legacy Electronics, Inc | Electronic circuit module with a carrier having a mounting pad array |
US6545868B1 (en) * | 2000-03-13 | 2003-04-08 | Legacy Electronics, Inc. | Electronic module having canopy-type carriers |
US6916121B2 (en) * | 2001-08-03 | 2005-07-12 | National Semiconductor Corporation | Optical sub-assembly for optoelectronic modules |
US6624507B1 (en) * | 2000-05-09 | 2003-09-23 | National Semiconductor Corporation | Miniature semiconductor package for opto-electronic devices |
US6642613B1 (en) * | 2000-05-09 | 2003-11-04 | National Semiconductor Corporation | Techniques for joining an opto-electronic module to a semiconductor package |
JP3405456B2 (ja) * | 2000-09-11 | 2003-05-12 | 沖電気工業株式会社 | 半導体装置,半導体装置の製造方法,スタック型半導体装置及びスタック型半導体装置の製造方法 |
JP3822043B2 (ja) * | 2000-09-25 | 2006-09-13 | 太陽誘電株式会社 | チップ部品組立体の製造方法 |
US7337522B2 (en) * | 2000-10-16 | 2008-03-04 | Legacy Electronics, Inc. | Method and apparatus for fabricating a circuit board with a three dimensional surface mounted array of semiconductor chips |
KR100375168B1 (ko) * | 2000-11-02 | 2003-03-08 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 및 그 제조방법 |
US6885106B1 (en) | 2001-01-11 | 2005-04-26 | Tessera, Inc. | Stacked microelectronic assemblies and methods of making same |
JP4586273B2 (ja) * | 2001-01-15 | 2010-11-24 | ソニー株式会社 | 半導体装置構造 |
EP1378152A4 (en) * | 2001-03-14 | 2006-02-01 | Legacy Electronics Inc | METHOD AND DEVICE FOR PREPARING A PCB WITH A THREE-DIMENSIONAL ARRAY OF SEMICONDUCTOR CHIPS USED ON THE SURFACE |
DE10120408B4 (de) * | 2001-04-25 | 2006-02-02 | Infineon Technologies Ag | Elektronisches Bauteil mit einem Halbleiterchip, elektronische Baugruppe aus gestapelten Halbleiterchips und Verfahren zu deren Herstellung |
JP3999945B2 (ja) * | 2001-05-18 | 2007-10-31 | 株式会社東芝 | 半導体装置の製造方法 |
US6730536B1 (en) | 2001-06-28 | 2004-05-04 | Amkor Technology, Inc. | Pre-drilled image sensor package fabrication method |
US6548759B1 (en) | 2001-06-28 | 2003-04-15 | Amkor Technology, Inc. | Pre-drilled image sensor package |
US6486545B1 (en) * | 2001-07-26 | 2002-11-26 | Amkor Technology, Inc. | Pre-drilled ball grid array package |
US7269027B2 (en) * | 2001-08-03 | 2007-09-11 | National Semiconductor Corporation | Ceramic optical sub-assembly for optoelectronic modules |
US7023705B2 (en) | 2001-08-03 | 2006-04-04 | National Semiconductor Corporation | Ceramic optical sub-assembly for optoelectronic modules |
DE10138278C1 (de) * | 2001-08-10 | 2003-04-03 | Infineon Technologies Ag | Elektronisches Bauteil mit aufeinander gestapelten elektronischen Bauelementen und Verfahren zur Herstellung derselben |
US20030048624A1 (en) * | 2001-08-22 | 2003-03-13 | Tessera, Inc. | Low-height multi-component assemblies |
US20030038356A1 (en) | 2001-08-24 | 2003-02-27 | Derderian James M | Semiconductor devices including stacking spacers thereon, assemblies including the semiconductor devices, and methods |
US6973225B2 (en) * | 2001-09-24 | 2005-12-06 | National Semiconductor Corporation | Techniques for attaching rotated photonic devices to an optical sub-assembly in an optoelectronic package |
DE10147376B4 (de) * | 2001-09-26 | 2009-01-15 | Infineon Technologies Ag | Elektronisches Bauteil und Systemträger sowie Verfahren zur Herstellung derselben |
DE10297316T5 (de) * | 2001-10-09 | 2004-12-09 | Tessera, Inc., San Jose | Gestapelte Baugruppen |
TWI237354B (en) * | 2002-01-31 | 2005-08-01 | Advanced Semiconductor Eng | Stacked package structure |
JP2006505919A (ja) * | 2002-02-26 | 2006-02-16 | レガシー エレクトロニクス, インコーポレイテッド | モジュール式集積回路チップキャリア |
WO2004017399A1 (en) * | 2002-08-16 | 2004-02-26 | Tessera, Inc. | Microelectronic packages with self-aligning features |
DE10239866B3 (de) * | 2002-08-29 | 2004-04-08 | Infineon Technologies Ag | Verfahren zur Herstellung eines Halbleiterbauelements |
US7294928B2 (en) * | 2002-09-06 | 2007-11-13 | Tessera, Inc. | Components, methods and assemblies for stacked packages |
US7071547B2 (en) * | 2002-09-11 | 2006-07-04 | Tessera, Inc. | Assemblies having stacked semiconductor chips and methods of making same |
KR20040026530A (ko) * | 2002-09-25 | 2004-03-31 | 삼성전자주식회사 | 반도체 패키지 및 그를 이용한 적층 패키지 |
CN1711636A (zh) * | 2002-10-11 | 2005-12-21 | 德塞拉股份有限公司 | 用于多芯片封装的元件、方法和组件 |
US7208825B2 (en) * | 2003-01-22 | 2007-04-24 | Siliconware Precision Industries Co., Ltd. | Stacked semiconductor packages |
US7156562B2 (en) * | 2003-07-15 | 2007-01-02 | National Semiconductor Corporation | Opto-electronic module form factor having adjustable optical plane height |
US6985668B2 (en) * | 2003-07-15 | 2006-01-10 | National Semiconductor Corporation | Multi-purpose optical light pipe |
US20050017337A1 (en) * | 2003-07-21 | 2005-01-27 | Cherng-Chiao Wu | Stacking apparatus for integrated circuit assembly |
KR100546374B1 (ko) * | 2003-08-28 | 2006-01-26 | 삼성전자주식회사 | 센터 패드를 갖는 적층형 반도체 패키지 및 그 제조방법 |
US7061121B2 (en) | 2003-11-12 | 2006-06-13 | Tessera, Inc. | Stacked microelectronic assemblies with central contacts |
DE102004010614B4 (de) * | 2004-03-02 | 2006-12-14 | Infineon Technologies Ag | Basishalbleiterbauteil für einen Halbleiterbeuteilstapel und Verfahren zur Herstellung desselben |
US20050258527A1 (en) * | 2004-05-24 | 2005-11-24 | Chippac, Inc. | Adhesive/spacer island structure for multiple die package |
DE102004027788A1 (de) * | 2004-06-08 | 2006-01-05 | Infineon Technologies Ag | Halbleiterbasisbauteil mit Umverdrahtungssubstrat und Zwischenverdrahtungsplatte für einen Halbleiterbauteilstapel sowie Verfahren zu deren Herstellung |
DE102004036909B4 (de) | 2004-07-29 | 2007-04-05 | Infineon Technologies Ag | Halbleiterbasisbauteil mit Verdrahtungssubstrat und Zwischenverdrahtungsplatte für einen Halbleiterbauteilstapel sowie Verfahren zu deren Herstellung |
CN101053079A (zh) | 2004-11-03 | 2007-10-10 | 德塞拉股份有限公司 | 堆叠式封装的改进 |
KR100658734B1 (ko) | 2004-11-11 | 2006-12-19 | 주식회사 유니세미콘 | 스택 패키지 및 그 제조방법 |
KR100626618B1 (ko) * | 2004-12-10 | 2006-09-25 | 삼성전자주식회사 | 반도체 칩 적층 패키지 및 제조 방법 |
JP4444088B2 (ja) * | 2004-12-10 | 2010-03-31 | 新光電気工業株式会社 | 半導体装置 |
US7435097B2 (en) * | 2005-01-12 | 2008-10-14 | Legacy Electronics, Inc. | Radial circuit board, system, and methods |
WO2006088270A1 (en) * | 2005-02-15 | 2006-08-24 | Unisemicon Co., Ltd. | Stacked package and method of fabricating the same |
JP2006351565A (ja) * | 2005-06-13 | 2006-12-28 | Shinko Electric Ind Co Ltd | 積層型半導体パッケージ |
US20070141751A1 (en) * | 2005-12-16 | 2007-06-21 | Mistry Addi B | Stackable molded packages and methods of making the same |
US8058101B2 (en) | 2005-12-23 | 2011-11-15 | Tessera, Inc. | Microelectronic packages and methods therefor |
DE102006024147B3 (de) * | 2006-05-22 | 2007-11-29 | Infineon Technologies Ag | Elektronisches Modul mit Halbleiterbauteilgehäuse und einem Halbleiterchip und Verfahren zur Herstellung desselben |
US7615409B2 (en) * | 2006-06-29 | 2009-11-10 | Sandisk Corporation | Method of stacking and interconnecting semiconductor packages via electrical connectors extending between adjoining semiconductor packages |
US7550834B2 (en) * | 2006-06-29 | 2009-06-23 | Sandisk Corporation | Stacked, interconnected semiconductor packages |
SG139573A1 (en) * | 2006-07-17 | 2008-02-29 | Micron Technology Inc | Microelectronic packages with leadframes, including leadframes configured for stacked die packages, and associated systems and methods |
US7901989B2 (en) | 2006-10-10 | 2011-03-08 | Tessera, Inc. | Reconstituted wafer level stacking |
US8513789B2 (en) | 2006-10-10 | 2013-08-20 | Tessera, Inc. | Edge connect wafer level stacking with leads extending along edges |
US7829438B2 (en) * | 2006-10-10 | 2010-11-09 | Tessera, Inc. | Edge connect wafer level stacking |
JP5042591B2 (ja) * | 2006-10-27 | 2012-10-03 | 新光電気工業株式会社 | 半導体パッケージおよび積層型半導体パッケージ |
US7928582B2 (en) * | 2007-03-09 | 2011-04-19 | Micron Technology, Inc. | Microelectronic workpieces and methods for manufacturing microelectronic devices using such workpieces |
WO2009017758A2 (en) * | 2007-07-27 | 2009-02-05 | Tessera, Inc. | Reconstituted wafer stack packaging with after-applied pad extensions |
CN101861646B (zh) | 2007-08-03 | 2015-03-18 | 泰塞拉公司 | 利用再生晶圆的堆叠封装 |
US8043895B2 (en) * | 2007-08-09 | 2011-10-25 | Tessera, Inc. | Method of fabricating stacked assembly including plurality of stacked microelectronic elements |
US8188586B2 (en) * | 2007-11-01 | 2012-05-29 | Stats Chippac Ltd. | Mountable integrated circuit package system with mounting interconnects |
US20090152740A1 (en) * | 2007-12-17 | 2009-06-18 | Soo-San Park | Integrated circuit package system with flip chip |
US8120186B2 (en) | 2008-02-15 | 2012-02-21 | Qimonda Ag | Integrated circuit and method |
US7919871B2 (en) * | 2008-03-21 | 2011-04-05 | Stats Chippac Ltd. | Integrated circuit package system for stackable devices |
JP5639052B2 (ja) * | 2008-06-16 | 2014-12-10 | テッセラ,インコーポレイテッド | ウェハレベルでの縁部の積重ね |
US7859094B2 (en) * | 2008-09-25 | 2010-12-28 | Stats Chippac Ltd. | Integrated circuit package system for stackable devices |
US8458477B2 (en) * | 2008-12-01 | 2013-06-04 | Novell, Inc. | Communication with non-repudiation |
JP2010212273A (ja) * | 2009-03-06 | 2010-09-24 | Elpida Memory Inc | 半導体パッケージ用基板、該基板を用いた半導体パッケージ、および半導体パッケージ用基板の製造方法 |
WO2010104610A2 (en) * | 2009-03-13 | 2010-09-16 | Tessera Technologies Hungary Kft. | Stacked microelectronic assemblies having vias extending through bond pads |
US20100244212A1 (en) * | 2009-03-27 | 2010-09-30 | Jong-Woo Ha | Integrated circuit packaging system with post type interconnector and method of manufacture thereof |
US8236610B2 (en) * | 2009-05-26 | 2012-08-07 | International Business Machines Corporation | Forming semiconductor chip connections |
GB2477291B (en) * | 2010-01-27 | 2014-06-11 | Thales Holdings Uk Plc | Microwave circuit package |
US8482111B2 (en) | 2010-07-19 | 2013-07-09 | Tessera, Inc. | Stackable molded microelectronic packages |
US9159708B2 (en) | 2010-07-19 | 2015-10-13 | Tessera, Inc. | Stackable molded microelectronic packages with area array unit connectors |
US9070851B2 (en) | 2010-09-24 | 2015-06-30 | Seoul Semiconductor Co., Ltd. | Wafer-level light emitting diode package and method of fabricating the same |
KR101075241B1 (ko) | 2010-11-15 | 2011-11-01 | 테세라, 인코포레이티드 | 유전체 부재에 단자를 구비하는 마이크로전자 패키지 |
US20120146206A1 (en) | 2010-12-13 | 2012-06-14 | Tessera Research Llc | Pin attachment |
US8618659B2 (en) | 2011-05-03 | 2013-12-31 | Tessera, Inc. | Package-on-package assembly with wire bonds to encapsulation surface |
KR101128063B1 (ko) | 2011-05-03 | 2012-04-23 | 테세라, 인코포레이티드 | 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리 |
US8409923B2 (en) * | 2011-06-15 | 2013-04-02 | Stats Chippac Ltd. | Integrated circuit packaging system with underfill and method of manufacture thereof |
US8697457B1 (en) | 2011-06-22 | 2014-04-15 | Bae Systems Information And Electronic Systems Integration Inc. | Devices and methods for stacking individually tested devices to form multi-chip electronic modules |
US8836136B2 (en) | 2011-10-17 | 2014-09-16 | Invensas Corporation | Package-on-package assembly with wire bond vias |
US8946757B2 (en) | 2012-02-17 | 2015-02-03 | Invensas Corporation | Heat spreading substrate with embedded interconnects |
US9349706B2 (en) | 2012-02-24 | 2016-05-24 | Invensas Corporation | Method for package-on-package assembly with wire bonds to encapsulation surface |
US8372741B1 (en) | 2012-02-24 | 2013-02-12 | Invensas Corporation | Method for package-on-package assembly with wire bonds to encapsulation surface |
US8835228B2 (en) | 2012-05-22 | 2014-09-16 | Invensas Corporation | Substrate-less stackable package with wire-bond interconnect |
US9391008B2 (en) | 2012-07-31 | 2016-07-12 | Invensas Corporation | Reconstituted wafer-level package DRAM |
US9502390B2 (en) | 2012-08-03 | 2016-11-22 | Invensas Corporation | BVA interposer |
US8975738B2 (en) | 2012-11-12 | 2015-03-10 | Invensas Corporation | Structure for microelectronic packaging with terminals on dielectric mass |
US8878353B2 (en) | 2012-12-20 | 2014-11-04 | Invensas Corporation | Structure for microelectronic packaging with bond elements to encapsulation surface |
US9136254B2 (en) | 2013-02-01 | 2015-09-15 | Invensas Corporation | Microelectronic package having wire bond vias and stiffening layer |
US9034696B2 (en) | 2013-07-15 | 2015-05-19 | Invensas Corporation | Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation |
US8883563B1 (en) | 2013-07-15 | 2014-11-11 | Invensas Corporation | Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation |
US9023691B2 (en) | 2013-07-15 | 2015-05-05 | Invensas Corporation | Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation |
US9167710B2 (en) | 2013-08-07 | 2015-10-20 | Invensas Corporation | Embedded packaging with preformed vias |
US9685365B2 (en) | 2013-08-08 | 2017-06-20 | Invensas Corporation | Method of forming a wire bond having a free end |
US20150076714A1 (en) | 2013-09-16 | 2015-03-19 | Invensas Corporation | Microelectronic element with bond elements to encapsulation surface |
US9087815B2 (en) | 2013-11-12 | 2015-07-21 | Invensas Corporation | Off substrate kinking of bond wire |
US9082753B2 (en) | 2013-11-12 | 2015-07-14 | Invensas Corporation | Severing bond wire by kinking and twisting |
US9263394B2 (en) | 2013-11-22 | 2016-02-16 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
US9379074B2 (en) | 2013-11-22 | 2016-06-28 | Invensas Corporation | Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects |
US9583456B2 (en) | 2013-11-22 | 2017-02-28 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
US9583411B2 (en) | 2014-01-17 | 2017-02-28 | Invensas Corporation | Fine pitch BVA using reconstituted wafer with area array accessible for testing |
US9214454B2 (en) | 2014-03-31 | 2015-12-15 | Invensas Corporation | Batch process fabrication of package-on-package microelectronic assemblies |
US10381326B2 (en) | 2014-05-28 | 2019-08-13 | Invensas Corporation | Structure and method for integrated circuits packaging with increased density |
US9646917B2 (en) | 2014-05-29 | 2017-05-09 | Invensas Corporation | Low CTE component with wire bond interconnects |
US9412714B2 (en) | 2014-05-30 | 2016-08-09 | Invensas Corporation | Wire bond support structure and microelectronic package including wire bonds therefrom |
JP2016092292A (ja) * | 2014-11-07 | 2016-05-23 | イビデン株式会社 | 配線板およびその製造方法 |
US9735084B2 (en) | 2014-12-11 | 2017-08-15 | Invensas Corporation | Bond via array for thermal conductivity |
US9888579B2 (en) | 2015-03-05 | 2018-02-06 | Invensas Corporation | Pressing of wire bond wire tips to provide bent-over tips |
US9502372B1 (en) | 2015-04-30 | 2016-11-22 | Invensas Corporation | Wafer-level packaging using wire bond wires in place of a redistribution layer |
US9761554B2 (en) | 2015-05-07 | 2017-09-12 | Invensas Corporation | Ball bonding metal wire bond wires to metal pads |
US10490528B2 (en) | 2015-10-12 | 2019-11-26 | Invensas Corporation | Embedded wire bond wires |
US9490222B1 (en) | 2015-10-12 | 2016-11-08 | Invensas Corporation | Wire bond wires for interference shielding |
US10332854B2 (en) | 2015-10-23 | 2019-06-25 | Invensas Corporation | Anchoring structure of fine pitch bva |
US10181457B2 (en) | 2015-10-26 | 2019-01-15 | Invensas Corporation | Microelectronic package for wafer-level chip scale packaging with fan-out |
US9911718B2 (en) | 2015-11-17 | 2018-03-06 | Invensas Corporation | ‘RDL-First’ packaged microelectronic device for a package-on-package device |
US9659848B1 (en) | 2015-11-18 | 2017-05-23 | Invensas Corporation | Stiffened wires for offset BVA |
US9984992B2 (en) | 2015-12-30 | 2018-05-29 | Invensas Corporation | Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces |
CN205944139U (zh) | 2016-03-30 | 2017-02-08 | 首尔伟傲世有限公司 | 紫外线发光二极管封装件以及包含此的发光二极管模块 |
US9935075B2 (en) | 2016-07-29 | 2018-04-03 | Invensas Corporation | Wire bonding method and apparatus for electromagnetic interference shielding |
US9917041B1 (en) * | 2016-10-28 | 2018-03-13 | Intel Corporation | 3D chip assemblies using stacked leadframes |
US10299368B2 (en) | 2016-12-21 | 2019-05-21 | Invensas Corporation | Surface integrated waveguides and circuit structures therefor |
US10879195B2 (en) * | 2018-02-15 | 2020-12-29 | Micron Technology, Inc. | Method for substrate moisture NCF voiding elimination |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5045921A (en) * | 1989-12-26 | 1991-09-03 | Motorola, Inc. | Pad array carrier IC device using flexible tape |
US5172303A (en) * | 1990-11-23 | 1992-12-15 | Motorola, Inc. | Electronic component assembly |
US5477611A (en) * | 1993-09-20 | 1995-12-26 | Tessera, Inc. | Method of forming interface between die and chip carrier |
US5454160A (en) * | 1993-12-03 | 1995-10-03 | Ncr Corporation | Apparatus and method for stacking integrated circuit devices |
US6025258A (en) * | 1994-01-20 | 2000-02-15 | Fujitsu Limited | Method for fabricating solder bumps by forming solder balls with a solder ball forming member |
KR950027550U (ko) * | 1994-03-07 | 1995-10-18 | 정의훈 | 클로즈 가이드(Cloth guide)의 경사안내로울러 좌. 우 이송장치 |
US5776796A (en) * | 1994-05-19 | 1998-07-07 | Tessera, Inc. | Method of encapsulating a semiconductor package |
JP2531382B2 (ja) * | 1994-05-26 | 1996-09-04 | 日本電気株式会社 | ボ―ルグリッドアレイ半導体装置およびその製造方法 |
JP2780649B2 (ja) * | 1994-09-30 | 1998-07-30 | 日本電気株式会社 | 半導体装置 |
US5783870A (en) * | 1995-03-16 | 1998-07-21 | National Semiconductor Corporation | Method for connecting packages of a stacked ball grid array structure |
US6001671A (en) * | 1996-04-18 | 1999-12-14 | Tessera, Inc. | Methods for manufacturing a semiconductor package having a sacrificial layer |
US5821456A (en) * | 1996-05-01 | 1998-10-13 | Motorola, Inc. | Microelectronic assembly including a decomposable encapsulant, and method for forming and reworking same |
JPH09321169A (ja) * | 1996-05-24 | 1997-12-12 | Toray Ind Inc | 半導体パッケージ、半導体パッケージ回路板および半導体パッケージ用部材 |
US6054337A (en) * | 1996-12-13 | 2000-04-25 | Tessera, Inc. | Method of making a compliant multichip package |
KR100214549B1 (ko) * | 1996-12-30 | 1999-08-02 | 구본준 | 버텀리드 반도체 패키지 |
US5994166A (en) * | 1997-03-10 | 1999-11-30 | Micron Technology, Inc. | Method of constructing stacked packages |
US6117705A (en) * | 1997-04-18 | 2000-09-12 | Amkor Technology, Inc. | Method of making integrated circuit package having adhesive bead supporting planar lid above planar substrate |
US6020637A (en) * | 1997-05-07 | 2000-02-01 | Signetics Kp Co., Ltd. | Ball grid array semiconductor package |
US5950072A (en) * | 1997-07-25 | 1999-09-07 | Stmicroelectronics, Inc. | Low-profile removable ball-grid-array integrated circuit package |
KR100266637B1 (ko) * | 1997-11-15 | 2000-09-15 | 김영환 | 적층형볼그리드어레이반도체패키지및그의제조방법 |
US6051890A (en) * | 1997-12-24 | 2000-04-18 | Intel Corporation | Interleaving a bondwire between two bondwires coupled to a same terminal |
US6020633A (en) * | 1998-03-24 | 2000-02-01 | Xilinx, Inc. | Integrated circuit packaged for receiving another integrated circuit |
US6028365A (en) * | 1998-03-30 | 2000-02-22 | Micron Technology, Inc. | Integrated circuit package and method of fabrication |
US6072233A (en) * | 1998-05-04 | 2000-06-06 | Micron Technology, Inc. | Stackable ball grid array package |
US6180881B1 (en) * | 1998-05-05 | 2001-01-30 | Harlan Ruben Isaak | Chip stack and method of making same |
US5977640A (en) * | 1998-06-26 | 1999-11-02 | International Business Machines Corporation | Highly integrated chip-on-chip packaging |
US6313522B1 (en) * | 1998-08-28 | 2001-11-06 | Micron Technology, Inc. | Semiconductor structure having stacked semiconductor devices |
-
1998
- 1998-05-30 KR KR1019980020098A patent/KR100266693B1/ko not_active IP Right Cessation
- 1998-10-01 DE DE19845316A patent/DE19845316C2/de not_active Expired - Fee Related
-
1999
- 1999-01-28 US US09/239,152 patent/US6291259B1/en not_active Expired - Lifetime
- 1999-04-01 JP JP11094767A patent/JP3063032B2/ja not_active Expired - Fee Related
-
2001
- 2001-08-06 US US09/922,103 patent/US6407448B2/en not_active Expired - Lifetime
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7408249B2 (en) | 1998-02-06 | 2008-08-05 | Tessera Technologies Hungary Kft. | Packaged integrated circuits and methods of producing thereof |
US7781240B2 (en) | 1998-02-06 | 2010-08-24 | Tessera Technologies Hungary Kft. | Integrated circuit device |
US9530945B2 (en) | 1998-02-06 | 2016-12-27 | Invensas Corporation | Integrated circuit device |
JP2001217337A (ja) * | 2000-01-31 | 2001-08-10 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2005026680A (ja) * | 2003-06-30 | 2005-01-27 | Samsung Electronics Co Ltd | 積層型ボールグリッドアレイパッケージ及びその製造方法 |
US7939924B2 (en) | 2003-06-30 | 2011-05-10 | Samsung Electronics Co., Ltd. | Stack type ball grid array package and method for manufacturing the same |
JP4703980B2 (ja) * | 2003-06-30 | 2011-06-15 | 三星電子株式会社 | 積層型ボールグリッドアレイパッケージ及びその製造方法 |
KR101534680B1 (ko) * | 2009-02-23 | 2015-07-07 | 삼성전자주식회사 | 적층형 반도체 패키지 |
Also Published As
Publication number | Publication date |
---|---|
US6407448B2 (en) | 2002-06-18 |
DE19845316C2 (de) | 2002-01-24 |
JP3063032B2 (ja) | 2000-07-12 |
DE19845316A1 (de) | 1999-12-02 |
KR19990086916A (ko) | 1999-12-15 |
KR100266693B1 (ko) | 2000-09-15 |
US20010048151A1 (en) | 2001-12-06 |
US6291259B1 (en) | 2001-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3063032B2 (ja) | ボ―ルグリッドアレイ型半導体パッケ―ジ及びその製造方法 | |
US6545366B2 (en) | Multiple chip package semiconductor device | |
US6323060B1 (en) | Stackable flex circuit IC package and method of making same | |
KR100324333B1 (ko) | 적층형 패키지 및 그 제조 방법 | |
US8253232B2 (en) | Package on package having a conductive post with height lower than an upper surface of an encapsulation layer to prevent circuit pattern lift defect and method of fabricating the same | |
JP2967344B2 (ja) | 積層型半導体パッケージモジュール及び積層型半導体パッケージモジュールの製造方法 | |
US7982298B1 (en) | Package in package semiconductor device | |
US7679178B2 (en) | Semiconductor package on which a semiconductor device can be stacked and fabrication method thereof | |
US20080111224A1 (en) | Multi stack package and method of fabricating the same | |
US5849608A (en) | Semiconductor chip package | |
US20090045499A1 (en) | Semiconductor package having a plurality input/output members | |
US20090127682A1 (en) | Chip package structure and method of fabricating the same | |
JP2009506572A (ja) | 相互接続構造を含むマイクロフィーチャ組立品およびそのような相互接続構造を形成するための方法 | |
JP2005026680A (ja) | 積層型ボールグリッドアレイパッケージ及びその製造方法 | |
US6855573B2 (en) | Integrated circuit package and manufacturing method therefor with unique interconnector | |
US5889333A (en) | Semiconductor device and method for manufacturing such | |
KR19990086915A (ko) | 비지에이 반도체 패키지 및 그 제조방법 | |
KR100658120B1 (ko) | 필름 기판을 사용한 반도체 장치 제조 방법 | |
JP4038021B2 (ja) | 半導体装置の製造方法 | |
US7652383B2 (en) | Semiconductor package module without a solder ball and method of manufacturing the semiconductor package module | |
JP4695796B2 (ja) | 半導体装置、半導体装置ユニットおよびその製造方法 | |
JPH10154768A (ja) | 半導体装置及びその製造方法 | |
KR102233649B1 (ko) | 적층형 반도체 패키지 및 적층형 반도체 패키지의 제조방법 | |
JP2002231856A (ja) | 半導体装置及びその製造方法 | |
KR100520443B1 (ko) | 칩스케일패키지및그제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090512 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 12 |
|
R154 | Certificate of patent or utility model (reissue) |
Free format text: JAPANESE INTERMEDIATE CODE: R154 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 12 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 12 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 13 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |