DE102004010614B4 - Basishalbleiterbauteil für einen Halbleiterbeuteilstapel und Verfahren zur Herstellung desselben - Google Patents

Basishalbleiterbauteil für einen Halbleiterbeuteilstapel und Verfahren zur Herstellung desselben Download PDF

Info

Publication number
DE102004010614B4
DE102004010614B4 DE102004010614A DE102004010614A DE102004010614B4 DE 102004010614 B4 DE102004010614 B4 DE 102004010614B4 DE 102004010614 A DE102004010614 A DE 102004010614A DE 102004010614 A DE102004010614 A DE 102004010614A DE 102004010614 B4 DE102004010614 B4 DE 102004010614B4
Authority
DE
Germany
Prior art keywords
wiring substrate
semiconductor chip
contact pads
semiconductor
contact surfaces
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004010614A
Other languages
English (en)
Other versions
DE102004010614A1 (de
Inventor
Jens Pohl
Robert Hagen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004010614A priority Critical patent/DE102004010614B4/de
Priority to PCT/DE2005/000307 priority patent/WO2005086235A2/de
Priority to US10/598,483 priority patent/US7755178B2/en
Publication of DE102004010614A1 publication Critical patent/DE102004010614A1/de
Application granted granted Critical
Publication of DE102004010614B4 publication Critical patent/DE102004010614B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)
  • Details Of Resistors (AREA)

Abstract

Basishalbleiterbauteil für einen Halbleiterbauteilstapel (2) mit einem Halbleiterchip (3), der mit seiner aktiven Seite auf einem steifen, ebenen Verdrahtungssubstrat (4) aufliegt, wobei
– das Verdrahtungssubstrat (4) auf seiner Oberseite (5) in Randbereichen (6, 7) neben dem Halbleiterchip (3) Kontaktanschlussflächen (8) und gegenüberliegend zum Halbleiterchip (3) auf seiner Unterseite (9) Außenkontakte (10) des Basishalbleiterbauteils (1) aufweist, die mit den Kontaktanschlussflächen (8) über Verdrahtungsleitungen (12) und Durchkontakte (13) des Verdrahtungssubstrats (4) miteinander elektrisch in Verbindung stehen;
– der Halbleiterchip (3) Flipchip-Kontakte (23) aufweist, die über Verdrahtungsleitungen (12) auf der Oberseite des Verdrahtungssubstrates (5) mit den Kontaktanschlussflächen (8) verbunden sind, sowie über Verdrahtungsleitungen (12) auf der Oberseite (5) und Durchkontakte (13) zur Unterseite (9) des Verdrahtungssubstrats (4), und über Verdrahtungsleitungen (12) auf der Unterseite (9) des Verdrahtungssubstrats (4), mit Außenkontaktflächen (24) verbunden sind, wobei die Außenkontaktflächen (24) die Außenkontakte (10) aufweisen;
– eine verformbare TAB-basierende Zwischenverbindungsfolie mit einem Trägermaterial...

Description

  • Die Erfindung betrifft ein Basishalbleiterbauteil für einen Halbleiterbauteilstapel mit einem Halbleiterchip, der auf einer Oberseite eines steifen Verdrahtungssubstrats zentral in der Weise angeordnet ist, dass Randbereiche des Verdrahtungssubstrats nicht von dem Halbleiterchip bedeckt sind. Auf einer Unterseite des Verdrahtungssubstrats, die der Oberseite mit dem Halbleiterchip gegenüber liegt, sind Außenkontakte des Basishalbleiterbauteils angeordnet, die über Durchkontakte mit Kontaktanschlussflächen auf der Oberseite elektrisch in Verbindung stehen. Die Kontaktanschlussflächen sind in Randbereichen des Verdrahtungssubstrats angeordnet.
  • Für ein Stapeln von Halbleiterbauteilen mit einem derartigen Basishalbleiterbauteil ist die Lage der Kontakte zwischen dem unteren Basishalbleiterbauteil und einem gestapelten oberen Halbleiterbauteil typischerweise auf die Randbereiche der Gehäuse limitiert, weil der Halbleiterchip zentral angeordnet ist und somit der Mittenbereich für den Anschluss von Kontakten gestapelter Halbleiterbauteile nicht zur Verfügung steht. Das hat den Nachteil, dass standardisierte Halbleiterbauteile in BGA-Bauweise (ball-grid-array) oder LGA-Bauweise (land-grid-array) nicht aufeinander stapelbar sind, zumal deren Außenkontakte über die Unterseite des Halbleiterbauteils verteilt angeordnet sind. Eine freie Wahl von gestapelter Halbleiterbauteilen durch den Kunden ist somit nicht möglich, vielmehr muss das Kundengehäuse umgestaltet werden, weil für ein gestapeltes Halbleiterbauteil nur die Randseiten des Ver drahtungssubstrats zur Anordnung von Außenkontakten des gestapelter Halbleiterbauteils zur Verfügung stehen.
  • Aus der US 6,407,448 B2 ist ein stapelbares Halbleiterbauteil bekannt, bei dem ein Halbleiterchip auf einem festen Substrat montiert und zur Kontaktierung eines im Stapel benachbarten Halbleiterbauteil mit einer verformbaren Zwischenverbindungsschicht versehen wird.
  • Aus der US 6,313,522 B1 ist ein Basishalbleiterbauteil für einen Halbleiterbauteilstapel bekannt, das ebenfalls ein festes Substrat aufweist, auf das der Halbleiterchip aufgebracht ist. Die integrierte Schaltung des Halbleiterchips ist über Bonddrähte und Verdrahtungsleitungen mit Außenkontakten verbunden. Zur Kontaktierung eines im Stapel benachbarten Halbleiterbauteils ist eine verformbare Zwischenverbindungsschicht vorgesehen.
  • Eine Lösung dieses Stapelproblems ist auch aus der Druckschrift DE 101 38 278 C1 bekannt. Zum Stapeln werden dort herkömmliche Halbleiterbauteile mit BGA- oder LGA-Gehäuse mit zusätzlichen flexiblen Umverdrahtungsfolien versehen, die großflächiger sind, als die zu stapelnden Basishalbleiterbauteile, und die über den Rand der Halbleiterbauteile hinausragen, so dass sie in Richtung auf ein darunter angeordnetes Basishalbleiterbauteil eines Halbleiterbauteilstapels gebogen und über die flexible Folie mit dem darunter angeordneten Basishalbleiterbauteil elektrisch verbunden werden können.
  • Ein Halbleitermodul mit derartig gestapelten Halbleiterbauteilen hat den Nachteil, dass die Halbleiterbauteile nicht mit geringst möglichem Raumbedarf gestapelt werden können, zumal auch die abgebogene Umverdrahtungsfolie einen Biegera dius erfordert, der nicht unterschritten werden kann, ohne Mikrorisse in den auf der Umverdrahtungsfolie angeordneten Umverdrahtungsleitungen zu riskieren. Darüber hinaus ergeben sich relativ lange, sowie unterschiedlich lange Leitungswege zwischen dem Halbleiterchip in dem unteren Basisgehäuse des Basishalbleiterbauteils und dem gestapelter Halbleiterbauteil. Schließlich sind die hohen Kosten für die notwendige Zweilagenfolie ein weiterer Nachteil der bisherigen Lösung.
    •
  • Aufgabe der Erfindung ist es, ein Basishalbleiterbauteil mit Verdrahtungssubstrat und ein Verfahren zur Herstellung desselben anzugeben, dass ein Stapeln von Halbleiterbauteilen mit beliebig angeordneten Außenkontakten ermöglicht. Ferner ist es Aufgabe der Erfindung, dass dieser Halbleiterbauteilstapel mit unterschiedlich aufgebauten Basisbauteilen und mit unterschiedlich aufgebauten gestapelten Halbleiterbauteilen zu einem Halbleitermodul kombiniert werden kann. Darüber hinaus ist es Aufgabe der Erfindung, ein Basishalbleiterbauteil mit einem Verdrahtungssubstrat anzugeben, mit dem ein Stapeln nicht auf wenige, vorgegebene Muster von Halbleiterbauteilen eingeschränkt ist, sondern bei dem die Anordnung und Zuordnung von verbindenden Außenkontakten beliebig variiert werden kann. Ferner ist es Aufgabe der Erfindung, den Raumbedarf und den Flächenbedarf eines Halbleitermoduls zu minimieren, und somit den Raumbedarf eines Speichermoduls beispielsweise aus DRAM-Halbleiterbauteilen zu verkleinern.
  • Gelöst wird diese Aufgabe mit dem Gegenstand der unabhängigen Ansprüche. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Erfindungsgemäß wird ein Basishalbleiterbauteil für einen Halbleiterbauteilstapel mit einem Halbleiterchip, der auf einem steifen Verdrahtungssubstrat zentral angeordnet ist, geschaffen. Dazu weist das Verdrahtungssubstrat auf seiner Oberseite in Randbereichen Kontaktanschlussflächen und gegenüberliegend dem Halbleiterchip auf seiner Unterseite Außenkontakte des Basishalbleiterbauteils auf. Die Außenkontakte sind über Verdrahtungsleitungen und/oder Durchkontakte des Verdrahtungssubstrats mit den Kontaktanschlussflächen elektrisch verbunden. Gleichzeitig sind die Kontaktanschlussflächen mit Kontaktflächen einer integrierten Schaltung der aktiven Oberseite des Halbleiterchips verbunden. Somit liegen eine einzelne Kontaktfläche mit einem einzelnen Außenkontakt und mit einer einzelnen Kontaktanschlussfläche auf gleichem elektrischen Potential. Die Kontaktanschlussfläche bildet dabei praktisch einen Schaltungsknoten.
  • Eine verformbare Zwischenverbindungsfolie definiert die Oberseite des Basisbauteils und weist ein frei zugängliches Anordnungsmuster von Stapelkontaktflächen auf. Dieses Anordnungsmuster ist kongruent zu Außenkontakten eines zu stapelnden Halbleiterbauteils angeordnet. In ihren Randbereichen ist die Zwischenverbindungsfolie zu den Kontaktanschlussflächen des Verdrahtungssubstrats hin verformt. Dabei stehen die Stapelkontaktflächen auf der Oberseite des Basishalbleiterbauteils über Leiterbahnen der Zwischenverbindungsfolie mit den Kontaktanschlussflächen in den Randbereichen des Verdrahtungssubstrats elektrisch in Verbindung. Über den gemeinsamen Knotenpunkt, der durch die Kontaktanschlussflächen auf dem Verdrahtungssubstrat gebildet wird, stehen somit ein einzelner Stapelkontakt mit einer Kontaktfläche des Basishalbleiterchips und mit einem Außenkontakt des Basishalbleiterbauteils elektrisch in Verbindung.
  • Der Vorteil dieses Basishalbleiterbauteils besteht darin, dass die verformbare Zwischenverbindungsfolie auf ihrer Oberseite ein frei wählbares Anordnungsmuster von Stapelkontaktflächen aufweist. Dieses Muster kann dem Bedarf des Kunden angepasst werden. Für unterschiedliche zu stapelnde Halbleiterbauteile auf dem Basishalbleiterbauteil wird lediglich eine Zwischenverbindungsfolie mit einem anderen Anordnungsmuster vorgesehen. Der Grundaufbau des Basishalbleiterbauteils braucht jedoch nicht geändert zu werden. Sowohl der zentrale Basishalbleiterchip als auch die Verdrahtungsstruktur des Verdrahtungssubstrats und die Anordnung der Außenkontakte des Basishalbleiterbauteils bleiben unverändert.
  • Die Zwischenverbindungsfolie kann auch dazu eingesetzt werden, passive Bauelemente, wie Kondensatoren, Widerstände oder Spulen, durch entsprechende Leiterbahnführung oder durch ent sprechende Strukturierung der Metallschichten der Zwischenverbindungsfolie vorzusehen. Ein weiterer Vorteil dieser Konstruktion eines Basishalbleiterbauteils besteht darin, dass eine Vielzahl von Leiterbahnen der Zwischenverbindungsfolie mit einer Vielzahl von Kontaktanschlussflächen in einem Arbeitsgang miteinander verbunden werden können. Damit entfällt ein kostenintensives serielles Bonden mit Kontaktdrähten, wie es aus dem Stand der Technik bekannt ist. Ein weiterer Vorteil ist, dass die auf der Zwischenverbindungsfolie geführten Leiterbahnen nicht wie bei Bonddrähten einen Kurzschluss verursachen können und sie können ihren Abstand zuverlässig gestützt durch die Folie beibehalten.
  • In einer weiteren Ausführungsform der Erfindung weist der Halbleiterchip Flipchip-Kontakte auf, die über Umverdrahtungsleitungen mit den Kontaktanschlussflächen verbunden sind. Diese Verdrahtungsleitungen befinden sich auf der Oberseite des Verdrahtungssubstrats und sind über Durchkontakte mit der Unterseite des Verdrahtungssubstrats verbunden, wobei von dort aus wiederum Verdrahtungsleitungen auf der Unterseite des Verdrahtungssubstrats mit Außenkontaktflächen verbunden sind. Diese Außenkontaktflächen können dann mit Außenkontakten bestückt werden, um das Basishalbleiterbauteil zu komplettieren.
  • Durch den Einsatz eines Halbleiterchips mit Flipchip-Kontakten im Basishalbleiterbauteil, wird die Zuverlässigkeit des Basishalbleiterbauteils weiter gesteigert, zumal auch hier zur Verbindung mit der Verdrahtungsstruktur auf der Oberseite des Verdrahtungssubstrats keine störanfälligen Bonddrähte vorzusehen sind. Um thermische Spannungen zwischen dem Material des steifen Verdrahtungssubstrats und dem Siliziumhalbleiterchip auszugleichen, wird der Abstand zwischen dem Halbleiterchip mit Flipchip-Kontakten und dem Verdrahtungssubstrat durch einen gefüllten Kunststoff einem sogenannten "Underfill" aufgefüllt. Der Füllstoff des Kunststoffes besteht vorzugsweise aus Keramikpartikel, welche den thermischen Ausdehnungskoeffizienten des "Underfill" an den thermischen Ausdehnungskoeffizienten des Halbleiterchips anpassen.
  • Die Außenkontakte können in einer Ausführungsform der Erfindung Lotbälle aufweisen und auf der Unterseite des Verdrahtungssubstrats in einer Matrix angeordnet sein. Damit kann auch das Basishalbleiterbauteil als Standardgehäuse in BGA-Bauweise ausgeführt sein, so dass es auf entsprechende Standardschaltungsträger aufgebracht werden kann.
  • Weiterhin wird die Zwischenverbindungsfolie auf der Rückseite des Basishalbleiterchips angeordnet. Diese Anordnung hat den Vorteil einer minimalen Bauhöhe des Basishalbleiterbauteils, zumal die Rückseite des Basishalbleiterchips keine Flipchip-Kontakte aufweist und somit voll auf der Rückseite des Basishalbleiterchips aufliegen kann. Wird als Basishalbleiterchip ein Halbleiterchip mit Bondverbindungen eingesetzt, so kann dieses Halbleiterchip auf dem Verdrahtungssubstrat nach dem Herstellen der Bondverbindung mit einer Kunststoffgehäusemasse versehen werden, so dass auch in dem Fall eine Möglichkeit besteht, die Zwischenverbindungsfolie beispielsweise auf der Kunststoffgehäusemasse aufzubringen.
  • Für ein Basishalbleiterbauteil, das ein gestapeltes Halbleiterbauteil tragen soll, dessen flächige Erstreckung größer ist, als der Basishalbleiterchip, ist es vorgesehen, eine Stützplatte zwischen der Zwischenverbindungsfolie und dem Halbleiterchip anzuordnen. Diese Stützplatte leiht der Zwischenverbindungsfolie Formstabilität und gewährleistet, dass die Stapelkontaktflächen der Zwischenverbindungsfolie vollständig in einer Ebene angeordnet sind. Somit können dann das Basishalbleiterbauteil und das gestapelte Halbleiterbauteil über die Stapelkontaktflächen der Zwischenverbindungsfolie elektrisch in Verbindung stehen. Dabei kann die Anordnung der Stapelkontaktflächen dem jeweiligen kundenspezifischen zu stapelnden Halbleiterbauteil angepasst sein.
  • Eine weitere bevorzugte Ausführungsform der Erfindung sieht vor, dass die Zwischenverbindungsfolie mehrere, voneinander isolierte Lagen mit zwischenliegenden Leiterbahnen aufweist. Eine derartige mehrlagige Zwischenverbindungsfolie wird vorteilhaft dort eingesetzt, wo die Stapelkontaktflächendichte, sowie die absolute Zahl an Stapelkontaktflächen mit einer entsprechend hohen Zahl von Verdrahtungsleitungen zu verbinden ist, und die Abstände zwischen den Stapelkontaktflächen nicht ausreicht, um genügend Leiterbahnen zu den Randseiten der Zwischenverbindungsfolie zu führen.
  • Weiterhin ist es vorgesehen, in einer Ausführungsform der Erfindung, die Verbindungsstellen zwischen Kontaktanschlussflächen und Leiterbahnen der Zwischenverbindungsfolie in den Randbereichen des Verdrahtungssubstrats in eine Kunststoffmasse einzubetten. Diese Kunststoffmasse schützt somit die Randbereiche des Basishalbleiterbauteils, in denen alle Verbindungen, sowohl zu dem gestapelten Halbleiterbauteil, als auch zum Basishalbleiterchip sowie zu den Außenkontakten, zusammenlaufen.
  • Ein Verfahren zur Herstellung eines Basishalbleiterbauteils weist die nachfolgenden Verfahrensschritte auf. Zunächst wird ein steifer Verdrahtungsträger mit einem zentralen Halbleiterchip auf seiner Oberseite hergestellt. Dazu wird auf der Oberseite des Verdrahtungsträger eine Verdrahtungsmuster vorgesehen mit Kontaktanschlussflächen in Randbereichen der Oberseite sowie mit Außenkontaktflächen auf seiner der Oberseite gegenüberliegenden Unterseite. Dabei werden die Außenkontaktflächen und die Kontaktanschlussflächen, sowie die Kontaktflächen einer integrierten Schaltung des Halbleiterchips, miteinander elektrisch auf dem Verdrahtungsträger verbunden.
  • Neben der Herstellung eines steifen Verdrahtungsträgers wird eine verformbare Zwischenverbindungsfolie mit Stapelkontaktflächen auf ihrer Oberseite hergestellt. Die Stapelkontaktflächen sind in einem Anordnungsmuster auf der Oberseite derart angeordnet, dass sie kongruent zu einem Anordnungsmuster von Außenkontakten eines zu stapelnden Halbleiterbauteils sind. Mit entsprechenden Leiterbahnen auf ihrer Unterseite, die mit den Stapelkontaktflächen verbunden sind und sich bis in den Randbereich der Zwischenträgerfolie erstrecken, wird eine Verbindung zwischen den Kontaktanschlussflächen des Verdrahtungssubstrats und den Stapelkontaktflächen hergestellt. Dazu wird das Anordnungsmuster der Leiterbahnen im Randbereich der Zwischenverdrahtungsfolie kongruent zu dem Anordnungsmuster der Kontaktanschlussflächen im Randbereich des Verdrahtungssubstrats konstruiert. Die Zwischenverbindungsfolie wird dann mit ihrer Unterseite auf den Verdrahtungsträger mit Halbleiterchip aufgebracht. Anschließend werden die Randseiten der Zwischenverbindungsfolie unter Verbinden der Leiterbahnen mit den Kontaktanschlussflächen in den Randbereichen des Verdrahtungssubstrats verformt.
  • Dieses Verfahren hat den Vorteil, dass unabhängig von einem Anordnungsmuster der Außenkontakte des Basishalbleiterbauteils das Muster der Stapelkontaktflächen der Zwischenverbin dungsfolie entworfen werden kann. Eine derartige Zwischenverbindungsfolie ist preiswert herstellbar und für die Massenproduktion geeignet und kann dennoch mit ihrem Anordnungsmuster für die Stapelkontaktflächen den kundenspezifischen Wünschen angepasst werden. Das bedeutet, dass der Kunde oder Abnehmer der Basishalbleiterbauteile eines seiner Standardhalbleiterbauteile auf der Zwischenverbindungsfolie anordnen kann und somit preiswert die Modularität seiner Produkte erhöhen kann. Außerdem ist es von dem Prinzip der Erfindungsidee möglich, auch für das gestapelte Halbleiterbauteil eine weitere Zwischenverbindungsfolie vorzusehen, die ebenfalls in den Randbereichen des steifen Verdrahtungsmusters mit den darunter angeordneten Halbleiterbauteilen elektrisch verbunden werden kann.
  • Weiterhin hat das Verfahren den Vorteil, dass im Gegensatz zur Bonddrahtverbindung mit einem Bondschritt für jeden Randbereich eine Vielzahl von Leiterbahnen der Zwischenverbindungsfolie mit den Kontaktanschlussflächen auf dem steifen Verdrahtungssubstrat verbunden werden kann. Schließlich liefert das Verfahren ein wesentlich robusteres Basishalbleiterbauteil, da keine Bonddrähte mehr erforderlich und auch keine aus dem Halbleiterstapel herausstehenden Schleifen aus flexiblen Verdrahtungsfolien zu bilden sind. Außerdem kann die Dichte der Verbindungen gegenüber Bonddrahtverbindungen erhöht werden, zumal bei der Dimensionierung der Schrittweite der Kontaktanschlussflächen sowie des Mittenabstandes der Leiterbahnen der Zwischenverbindungsfolie keine Dimensionen von Bondwerkzeugen, wie Bondsticheln oder Bondkanülen, zu berücksichtigen sind.
  • In einem weiteren Durchführungsbeispiel des Verfahrens wird vor dem Aufbringen der Zwischenverbindungsfolie auf das Ver drahtungssubstrat eine Stützplatte auf die Unterseite der Zwischenverbindungsfolie aufgebracht. Diese relativ steife Zwischenverbindungsplatte wird immer dann vorgesehen, wenn der im Basishalbleiterbauteil angeordnete Halbleiterchip in seinen Flächendimensionen kleiner ist, als die Unterseite des zu stapelnden Halbleiterbauteils. Durch die Stützplatte wird einerseits die Folie im Bereich der Stapelkontaktflächen eingeebnet und dafür gesorgt, dass beim Abbiegen der Randbereiche der Zwischenverbindungsfolie mit den Leiterbahnen auf ihrer Unterseite keine Unebenheiten für die Stapelkontaktflächen auftreten. Das Material der Stützplatte kann ein faserverstärkter Kunststoff sein, oder auch eine allseits mit einer Isolationsschicht versehene Metallplatte.
  • In einer weiteren bevorzugten Durchführung des Verfahrens wird vor dem Aufbringen der Zwischenverbindungsfolie der Halbleiterchip in eine Kunststoffmasse eingebettet. Die Kunststoffmasse und ihre flächige Erstreckung kann die Dimensionen des eingebetteten Halbleiterchip vorteilhafterweise derartig vergrößern, dass keine Stützplatte erforderlich ist. Ein weiterer Vorteil besteht darin, dass mit Hilfe der Kunststoffmasse auch Halbleiterbasischips eingesetzt werden können, die keine Flipchip-Kontakte aufweisen, sondern über Bondverbindungen mit einer Verdrahtungsstruktur auf der Oberseite des Verdrahtungssubstrats verbunden werden. Derartige Bondverbindungen für Halbleiterchips, die keine Flipchip-Kontakte aufweisen, werden vor dem Einbetten des Halbleiterchips montiert, und danach wird dann die Kunststoffgehäusemasse aufgebracht, die in ihrer flächigen Erstreckung mindestens den Abmaßen der geplanten Stapelkontaktflächen der Zwischenverbindungsfolie entspricht.
  • Nach dem Verbinden der Leiterbahnen mit den Kontaktanschlussflächen können die Verbindungsstellen ebenfalls in eine Kunststoffmasse eingebettet werden. Dazu wird ein Dispense-Prozess oder ein Moldprozess eingesetzt, so dass diese empfindlichen Verbindungsstellen vor mechanischen Belastungen geschützt werden.
  • Zusammenfassend ist festzustellen, dass die Erfindung das Stapelproblem durch eine Variante des TAB (tape automated bonding) löst, indem eine neue Zwischenverbindungsfolie geschaffen wird, die eine dreidimensionale Stapelung von Halbleiterbauteilen zu Halbleitermodulen ermöglicht. Zur Bildung eines Basishalbleiterbauteils wird auf ein Basisgehäuse eine TAB basierende Zwischenverbindungsfolie aufgesetzt. Diese Zwischenverbindungsfolie besteht aus einem Trägermaterial, wie einem Polyimid, auf dem die strukturierten Kupferleiterbahnen aufgebracht sind. Diese Ebene aus Kupferleiterbahnen realisiert außerdem Stapelkontaktflächen für ein zu stapelndes Halbleiterbauteil. Von den Stapelkontaktflächen führen Leiterbahnen an den Rand der Zwischenverbindungsfolie, um später mit dem Basisgehäuse verbunden zu werden. Falls die erforderliche Auflagenfläche für das zu stapelnde Halbleiterbauteil größer als der Basishalbleiterchip ist, kann eine Versteifungsplatte bzw. Stützplatte zwischen der Zwischenverbindungsfolie und dem Basishalbleiterchip beispielsweise aus einem FR4- oder BT-Material angeordnet werden. Für ein Verbinden den Leiterbahnen der TAB-Zwischenverbindungsfolie und den Kontaktanschlussflächen des Basisgehäuses kann beispielsweise ein Bügellöt-Verfahren eingesetzt werden, bei dem gleichzeitig eine Vielzahl von Verbindungspunkten in einem der Randbereiche zusammengelötet werden. Beim Löten mit Hilfe des Bügellöt-Verfahrens können zum Beispiel hochschmelzende Materialien verwendet werden, die ihrerseits beim Löten hoch schmelzende Legierungen bzw. intermetallische Verbindungen bilden, wie beispielsweise AuSn.
  • Das erfindungsgemäße Verfahren, sowie das erfindungsgemäße Basishalbleiterbauteil haben die Vorteile, dass:
    • 1. für komplexe "routings" Verdrahtungssubstrate mit mehreren Lagen verwendet werden können, wie beispielsweise ein 4-lagiges Substrat;
    • 2. die Zuverlässigkeit speziell bei einem Temperaturzyklus-Testverfahren auf Leiterplatten unter Einsatz eines Basishalbleiterbauteil mit einem Halbleiterchip mit Flipchip-Kontakten auch gegenüber dem aus der Druckschrift DE 101 38 278 C1 bekannten Aufbau verbessert ist.
  • Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
  • 1 zeigt eine Prinzipskizze eines Basishalbleiterbauteils, einer ersten Ausführungsform der Erfindung in perspektivischer Ansicht.
  • 2 bis 7 zeigen schematische Querschnitte durch Bauteilkomponenten im Verlauf der Herstellung eines Basishalbleiterbauteils.
  • 2 zeigt einen schematischen Querschnitt einer Zwischenverbindungsfolie mit Stützplatte;
  • 3 zeigt einen schematischen Querschnitt eines steifen Verdrahtungssubstrats mit Halbleiterchip;
  • 4 zeigt einen schematischen Querschnitt durch ein Verdrahtungssubstrat mit Halbleiterchip und aufgesetzter Zwischenverbindungsfolie;
  • 5 zeigt einen schematischen Querschnitt durch ein Verdrahtungssubstrat nach Abbiegen von Randbereichen der Zwischenverbindungsfolie und elektrischem Verbinden der Kontaktanschlussflächen des Verdrahtungssubstrats mit Leiterbahnen der Zwischenverbindungsfolie;
  • 6 zeigt einen schematischen Querschnitt durch ein Basishalbleiterbauteil mit einer aufgebrachten Kunststoffabdeckung der elektrischen Verbindungen.
  • 7 zeigt einen schematischen Querschnitt durch ein Basishalbleiterbauteil, einer zweiten Ausführungsform der Erfindung;
  • 8 zeigt einen schematischen Querschnitt durch einen Halbleiterbauteilstapel mit einem Basishalbleiterbauteil, der ersten Ausführungsform der Erfindung.
  • 1 zeigt eine Prinzipskizze eines Basishalbleiterbauteils 1, einer ersten Ausführungsform der Erfindung in perspektivischer Ansicht. Dieses Basishalbleiterbauteil 1 ist die Basis für einen Halbleiterbauteilstapel, d. h. auf dem Basishalbleiterbauteil 1 soll ein gestapeltes Halbleiterbauteil Platz finden, dessen Außenkontaktanordnung unabhängig ist von der Außenkontaktanordnung des Basishalbleiterbauteils 1 und unabhängig von der Verdrahtungsstruktur eines steifen Verdrahtungssubstrats 4 des Basishalbleiterbauteils 1.
  • Dazu weist das Basishalbleiterbauteil 1 das steife Verdrahtungssubstrat 4 aus einer Trägerplatte aus Kunststoff auf, die eine Oberseite 5 und eine Unterseite 9 des Verdrahtungssubstrats 4 bildet. Auf dem Verdrahtungssubstrat 4 ist auf der Oberseite 5 im Zentrum ein Halbleiterchip 3 angeordnet, der in dieser ersten Ausführungsform der Erfindung Flipchip-Kontakte aufweist, mit denen er mit einer Verdrahtungsstruktur auf der Oberseite 5 des Verdrahtungssubstrats 4 verbunden ist. Diese Verdrahtungsstruktur weist weiterhin Verdrahtungsleitungen auf, die sich bis zu den Randbereichen 6 und 7 des Verdrahtungssubstrats 4 erstrecken und dort in Kontaktanschlussflächen 8 übergehen.
  • Gleichzeitig erstrecken sich Durchkontakte von der Verdrahtungsstruktur auf der Oberseite 5 des Verdrahtungssubstrats 4 zu der Unterseite 9 des Verdrahtungssubstrats 4. Auf der Unterseite 9 können die Durchkontakte in Außenkontaktflächen übergehen, die mit Außenkontakten des Basishalbleiterbauteils 1 bestückt sind. Außerdem können Leiterbahnen 22 von den Durchkontakten zu einzelnen Außenkontaktflächen führen, um die Durchkontakte mit den Außenkontakten zu verbinden.
  • Das hier gezeigte Basishalbleiterbauteil 1 ist von sämtlichen schützenden Kunststoffmassen befreit dargestellt, um den Aufbau des Basisbauteils 1 zu verdeutlichen. Somit zeigt 1, dass die Rückseite 25 des Halbleiterchip 3 von einer Stützplatte 26 bedeckt ist. Die Stützplatte 26 kann aus Kunststoff, wie einem FR4- oder einem BT-Material aufgebaut sein, und dient als Auflagefläche für die Zwischenverdrahtungsfolie 14. Außerdem stabilisiert die Stützplatte 26 die Montageebene für ein zu stapelndes Halbleiterbauteil auf der Zwischenverbindungsfolie 14. Dazu weist die Zwischenverbindungsfolie 14 Stapelkontaktflächen 17 in einem Anordnungsmus ter 16 auf, das dem Außenkontaktmuster des zu stapelnden Halbleiterbauteils entspricht.
  • Auf die Stapelkontaktflächen 17 kann von der Oberseite 15 der Zwischenverdrahtungsfolie 14 zugegriffen werden. Die Stapelkontaktflächen 17 stehen über Leiterbahnen 22 auf der Unterseite 29 der Zwischenverbindungsfolie 14 mit den Kontaktanschlussflächen 8 auf dem Verdrahtungssubstrats 4 in den Randbereichen 6 und 7 elektrisch in Verbindung. Dazu ist die Zwischenverdrahtungsfolie 14 in ihren Randbereichen 20 und 21 zu den Kontaktanschlussflächen 8 des Verdrahtungssubstrats 4 abgebogen. Die Kontaktanschlussflächen 8 sind somit Knotenpunkte für Verbindungen zwischen den Stapelkontaktflächen 17 und den Kontaktflächen des Halbleiterchips 3, sowie den Außenkontaktflächen des Verdrahtungssubstrats 4.
  • Die Stützplatte 26 aus Metall oder einer isolierenden Platte aus FR4- oder PT-Material sorgt für eine Versteifung im Bereich des Anordnungsmusters 16 für die Zwischenverbindungsfolie 14. Anstelle des Halbleiterchips 3 mit Flipchip-Kontakten können auch Halbleiterchips mit Bondkontaktflächen eingesetzt werden. In dem Fall müssen jedoch Bonddrähte, die von den Kontaktflächen des Halbleiterchips ausgehen, vor dem Anbringen einer Zwischenverbindungsfolie 14 durch eine entsprechend dimensionierte Kunststoffgehäusemasse auf dem Halbleiterchip 3 geschützt werden. Ein derartiges Ausführungsbeispiel der Erfindung wird später in einem schematischen Querschnitt mit 7 gezeigt.
  • Die 2 bis 7 zeigen schematische Querschnitte durch Bauteilkomponenten im Verlauf der Herstellung eines Basishalbleiterbauteils 1. Komponenten mit gleichen Funktionen, wie in 1, werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • 2 zeigt einen schematischen Querschnitt einer Zwischenverbindungsfolie 14 mit einer Stützplatte 26. Die Stützplatte 26 versteift die flexible Zwischenverdrahtungsfolie 14 in einem Mittenbereich 30, der die Stapelkontaktflächen 17 zum Anschluss von einem gestapelten Halbleiterbauteil aufweist. Während durch die Stützplatte 26 der Mittenbereich 30 flach und eben gehalten wird, bleibt die Zwischenverbindungsfolie 14 in ihren Randbereichen 20 und 21 ausreichend flexibel, um in den Randbereichen 20 und 21 abgebogen zu werden. In den Randbereichen 20 und 21 weist die Zwischenverbindungsfolie 14 Leiterbahnen 22 auf, die mit den Stapelkontaktflächen 17 elektrisch verbunden sind. Da die Leiterbahnen 22 auf der Unterseite 29 der Zwischenverbindungsfolie 14 angeordnet sind, können sie elektrisch mit Kontaktanschlussflächen auf einem Verdrahtungssubstrat durch Abbiegen ihrer Randbereiche 20 und 21 verbunden werden, ohne dass sich der Mittenbereich 30, der von der Stützplatte 26 versteift wird, verwölbt oder verbiegt.
  • 3 zeigt einen schematischen Querschnitt eines steifen Verdrahtungssubstrats 4 mit Halbleiterchip 3. Der Halbleiterchip 3 weist eine planare und ebene Rückseite 25 auf, und besitzt auf seiner aktiven Oberseite 11 Flipchip-Kontakte 23. Diese Flipchip-Kontakte 23 sind über Verdrahtungsleitungen 12 mit Kontaktanschlussflächen 8 verbunden, und stehen elektrisch über Durchkontakte 13 und Außenkontaktflächen 24 und Außenkontakten 10 auf der Unterseite 9 des Verdrahtungssubstrats 4 in Verbindung. Während der Halbleiterchip 3 im Mittenbereich 30 des Verdrahtungssubstrats 4 angeordnet ist, sind die Kontaktanschlussflächen 8 auf der Oberseite 5 in den Randbereichen 6 und 7 des Verdrahtungssubstrats 4 angeordnet. Zum Zusammenbau der in 2 gezeigten Zwischenverbindungsfolie 14 mit dem in 3 gezeigten steifen Verdrahtungssubstrat 4 wird, wie 4 zeigt, die Zwischenverbindungsfolie 14 mit ihrer Stützplatte 26 auf der Rückseite 25 des Halbleiterchips 3 angeordnet.
  • Vor dem Aufsetzen der Zwischenverbindungsfolie 14 wurde der Zwischenraum, der durch die Flipchip-Kontakte 23 zwischen dem Halbleiterchip 3 und dem Verdrahtungssubstrat 4 entsteht, mit einem Partikel gefüllten Kunststoff, einem sogenannten "Underfill" 31 aufgefüllt, um thermische Belastungen zwischen dem Halbleiterchip 3 und dem Verdrahtungssubstrat 4 auszugleichen.
  • 4 zeigt einen schematischen Querschnitt durch ein Verdrahtungssubstrat 4 mit Halbleiterchip 3 und aufgesetzter Zwischenverbindungsfolie 14. In einem nächsten Schritt werden dann die Leiterbahnen 22 der Zwischenverbindungsfolie 14 mit den Kontaktanschlussflächen 8 des steifen Verdrahtungssubstrats 4 elektrisch und mechanisch miteinander verbunden.
  • 5 zeigt einen schematischen Querschnitt durch ein Verdrahtungssubstrat 4 nach Abbiegen von Randbereiche 20 und 21 der Zwischenverbindungsfolie 14 und elektrischem Verbinden der Kontaktanschlussflächen 8 des Verdrahtungssubstrats 4 mit Leiterbahnen 22 der Zwischenverbindungsfolie 14. Dazu wird ein Lötwerkzeug 32, das in dieser Ausführungsform zwei Lötbügel aufweist, auf die Randbereiche 20 und 21 der Zwischenverbindungsfolie 14 gesetzt, und in Pfeilrichtung A auf die Kontaktanschlussflächen 8 gepresst, bei gleichzeitiger Erwärmung der Randbereiche 6 und 7 der Verdrahtungsplatte 4. Dazu weisen die Kontaktanschlussflächen 8 entsprechende Beschichtun gen aus einem Lötmaterial auf, das mit dem Material der Leiterbahnen 22 der Zwischenverbindungsfolie 14 eine eutektische Legierung bildet. Neben dem eutektischen Loten können jedoch auch Diffusionslote eingesetzt werden, die hochschmelzende intermetallische Verbindungen beim Lötprozess bilden, oder einfache und preiswerte Lotmaterialien verwendet werden, wie Zinnlote.
  • 6 zeigt einen schematischen Querschnitt durch ein Basishalbleiterbauteil 1 mit einer aufgebrachten Kunststoffabdeckung 28 der elektrischen Verbindungen. Diese Kunststoffabdeckung 28 ist in dieser Ausführungsform der Erfindung mit einem Dispensions-Verfahren aufgebracht, und kann jedoch auch durch ein Mold-Verfahren oder durch ein Tauchverfahren oder ein Jet-dispens-Verfahren zum Schutz des Knotenpunktes, der durch die Kontaktanschlussflächen 8 dargestellt wird, aufgebracht werden. Das Abbiegen von Leiterbahnen 22 einer Zwischenverbindungsfolie 14 hat gegenüber einem Bondverfahren den Vorteil, dass einerseits dichter nebeneinander angeordnete Kontaktanschlussflächen 8 vorgesehen werden können, da keine Rücksicht auf Bondwerkzeuge zu nehmen ist, und zum anderen hat dieses Verfahren den Vorteil, dass sämtliche Verbindungsstellen oder Knotenpunkte eines Randbereiches gleichzeitig in einem Arbeitsgang hergestellt werden können.
  • 7 zeigt einen schematischen Querschnitt durch ein Basishalbleiterbauteil 100, einer zweiten Ausführungsform der Erfindung. Der Unterschied zu der ersten Ausführungsform der Erfindung, der in 1 und 6 gezeigt wird, liegt darin, dass der Halbleiterchip 3 bei dieser Ausführungsform der Erfindung in eine Kunststoffmasse 27 eingebettet wird, und diese Kunststoffmasse 27 welche die Zwischenverbindungsfolie 14 trägt und diese in ihrem Mittenbereich derart ver steift, dass die Stapelkontaktflächen 17 in einer Ebene liegen und beim Abbiegen der Randbereiche 20 und 21 der Zwischenverbindungsfolie 14 nicht verformt werden. In die Kunststoffmasse 27 können auch Drahtbond-Verbindungen eingebettet werden, wenn der Halbleiterchip 3 Kontaktanschlussflächen eines bondbaren Halbleiterchip aufweist, und keine wie in 7 gezeigten Flipchip-Kontakte 23 besitzt. Durch die Kunststoffmasse 27 wird dann nicht allein eine Ebene für die Stapelkontaktflächen gebildet, sondern es werden auch gleichzeitig die dann vorhandenen Bondverbindungen mechanisch geschützt.
  • 8 zeigt einen schematischen Querschnitt durch einen Halbleiterbauteilstapel 2 mit einem Basishalbleiterbauteil 1, der ersten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen, wie in 1, werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • In diesem Halbleiterbauteilstapel 2 ist auf dem Basishalbleiterbauteil 1 ein weiteres Bauteil, z. B. ein DRAM 34 (dynamic random access memory), oder andere Speicherkomponenten wie Flash, SRAM, oder Komponenten mit gestapelten Chipkombinationen aus Flash, SRAM und/oder DRAM aufgebracht, wozu die Außenkontakte 18 des gestapelten Halbleiterbauteils 19 auf die Stapelkontaktflächen 17 aufgelötet sind. Die Bauweise des hier beispielsweise gezeigten DRAM 34 unterscheidet sich von der Bauweise des Basishalbleiterbauteils 1 dadurch, dass keine Flipchip-Kontakte für den Halbleiterchip 33 des gestapelten Halbleiterbauteils 19 vorhanden sind, sondern der Halbleiterchip 33 Kontaktflächen 35 in einem Bondkanal 36 aufweist, die über Bonddrahtverbindungen 37 mit einer Umverdrahtungsschicht 38 eines Umverdrahtungssubstrats 39 verbunden sind. Die Umverdrahtungsschicht 38 weist Außenkontaktflächen 40 auf, deren Anordnungsmuster dem Anordnungsmuster 16 der Stapelkontaktflächen 17 des Halbleiterbasisbauteils 1 entspricht.
    • 1
    Basishalbleiterbauteil
    2
    Halbleiterbauteilstapel
    3
    Halbleiterchip
    4
    Verdrahtungssubstrat
    5
    Oberseite
    6
    Randbereich
    7
    Randbereich
    8
    Kontaktanschlussfläche
    9
    Unterseite
    10
    Außenkontakt
    11
    aktive Oberseite des Halbleiterchips
    12
    Verdrahtungsleitung
    13
    Durchkontakt
    14
    Zwischenverbindungsfolie
    15
    Oberseite
    16
    Anordnungsmuster
    17
    Stapelkontaktfläche
    18
    Außenkontakte
    19
    Halbleiterbauteil
    20
    Randbereich
    21
    Randbereich
    22
    Leiterbahnen
    23
    Flipchip-Kontakt
    24
    Außenkontaktfläche
    25
    Rückseite des Basishalbleiterchips
    26
    Stützplatte
    27
    Kunststoffmasse
    28
    Kunststoffabdeckung
    29
    Unterseite
    30
    Mittenbereich der Zwischenverbindungsfolie
    31
    "Underfill"
    32
    Lötwerkzeug
    33
    Halbleiterchip des gestapelten Halbleiterbauteils
    34
    DRAM
    35
    Kontaktflächen des Halbleiterchip 33
    36
    Bondkanal
    37
    Bonddrahtverbindung
    38
    Umverdrahtungsschicht
    39
    Umverdrahtungssubstrat
    40
    Außenkontaktflächen
    100
    Basishalbleiterbauteil
    A
    Pfeilrichtung

Claims (9)

  1. Basishalbleiterbauteil für einen Halbleiterbauteilstapel (2) mit einem Halbleiterchip (3), der mit seiner aktiven Seite auf einem steifen, ebenen Verdrahtungssubstrat (4) aufliegt, wobei – das Verdrahtungssubstrat (4) auf seiner Oberseite (5) in Randbereichen (6, 7) neben dem Halbleiterchip (3) Kontaktanschlussflächen (8) und gegenüberliegend zum Halbleiterchip (3) auf seiner Unterseite (9) Außenkontakte (10) des Basishalbleiterbauteils (1) aufweist, die mit den Kontaktanschlussflächen (8) über Verdrahtungsleitungen (12) und Durchkontakte (13) des Verdrahtungssubstrats (4) miteinander elektrisch in Verbindung stehen; – der Halbleiterchip (3) Flipchip-Kontakte (23) aufweist, die über Verdrahtungsleitungen (12) auf der Oberseite des Verdrahtungssubstrates (5) mit den Kontaktanschlussflächen (8) verbunden sind, sowie über Verdrahtungsleitungen (12) auf der Oberseite (5) und Durchkontakte (13) zur Unterseite (9) des Verdrahtungssubstrats (4), und über Verdrahtungsleitungen (12) auf der Unterseite (9) des Verdrahtungssubstrats (4), mit Außenkontaktflächen (24) verbunden sind, wobei die Außenkontaktflächen (24) die Außenkontakte (10) aufweisen; – eine verformbare TAB-basierende Zwischenverbindungsfolie mit einem Trägermaterial (14), auf dem strukturierte Leiterbahnen (22) aufgebracht sind, die Oberseite (15) des Basisbauteils definiert und ein frei zugängliches Anordnungsmuster (16) von Stapelkontaktflächen (17) aufweist, die kongruent zu Außenkontakten (18) eines zu stapelnden Halbleiterbauteils (19) angeordnet sind; – die Zwischenverbindungsfolie (14) in ihren Randbereichen (20, 21) entlang den Seiten des Halbleiterchips (3) zu den Kontaktanschlussflächen (8) des Verdrahtungssubstrats (4) hin verformt ist; und wobei – die Stapelkontaktflächen (17) über Leiterbahnen (22) der Zwischenverbindungsfolie (14) mit den Kontaktanschlussflächen (8) des Verdrahtungssubstrats (4) elektrisch in Verbindung stehen.
  2. Basishalbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, dass eine Stützplatte (26) zwischen der Zwischenverbindungsfolie (14) und dem Halbleiterchip (3) angeordnet ist.
  3. Basishalbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass zur elektrischen Verbindung des Basishalbleiterbauteils (1) und des zu stapelnden Halbleiterbauteils (19) die Stapelkontaktflächen (17) der Zwischenverbindungsfolie (14) dienen.
  4. Basishalbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Zwischenverbindungsfolie (14) mehrere voneinander isolierte Lagen mit Leiterbahnen (22) aufweist.
  5. Basishalbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Verbindungsstellen zwischen Kontaktanschlussflächen (8) und Leiterbahnen der Zwischenverbindungsfolie (14) in den Randbereichen (6, 7) des Verdrahtungssubstrats (4) in eine Kunststoffabdeckung (28) eingebettet sind.
  6. Verfahren zur Herstellung eines Basishalbleiterbauteils (1) weist nachfolgende Verfahrensschritte auf: – Herstellen eines steifen, ebenen Verdrahtungsträgers (4) mit der aktiven Seite eines zentralen Halbleiterchips (3) auf seiner Oberseite (5) und Kontaktanschlussflächen (8) in Randbereichen (6, 7) der Oberseite (5) neben dem Halbleiterchip (3), sowie Außenkontaktflächen (24) auf seiner Unterseite (9), wobei der Halbleiterchip (3) Flipchip-Kontakte (23) aufweist, die über Verdrahtungsleitungen (12) auf der Oberseite des Verdrahtungssubstrates (5) mit den Kontaktanschlussflächen (8) verbunden werden, und die weiter über Verdrahtungsleitungen (12) auf der Oberseite (5) und Durchkontakte (13) zur Unterseite (9) des Verdrahtungssubstrats (4), und über Verdrahtungsleitungen (12) auf der Unterseite (9) des Verdrahtungssubstrats (4), mit Außenkontaktflächen (24) verbunden werden, wobei die Außenkontaktflächen (24) die Außenkontakte (10) aufweisen; – Herstellen einer verformbaren TAB-basierenden Zwischenverbindungsfolie (14) mit einem Trägermaterial (14) und darauf strukturierten Leiterbahnen, mit Stapelkontaktflächen (17) auf ihrer Oberseite (15), die ein Anordnungsmuster (16) aufweisen, das kongruent zu einem Anordnungsmuster von Außenkontakten (18) eines zu stapelnden Halbleiterbauteils (19) ist, und mit Leiterbahnen (22) auf ihrer Unterseite (9), die mit den Stapelkontaktflächen (17) verbunden sind, und sich bis in die Randbereiche (20, 21) der Zwischenverbindungsfolie (14) erstrecken, wobei die Leiterbahnen (22) ein Anordnungsmuster aufwei sen, das kongruent zu dem Anordnungsmuster der Kontaktanschlussflächen (8) ist; – Aufbringen der Zwischenverbindungsfolie (14) mit ihrer Unterseite (9) auf den Halbleiterchip (3); – Verformen der Randseiten (20, 21) der Zwischenverbindungsfolie (14) entlang den Seiten des Halbleiterchips (3) unter Verbinden der Leiterbahnen (22) mit den Kontaktanschlussflächen (8) des ebenen Verdrahtungsträgers (4).
  7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass vor dem Aufbringen der Zwischenverbindungsfolie (14) auf den Halbleiterchip (3) eine Stützplatte (26) auf die Unterseite (9) der Zwischenverbindungsfolie (14) aufgebracht wird.
  8. Verfahren nach Anspruch 6 oder Anspruch 7, dadurch gekennzeichnet, dass vor dem Aufbringen der Zwischenverbindungsfolie (14) der Halbleiterchip (3) in eine Kunststoffmasse (27) eingebettet wird.
  9. Verfahren nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, dass nach dem Verbinden der Leiterbahnen (22) mit den Kontaktanschlussflächen (8) die Verbindungsstellen in eine Kunststoffabdeckung (28) eingebettet werden.
DE102004010614A 2004-03-02 2004-03-02 Basishalbleiterbauteil für einen Halbleiterbeuteilstapel und Verfahren zur Herstellung desselben Expired - Fee Related DE102004010614B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102004010614A DE102004010614B4 (de) 2004-03-02 2004-03-02 Basishalbleiterbauteil für einen Halbleiterbeuteilstapel und Verfahren zur Herstellung desselben
PCT/DE2005/000307 WO2005086235A2 (de) 2004-03-02 2005-02-23 Basishalbleiterbauteil für einen halbleiterbauteilstapel und verfahren zur herstellung desselben
US10/598,483 US7755178B2 (en) 2004-03-02 2005-02-23 Base semiconductor component for a semiconductor component stack and method for the production thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004010614A DE102004010614B4 (de) 2004-03-02 2004-03-02 Basishalbleiterbauteil für einen Halbleiterbeuteilstapel und Verfahren zur Herstellung desselben

Publications (2)

Publication Number Publication Date
DE102004010614A1 DE102004010614A1 (de) 2005-09-29
DE102004010614B4 true DE102004010614B4 (de) 2006-12-14

Family

ID=34894958

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004010614A Expired - Fee Related DE102004010614B4 (de) 2004-03-02 2004-03-02 Basishalbleiterbauteil für einen Halbleiterbeuteilstapel und Verfahren zur Herstellung desselben

Country Status (3)

Country Link
US (1) US7755178B2 (de)
DE (1) DE102004010614B4 (de)
WO (1) WO2005086235A2 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004046227B3 (de) * 2004-09-22 2006-04-20 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauteils mit Durchkontakten durch eine Kunststoffgehäusemasse und entsprechendes Halbleiterbauteil
DE102006024147B3 (de) * 2006-05-22 2007-11-29 Infineon Technologies Ag Elektronisches Modul mit Halbleiterbauteilgehäuse und einem Halbleiterchip und Verfahren zur Herstellung desselben
JP2009194143A (ja) * 2008-02-14 2009-08-27 Elpida Memory Inc 半導体装置
US9293385B2 (en) * 2008-07-30 2016-03-22 Stats Chippac Ltd. RDL patterning with package on package system
US8004093B2 (en) * 2008-08-01 2011-08-23 Stats Chippac Ltd. Integrated circuit package stacking system
US20140176174A1 (en) * 2012-12-26 2014-06-26 Advanced Inquiry Systems, Inc. Designed asperity contactors, including nanospikes for semiconductor test, and associated systems and methods
US9941240B2 (en) * 2013-07-03 2018-04-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor chip scale package and manufacturing method thereof
KR102243285B1 (ko) 2014-07-01 2021-04-23 삼성전자주식회사 반도체 패키지
US9472483B2 (en) * 2014-12-17 2016-10-18 International Business Machines Corporation Integrated circuit cooling apparatus
WO2018118027A1 (en) * 2016-12-20 2018-06-28 Intel Corporation Multi-stacked die package with flexible interconnect

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6313522B1 (en) * 1998-08-28 2001-11-06 Micron Technology, Inc. Semiconductor structure having stacked semiconductor devices
US6407448B2 (en) * 1998-05-30 2002-06-18 Hyundai Electronics Industries Co., Inc. Stackable ball grid array semiconductor package and fabrication method thereof
DE10200268A1 (de) * 2001-05-02 2002-11-28 Mitsubishi Electric Corp Halbleitervorrichtung
DE10138278C1 (de) * 2001-08-10 2003-04-03 Infineon Technologies Ag Elektronisches Bauteil mit aufeinander gestapelten elektronischen Bauelementen und Verfahren zur Herstellung derselben

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5438224A (en) * 1992-04-23 1995-08-01 Motorola, Inc. Integrated circuit package having a face-to-face IC chip arrangement
JPH0653277A (ja) * 1992-06-04 1994-02-25 Lsi Logic Corp 半導体装置アセンブリおよびその組立方法
US6255723B1 (en) * 1997-10-27 2001-07-03 Tessera, Inc. Layered lead structures
US6528870B2 (en) * 2000-01-28 2003-03-04 Kabushiki Kaisha Toshiba Semiconductor device having a plurality of stacked wiring boards
US6437433B1 (en) * 2000-03-24 2002-08-20 Andrew C. Ross CSP stacking technology using rigid/flex construction
JP3722209B2 (ja) * 2000-09-05 2005-11-30 セイコーエプソン株式会社 半導体装置
US6528892B2 (en) * 2001-06-05 2003-03-04 International Business Machines Corporation Land grid array stiffener use with flexible chip carriers
DE10142117A1 (de) * 2001-08-30 2003-03-27 Infineon Technologies Ag Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
US7081373B2 (en) * 2001-12-14 2006-07-25 Staktek Group, L.P. CSP chip stack with flex circuit
SG104293A1 (en) * 2002-01-09 2004-06-21 Micron Technology Inc Elimination of rdl using tape base flip chip on flex for die stacking
KR100429885B1 (ko) * 2002-05-09 2004-05-03 삼성전자주식회사 열방출 특성을 개선한 멀티 칩 패키지
KR100631939B1 (ko) * 2002-07-16 2006-10-04 주식회사 하이닉스반도체 비지에이 패키지와 티에스오피 패키지를 적층하여 형성한반도체 소자
US6861288B2 (en) * 2003-01-23 2005-03-01 St Assembly Test Services, Ltd. Stacked semiconductor packages and method for the fabrication thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6407448B2 (en) * 1998-05-30 2002-06-18 Hyundai Electronics Industries Co., Inc. Stackable ball grid array semiconductor package and fabrication method thereof
US6313522B1 (en) * 1998-08-28 2001-11-06 Micron Technology, Inc. Semiconductor structure having stacked semiconductor devices
DE10200268A1 (de) * 2001-05-02 2002-11-28 Mitsubishi Electric Corp Halbleitervorrichtung
DE10138278C1 (de) * 2001-08-10 2003-04-03 Infineon Technologies Ag Elektronisches Bauteil mit aufeinander gestapelten elektronischen Bauelementen und Verfahren zur Herstellung derselben

Also Published As

Publication number Publication date
WO2005086235A2 (de) 2005-09-15
WO2005086235A3 (de) 2006-01-05
DE102004010614A1 (de) 2005-09-29
US7755178B2 (en) 2010-07-13
US20080284043A1 (en) 2008-11-20

Similar Documents

Publication Publication Date Title
DE102006001767B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE102004022884B4 (de) Halbleiterbauteil mit einem Umverdrahtungssubstrat und Verfahren zur Herstellung desselben
DE102004031920B4 (de) Mehrchippackung und Herstellungsverfahren
DE10259221B4 (de) Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
DE69315606T2 (de) Dreidimensionale gestapelte Mehrchip-Halbleiteranordnung und Verfahren zum Herstellen derselben
DE19650148B4 (de) Halbleitervorrichtung und zugehöriges Herstellungsverfahren
DE10295972B4 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung und Verfahren zur Herstellung
DE10360708B4 (de) Halbleitermodul mit einem Halbleiterstapel, Umverdrahtungsplatte, und Verfahren zur Herstellung derselben
DE102005032489B3 (de) Leiterplatten-Mehrschichtaufbau mit integriertem elektrischem Bauteil und Herstellungsverfahren
WO2005086235A2 (de) Basishalbleiterbauteil für einen halbleiterbauteilstapel und verfahren zur herstellung desselben
DE10138278C1 (de) Elektronisches Bauteil mit aufeinander gestapelten elektronischen Bauelementen und Verfahren zur Herstellung derselben
DE19930308A1 (de) Multichipmodul mit Silicium-Trägersubstrat
DE102006016345A1 (de) Halbleitermodul mit diskreten Bauelementen und Verfahren zur Herstellung desselben
DE10033977A1 (de) Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern
WO2005081315A2 (de) Halbleiterbauteil mit einem stapel aus halbleiterchips und verfahren zur herstellung desselben
DE102008045744A1 (de) Halbleiterbauelement mit einer an eine Rückseite eines Chips gekoppelten Elektronikkomponente
DE10110203B4 (de) Elektronisches Bauteil mit gestapelten Halbleiterchips und Verfahren zu seiner Herstellung
DE102004001829A1 (de) Halbleitervorrichtung
DE102004009056B4 (de) Verfahren zur Herstellung eines Halbleitermoduls aus mehreren stapelbaren Halbleiterbauteilen mit einem Umverdrahtungssubstrat
DE19801312A1 (de) Halbleiterbauelement mit mehreren Substratlagen und zumindest einem Halbleiterchip und einem Verfahren zum Herstellen eines solchen Halbleiterbauelementes
DE102005043557A1 (de) Halbleiterbauteil mit Durchkontakten zwischen Oberseite und Rückseite und Verfahren zur Herstellung desselben
DE10142119B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE19517367A1 (de) Verfahren zum Anschließen der Ausgangsbereiche eines Chips mit integrierter Schaltung und so erhaltener Mehr-Chip-Modul
WO2006032250A1 (de) Halbleiterbauteil mit durchkontakten durch eine kunststoffgehäusemasse und verfahren zur herstellung derselben
DE4446471C2 (de) Verfahren zur Montage eines Chips auf einem flexiblen Schaltungsträger

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee