DE102005043557A1 - Halbleiterbauteil mit Durchkontakten zwischen Oberseite und Rückseite und Verfahren zur Herstellung desselben - Google Patents

Halbleiterbauteil mit Durchkontakten zwischen Oberseite und Rückseite und Verfahren zur Herstellung desselben Download PDF

Info

Publication number
DE102005043557A1
DE102005043557A1 DE102005043557A DE102005043557A DE102005043557A1 DE 102005043557 A1 DE102005043557 A1 DE 102005043557A1 DE 102005043557 A DE102005043557 A DE 102005043557A DE 102005043557 A DE102005043557 A DE 102005043557A DE 102005043557 A1 DE102005043557 A1 DE 102005043557A1
Authority
DE
Germany
Prior art keywords
semiconductor
contact
contacts
semiconductor device
strip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102005043557A
Other languages
English (en)
Other versions
DE102005043557B4 (de
Inventor
Markus Dr. Brunnbauer
Edward FÜRGUT
Jens Pohl
Michael Bauer
Ludwig Heitzer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005043557A priority Critical patent/DE102005043557B4/de
Publication of DE102005043557A1 publication Critical patent/DE102005043557A1/de
Application granted granted Critical
Publication of DE102005043557B4 publication Critical patent/DE102005043557B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

Die Erfindung betrifft ein Halbleiterbauteil (1) mit Durchkontakten (2) zwischen Oberseite (3) und Unterseite (4), wobei die Durchkontakte (2) in mindestens einem Randbereich (5) des Halbleiterbauteils (1) angeordnet sind. Die Durchkontakte (2) verbinden elektrisch miteinander Außenkontaktflächen (7, 8) des Halbleiterbauteils (1) auf der Oberseite (3) und Unterseite (4). Eine Kunststoffgehäusemasse (10) umgibt mindestens einen Halbleiterchip (9) mit Kontaktflächen (11) auf der aktiven Oberseite (12) des Halbleiterchips (9). Die Kontaktflächen (11) stehen mit den Durchkontakten (2) über eine Verdrahtungsstruktur (14) elektrisch in Verbindung, wobei die Durchkontakte (2) in mindestens einer vorgefertigten Durchkontaktleiste (15) angeordnet sind, die in dem Randbereich (5) des Halbleiterbauteils (1) positioniert sind.

Description

  • Die Erfindung betrifft ein Halbleiterbauteil mit Durchkontakten zwischen Oberseite und Rückseite und ein Verfahren zur Herstellung desselben, insbesondere betrifft die Erfindung ein Halbleitermodul aus einem Stapel von Halbleiterbauteilen mit einer Umverdrahtungsebene zwischen den gestapelten Halbleiterbauteilen und Durchkontakten in den Randbereichen der Halbleiterbauteile.
  • Bei herkömmlichen Halbleiterbauteilen mit einem Umverdrahtungssubstrat sind auf der Unterseite des Umverdrahtungssubstrats Außenkontakte angeordnet, und auf der Oberseite des Umverdrahtungssubstrats ist wenigstens ein Halbleiterchip, beispielsweise ein Speicherbauteil, wie ein DRAM im Zentrum des Umverdrahtungssubstrats angeordnet.
  • Soll ein derartiges herkömmliches Bauteil als stapelbares Halbleiterbauteil für ein Halbleitermodul aus gestapelten Halbleiterbauteilen eingesetzt werden, so können nur die Randbereiche des Umverdrahtungssubstrats für das Anbringen von Außenkontakten eines gestapelten Halbleiterbauteils zur Verfügung stehen, da das Zentrum des Umverdrahtungssubstrats von dem Halbleiterchip eingenommen wird. Die Anzahl und Anordnung von Außenkontakten des gestapelten Halbleiterbauteils ist dadurch sehr eingeschränkt, sodass eine hohe Anzahl bekannter Gehäusetypen, wie BGA (Ball Grid Array) oder LGA (Land Grid Array)-Gehäuse, nicht auf einem herkömmlichen Halbleiterbauteil mit Umverdrahtungssubstrat gestapelt werden können.
  • Eine Lösung dieses Stapelproblems ist aus der Druckschrift DE 101 38 278 bekannt. Zum Stapeln werden herkömmliche Halbleiterbauteile mit BGA oder LGA -Gehäuse mit zusätzlichen flexiblen Umverdrahtungsfolien versehen, die großflächiger sind, als die zu stapelnden Halbleiterbauteile und die über den Rand der Halbleiterbauteile hinaus ragen, sodass sie in Richtung auf ein darunter angeordnetes Halbleiterbauteil eines Halbleiterbauteilstapels gebogen und über die flexible Folie mit dem darunter angeordneten Halbleiterbauteil elektrisch verbunden werden können.
  • Ein Halbleitermodul mit derartig gestapelten Halbleiterbauteilen hat den Nachteil, dass die Halbleiterbauteile nicht mit geringst möglichem Raumbedarf gestapelt werden können, zumal auch die abgebogene Umverdrahtungsfolie einen Biegeradius erfordert, der nicht unterschritten werden kann, ohne Mikrorisse in den auf der Umverdrahtungsfolie angeordneten Umverdrahtungsleitungen zu riskieren.
  • In der Druckschrift DE 10 2004 022 884 wird ein Halbleiterbauteil mit einem Umverdrahtungssubstrat als Stapelelement von Halbleiterbauteilstapeln angegeben. Das Umverdrahtungssubstrat des Halbleiterbauteils weist eine Unterseite und eine Oberseite auf. Auf der Oberseite und auf der Unterseite sind einander gegenüberliegende Außenkontaktflächen in Randbereichen des Umverdrahtungssubstrats angeordnet. Diese einander gegenüber liegenden Außenkontaktflächen sind über Durchkontakte elektrisch miteinander verbunden. Die Randbereiche mit Durchkontakten auf dem Umverdrahtungssubstrat sind vorgefertigte Komponenten eines Kunststoffgehäuses eines stapelbaren Halbleiterbauteils.
  • Ein Nachteil dieses Halbleiterbauteils ist das kostenaufwendige Herstellungsverfahren, das zwei Moldprozesse vorsieht, einen zur Herstellung der Kunststoffrandbereiche mit Durchkontakten und einen weiteren zum Einbetten eines Halbleiterchips im Zentrum der Randbereiche auf dem Umverdrahtungssubstrat.
    •
  • Aufgabe der Erfindung ist es, ein Halbleiterbauteil mit Durchkontakten zwischen Oberseite und Rückseite und Verfahren zur Herstellung desselben zu schaffen, das in beliebiger Zahl aufeinander stapelbar ist, um ein Halbleitermodul zu bilden. Ferner ist es Aufgabe der Erfindung, dass dieses stapelbare Bauteil mit unterschiedlich aufgebauten Basisbauteilen und mit unterschiedlich aufgebauten obersten Halbleiterbauteilen zu einem Halbleitermodul kombiniert werden kann.
  • Darüber hinaus ist es Aufgabe der Erfindung ein Halbleiterbauteil mit Durchkontakten zwischen Oberseite und Rückseite anzugeben, mit dem ein Stapeln nicht auf wenige vorgegebene Muster von Halbleiterbauteilen eingeschränkt ist, sondern bei dem die Anordnung und Zuordnung von verbindenden Außenkontakten beliebig variiert werden kann. Ferner ist es Aufgabe der Erfindung, den Raumbedarf und den Flächenbedarf eines Halbleitermoduls zu minimieren. Schließlich ist es Aufgabe der Erfindung ein aus der Druckschrift DE 101 37 184 bekanntes elektronisches Bauteil derart weiter zu entwickeln, dass diese Bauteile mit Kunststoffgehäuse gestapelt werden können.
  • Gelöst wird diese Aufgabe mit dem Gegenstand der unabhängigen Ansprüche. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Erfindungsgemäß wird ein Halbleiterbauteil mit Durchkontakten zwischen Oberseite und Unterseite des Halbleiterbauteils geschaffen. Die Durchkontakte sind mindestens an einem Randbereich des Halbleiterbauteils angeordnet und verbinden elektrisch Außenkontaktflächen des Halbleiterbauteils auf der Unterseite und der Oberseite miteinander. Die Durchkontakte umgeben mindestens einen Halbleiterchip, der in eine Kunststoffgehäusemasse mindestens teilweise eingebettet ist. Der Halbleiterchip weist auf seiner aktiven Oberseite Kontaktflächen auf, die mit den Durchkontakten über eine Verdrahtungsstruktur elektrisch in Verbindung stehen. Dabei sind die Durchkontakte in mindestens einer vorgefertigten Durchkontaktleiste angeordnet, die in dem Randbereich des Halbleiterbauteils positioniert ist und als Durchkontakte metallgefüllte Durchgangsöffnungen aufweist.
  • Dieses Halbleiterbauteil hat den Vorteil, dass Durchkontaktierungen durch das Halbleiterbauteilgehäuse zusammen mit mindestens einem Halbleiterchip in einer Kunststoffgehäusemasse eingebettet werden können, so dass ein nachträgliches Durchbohren der Kunststoffgehäusemasse oder ein vorgefertigter Kunststoffgehäuserahmen nicht erforderlich sind. Ein weiterer Vorteil der Erfindung ist es, dass sie Durchkontakte mit präzise definierten Geometrien und präzise vorbereiteten Schrittweiten für Außenkontaktflächen des Halbleiterbauteils ermöglicht.
  • In einer bevorzugten Ausführungsform der Erfindung weist die Durchkontaktleiste einen Halbleiterstreifen mit metallgefüllten Durchgangsöffnungen auf. Ein derartiger Halbleiterstreifen ermöglicht es, wahlweise auch eine Integration von diskreten Bauteilen zu realisieren, was zusätzliche Freiheits grade, insbesondere bei der Integration von unterschiedlichen Bauteiltypen ermöglicht.
  • Vorzugsweise weist die Durchkontaktleiste einen Siliziumstreifen mit metallgefüllten Durchkontaktöffnungen auf. Dieses hat den Vorteil, dass das Einbringen von Bohrungen bzw. Durchgangsöffnungen durch Silizium mit großen Erfahrungen verbunden ist. Auch das Metallisieren bzw. Auffüllen der Durchgangsöffnungen auf einem Siliziumstreifen kann durch Techniken erreicht werden, die zuverlässig und präzise durchführbar sind.
  • Um eine gute Isolation der metallischen Durchkontakte in einem Siliziumstreifen zu erzielen, wird vorzugsweise die Durchkontaktleiste aus einem Siliziumstreifen mit einer Oxid- und/oder Nitritschicht vor dem Einbringen der Durchkontakte isoliert und/oder passiviert. Dabei kann beispielsweise nach einem Nassätzen des Siliziumstreifens zur Erzeugung der Durchgangsöffnungen anschließend der Siliziumstreifen in einer Sauerstoff- oder einer Wasserdampfatmosphäre oxidiert werden, wodurch eine hervorragende Isolation zwischen den Durchkontakten in den Durchgangsöffnungen erreicht wird. Auch das Aufbringen von Nitritschichten auf Silizium ist ein technisch beherrschbarer Prozess.
  • Vorzugsweise entspricht die Schrittweite der Durchkontakte auf dem Siliziumstreifen der Schrittweite der Außenkontakte auf der Ober- und Rückseite des Halbleiterbauteils. Der Siliziumstreifen hat darüber hinaus den Vorteil, dass beispielsweise Widerstände als passive Bauelemente in das Silizium eindiffundiert werden können. Auch können andere Strukturen, wie Spulen und Kondensatoren, auf dem Siliziumstreifen als passive Bauteile integriert werden. Als Metallfüllung für die Durchkontakte sind Kupfer, Silber, Gold und/oder Legierungen derselben vorgesehen. Diese Metalle und Metalllegierungen zeichnen sich durch eine hohe elektrische Leitfähigkeit und gleichzeitig auch eine hohe thermische Leitfähigkeit aus.
  • In einer bevorzugten Ausführungsform der Erfindung weist das Halbleiterbauteil eine koplanare Fläche auf, welche die Oberseiten des mindestens einen Halbleiterchips der Kunststoffgehäusemasse und der Durchkontaktleiste sowie der Durchkontakte umfasst. Auf dieser koplanaren Fläche kann vorzugsweise eine Verdrahtungsstruktur angeordnet sein, welche die Kontaktflächen auf der Oberseite des Halbleiterchips mit den Durchkontakten verbindet, so dass auf diese Kontaktflächen von der Oberseite des Halbleiterbauteils als auch von der Unterseite des Halbleiterbauteils von außen zugegriffen werden kann.
  • Vorzugsweise ist eines der Enden der Durchkontakte als Außenkontaktfläche ausgebildet, während das andere Ende von Kunststoffgehäusemasse freizulegen ist und eine aufgebrachte Außenkontaktfläche kontaktieren kann. Das eine Ende wird nämlich automatisch durch die koplanare Fläche, die beim Einbetten der Durchkontaktleiste und der Halbleiterchips in eine Kunststoffgehäusemasse entsteht, frei zugänglich, während die Unterseite der Halbleiterchips und der Durchkontaktleiste von einer Kunststoffmasse bei diesem Einbettvorgang bedeckt werden, so dass ein Freilegen des anderen Endes der Durchkontaktmasse sinnvoll ist.
  • Da mit den bestehenden „Compression Molding"-Techniken nur mit unverhältnismäßig großem Aufwand so gemoldet werden kann, dass sowohl die Oberseite als auch die Unterseite der Halbleiterchips von „Mold Compound" unbedeckt bleiben, ist das Freilegen des anderen Endes der Durchkontakte, das mit einer ca. 100 μm dicken Mold-Compound-Schicht bedeckt ist, von Vorteil. Diese anderen Enden der Durchkontakte können je nach Bedarf durch einen flachen Laserabtrag von dem „Mold Compound" problemlos befreit werden.
  • Ein weiterer Aspekt der Erfindung betrifft einen Nutzen für mehrere Halbleiterbauteile mit Durchkontakten zwischen Oberseite und Unterseite des Nutzens. Dazu weist der Nutzen in Zeilen und Spalten angeordnete Halbleiterbauteilpositionen mit Halbleiterchips und mit zusätzlich die Durchkontakte aufweisenden Durchkontaktleisten auf, welche zusammen mit den Halbleiterchips in eine Kunststoffgehäusemasse eingebettet sind. Dabei sind die aktiven Oberseiten der Halbleiterchips und eine Oberseite der Durchkontaktleisten sowie die Oberseite der Kunststoffgehäusemasse frei von Kunststoff und bilden eine koplanare Fläche, auf der eine Verdrahtungsstruktur angeordnet ist. Diese Verdrahtungsstruktur verbindet elektrisch die Durchkontakte der Durchkontaktleiste auf dieser koplanare Fläche mit den Kontaktflächen der aktiven Oberseite des Halbleiterchips.
  • Dabei können die Durchkontakte bzw. ihre Enden Außenkontaktflächen auf der Oberseite und der Unterseite des Nutzens bilden. Mit einem derartigen Nutzen können in Parallelbauweise gleichzeitig eine Vielzahl von Halbleiterbauelementen mit Durchkontakten hergestellt werden. Ein derartiger Nutzen hat auch den Vorteil, dass er als Zwischenprodukt eine Verbundplatte aus Halbleiterchips, Durchkontaktleisten und Kunststoffgehäusemasse bildet, die selbsttragend ist und in Form eines Standard-Halbleiterwafers geformt sein kann, so dass das Aufbringen des Verdrahtungssubstrats mit Standard-Halbleiterwafertechnologien parallel und gleichzeitig für eine Vielzahl von Halbleiterbauteilen durchgeführt werden kann.
  • Ein weiterer Aspekt der Erfindung betrifft ein Halbleitermodul mit einem gestapelten Halbleiterbauteil mit Durchkontakten zwischen Oberseite und Unterseite, wobei das Halbleitermodul mindestens ein derartiges Halbleiterbauteil aufweist. Aufgrund des Umverdrahtungssubstrats kann auf der Oberseite eines derartigen Halbleiterbauteils ein beliebiges Halbleiterbauteil beispielsweise mit einem BGA-Gehäuse und einer Vielzahl von Außenkontakten angeordnet werden, zumal die Verdrahtungsstruktur entsprechende Außenkontaktflächen aufweisen kann, die in Anordnung und Größe der Anordnung und Größe der Außenkontakte eines BGA-Gehäuses entsprechen.
  • Im Prinzip können auch Halbleitermodule hergestellt werden, die sowohl in einem unteren Basishalbleiterbauteil als auch in einem gestapelten oberen Halbleiterbauteil mehrere Halbleiterchips sowie passive und aktive diskrete Bauelemente in der Kunststoffgehäusemasse aufweisen. Im Prinzip ermöglicht somit das erfindungsgemäße Halbleiterbauteil mit den Durchkontaktleisten die Realisierung einer Vielzahl unterschiedlicher Halbleitermodule aus gestapelten Halbleiterbauteilen.
  • In einer weiteren bevorzugten Ausführungsform der Erfindung sind das obere gestapelte Halbleiterbauteil und das untere Basishalbleiterbauteil eines Halbleiterbauteilstapels mit ihren koplanaren Flächen einander zugewandt, wobei zwischen den damit einander zugewandten Verdrahtungsstrukturen der koplanaren Flächen zusätzliche Zwischenkontakte angeordnet sind, die interne elektrische Verbindungen realisieren. Diese Ausführungsform der Erfindung ermöglicht eine hohe Flexibilität und einen internen Signalaustausch zwischen den gestapelten Halbleiterbauteilen, so dass es möglich ist, die Anzahl der Durchkontakte in den Randbereichen des Halbleiterbauteils deutlich zu reduzieren. Dabei können die Rückseiten der Halbleiterchips dieses Halbleiterbauteilstapels von einer Kunststoffmasse bedeckt sein.
  • In einer weiteren Ausführungsform der Erfindung sind die Rückseiten der Halbleiterchips frei zugänglich und weisen entsprechende Kühlflächen auf. Insbesondere ist es von Vorteil, wenn die Rückseite des obersten Halbleiterchips des Halbleiterbauteilstapels keine Außenkontakte aufweist und dafür auf der Rückseite des Halbleiterchips eine Wärmesenke als oberste Komponente des Halbleiterbauteilstapels besitzt.
  • Ein Verfahren zur Herstellung eines Nutzens mit Durchkontakten zwischen Oberseite und Unterseite weist die nachfolgenden Verfahrensschritte auf. Zunächst werden Durchkontaktleisten mit Durchkontakten in vorgegebener Größe, Anzahl und Schrittweite, die einer Anordnung von Außenkontaktflächen auf Ober- und Unterseite von Halbleiterbauteilen entsprechen, hergestellt. Unabhängig davon werden Halbleiterchips mit Kontaktflächen auf ihrer aktiven Oberseite hergestellt. Schließlich wird ein Träger mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen bereit gestellt. Dieser Träger wird nun in den Halbleiterbauteilpositionen mit den Halbleiterchips unter Fixieren der Halbleiterchips mit ihren aktiven Oberseiten auf dem Träger mit den Durchkontaktleisten in Randbereichen der Halbleiterbauteilpositionen bestückt.
  • Nach dem Bestücken des Trägers sowohl mit Halbleiterchips als auch mit Durchkontaktleisten wird eine Kunststoffgehäusemasse auf den Träger aufgebracht. Dabei werden die Halbleiterchips und die Durchkontaktleisten unter Ausbildung einer koplanaren Fläche auf dem Träger aus aktiven Oberseiten der Halbleiterchips und Oberseiten der Durchkontaktstreifen sowie der Ober seite der Kunststoffgehäusemasse eingebettet. Nach einem Aushärten der Kunststoffmasse bildet sich eine selbsttragende Verbundplatte aus Halbleiterchips, Durchkontaktleisten und Kunststoffgehäusemasse aus. Da die Rückseite der Durchkontakte noch von Kunststoffgehäusemasse bedeckt ist, werden nun die Durchkontakte auf der Unterseite der Verbundplatte zu Außenkontaktflächen freigelegt. Danach kann von der Oberseite der verbundplatte der Träger entfernt werden, so dass die koplanare Fläche frei zugänglich wird.
  • Anschließend wird auf diese koplanare Fläche eine Verdrahtungsstruktur aufgebracht, wobei über die Verdrahtungsstruktur die Kontaktflächen der Halbleiterchips mit den Durchkontakten der Durchkontaktleisten verbunden werden. Dieses Verfahren hat den Vorteil, dass die Herstellung eines Halbleiterbauteils mit einem einzigen Mold-Prozess durchführbar ist, da die Durchkontaktleisten ähnlich wie die Halbleiterchips vorgefertigt werden können.
  • Zur Herstellung von Durchkontaktleisten werden vorzugsweise die nachfolgenden Verfahrensschritte durchgeführt. Zunächst wird ein Siliziumstreifen, dessen Dicke dem Halbleiterchip angepasst ist, hergestellt. Dann werden durch nass-chemische Verfahren oder mittels Trockenätzung oder durch Laserablation Durchgangsöffnungen in den Siliziumstreifen eingebracht, wobei Größe, Anzahl und Schrittweite der Durchkontaktöffnungen einer vorgegebenen Anordnung von Außenkontaktflächen des Halbleiterbauteils entsprechen. Bei dieser Vorbereitung des Siliziumstreifens kann dieser oxidiert werden oder mit einer Siliziumnitritschicht versehen werden. Abschließend wird zur Herstellung von Durchkontaktleisten ein leitendes Material in den Durchgangsöffnungen abgeschieden und damit die Durchkontakte bereitgestellt.
  • Weiterhin ist es vorgesehen, dass vor dem Bestücken des Trägers mit Halbleiterchips und Durchkontaktleisten in den Halbleiterbauteilpositionen eine doppelseitig klebende Folie auf den Träger aufgebracht wird. Dieses erleichtert sowohl das Bestücken als auch später das Entfernen des Trägers von der entstehenden Verbundplatte. Das Aufbringen der Kunststoffgehäusemasse kann mittels Molden, d.h. mittels Spritzgussverfahren, ausgeführt werden oder mittels einer Dispenstechnik, wobei die Dispenstechnik ein nahezu druckfreies Verfahren ist und sich für das Herstellen eines Nutzens anbietet, da die auf dem Träger aufgebrachten Durchkontaktleisten sowie die Halbleiterchips weniger belastet werden.
  • Ferner hat sich ein Verfahren bewährt, bei dem das Aufbringen einer Kunststoffgehäusemasse zum Herstellen einer waferförmigen Verbundplatte erfolgt, die in ihren Abmessungen einem standardisierten Halbleiterwafer entspricht. Das hat den Vorteil, dass nach dem Freilegen der Kontakte auf der Unterseite der Verbundplatte zu Außenkontaktflächen mittels Laserablation und nach dem Entfernen des Trägers nun das Aufbringen einer Verbundstruktur mittels Verfahrensschritten möglich ist, die für eine Metallisierung und Herstellung von Leiterbahnstrukturen in der Halbleiterwafer-Technologie eingesetzt werden.
  • Außerdem ist es möglich, noch vor dem Auftrennen des Nutzens in einzelne Halbleiterbauteile auf die Verdrahtungsstruktur des Nutzens Außenkontakte aufzubringen. Diese Außenkontakte werden vorzugsweise auf die Enden der Durchkontakte aufgebracht. Die Außenkontakte können aber auch auf zusätzlichen Außenkontaktflächen der Verdrahtungsstruktur positioniert werden. Zum Herstellen eines Halbleiterbauteils wird schließlich der Nutzen in einzelne Halbleiterbauteile aufgetrennt.
  • Das Verfahren zur Herstellung von Halbleitermodulen aus derartigen Halbleiterbauteilen besteht aus den Verfahrensschritten eines Bereitstellens von Halbleiterbauteilen und einem anschließenden Stapeln der Halbleiterbauteile unter Ausrichten der Halbleiterbauteile nach den Durchkontakten bzw. nach den Außenkontaktflächen mit Außenkontakten. Abschließend wird durch stoffschlüssiges Verbinden der Außenkontaktflächen mit Außenkontakten der ausgerichteten Halbleiterbauteile ein Halbleitermodul geschaffen, das kompakt und raumsparend aus oberflächenmontierbaren Halbleiterbauteilen mit Durchkontaktleisten hergestellt worden ist.
    •
  • Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
  • 1 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil gemäß einer Ausführungsform der Erfindung;
  • 2 bis 10 zeigen schematische Ansichten von Komponenten zur Herstellung des Halbleiterbauteils gemäß 1;
  • 2 zeigt eine schematische Draufsicht auf eine Durchkontaktleiste;
  • 3 zeigt einen schematischen Querschnitt durch die Durchkontaktleiste gemäß 2;
  • 4 zeigt einen schematischen Querschnitt durch einen Träger, bestückt mit Komponenten zur Herstellung des Halbleiterbauteils gemäß 1;
  • 5 zeigt einen schematischen Querschnitt durch den Träger gemäß 4 nach Einbetten der Komponenten in eine Kunststoffgehäusemasse;
  • 6 zeigt einen schematischen Querschnitt durch den Träger gemäß 5 nach Freilegen der Enden der Durchkontakte zu Außenkontaktflächen;
  • 7 zeigt einen schematischen Querschnitt durch eine Verbundplatte nach Entfernen des in 6 gezeigten Trägers;
  • 8 zeigt eine Draufsicht auf eine koplanare Fläche der Verbundplatte gemäß 7;
  • 9 zeigt eine Untersicht auf die Verbundplatte gemäß 7;
  • 10 zeigt einen schematischen Querschnitt durch die Verbundplatte gemäß 7 nach Aufbringen einer Verdrahtungsstruktur auf eine koplanare Fläche;
  • 11 zeigt einen schematischen Querschnitt durch ein Halbleitermodul einer ersten Ausführungsform der Erfindung mit zwei Halbleiterbauteilen gemäß 1;
  • 12 zeigt einen schematischen Querschnitt durch ein Halbleitermodul gemäß einer zweiten Ausführungsform der Erfindung;
  • 13 zeigt einen schematischen Querschnitt durch ein Halbleitermodul gemäß einer dritten Ausführungsform der Erfindung.
  • 1 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil 1 gemäß einer Ausführungsform der Erfindung. Das Halbleiterbauteil 1 weist einen Halbleiterchip 9 auf, der auf zwei Randseiten 5 und 6 des Halbleiterbauteils 1 von zwei Durchkontaktleisten 15 eingerahmt ist. Diese Durchkontaktleisten 15 stellen Siliziumstreifen 19 dar, die in Durchgangsöffnungen 16 Durchkontakte 2 aufweisen. Diese Durchkontaktleisten 15 sind zusammen mit dem Halbleiterchip 9 in eine Kunststoffgehäusemasse 10 eingebettet, wobei die Rückseite 13 des Halbleiterchips 9 von der Kunststoffgehäusemasse 10 bedeckt ist, während die Durchkontakte 2 von der Kunststoffgehäusemasse 10 befreit wurden und auf ihren Enden Außenkontaktflächen 8 aufweisen, die Außenkontakte 38 tragen.
  • Somit besteht die Unterseite 4 des Halbleiterbauteils 1 aus einer geschlossenen Fläche einer Kunststoffgehäusemasse 10, die lediglich durch Außenkontakte 38 unterbrochen ist. Die Oberseite 3 des Halbleiterbauteils 1 wird von einer koplanaren Fläche 23 aus den Oberseiten des Halbleiterchips 9, der Durchkontaktleisten 15 und der Kunststoffgehäusemasse 10 gebildet. Auf dieser koplanaren Fläche 23 ist eine Verdrahtungsstruktur 14 angeordnet, welche beispielsweise Kontaktflächen 11 des Halbleiterchips 9 mit den oberen Enden der Durchkontakte 2 verbinden, die entsprechende Außenkontaktflächen 7 auf der Oberseite 3 des Halbleiterbauteils 1 aufwei sen. Die Vorteile eines derartigen Halbleiterbauteils 1 werden in den 2 bis 10 gezeigt, die schematische Ansichten von Komponenten zur Herstellung des Halbleiterbauteils 1 in 1 darstellen.
  • 2 zeigt eine schematische Draufsicht auf die Oberseite 17 einer Durchkontaktleiste 15. Diese Durchkontaktleiste 15 besteht aus einem Siliziumstreifen 19, wobei die Oberseite 17 in einer Schrittweite w Außenkontaktflächen 7 aufweist, die von Durchkontakten 2 gebildet werden, welche in Durchgangsöffnungen 16 des Siliziumstreifens 19 eingebracht sind. Diese Durchkontaktleiste 15 eignet sich hervorragend, um präzise Durchkontakte 2 anzuordnen und herzustellen und für entsprechende neue Halbleiterbauteile vorzufertigen. Der weitere Vorteil einer derartigen Durchkontaktleiste 15 besteht darin, dass beispielsweise der Siliziumstreifen 19 für passive Bauelemente, wie Widerstände 20, die integral in den Siliziumstreifen 19 eindiffundiert werden können, eingesetzt werden kann. Auch sind passive Bauelemente, wie Spulen 21 und Kondensatoren 22, möglich, jedoch ist dazu ein höherer Aufwand erforderlich. Hier bietet es sich auch an, diskrete Bauelemente zwischen den Durchkontakten 2 anzuordnen.
  • 3 zeigt einen schematischen Querschnitt durch die Durchkontaktleiste 15 gemäß 2. Diese Durchkontaktleiste 15 hat eine Dicke d, die der Dicke des Halbleiterchips des Halbleiterbauteils angepasst ist. Somit kann beim Bestücken eines vorbereiteten Trägers diese Durchkontaktleiste 15 zusammen mit Halbleiterchips in eine Kunststoffgehäusemasse eingebettet werden und somit sehr präzise Durchkontakte 2 durch das Halbleiterbauteil zur Verfügung stellen. Dazu wird die Durchkontaktenleiste 15 mit ihrer Oberseite 17 auf dem Träger fixiert und ihre Unterseiet 18 mit dem Außenkontaktflächen 8 von einer Kunststoffgehäusemasse bedeckt.
  • 4 zeigt einen schematischen Querschnitt durch einen Träger 35, der mit Komponenten zur Herstellung des Halbleiterbauteils 1 gemäß 1 bestückt ist. In dieser Ausführungsform ist auf dem Träger 35 eine doppelseitigklebende Folie 37 angeordnet, welche die Bestückung des Trägers 35 erleichtert.
  • Der hier gezeigte Ausschnitt des Trägers 35 zeigt eine Halbleiterbauteilposition 25 eines Nutzens, wobei in dieser Halbleiterbauteilposition 25 ein Halbleiterchip 9 mit seiner aktiven Oberseite 12 und seinen Kontaktflächen 11 auf der Folie 37 des Trägers 35 fixiert ist. In den Randbereichen 5 und 6 dieser Halbleiterbauteilpositionen 25 ist jeweils eine Durchkontaktleiste 15 fixiert, die in ihrer Dicke d der Dicke des Halbleiterchips 9 angepasst ist. Komponenten mit gleichen Funktionen wie in 1 werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
  • 5 zeigt einen schematischen Querschnitt durch den Träger 35 gemäß 4 nach Einbetten der Komponenten in eine Kunststoffgehäusemasse 10. Dabei bedeckt die Kunststoffgehäusemasse die Rückseite 13 des Halbleiterchips 9 und die Unterseite 18 der Durchkontaktleiste 15. Diese Schicht auf der Durchkontaktleiste 15 beträgt ca. 100 μm und kann mit Hilfe einer Laserablation im Bereich der Unterseite 18 des Durchkontaktes 2 entfernt werden, sodass Außenkontaktflächen 8 freigelegt werden.
  • 6 zeigt einen schematischen Querschnitt durch den Träger 35 gemäß 5 nach Freilegen der Enden der Durchkon takte 2 zu Außenkontaktflächen 8. Dabei kann die nun vorliegende Verbundplatte 36 eines Nutzens 24 noch auf dem Träger 35 fixiert sein, obgleich die Verbundplatte 36 nach Aushärten der Kunststoffgehäusemasse 10 eine frei tragende Platte darstellt. Diese frei tragende Platte wird vorzugsweise mit den Abmessungen eines Halbleiterwafers hergestellt, so dass in den folgenden Verfahrensschritten die Technologien für Halbleiterwafer eingesetzt werden können.
  • 7 zeigt einen schematischen Querschnitt durch eine Verbundplatte 36 nach Entfernen des in 6 gezeigten Trägers. In 7 ist die Verbundplatte um 180° gedreht worden, so dass die koplanare Fläche 23 aus den Oberflächen des Halbleiterchips 9, den Durchkontaktleisten 5, den Durchkontakten 2 und der Kunststoffgehäusemasse 10 nun als oben liegende Bearbeitungsfläche zur Verfügung steht.
  • 8 zeigt eine Draufsicht auf die koplanare Fläche 23 der Verbundplatte 36 gemäß 7. Die Draufsicht zeigt, dass hier vier Durchkontaktleisten 15 aus Siliziumstreifen 19 um den Halbleiterchip 9 angeordnet sind. Außerdem zeigt die Draufsicht, dass die Außenkontaktflächen 7 der Enden der Durchkontakte 2 in den Siliziumstreifen 19 frei zugänglich sind. Schließlich ist zu erkennen, dass die koplanare Fläche 23 aus der Oberseite 26 der Kunststoffgehäusemasse 10, der Oberseite 12 des Halbleiterchips 9 und den Oberseiten 17 der Siliziumstreifen 19 mit Durchkontakten 2 gebildet wird.
  • 9 zeigt eine Untersicht auf die Verbundplatte 36 gemäß 7. Die Unterseite 4 wird somit aus der Unterseite 27 der Kunststoffgehäusemasse 10 und den freigelegten Enden der Durchkontakte 2 gebildet, die nun Außenkontaktflächen 8 für die Unterseite 4 des Halbleiterbauteils 1 bilden und in einer Schnittweite w voneinander angeordnet sind.
  • 10 zeigt einen schematischen Querschnitt durch die Verbundplatte 36 gemäß 7 nach Aufbringen einer Verdrahtungsstruktur 14 auf die koplanare Fläche 23. Dabei werden Leiterbahnen mit der Verdrahtungsstruktur 14 hergestellt, welche die Kontaktflächen 11 auf der Oberseite 12 des Halbleiterchips 9 mit den Außenkontaktflächen 7 der Durchkontakte 2 auf der Oberseite 3 des Halbleiterbauteils 1 verbinden. Das Halbleiterbauteil 1 der 10 entspricht somit dem Halbleiterbauteil 1 der 1, jedoch sind noch nicht die Außenkontakte, wie sie in 1 gezeigt werden, angebracht. Diese Außenkontakte können entweder an die einzelnen Halbleiterbauteile 1 angebracht werden oder noch im Zustand des Nutzens 24 auf der Unterseite 4 des Nutzens 24 stoffschlüssig mit den Außenkontaktflächen 8 verbunden werden.
  • 11 zeigt einen schematischen Querschnitt durch ein Halbleitermodul 28 einer ersten Ausführungsform der Erfindung mit zwei Halbleiterbauteilen 1 gemäß 1. Dazu werden die beiden Halbleiterbauteile 1 mit ihren Außenkontakten 38 derart ausgerichtet, dass die entsprechenden Durchkontakte 2 übereinander liegen und anschließend werden die Außenkontakte 38 mit den Außenkontaktflächen 7 auf der Oberseite 3 des unteren Basishalbleiterbauteils 32 stoffschlüssig zu einem Halbleiterbauteilstapel 33 verbunden. Ein derartiges Halbleitermodul 28 verdoppelt die Kapazität gegenüber einem Einzelhalbleiterbauteil, wobei der Halbleiterbauteilstapel 33 auf einer übergeordneten Schaltungsplatine lediglich den Flächenbedarf eines einzelnen Halbleiterbauteils beansprucht. Im Prinzip können beliebig viele Halbleiterbauteile des Halblei terbauteiltyps 1 in der in 11 gezeigten Art aufeinander gestapelt werden.
  • 12 zeigt einen schematischen Querschnitt durch ein Halbleitermodul 29 gemäß einer zweiten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
  • Der Halbleiterbauteilstapel in 12 unterscheidet sich von dem Halbleiterbauteilstapel gemäß 11 dadurch, dass zwei Halbleiterchips 9 und 39 in dem Basishalbleiterbauteil 32 nebeneinander angeordnet sind. Als gestapeltes oberes Halbleiterbauteil 31 ist ein Halbleiterbauteil 31 in dieser zweiten Ausführungsform vorgesehen, das gleich drei Halbleiterchips 40, 41 und 42 nebeneinander angeordnet aufweist und über keine Durchkontaktleisten verfügt wie das Basishalbleiterbauteil 32. Dafür sind die koplanaren Flächen 23 der Halbleiterbauteile 31 und 32 einander zugewandt, so dass sie über die Verdrahtungsstrukturen 14 der Halbleiterbauteile 31 und 32 und den zwischen den Verdrahtungsstrukturen 14 angeordneten Zwischenkontakten 34 untereinander Signale austauschen können. Im Prinzip bilden die Zwischenkontakte 34 Außenkontakte des gestapelten Halbleiterbauteils 31. Folglich ist es möglich, das erfindungsgemäße Halbleiterbauteil derart zu modifizieren, dass Halbleiterbauteile 31 auf dem Basishalbleiterbauteil 32 gestapelt werden können, die beliebig viele Außenkontakte als Zwischenkontakte 34 aufweisen.
  • 13 zeigt einen schematischen Querschnitt durch ein Halbleitermodul 30 gemäß einer dritten Ausführungsform der Erfindung. Dieses Halbleitermodul 30 ist dazu vorbereitet, dass Durchkontakte 2 übereinander angeordnet werden und Au ßenkontakte 38 sowohl auf der Oberseite des Halbleitermoduls 30 als auch auf der Unterseite des Halbleitermoduls angeordnet sind. Auch hier wurden Halbleiterbauteile 31 und 32 übereinander gestapelt, die mit ihren Verdrahtungsstrukturen 14 einander zugewandt sind und über Zwischenkontakte 34 interne Signale austauschen können.
    • 1
    Halbleiterbauteil
    2
    Durchkontakt
    3
    Oberseite des Halbleiterbauteils
    4
    Unterseite des Halbleiterbauteils
    5
    Randbereich des Halbleiterbauteils
    6
    Randbereich des Halbleiterbauteils
    7
    Außenkontaktfläche (Oberseite)
    8
    Außenkontaktfläche (Unterseite)
    9
    Halbleiterchip
    10
    Kunststoffgehäusemasse
    11
    Kontaktflächen des Halbleiterchips
    12
    aktive Oberseite des Halbleiterchips
    13
    Rückseite des Halbleiterchips
    14
    Verdrahtungsstruktur
    15
    Durchkontaktleiste
    16
    Durchgangsöffnung
    17
    Oberseite der Durchkontaktleiste
    18
    Unterseite der Durchkontaktleiste
    19
    Siliziumstreifen
    20
    Halbleiterelement
    21
    diskretes Bauelement
    22
    diskretes Bauelement
    23
    koplanare Fläche
    24
    Nutzen
    25
    Halbleiterbauteilposition
    26
    Oberseite der Kunststoffgehäusemasse
    27
    Unterseite der Kunststoffgehäusemasse
    28
    Halbleitermodul (1. Ausführungsform)
    29
    Halbleitermodul (2. Ausführungsform)
    30
    Halbleitermodul (3. Ausführungsform)
    31
    oberes Halbleiterbauteil
    32
    unteres Basishalbleiterbauteil
    33
    Halbleiterbauteilstapel
    34
    Zwischenkontakt
    35
    Träger
    36
    Verbundplatte
    37
    Folie
    38
    Außenkontakt
    39
    Halbleiterchip
    40
    Halbleiterchip
    41
    Halbleiterchip
    42
    Halbleiterchip
    d
    Dicke des Siliziumstreifens
    w
    Schrittweite

Claims (27)

  1. Halbleiterbauteil mit Durchkontakten (2) zwischen Oberseite (3) und Unterseite (4), wobei die Durchkontakte (2) in mindestens einem Randbereich (5) des Halbleiterbauteils (1) angeordnet sind und Außenkontaktflächen (7, 8) des Halbleiterbauteils (1) auf der Oberseite (3) und Unterseite (4) elektrisch miteinander verbinden und mindestens einen Halbleiterchip (9) umgeben, der in eine Kunststoffgehäusemasse (10) mindestens teilweise eingebettet ist, und wobei Kontaktflächen (11) auf der aktiven Oberseite (12) des Halbleiterchips (9) mit den Durchkontakten (2) über eine Verdrahtungsstruktur (14) elektrisch in Verbindung stehen, und wobei die Durchkontakte (2) in mindestens einer vorgefertigten Durchkontaktleiste (15) angeordnet sind, die in dem Randbereich (5) des Halbleiterbauteils positioniert (1) ist und als Durchkontakte (2) metallgefüllte Durchgangsöffnungen (16) aufweist.
  2. Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, dass die Durchkontaktleiste (15) einen Halbleiterstreifen mit metallgefüllten Durchgangsöffnungen (16) aufweist.
  3. Halbleiterbauteil nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass die Durchkontaktleiste (15) einen Siliziumstreifen (19) mit metallgefüllten Durchgangsöffnungen (16) aufweist.
  4. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Durchkontaktleiste (15) einen Siliziumstreifen (19) mit metallgefüllten Durchgangsöffnungen (16) aufweist, wobei die Durchkontaktleiste (15) mit einer Oxid- und/oder Nitritschicht isoliert und/oder passiviert ist.
  5. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Durchkontaktleiste (15) einen Siliziumstreifen (19) mit metallgefüllten Durchgangsöffnungen (16) aufweist, wobei die Schrittweite (w) der Durchgangsöffnungen (16) der Schrittweite der Außenkontaktflächen (7, 8) entspricht.
  6. Halbleiterbauteil nach Anspruch 5, dadurch gekennzeichnet, dass der Siliziumstreifen (19) passive und aktive Halbleiterelemente (20) zwischen den Durchkontakten (2) aufweist.
  7. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass für die metallgefüllte Durchkontaktleiste (15) eine Metallfüllung vorgesehen ist, die Kupfer, Silber, Gold oder Legierungen derselben aufweist.
  8. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Verdrahtungsstruktur (14) auf einer koplanare Fläche (23) angeordnet ist, welche die Oberseiten (12) des Halbleiterchips (9), der Kunststoffgehäusemasse (10) und der Durchkontaktleiste (15), sowie der Durchkontakte (2) aufweist.
  9. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass ein Ende eines Durchkontaktes (2) eine Außenkontaktfläche (7) bildet und das andere Ende freigelegt von Kunststoffgehäusemasse (10) ist und eine aufgebrachte Außenkontaktfläche (8) trägt.
  10. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Durchkontaktleiste (15) diskrete elektronische Bauelemente (21, 22) aufweist.
  11. Nutzen für mehrere Halbleiterbauteile (1) mit Durchkontakten (2) zwischen Oberseite (3) und Unterseite (4) des Nutzens (24), wobei der Nutzen (24) in Zeilen und Spalten angeordnete Halbleiterbauteilpositionen (25) mit Halbleiterchips und die Durchkontakte (2) aufweisenden Durchkontaktleisten (15) eingebettet in eine Kunststoffgehäusemasse (10) aufweist, wobei die aktiven Oberseiten (12) der Halbleiterchips (9) und eine Oberseite (17) der Durchkontaktleisten (15), sowie die Oberseite (26) der Kunststoffgehäusemasse (10) eine koplanare Fläche (23) bilden, auf der eine Verdrahtungsstruktur (14) angeordnet ist, welche die Durchkontakte (2) der Durchkontaktleiste (15) auf der koplanaren Fläche (23) mit Kontaktflächen (11) der aktiven Oberseite (12) der Halbleiterchips (9) elektrisch verbindet, und wobei die Durchkontakte (2) an ihren Enden Außenkontaktflächen (7, 8) auf der Oberseite (3) und der Unterseite (4) des Nutzens (24) aufweisen.
  12. Halbleitermodul mit einem gestapelten Halbleiterbauteil (1) mit Durchkontakten (2) zwischen Oberseite (3) und Unterseite (4), wobei das Halbleitermodul (28) mindestens ein Halbleiterbauteil 81) gemäß einem der Ansprüche 1 bis 10 aufweist.
  13. Halbleitermodul nach Anspruch 12, dadurch gekennzeichnet, dass das obere gestapelte Halbleiterbauteil (31) und ein unteres Basishalbleiterbauteil (32) des Stapels (33) mit ihren koplanaren Flächen (23) einander zugewandt angeordnet sind und zwischen ihren einander zugewandten Verdrahtungsstrukturen (14) der koplanaren Flächen (23) zusätzliche Zwischenkontakte (24) aufweisen, die interne elektrische Verbindungen realisieren.
  14. Halbleitermodul nach Anspruch 12 oder Anspruch 13, dadurch gekennzeichnet, dass die Rückseiten (13) der Halbleiterchips (9) in dem Halbleiterbauteilstapel (33) Abdeckungen aus Kunststoffmasse aufweisen.
  15. Halbleitermodul nach Anspruch 12 oder Anspruch 13, dadurch gekennzeichnet, dass die Rückseiten (13) der Halbleiterchips (9) frei zugänglich sind und Kühlflächen aufweisen.
  16. Halbleitermodul nach einem der Ansprüche 12 bis 15, dadurch gekennzeichnet, dass auf der Rückseite (13) des obersten Halbleiterchips (32) des Halbleiterbauteilstapels (33) keine Außenkontakte angeordnet sind und die Rückseite (13) eine Wärmesenke aufweist.
  17. Verfahren zur Herstellung eines Nutzens (24) mit Durchkontakten (2) zwischen Oberseite (3) und Unterseite (4), wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellen von Durchkontaktleisten (15) mit Durchkontakten (2) in vorgegebener Größe, Anzahl und Schrittweite, die einer Anordnung von Außenkontaktflächen (7, 8) auf Ober- und Unterseite von Halbleiterbauteilen (1) entsprechen; – Herstellen von Halbleiterchips (9) mit Kontaktflächen (11) auf ihren aktiven Oberseiten (12); – Bereitstellen eines Trägers (35) mit in Zeilen und Spaltern angeordneten Halbleiterbauteilpositionen (25); – Bestücken des Trägers (35) in den Halbleiterbauteilpositionen (25) mit den Halbleiterchips (9) unter Fixieren der Halbleiterchips (9) mit ihren aktiven Oberseiten (12) auf dem Träger (35); – Bestücken des Trägers (35) mit den Durchkontaktleisten (15) in Randbereichen der Halbleiterbauteilpositionen (25); – Aufbringen einer Kunststoffgehäusemasse (10) auf den Träger (35) unter Einbetten der Halbleiterchips (9) und der Durchkontaktleisten (15) und unter Ausbilden einer koplanaren Fläche (23) auf dem Träger (35) aus aktiven Oberseiten (12) der Halbleiterchips (9) und Oberseiten (17) der Durchkontaktstreifen (15), sowie der Oberseite (26) der Kunststoffgehäusemasse (10); – Aushärten der Kunststoffgehäusemasse (10) unter Bilden einer Verbundplatte (36) aus Halbleiterchips (9), Durchkontaktleisten (15) und Kunststoffgehäusemasse (10); – Freilegen der Durchkontakte (2) auf der Unterseite (4) der Verbundplatte (36) zu Außenkontaktflächen (8); – Entfernen des Trägers (35); – Aufbringen einer Verdrahtungsstruktur (14) auf die koplanare Fläche (23), wobei über die Verdrahtungsstruktur (14) Kontaktflächen (11) der Halbleiterchips (9) mit Durchkontakten (2) der Durchkontaktleisten verbunden (15) werden.
  18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, dass zum Herstellen von Durchkontaktleisten (15) nachfolgende Verfahrensschritte durchgeführt werden: – Herstellen eines Siliziumstreifens (19), dessen Dicke (d) dem Halbleiterchip (9) angepasst wird; – Herstellen von Durchgangsöffnungen (16) durch nasschemische oder Trockenätzung oder durch Laserablation, wobei Größe, Anzahl und Schrittweite (w) der Durchgangsöffnungen (16) einer vorgegebenen Anordnung von Außenkontaktflächen (7, 8) des Halbleiterbauteils (1) entsprechen; – Oxidieren des Siliziumstreifens (19) oder Versehen des Siliziumstreifens (19) mit einer Siliziumnitridschicht; – Abscheiden eines leitenden Materials in den Durchgangsöffnungen (16) zu Durchkontakten (2).
  19. Verfahren nach Anspruch 17 oder Anspruch 18, dadurch gekennzeichnet, dass vor dem Bestücken des Trägers (35) auf den Träger (35) eine doppelseitig klebende Folie (37) aufgebracht wird.
  20. Verfahren nach einem der Ansprüche 17 bis 19, dadurch gekennzeichnet, dass das Aufbringen einer Kunststoffgehäusemasse (10) mittels Spritzgusstechnik erfolgt.
  21. Verfahren nach einem der Ansprüche 17 bis 19, dadurch gekennzeichnet, dass das Aufbringen einer Kunststoffgehäusemasse (10) mittels Dispenstechnik erfolgt.
  22. Verfahren nach einem der Ansprüche 17 bis 21, dadurch gekennzeichnet, dass das Aufbringen einer Kunststoffgehäusemasse (10) zum Herstellen einer waferförmigen Verbundplatte (36) erfolgt, die in ihren Abmessungen einem standardisierten Halbleiterwafer entspricht.
  23. Verfahren nach einem der Ansprüche 17 bis 22, dadurch gekennzeichnet, dass das Freilegen der Durchkontakte (2) auf der Unterseite (4) der Verbundplatte (36) zu Außenkontaktflächen (8) mittels Laserablation erfolgt.
  24. Verfahren nach einem der Ansprüche 17 bis 23, dadurch gekennzeichnet, dass das Aufbringen einer Verdrahtungsstruktur (14) mittels Verfahrensschritten, die für eine der Metallisierung und Herstellung von Leiterbahnstrukturen in der Halbleiterwafertechnologie eingesetzt werden, erfolgt.
  25. Verfahren nach einem der Ansprüche 17 bis 24, dadurch gekennzeichnet, dass nach dem Aufbringen einer Verdrahtungsstruktur (14) auf die koplanare Fläche (23) der Nutzen (24) mit Außenkontakten (38) bestückt wird.
  26. Verfahren zur Herstellung eines Halbleiterbauteils (1), das folgende Verfahrensschritte aufweist: – Herstellen eines Nutzens (24) nach einem der Ansprüche 17 bis 25, – Auftrennen des Nutzens (24) in einzelne Halbleiterbauteile.
  27. Verfahren zur Herstellung eines Halbleitermoduls (28), das folgende Verfahrensschritte aufweist: – Bereitstellen von Halbleiterbauteilen (1) gemäß einem der Ansprüche 1 bis 16, – Stapeln der Halbleiterbauteile (1) unter Ausrichten der Halbleiterbauteile (1) nach den Durchkontakten (2) bzw. der Außenkontaktflächen (7, 8) mit Außenkontakten (38) und – stoffschlüssiges Verbinden der Außenkontaktflächen (7, 8) mit Außenkontakten (38) der ausgerichteten Halbleiterbauteile (1).
DE102005043557A 2005-09-12 2005-09-12 Verfahren zur Herstellung eines Halbleiterbauteils mit Durchkontakten zwischen Oberseite und Rückseite Expired - Fee Related DE102005043557B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102005043557A DE102005043557B4 (de) 2005-09-12 2005-09-12 Verfahren zur Herstellung eines Halbleiterbauteils mit Durchkontakten zwischen Oberseite und Rückseite

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005043557A DE102005043557B4 (de) 2005-09-12 2005-09-12 Verfahren zur Herstellung eines Halbleiterbauteils mit Durchkontakten zwischen Oberseite und Rückseite

Publications (2)

Publication Number Publication Date
DE102005043557A1 true DE102005043557A1 (de) 2006-09-28
DE102005043557B4 DE102005043557B4 (de) 2007-03-01

Family

ID=36973757

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005043557A Expired - Fee Related DE102005043557B4 (de) 2005-09-12 2005-09-12 Verfahren zur Herstellung eines Halbleiterbauteils mit Durchkontakten zwischen Oberseite und Rückseite

Country Status (1)

Country Link
DE (1) DE102005043557B4 (de)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009045626A1 (en) * 2007-08-07 2009-04-09 Micron Technology, Inc. Packaged integrated circuit devices with through- body conductive vias, and methods of making same
EP2162908A1 (de) * 2007-06-07 2010-03-17 Commissariat à l'Energie Atomique 3d-integration vertikaler komponenten in rekonstituierte substrate
WO2010057808A1 (en) * 2008-11-24 2010-05-27 Stmicroelectronics (Grenoble) Sas Semiconductor device having stacked components
US7863088B2 (en) 2007-05-16 2011-01-04 Infineon Technologies Ag Semiconductor device including covering a semiconductor with a molding compound and forming a through hole in the molding compound
US8071428B2 (en) 2007-07-02 2011-12-06 Infineon Technologies Ag Semiconductor device
DE102009044712B4 (de) * 2008-12-02 2012-02-16 Infineon Technologies Ag Halbleiter-Bauelement
US8169070B2 (en) 2009-05-15 2012-05-01 Infineon Technologies Ag Semiconductor device
US8741690B2 (en) 2010-03-31 2014-06-03 Infineon Technologies Ag Packaged semiconductor device with encapsulant embedding semiconductor chip that includes contact pads
US9136213B2 (en) 2012-08-02 2015-09-15 Infineon Technologies Ag Integrated system and method of making the integrated system
US9281297B2 (en) 2014-03-07 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Solution for reducing poor contact in info packages
US9293442B2 (en) 2014-03-07 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
CN105765711A (zh) * 2013-12-23 2016-07-13 英特尔公司 封装体叠层架构以及制造方法
DE102015106053A1 (de) * 2015-01-23 2016-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleiterbauelement und Verfahren zur Herstellung
US9449947B2 (en) 2014-07-01 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package for thermal dissipation
US9460987B2 (en) 2013-03-06 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for package-on-package devices and a method of fabricating
DE102015218959A1 (de) 2015-09-30 2017-03-30 Zf Friedrichshafen Ag Diagnose eines Steuergeräts

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9721920B2 (en) 2012-10-19 2017-08-01 Infineon Technologies Ag Embedded chip packages and methods for manufacturing an embedded chip package
US8952521B2 (en) 2012-10-19 2015-02-10 Infineon Technologies Ag Semiconductor packages with integrated antenna and method of forming thereof
DE102015121044B4 (de) 2015-12-03 2020-02-06 Infineon Technologies Ag Anschlussblock mit zwei Arten von Durchkontaktierungen und elektronische Vorrichtung, einen Anschlussblock umfassend

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5646067A (en) * 1995-06-05 1997-07-08 Harris Corporation Method of bonding wafers having vias including conductive material
DE19755675A1 (de) * 1996-12-19 1998-06-25 Lg Semicon Co Ltd Halbleitergehäuse und Verfahren zu dessen Herstellung
EP1154474A1 (de) * 1999-08-23 2001-11-14 Rohm Co., Ltd. Halbleiter und seine herstellung
US6469374B1 (en) * 1999-08-26 2002-10-22 Kabushiki Kaisha Toshiba Superposed printed substrates and insulating substrates having semiconductor elements inside
DE10205026C1 (de) * 2002-02-07 2003-05-28 Bosch Gmbh Robert Halbleitersubstrat mit einem elektrisch isolierten Bereich, insbesondere zur Vertikalintegration
DE10320646A1 (de) * 2003-05-07 2004-09-16 Infineon Technologies Ag Elektronisches Bauteil, sowie Systemträger und Nutzen zur Herstellung desselben
DE102004022884A1 (de) * 2004-05-06 2005-12-08 Infineon Technologies Ag Halbleiterbauteil mit einem Umverdrahtungssubstrat und Verfahren zur Herstellung desselben

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10138278C1 (de) * 2001-08-10 2003-04-03 Infineon Technologies Ag Elektronisches Bauteil mit aufeinander gestapelten elektronischen Bauelementen und Verfahren zur Herstellung derselben

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5646067A (en) * 1995-06-05 1997-07-08 Harris Corporation Method of bonding wafers having vias including conductive material
DE19755675A1 (de) * 1996-12-19 1998-06-25 Lg Semicon Co Ltd Halbleitergehäuse und Verfahren zu dessen Herstellung
EP1154474A1 (de) * 1999-08-23 2001-11-14 Rohm Co., Ltd. Halbleiter und seine herstellung
US6469374B1 (en) * 1999-08-26 2002-10-22 Kabushiki Kaisha Toshiba Superposed printed substrates and insulating substrates having semiconductor elements inside
DE10205026C1 (de) * 2002-02-07 2003-05-28 Bosch Gmbh Robert Halbleitersubstrat mit einem elektrisch isolierten Bereich, insbesondere zur Vertikalintegration
DE10320646A1 (de) * 2003-05-07 2004-09-16 Infineon Technologies Ag Elektronisches Bauteil, sowie Systemträger und Nutzen zur Herstellung desselben
DE102004022884A1 (de) * 2004-05-06 2005-12-08 Infineon Technologies Ag Halbleiterbauteil mit einem Umverdrahtungssubstrat und Verfahren zur Herstellung desselben

Cited By (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8330273B2 (en) 2007-05-16 2012-12-11 Infineon Technologies Ag Semiconductor device including molding compound layer forms a common plane with the surface of the semiconductor chip
US7863088B2 (en) 2007-05-16 2011-01-04 Infineon Technologies Ag Semiconductor device including covering a semiconductor with a molding compound and forming a through hole in the molding compound
EP2162908A1 (de) * 2007-06-07 2010-03-17 Commissariat à l'Energie Atomique 3d-integration vertikaler komponenten in rekonstituierte substrate
EP2162908B1 (de) * 2007-06-07 2022-09-07 Commissariat à l'Énergie Atomique et aux Énergies Alternatives Herstellungsverfahren eines rekonstituierten elektronischen bauelements und entsprechendes rekonstituiertes elektronisches bauelement
US8071428B2 (en) 2007-07-02 2011-12-06 Infineon Technologies Ag Semiconductor device
US8829663B2 (en) 2007-07-02 2014-09-09 Infineon Technologies Ag Stackable semiconductor package with encapsulant and electrically conductive feed-through
US11398457B2 (en) 2007-08-07 2022-07-26 Micron Technology, Inc. Packaged integrated circuit devices with through-body conductive vias, and methods of making same
US9099571B2 (en) 2007-08-07 2015-08-04 Micron Technology, Inc. Packaged integrated circuit devices with through-body conductive vias, and methods of making same
EP3528285A1 (de) * 2007-08-07 2019-08-21 Micron Technology, Inc. Package mit in einer umhüllmasse eingebetteten integrierten schaltvorrichtungen und mit leitfähigen durchkontaktierungen durch das umhüllmasse und verfahren zur herstellung davon
US7781877B2 (en) 2007-08-07 2010-08-24 Micron Technology, Inc. Packaged integrated circuit devices with through-body conductive vias, and methods of making same
WO2009045626A1 (en) * 2007-08-07 2009-04-09 Micron Technology, Inc. Packaged integrated circuit devices with through- body conductive vias, and methods of making same
US10593653B2 (en) 2007-08-07 2020-03-17 Micron Technology, Inc. Packaged integrated circuit devices with through-body conductive vias, and methods of making same
US8723307B2 (en) 2007-08-07 2014-05-13 Micron Technology, Inc. Packaged integrated circuit devices with through-body conductive vias, and methods of making same
US11594525B2 (en) 2007-08-07 2023-02-28 Micron Technology, Inc. Packaged integrated circuit devices with through-body conductive vias, and methods of making same
US8482116B2 (en) 2008-11-24 2013-07-09 Stmicroelectronics (Grenoble 2) Sas Semiconductor device having stacked components
WO2010057808A1 (en) * 2008-11-24 2010-05-27 Stmicroelectronics (Grenoble) Sas Semiconductor device having stacked components
FR2938976A1 (fr) * 2008-11-24 2010-05-28 St Microelectronics Grenoble Dispositif semi-conducteur a composants empiles
DE102009044712B4 (de) * 2008-12-02 2012-02-16 Infineon Technologies Ag Halbleiter-Bauelement
US9716068B2 (en) 2008-12-02 2017-07-25 Infineon Technologies Ag Semiconductor device
US8169070B2 (en) 2009-05-15 2012-05-01 Infineon Technologies Ag Semiconductor device
DE102010016696B4 (de) * 2009-05-15 2014-10-09 Infineon Technologies Ag Halbleiter-Bauelement
US8394673B2 (en) 2009-05-15 2013-03-12 Infineon Technologies Ag Semiconductor device
DE102011001405B4 (de) * 2010-03-31 2015-05-28 Infineon Technologies Ag Halbleiter-Kapselung und Stapel von Halbleiterkapselungen sowie Verfahren zur Herstellung einer Halbleiter-Kapselung
US8741690B2 (en) 2010-03-31 2014-06-03 Infineon Technologies Ag Packaged semiconductor device with encapsulant embedding semiconductor chip that includes contact pads
US9136213B2 (en) 2012-08-02 2015-09-15 Infineon Technologies Ag Integrated system and method of making the integrated system
DE102013108352B4 (de) * 2012-08-02 2021-02-11 Infineon Technologies Ag Integriertes System
US10224317B2 (en) 2012-08-02 2019-03-05 Infineon Technologies Ag Integrated system and method of making the integrated system
US9704843B2 (en) 2012-08-02 2017-07-11 Infineon Technologies Ag Integrated system and method of making the integrated system
US10515875B2 (en) 2013-03-06 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for package-on-package devices
US9922903B2 (en) 2013-03-06 2018-03-20 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for package-on-package devices and a method of fabricating
US10269685B2 (en) 2013-03-06 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for package-on-package devices
US11037861B2 (en) 2013-03-06 2021-06-15 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for package-on-package devices
US9460987B2 (en) 2013-03-06 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for package-on-package devices and a method of fabricating
CN105765711A (zh) * 2013-12-23 2016-07-13 英特尔公司 封装体叠层架构以及制造方法
US9831224B2 (en) 2014-03-07 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Solution for reducing poor contact in info packages
US9281297B2 (en) 2014-03-07 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Solution for reducing poor contact in info packages
US9293442B2 (en) 2014-03-07 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
US10347612B2 (en) 2014-03-07 2019-07-09 Taiwan Semiconductor Manufacturing Company, Ltd. Solution for reducing poor contact in InFO package
US10861835B2 (en) 2014-03-07 2020-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Solution for reducing poor contact in InFO package
US10811389B2 (en) 2014-07-01 2020-10-20 Taiwan Semiconductor Manufacturing Company Semiconductor package for thermal dissipation
US9449947B2 (en) 2014-07-01 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package for thermal dissipation
US10163861B2 (en) 2014-07-01 2018-12-25 Taiwan Semiconductor Manufacturing Company Semiconductor package for thermal dissipation
US11594520B2 (en) 2014-07-01 2023-02-28 Taiwan Semiconductor Manufacturing Company Semiconductor package for thermal dissipation
US11804475B2 (en) 2014-07-01 2023-10-31 Taiwan Semiconductor Manufacturing Company Semiconductor package for thermal dissipation
DE102015106053A1 (de) * 2015-01-23 2016-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleiterbauelement und Verfahren zur Herstellung
US9583420B2 (en) 2015-01-23 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufactures
DE102015106053B4 (de) 2015-01-23 2022-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleiterbauelement und Verfahren zur Herstellung
US10103132B2 (en) 2015-01-23 2018-10-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufactures
US11293971B2 (en) 2015-09-30 2022-04-05 Zf Friedrichshafen Ag Diagnosis of a control device
DE102015218959A1 (de) 2015-09-30 2017-03-30 Zf Friedrichshafen Ag Diagnose eines Steuergeräts

Also Published As

Publication number Publication date
DE102005043557B4 (de) 2007-03-01

Similar Documents

Publication Publication Date Title
DE102005043557B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils mit Durchkontakten zwischen Oberseite und Rückseite
DE102004022884B4 (de) Halbleiterbauteil mit einem Umverdrahtungssubstrat und Verfahren zur Herstellung desselben
DE10259221B4 (de) Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
DE10360708B4 (de) Halbleitermodul mit einem Halbleiterstapel, Umverdrahtungsplatte, und Verfahren zur Herstellung derselben
DE60300619T2 (de) Verfahren zum einbetten einer komponente in eine basis und zur bildung eines kontakts
DE69838053T2 (de) Elektronische Schaltung, insbesondere für implantierbare aktive medizinische Vorrichtung, wie ein Herzstimulator oder -defibrillator, und deren Herstellungsmethode
DE102006037538B4 (de) Elektronisches Bauteil, elektronischer Bauteilstapel und Verfahren zu deren Herstellung sowie Verwendung einer Kügelchenplatziermaschine zur Durchführung eines Verfahrens zum Herstellen eines elektronischen Bauteils bzw. Bauteilstapels
DE102007018914B4 (de) Halbleiterbauelement mit einem Halbleiterchipstapel und Verfahren zur Herstellung desselben
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE19930308A1 (de) Multichipmodul mit Silicium-Trägersubstrat
DE19801312A1 (de) Halbleiterbauelement mit mehreren Substratlagen und zumindest einem Halbleiterchip und einem Verfahren zum Herstellen eines solchen Halbleiterbauelementes
WO2003075347A2 (de) Elektronisches modul, nutzen mit zu vereinzelnden elektronischen modulen und verfahren zu deren herstellung
WO2006012846A1 (de) Halbleiterbasisbauteil mit verdrahtungssubstrat und zwischenverdrahtungsplatte für einen halbleiterbauteilstapel sowie verfahren zu deren herstellung
DE102006016345A1 (de) Halbleitermodul mit diskreten Bauelementen und Verfahren zur Herstellung desselben
WO2005081316A2 (de) Halbleiterbauteil mit einem umverdrahtungssubstrat und verfahren zur herstellung desselben
DE10234951A1 (de) Halbleiterschaltungsmodul und Verfahren zur Herstellung von Halbleiterschaltungsmodulen
WO2004003991A2 (de) Elektronisches bauteil mit einer gehäusepackung
EP1620893B1 (de) Verfahren zur herstellung eines nutzens und verfahren zur herstellung elektronischer bauteile mit gestapelten halbleiterchips aus dem nutzen
DE10027852A1 (de) Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat und zum Anordnen auf einem Substrat geeignetes Halbleiterbaelement
DE102005046737A1 (de) Bauteil mit Chip-Durchkontakten
DE10136655C1 (de) Multichipmodul in COB Bauweise, insbesondere CompactFlash Card mit hoher Speicherkapazität und Verfahren zur Herstellung desselben
DE102005051414B3 (de) Halbleiterbauteil mit Verdrahtungssubstrat und Lotkugeln sowie Verfahren zur Herstellung des Halbleiterbauteils
DE19830158C2 (de) Zwischenträgersubstrat mit hoher Verdrahtungsdichte für elektronische Bauelemente
DE19821916C2 (de) Halbleitereinrichtung mit einem BGA-Substrat
DE102006024147B3 (de) Elektronisches Modul mit Halbleiterbauteilgehäuse und einem Halbleiterchip und Verfahren zur Herstellung desselben

Legal Events

Date Code Title Description
OAV Publication of unexamined application with consent of applicant
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee